KR101663194B1 - 스플리터가 형성된 뱅크구조를 이용한 유기 박막트랜지스터의 제조방법 - Google Patents

스플리터가 형성된 뱅크구조를 이용한 유기 박막트랜지스터의 제조방법 Download PDF

Info

Publication number
KR101663194B1
KR101663194B1 KR1020140157776A KR20140157776A KR101663194B1 KR 101663194 B1 KR101663194 B1 KR 101663194B1 KR 1020140157776 A KR1020140157776 A KR 1020140157776A KR 20140157776 A KR20140157776 A KR 20140157776A KR 101663194 B1 KR101663194 B1 KR 101663194B1
Authority
KR
South Korea
Prior art keywords
thin film
organic thin
film transistor
active layer
splitter
Prior art date
Application number
KR1020140157776A
Other languages
English (en)
Other versions
KR20160057508A (ko
Inventor
김재선
송정근
Original Assignee
동아대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동아대학교 산학협력단 filed Critical 동아대학교 산학협력단
Priority to KR1020140157776A priority Critical patent/KR101663194B1/ko
Publication of KR20160057508A publication Critical patent/KR20160057508A/ko
Application granted granted Critical
Publication of KR101663194B1 publication Critical patent/KR101663194B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/13—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
    • H10K71/135—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing using ink-jet printing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/80—Constructional details
    • H10K10/82—Electrodes
    • H10K10/84—Ohmic electrodes, e.g. source or drain electrodes

Abstract

본 발명은 잉크젯 프린터를 이용한 유기 박막트랜지스터의 제조방법에 관한 것으로, 보다 상세하게는 팁스-펜타센 반도체층 형성에 있어서 스플리터가 형성된 뱅크를 이용하여 퍼져나가는 잉크의모양을 제어하여 이에 따라 제조된유기 박막 트랜지스터의 모양을 제어하고, 나아가 표시소자의 해상도를 높이며, 그 외 여러 가지 전자소자의 집적도를 높일 수 있는 유기 박막트랜지스터의 제조방법에 관한 것이다.
본 발명에 따른 유기 박막트랜지스터의 제조방법은, 기판상에 게이트전극을 형성하는 제1 단계; 기판 전면에 게이트전극을 덮도록 게이트절연층을 형성하는 제2 단계; 게이트절연층 상에 소스전극 및 드레인전극을 형성하는 제3 단계; 및 게이트절연층 전면에 소스전극 및 드레인전극을 덮도록 팁스-펜타센(TIPS-pentacene)으로 활성층을 형성하되, 홈 또는 격벽으로 형성되되 좌측 및 우측이 각각 개방되는 오픈 뱅크 구조물 상에 낙하시키고 결정화되도록 예열하여, 활성층을 형성하는 제4 단계를 포함하며, 제4 단계에서는, 용액공정을 이용하여 활성층을 형성하되, 잉크젯법을 이용하여 형성하는 것을 특징으로 한다.

Description

스플리터가 형성된 뱅크구조를 이용한 유기 박막트랜지스터의 제조방법{METHOD FOR MANUFACTURING ORGANIC THIN FILM TRANSISTOR USING BANK STRUCTURE WITH SPLITTER}
본 발명은 잉크젯 프린터를 이용한 유기 박막트랜지스터의 제조방법에 관한 것으로, 보다 상세하게는 팁스-펜타센과 같은 용액 반도체층 형성에 있어서 스플리터가 형성된 뱅크를 이용하여 퍼져나가는 잉크의 모양을 제어하여 이에 따라 제조된 유기 박막 트랜지스터의 성능을 개선하고, 나아가 표시소자의 해상도를 높이며, 그 외 여러 가지 전자소자의 집적도를 높일 수 있는 유기 박막트랜지스터의 제조방법에 관한 것이다.
최근, 유연하고 구부릴 수 있으며 깨지지 않는 플렉서블(fiexible) 평판 표시장치에 대한 관심이 고조되면서, 플렉서블 평판 표시장치에 적합한 스위칭 소자의 개발이 더욱 중요해지고 있다.
현재, 액정 디스플레이(Liquid Crystal Display, LCD)에 주로 사용되는 비정실 실리콘(amorphous-Si) 박막트랜지스터는 구성요소가 모두 무기물로 이루어져 있다. 특히 채널로 작용하는 활성층이 무기물로 이루어져 있기 때문에 구부리거나 휘어지게 되면, 박막트랜지스터에 기계적 응력(stress)이 발생한다. 이러한 기계적 응력으로 인하여 크랙(crack)이 발생하며, 그로 인해 반도체 소자가 정상적으로 동작하지 않는 치명적인 문제점이 있다.
따라서, 종래의 실리콘 기반의 박막 트랜지스터 대신 유기 반도체(organic semiconductor, OSC)를 활용한 유기 박막 트랜지스터(Organic Thin Film Transistor, OTFT)가 근래 들어 많은 관심을 받고 있다.
유기 박막트랜지스터는 실리콘 박막트랜지스터(Si-TFT)와 구조적으로 거의 동일한 형태로서, 채널이 형성되는 영역에 실리콘(Si) 대신 유기물질을 사용한다는 차이점이 있다. 유기 박막트랜지스터는 제작 공정 면에서 실리콘 박막트랜지스터에 비하여 간단하고 비용이 저렴하다는 장점이 있다. 또한, 유기 박막 트랜지스터는 대부분의 구성요소가 유기물로 이루어지기 때문에, 구부리거나 휘어져도 크랙이 발생하거나 깨질 가능성이 매우 적은 장점이 있다.
하지만, 종래기술에서는 유기 박막트랜지스터를 형성하기 위해서 주로 물리기상증착법(Physical Vapor Deposition, PVD)과 같은 성막방법을 사용하게 되는데 이로 인하여 유기 박막트랜지스터의 전기적인 특성 열화, 생산성 저하 및 생산비용이 증가하는 문제점이 있다.
구체적으로, 물리기상증착법과 같은 성막방법은 성막과정에서 고진공상태를 필요로 한다. 따라서, 성막과정에서 고진공상태를 유지하기 위해서는 많은 공정시간 및 공정비용이 소모되며, 공정장비의 한계로 인하여 대면적의 박막을 형성하기 어렵다.
또한, 성막효율을 높이기 위해서 고온 예컨대, 250℃ 이상의 온도에서 성막공정이 진행되는데, 이러한 고온 성막공정은 유기물질의 화학적 및 물리적 구조변화를 유발하여 유기 박막 트랜지스터의 전기적인 특성을 열화시키는 문제점이 있다.
또한, 플렉서블 표시장치에 사용되는 플렉서블 기판은 플라스틱 재질로 구성되어 있기 때문에 열에 약하다. 따라서, 250℃ 이상의 고온을 견딜 수 있는 고가의 플렉서블 기판을 사용해야 하며, 이로 인하여 생산비용이 증가하는 문제점이 있다.
한편, 최근에는 유기 박막트랜지스터의 인쇄 기술이 저비용 공정과 대면적 소자 제작이 가능하고 유연한 장점으로 널리 연구되고 있다.
특히, 잉크젯 프린팅은 결정방향에 나쁜 영향을 주는 것을 피하고 활성층에 물리적 피해에 자유로운 비접촉 공정 특성뿐만 아니라 선택한 영역에만 형성하여 고가의 재료를 절약할 수 있는 장점이 있다.
하지만, 용액 방울이 중력에 의해 기판 위에 떨어진 후에 도출된 직후의 용액 방울의 직경보다 더 넓게 퍼지는 것은 피할 수 없다. 예를 들어, 팁스-펜타센(TIPS-pentacene; 6,13-bis (triisopropylsilylethyny1) pentacene) 잉크 방울의 부피가 80pl이고 그 직경이 55um인 방울이 글라스 기판의 PVP(Polyvinylphenol)표면 위에서 약 240um 직경의 원형 모양의 결정이 형성된다.
비록, PVP 표면의 표면에너지를 소수성으로 만들어 그 직경을 줄이더라도 분자들이 결정으로 형성되지 않고 소수성 표면에 집결되어 그 성능은 감소할 것이다.
잉크젯 기술은 결정이 형성되는 방향과 정열이 잘 이루어져야 하며 이를 위한 다양한 패터닝 기술들이 연구되어져 왔다. 그 중 가장 일반적인 방법은 표면에너지의 차이를 이용한 패터닝 기술로 자기 정렬 방식(Self-Aligned Monolayer SAM) 공정을 통해 표면에너지가 낮은 곳으로 잉크가 몰리도록 하는 공정이다. 하지만, 자기 정렬 방식은 모노레이어(Monolayer)를 형성하여 표면에너지 차이를 보기까지는 다수의 시간이 필요하며 이는 제품 양산에 잘 맞지 않는다.
CYTOP은 아주 높은 표면에너지를 가지는 물질로 컨택 앵글이 약 110°이며 이는 패터닝도 가능하고 짧은 공정시간을 가지지만, 자기 정렬 방식 공정이 수반된다. 불필요한 CYTOP층을 제거하기 위하여 C-F 본즈(C-F bonds)를 끊는 산소 플라즈마 에칭(oxygen plasma etching) 공정뿐만아니라 잉크 방울을 잘 패터닝하기 위하여 표면에너지를 감소시키는 HDMS를 이용한자기 정렬 방식 또한 필요하다.
대면적의 유연한 전자 소자 개발을 위해서는 산소 플라즈마 에칭과 같은 진공 공정은 적합하지 않다. 그 이유는 진공 챔버는 대면적 기판을 이용할 수 없으며 산소 플라즈마 에칭 공정은 약한 유기물 결정과 플라스틱 기판에 손상을 줄 수 있기 때문이다. 민감한 유기물층에 손상을 최소화하고 저가의 공정을 이루기 위해서는 간단한 공정단계가 바람직하다. 하지만, 현재 단일 공정으로 산업용 애플리케이션에 대한 요구사항을 만족시킬 수 없는 문제점이 있다.
대한민국 공개특허공보 제10-2010-0075100호(2010년07월02일)
본 발명은 상기의 문제를 해결하기 위해서 안출된 것으로, 잉크젯 인쇄 기술을 위하여 도입된 드랍 내부에서 발생한 유체 유동을 뱅크 구조를 사용한 패터닝 공정에 적용하여 유기 박막트랜지스터를 제작할 수 있는 유기 박막트랜지스터의 제조방법을 제공하는데 그 목적이 있다.
구체적으로, 본 발명은 진공 장비를 사용하지 않으며, 종래의 뱅크를이용한 패터닝 공정은 이동도가 약 0.033cm2/Vsec로 그 성능이 매우 나쁜 점을 개선하도록, 뱅크의 모양과 표면 에너지를 이용하여 용액 반도체의 모폴로지를 제어하는 방법, 이를 이용한 유기 박막트랜지스터 및 그 제조방법과 이동도를 향상시키는 방법을 제공하는데 그 목적이 있다.
또한, 본 발명은 한 번의 방울로 여러 개의 유기 박막트랜지스터를 동시에 제조하기 위하여 새로운 모양의 뱅크를 형성하는 방법과 용액 반도체의 모폴로지를 제어하는 방법을 제공하는데 그 목적이 있다.
본 발명이 해결하고자 하는 과제들은 이상에서 언급한 과제로 제한되지 않으며, 여기에 언급되지 않은 본 발명이 해결하고자 하는 또 다른 과제들은 아래의 기재로부터 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
본 발명에 따른 유기 박막트랜지스터의 제조방법은, 기판상에 게이트전극을 형성하는 제1 단계; 기판 전면에 게이트전극을 덮도록 게이트절연층을 형성하는 제2 단계; 게이트절연층 상에 소스전극 및 드레인전극을 형성하는 제3 단계; 및 게이트절연층 전면에 소스전극 및 드레인전극을 덮도록 팁스-펜타센(TIPS-pentacene)으로 활성층을 형성하되, 홈 또는 격벽으로 형성되되 좌측 및 우측이 각각 개방되는 오픈 뱅크 구조물 상에 잉크 방울을 낙하시키고 결정화되도록 예열하여, 활성층을 형성하는 제4 단계를 포함하며, 제4 단계에서는, 용액공정을 이용하여 활성층을 형성하되, 잉크젯법을 이용하여 형성하는 것을 특징으로 한다.
또한, 본 발명의 제4 단계에서는, 홈 또는 격벽으로 형성되되 좌측 및 우측이 각각 개방되는 오픈 뱅크 구조물의 중앙을 가로지르는 스플리터(splitter)를 더 형성하는 오픈-스플리터 뱅크 구조물을 형성하며, 스플리터를 기준으로 분리되도록 잉크 방울을 낙하시킨 후, 결정화되도록 예열하여, 활성층을 형성하는 것을 특징으로 한다.
또한, 본 발명의 제3 단계에서는, 소스전극 및 드레인전극을 스플리터를 기준으로 좌우 각각에 한 쌍씩 형성하여, 하나의 기판에 동시에 두 개의 유기 박막트랜지스터를 형성하는 것을 특징으로 한다.
또한, 본 발명의 제4 단계에서는, 스플리터에 결정화가 몰리는 현상을 방지 가능한 시간 정도로, 예열시간을 연장시키는 것을 특징으로 한다.
또한, 본 발명의 제4 단계에서는, 적어도 셋 이상의 유기 박막트랜지스터를 형성하기 위해 상기 오픈-스플리터 뱅크 구조물에 스플리터를 더 배치하되, 더 배치되는 스플리터는 좌측 또는 우측이 개방되도록 배치되는 것을 특징으로 한다.
상기 과제의 해결 수단에 의해, 본 발명에 따른 유기 박막트랜지스터의 제조방법은, 액상의 반도체를 포토레지스터 뱅크를 이용하여 제한된 면적 안에서 결정화 시킬 수 있으며, 포토레지스터 뱅크의 표면에너지를 높게 만들어 더 강한 결정과 채널 방향과 같은 방향으로 결정을 성장시켜서 성능을 향상시킬 수 있는 효과가 있다.
즉, 본 발명에 따른 유기 박막트랜지스터의 제조방법은, 좌우의 포토레지스터 뱅크 벽을 뚫은 오픈 뱅크(Open Bank)의 경우 결정이 자랄 수 있도록 채널 방향으로 피닝 포인트가 움직여 액상 반도체의 결정이 잘 형성 되고 그 성능 또한 큰 변화가 없는 효과가 있다.
또한, 본 발명에 따른 유기 박막트랜지스터의 제조방법은, 오픈 뱅크의 가운데에 스플리터를 만들어 액상 반도체를 두개로 나눌 수 있었으며, 충분한 예열시간을 통하여 두개의 반도체를 완전히 분리하여, 두 개의 유기박막트랜지스터를 만들 수 있는 효과가 있다.
즉, 비싼 재료를 절약할 수 있으며, 많은 면적을 차지하던 액상 반도체의 면적을 줄여 회로의 집적도를 향상시킬 수 있는 효과가 있다.
나아가, 본 발명에 따른 유기 박막트랜지스터의 제조방법은, 두 개의 유기 박막트랜지스터에 한정되지 않으며, 오픈-스플리터 뱅크 구조물에 스플리터를 더 배치함으로써, 세 개 이상의 유기 박막트랜지스터로 확장할 수 있는 효과가 있다.
도 1은 본 발명의 제1 실시예에 따른 유기 박막트랜지스터의 제조방법을 설명하기 위한 플로챠트이다.
도 2는 본 발명의 제1 실시예에 따른 유기 박막트랜지스터의 제조방법을 설명하기 위한 것으로, (a)는 비교예인 클로즈드 뱅크 구조물을 이용한 활성층 형성 공정을 나타낸 도면이고, (b)는 본 발명의 제1 실시예인 오픈 뱅크 구조물을 이용한 활성층 형성 공정을 나타낸 도면이다.
도 3은 본 발명의 제2 실시예에 따른 유기 박막트랜지스터의 제조방법을 설명하기 위한 것으로, 오픈-스플리터 뱅크 구조물을 이용한 결정형성 과정과 이에 따라 제조되는 하나의 기판 상에 한 쌍으로 형성되는 유기 박막트랜지스터의 사진을 나타낸 도면이다.
도 4는 본 발명의 제2 실시예에 따른 유기 박막트랜지스터의 제조방법을 설명하기 위한 것으로, (a)는 좌측 유기 박막트랜지스터(L-OTFT) 전달특성그래프를 나타낸 것이고, (b)는 우측 유기 박막트랜지스터(R-OTFT) 전달특성그래프를 나타낸 도면이다.
도 5는 본 발명의 일실시예에 따른 유기 박막트랜지스터의 제조방법에 따라 제조된 유기 박막트랜지스터를 비교예의 유기 박막트랜지스터와 함께 나타낸 도면이다.
도 6은 도 5의 유기 박막트랜지스터들 각각의 전달특성을 나타낸 그래프이다.
이상과 같은 본 발명에 대한 해결하고자 하는 과제, 과제의 해결 수단, 발명의 효과를 포함한 구체적인 사항들은 다음에 기재할 실시예 및 도면들에 포함되어 있다. 본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다.
이하, 첨부된 도면을 참조하여 본 발명을 보다 상세히 설명하기로 한다.
<제1 실시예>
도 1 및 도 2는 본 발명의 제1 실시예에 따른 유기 박막트랜지스터의 제조방법을 설명하기 위한 도면이다. 구체적으로, 도 1은 본 발명의 제1 실시예에 따른 유기 박막트랜지스터의 제조방법을 설명하기 위한 플로챠트이고, 도 2는 본 발명의 제1 실시예에 따른 유기 박막트랜지스터의 제조방법을 설명하기 위한 것으로, (a)는 비교예인 클로즈드 뱅크 구조물을 이용한 활성층 형성 공정을 나타낸 도면이고, (b)는 본 발명의 제1 실시예인 오픈 뱅크 구조물을 이용한 활성층 형성 공정을 나타낸 도면이다.
도 1 및 도 2에 도시된 바와 같이, 본 발명의 제1 실시예에 따른 유기 박막트랜지스터의 제조방법은, 다음의 단계에 따라 이루어진다.
먼저, 제1 단계(S110)에서는 기판상에 게이트전극을 형성한다. 구체적으로, 기판은 유리, 실리콘, 플라스틱 소재 등과 같이 절연특성을 갖는 물질은 모두 사용할 수 있다. 특히, 유기 박막트랜지스터를 플렉서블 장치에 적용할 경우, 기판(11)은 유연성을 갖는 플라스틱 소재로 형성하는 것이 바람직하다. 또한, 게이트전극은 금속물질 또는 금속화합물질을 포함할 수 있으며, 금속물질로는 금(Au), 은(Ag), 백금(Pt), 크롬(Cr), 티타늄(Ti), 구리(Cu), 알루미늄(Al), 탄탈륨(Ta), 몰리브텐(Mo), 텅스텐(W), 니켈(Ni) 또는 팔라듐(Pd)을 사용할 수 있다. 그리고, 금속화합물질로는 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin Zinc Oxide), AZO(Al doped Zinc Oxide) 또는 GZO(Gallium Zinc Oxide)를 사용할 수 있다.
다음으로, 제2 단계(S120)에서는 기판 전면에 게이트전극을 덮도록 게이트절연층을 형성한다. 이때, 게이트절연층은 무기절연물질 또는 유기절연물질을 포함할 수 있다. 여기서, 무기절연물질로는 실리콘산화물(SiO2)을 사용할 수 있으며, 구체적으로 용액공정을 통하여 실리콘산화물을 형성할 수 있는 실록산(siloxane), 실라젠(silozne) 및 실리케이트(silicate)로 이루어진 그룹으로부터 선택된 어느 하나를 포함하는 SOG(Spin On Glass) 또는 폴리실라잔(polysilazane)을 포함하는 SOD(Spin On Dielectric)를 사용할 수 있다. 그리고, 유기절연물질로는 파릴렌(parylene), 에폭시(epoxy), 폴리이미드(polyimide, PI), 폴리아미드(Polyamide, PA), 폴리비닐클로라이드(Polyvinyl chloride, PVC), 벤조사이클로부텐(benzocyclobutene, BCB), 폴리비닐알코올(polyvinyl alcohol, PVA) 폴리비닐페놀(polyvinylphenol, PVP) 또는 사이클로펜텐(cyclopentene, CyPe)을 사용할 수 있다.
다음으로, 제3 단계(S130)에서는 게이트절연층 상에 소스전극 및 드레인전극을 형성한다. 구체적으로, 소스전극 및 드레인전극은, 게이트절연층 상에 접착층, 도전층 및 전위장벽조절층이 순차적으로 적층된 적층막으로 이루어지는 것이 가능하다. 여기서, 소스전극 및 드레인전극은 금속물질 또는 금속화합물질을 포함할 수 있으며, 금속물질로는 금(Au), 은(Ag), 백금(Pt), 크롬(Cr), 티타늄(Ti), 구리(Cu), 알루미늄(Al), 탄탈륨(Ta), 몰리브텐(Mo), 텅스텐(W), 니켈(Ni) 또는 팔라듐(Pd)을 사용할 수 있다. 그리고, 금속화합물질로는 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin Zinc Oxide), AZO(Al doped Zinc Oxide) 또는 GZO(Gallium Zinc Oxide)를 사용할 수 있다.
소스전극 및 드레인전극은 활성층 예컨대, 팁스-펜타센의 HOMO(Highest Occupied Molecular Orbital)인 6.02eV와 유사한 일함수(work function)를 갖고, 용액공정을 사용하여 손쉽게 제작할 수 있는 금(Au, 일함수 5.01eV)으로 형성하는 것이 바람직하다. 여기서, HOMO는 유기 반도체의 가전자대(valence band) 최고 에너지를 의미하는 것으로, 일반적인 반도체 물질의 일함수와 동일한 개념으로 볼 수 있다. 구체적으로, 활성층 예컨대, 팁스-펜타센은 P형 도전특성을 갖는 유기물질이므로 소스전극 및 드레인전극)에서 활성층의 HOMO 준위(level)로 정공이 이동하여 전류가 흐르게 된다. 이때, 활성층과 소스전극 및 드레인전극 사이의 전위장벽(potential barrier)이 낮을수록 정공이 보다 쉽게 이동하게 된다. 따라서, 활성층과 유사한 일함수를 갖는 물질 예컨대, 금(Au)을 사용하여 소스전극 및 드레인전극을 형성하는 것이 바람직하다.
접착층은 게이트절연층과 소스전극 및 드레인전극 사이의 접착력을 향상시키기 위한 것으로, 금속물질 예컨대, 티타늄(Ti)을 사용하여 형성할 수 있다.
전위장벽조절층은 활성층과 소스전극 및 드레인전극 사이의 전하이동효율(carrier transfer efficiency)을 향상시키기 위한 것으로, 활성층의 일함수와 소스전극 및 드레인전극의 일함수 사이의 일함수를 갖는 도전성 물질을 사용하여 형성할 수 있다(예컨대, 활성층의 일함수 < 전위장벽조절층의 일함수 < 소스전극 및 드레인전극의 일함수). 구체적으로, 활성층의 일함수와 소스전극 및 드레인전극 사이의 일함수 차이가 클 경우, 이들 사이에 높은 전위장벽이 형성되고 그로 인해 활성층과 소스전극 및 드레인전극 사이의 전하이동이 어려워진다. 따라서, 활성층의 일함수와 소스전극 및 드레인전극의 일함수 사이의 일함수를 갖는 전위장벽조절층을 이들 사이에 개재함으로써, 전하(carrier)가 소스전극 및 드레인전극에서 활성층으로 보다 쉽게 이동할 수 있도록 발판을 제공할 수 있다.
다음으로, 제4 단계(S140)에서는 게이트절연층 전면에 소스전극 및 드레인전극을 덮도록 팁스-펜타센(TIPS-pentacene)으로 활성층을 형성한다. 구체적으로, 활성층은 정공(hole) 또는 전자(electron)와 같은 전하(carrier)들의 이동 통로인 채널로 작용하며, 팁스-펜타센(6,13-bis(triisopropylsilylethynyl)pentacene, 이하 TIPS-pentacene으로 약칭함) 유기물질을 포함할 수 있다.
이외에도 활성층으로 사용할 수 있는 유기물질로는 펜타센(pentacene), 테트라센(tetracene), 안트라센(anthracene), 나프탈렌(naphthalene), 알파-6-티오펜, 알파-4-티오펜, 페릴렌(perylene) 및 그 유도체, 루브렌(rubrene) 및 그 유도체, 코로넨(coronene) 및 그 유도체, 페릴렌테트라카르복실릭디이미드(perylenetetracarboxylic diimide) 및 그 유도체, 페릴렌테트라카르복실릭디안하이드라이드(perylene tetracarboxylic dianhydride) 및 그 유도체, 폴리티오펜 및 그 유도체, 폴리파라페닐렌비닐렌 및 그 유도체, 폴리파라페닐렌 및 그 유도체, 폴리플로렌 및 그 유도체, 폴리티오펜비닐렌 및 그 유도체, 폴리티오펜-헤테로고리방향족 공중합체 및 그 유도체, 나프탈렌의 올리고아센 및 이들의 유도체, 알파-5-티오펜의 올리고티오펜 및 이들의 유도체, 금속을 함유하거나 함유하지 않은 프탈로시아닌 및 이들의 유도체, 파이로멜리틱 디안하이드라이드 및 그 유도체, 파이로멜리틱 디이미드 및 이들의 유도체 등 다양한 물질을 사용할 수 있으며, 유기 박막 트랜지스터의 사용 목적 및 요구되는 특성에 따라 선택될 수 있다.
여기서, 본 발명의 제1 실시예에 따른 제4 단계(S140)에서는, 용액공정을 이용하여 활성층을 형성하되, 잉크젯법을 이용하여 형성하도록 하므로, 활성층은 우수한 전하이동도(carrier mobility)를 갖고 용액공정을 사용하여 손쉽게 형성할 수 있는 팁스-펜타센을 사용하여 형성하는 것이 바람직하다.
한편, 본 발명의 제1 실시예에 따른 제4 단계(S140)에서는, 도 2와 같이 홈 또는 격벽으로 형성되되 좌측 및 우측이 각각 개방되는 오픈 뱅크(open bank) 구조물 상에 낙하시킨다. 이후, 낙하된 용액 방울이 결정화되도록 예열하여, 활성층을 형성한다.
구체적으로, 본 발명의 제1 실시예에 따른 유기 박막트랜지스터의 제조방법은, 액상의 반도체를 포토레지스터 뱅크를 이용하여 제한된 면적 안에서 결정화시킬 수 있으며, 포토레지스터 뱅크의 표면에너지를 높게 만들어 더 강한 결정과 채널 방향과 같은 방향으로 결정을 성장시켜서 성능을 향상시키도록 한다. 반면, 비교예의 클로즈드 뱅크 구조물의 경우에는 뱅크 벽면의 표면에너지로 인해 내부에 결정화가 생기지 않는 문제점이 있다.
즉, 본 발명의 제1 실시예에 따른 유기 박막트랜지스터의 제조방법은, 좌우의 포토레지스터 뱅크 벽을 뚫은 오픈 뱅크(Open Bank)의 경우 결정이 자랄 수 있도록 채널 방향으로 피닝 포인트가 움직여 액상 반도체의 결정이 잘 형성 되고, 하기의 표 2를 참조하면 그 성능 또한 큰 변화가 없는 장점이 있다.
<제2 실시예>
도 3 및 도 4는 본 발명의 제2 실시예에 따른 유기 박막트랜지스터의 제조방법을 설명하기 위한 도면이다. 구체적으로, 도 3은 본 발명의 제2 실시예에 따른 유기 박막트랜지스터의 제조방법을 설명하기 위한 것으로, 오픈-스플리터 뱅크 구조물을 이용한 결정형성 과정과 이에 따라 제조되는 하나의 기판 상에 한 쌍으로 형성되는 유기 박막트랜지스터의 사진을 나타낸 도면이고, 도 4는 본 발명의 제2 실시예에 따른 유기 박막트랜지스터의 제조방법을 설명하기 위한 것으로, (a)는 좌측 유기 박막트랜지스터(L-OTFT) 전달특성그래프를 나타낸 것이고, (b)는 우측 유기 박막트랜지스터(R-OTFT) 전달특성그래프를 나타낸 도면이다.
여기서, 본 발명의 제2 실시예에 따른 유기 박막트랜지스터의 제조방법 중 제1 단계 내지 제4 단계는, 도 1 및 도 2를 통해 기술한 본 발명의 제1 실시예에 따른 유기 박막트랜지스터의 제조방법의 제1 단계 내지 제4 단계의 구성적 특성이 동일 또는 유사하므로, 이에 관한 상세한 설명은 본 발명의 제1 실시예를 참고하기로 하고, 이하에서는 생략한다.
한편, 본 발명의 제2 실시예에 따른 유기 박막트랜지스터의 제조방법 중 활성층을 형성하는 제4 단계에서는, 도 3과 같이 홈 또는 격벽으로 형성되되 좌측 및 우측이 각각 개방되는 오픈 뱅크 구조물의 중앙을 가로지르는 스플리터(splitter)를 더 형성하여 오픈-스플리터 뱅크 구조물을 형성하도록 한다. 이때, 스플리터를 기준으로 분리되도록 잉크 방울(용액 방울이라고도 함)을 낙하시킨 후, 결정화되도록 예열하여, 활성층을 형성하는 것이 가능하다. 또한, 제4 단계에서는, 스플리터에 결정화가 몰리는 현상을 방지 가능한 시간 정도로, 예열시간을 연장시키는 것이 바람직하다.
이때, 본 발명의 제2 실시예에 따른 제3 단계에서는, 소스전극 및 드레인전극을 스플리터를 기준으로 좌우 각각에 한 쌍씩 형성하여, 하나의 기판에 동시에 두 개의 유기 박막트랜지스터를 형성하는 것이 가능하게 된다.
도 4 및 다음의 표 1은 본 발명의 제2 실시예에 의해 제조되는 한 쌍의 유기 박막트랜지스터의 동작특성, 즉 전달특성을 그래프 및 수치로 나타낸 것으로, 좌우 양측의 유기 박막트랜지스터의 전달특성 차이가 대동소이하므로, 하나의 픽셀에 두 개의 박막트랜지스터가 사용되는 OLED(Organic Light Emitting Diodes)에 매우 효과적으로 사용될 수 있다.
Figure 112014109178713-pat00001
이와 같이, 본 발명의 제2 실시예에 따른 유기 박막트랜지스터의 제조방법은, 액상의 반도체를 포토레지스터 뱅크를 이용하여 제한된 면적 안에서 결정화시킬 수 있으며, 포토레지스터 뱅크의 표면에너지를 높게 만들어 더 강한 결정과 채널 방향과 같은 방향으로 결정을 성장시켜서 성능을 향상시킬 수 있다.
즉, 본 발명의 제2 실시예에 따른 유기 박막트랜지스터의 제조방법은, 오픈 뱅크의 가운데에 스플리터를 만들어 액상 반도체를 두개로 나눌 수 있었으며, 충분한 예열시간을 통하여 두개의 반도체를 완전히 분리하여, 두 개의 유기박막트랜지스터를 만들 수 있는 장점이 있다. 즉, 비싼 재료를 절약할 수 있으며, 많은 면적을 차지하던 액상 반도체의 면적을 줄여 회로의 집적도를 향상시킬 수 있다.
도 5 내지 도 6은 본 발명의 일실시예에 따른 유기 박막트랜지스터의 제조방법을 설명하기 위한 도면이다. 구체적으로, 도 5는 본 발명의 일실시예에 따른 유기 박막트랜지스터의 제조방법에 따라 제조된 유기 박막트랜지스터를 비교예의 유기 박막트랜지스터와 함께 나타낸 도면이고, 도 6은 도 5의 유기 박막트랜지스터들 각각의 전달특성을 나타낸 그래프이다.
또한, 표 2는 도 5의 유기 박막트랜지스터들에 대해 나타나는 전달특성을 수치화하여 나타낸 것이다.
도 5, 도 6 및 표 2를 참조하면, 종래에 최초로 뱅크 구조물 없이 사용된 경우(without bank)와 비교하여, 크기를 축소하기 위해 채용된 클로즈드 뱅크 구조물(closed bank without fluorine)을 사용한 경우에는 결정화가 이루어지지 않아, 전달특성이 현저하게 저하됨을 알 수 있다. 이를 개선하기 위해, 플루오린을 첨가하여 결정화를 도모할 수 있으나, 이 경우(closed bank added fluorine)에는 전달특성이 그다지 효과적으로 개선되지 못하였으며, 플루오린 첨가에 따른 공정의 증가와 비용의 증가를 발생시키는 문제점이 있었다.
이를 개선한, 본 발명의 제1 실시예에 따른 유기 박막트랜지스터의 경우(open bank without splitter)에는, 전달특성을 최초의 뱅크 구조물이 없는 경우와 유사하도록 향상시킬 수 있었다.
나아가, 본 발명의 제2 실시예에 따른 유기 박막트랜지스터의 경우(open bank without splitter)에는 전달특성을 더욱더 개선할 수 있으며, 하나의 기판에 동시에 두 개의 박막트랜지스터를 형성할 수 있으므로 크기 축소의 효과를 획기적으로 달성할 수 있다.
Figure 112014109178713-pat00002
이와 같이, 본 발명의 일실시예에 따른 유기 박막트랜지스터의 제조방법은 기판 위에 잉크젯 프린팅 된 팁스-펜타센 반도체 내부에서 발생하는 유체 유동을 바탕으로 뱅크 구조의 유기박막트랜지스터 제작 시 뱅크의 표면에너지에 의한 결정형성 메커니즘을 제공할 수 있다.
즉, 본 발명의 일실시예에 따른 유기 박막트랜지스터의 제조방법은, 최소 뱅크 크기를 결정할 수 있었으며 뱅크의 두께를 조절하므로 그 폭을 줄일 수 있다.
또한, 본 발명의 일실시예에 따른 유기 박막트랜지스터의 제조방법은, 뱅크 내부에서의 용액 반도체의 유체 유동을 바탕으로 형성되는 반도체 결정의 모양을 뱅크의 표면에너지를 조절하여 유체 유동의 흐름을 바꾸어 채널의 방향과 반도체 결정의 방향을 평행하게 할 수 있다.
또한, 본 발명의 일실시예에 따른 유기 박막트랜지스터의 제조방법은, 사방이 포토레지스터(Photo resister, PR) 뱅크의 벽으로 막혀있던 기존의 모양에서 그 모양을 바꾸어 결정 방향을 제어하고 성능을 향상 시킬 수 있다.
또한, 본 발명의 일실시예에 따른 유기 박막트랜지스터의 제조방법은, 포토레지스터 뱅크의 중앙부분에 스플리터(splitter)를 만들어 용액 반도체를 두개로 나눌 수 있으며, 이 때 예열시간이 충분하지 않을 때 스플리터 부분에 결정이 형성되어 반도체가 완전히 분리 되지 않으며 열 전도율이 높은 도체에 비해서 열전도율이 낮은 절연체가 상대적으로 온도가 낮아 절연체 쪽으로 결정이 몰리는 경향이 있어 스플리터에 결정이 모인 것을 확인 하였으며 이는 충분한 예열시간을 가짐으로서 개선할 수 있는 효과가 있다. 즉, 본 발명은 게이트 전극 위에 게이트 절연체를 만들고 그 위에 각각 2개의 소스, 드레인 전극을 만들고 그 위에 오픈-스플리터 뱅크를 만들어 한번의 방울로 2개의 트랜지스터를 만들 수 있다.
<다른 실시예>
한편, 본 발명에 다른 실시예에 따른 유기 박막트랜지스터의 제조방법은, 두 개의 유기 박막트랜지스터에 한정되지 않으며, 오픈-스플리터 뱅크 구조물에 스플리터를 더 배치함으로써, 세 개 이상의 유기 박막트랜지스터로 확장할 수 있다.
이와 같이, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.
그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 하고, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타나며, 특허청구범위의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

Claims (5)

  1. 기판상에 게이트전극을 형성하는 제1 단계;
    상기 기판 전면에 상기 게이트전극을 덮도록 게이트절연층을 형성하는 제2 단계;
    상기 게이트절연층 상에 소스전극 및 드레인전극을 형성하는 제3 단계; 및
    상기 게이트절연층 전면에 상기 소스전극 및 드레인전극을 덮도록 팁스-펜타센(TIPS-pentacene)으로 활성층을 형성하되, 홈 또는 격벽으로 형성되되 좌측 및 우측이 각각 개방되는 오픈 뱅크 구조물 상에 잉크 방울을 낙하시키고 결정화되도록 예열하여, 상기 활성층을 형성하는 제4 단계;
    를 포함하며,
    상기 제4 단계에서는, 용액공정을 이용하여 상기 활성층을 형성하되, 잉크젯법을 이용하여 형성하되,
    상기 제4 단계에서는, 홈 또는 격벽으로 형성되되 좌측 및 우측이 각각 개방되는 상기 오픈 뱅크 구조물의 중앙을 가로지르는 스플리터(splitter)를 더 형성하는 오픈-스플리터 뱅크 구조물을 형성하며, 상기 스플리터를 기준으로 분리되도록 잉크방울을 낙하시킨 후, 결정화되도록 예열하여, 상기 활성층을 형성하는 것을 특징으로 하는 유기 박막트랜지스터의 제조방법.
  2. 삭제
  3. 제1항에 있어서,
    상기 제3 단계에서는, 상기 소스전극 및 상기 드레인전극을 상기 스플리터를 기준으로 좌우 각각에 한 쌍씩 형성하여, 하나의 기판에 동시에 두 개의 유기 박막트랜지스터를 형성하는 것을 특징으로 하는 유기 박막트랜지스터의 제조방법.
  4. 제1항에 있어서,
    상기 제4 단계에서는, 상기 스플리터에 결정화가 몰리는 현상을 방지 가능한 시간 정도로, 예열시간을 연장시키는 것을 특징으로 하는 유기 박막트랜지스터의 제조방법.
  5. 제1항에 있어서,
    상기 제4 단계에서는, 적어도 셋 이상의 유기 박막트랜지스터를 형성하기 위해 상기 오픈-스플리터 뱅크 구조물에 스플리터를 더 배치하되, 더 배치되는 상기 스플리터는 좌측 또는 우측이 개방되도록 배치되는 것을 특징으로 하는 유기 박막트랜지스터의 제조방법.
KR1020140157776A 2014-11-13 2014-11-13 스플리터가 형성된 뱅크구조를 이용한 유기 박막트랜지스터의 제조방법 KR101663194B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140157776A KR101663194B1 (ko) 2014-11-13 2014-11-13 스플리터가 형성된 뱅크구조를 이용한 유기 박막트랜지스터의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140157776A KR101663194B1 (ko) 2014-11-13 2014-11-13 스플리터가 형성된 뱅크구조를 이용한 유기 박막트랜지스터의 제조방법

Publications (2)

Publication Number Publication Date
KR20160057508A KR20160057508A (ko) 2016-05-24
KR101663194B1 true KR101663194B1 (ko) 2016-10-07

Family

ID=56113685

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140157776A KR101663194B1 (ko) 2014-11-13 2014-11-13 스플리터가 형성된 뱅크구조를 이용한 유기 박막트랜지스터의 제조방법

Country Status (1)

Country Link
KR (1) KR101663194B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090294852A1 (en) 2008-06-03 2009-12-03 Hitachi, Ltd. Electronic device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101186740B1 (ko) * 2006-02-17 2012-09-28 삼성전자주식회사 뱅크형성 방법 및 이에 의해 형성된 뱅크를 함유하는 유기박막 트랜지스터
KR20100075100A (ko) 2008-12-24 2010-07-02 서울대학교산학협력단 잉크젯 프린팅 방법을 이용한 유기 전계효과 트랜지스터의 활성 채널층 형성방법 및 이를 이용한 유기 전계효과 트랜지스터
KR101102657B1 (ko) * 2009-12-09 2012-01-04 서울대학교산학협력단 프린팅과 기상증착중합법을 이용한 유연성 있는 유기반도체 소자

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090294852A1 (en) 2008-06-03 2009-12-03 Hitachi, Ltd. Electronic device

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Y.H.Kim 외 1명, ‘Morphology control of inkjet-printed small molecule organic thin-film transistors with bank structures,’ Journal of Information Display, Vol. 12, No. 4, pp199~203, Dec. 2011.

Also Published As

Publication number Publication date
KR20160057508A (ko) 2016-05-24

Similar Documents

Publication Publication Date Title
US11177465B2 (en) Devices, structures, materials and methods for vertical light emitting transistors and light emitting displays
CA2612033C (en) Organic thin film transistor with dual layer electrodes
TWI381568B (zh) Method for forming semiconductor thin film and method for manufacturing thin film semiconductor device
TW200522362A (en) Thin film transistor array panel using organic semiconductor and a method for manufacturing the same
KR20100066457A (ko) 유기 박막 트랜지스터 및 유기 박막 발광 트랜지스터
JP2000029403A (ja) 有機発光ダイオ―ドとモノリシックに集積化された薄膜トランジスタ
JP2010153794A (ja) 改善されたドロップ・キャストプリントを利用したアクティブチャネル領域製造方法及びそのアクティブチャネル領域を備えた装置
KR20100106423A (ko) 유기 박막 트랜지스터 및 그 제조 방법
TW200843118A (en) Ambipolar transistor design
JP2013016611A (ja) 半導体装置及びその製造方法、並びに、画像表示装置の製造方法
JP2005286329A (ja) 有機電界効果トランジスタ、それを具備する平板ディスプレイ装置、及び有機電界効果トランジスタの製造方法
KR101203970B1 (ko) 유기 전계효과형 트랜지스터
KR20120080060A (ko) 유기 박막 트랜지스터 및 그 제조 방법과 상기 유기 박막 트랜지스터를 포함하는 전자 소자
KR102073763B1 (ko) 유기절연막 조성물, 유기절연막의 형성방법, 및 상기 유기절연막을 포함하는 유기박막트랜지스터
KR101616190B1 (ko) 도펀트의 선택적 인쇄에 따른 트랜지스터 제조방법
KR100794570B1 (ko) 세로형 유기 박막 트랜지스터 및 이의 제조방법
KR101663194B1 (ko) 스플리터가 형성된 뱅크구조를 이용한 유기 박막트랜지스터의 제조방법
KR102277814B1 (ko) 박막 트랜지스터 및 그 제조 방법과 상기 박막 트랜지스터를 포함하는 전자 소자
KR100982952B1 (ko) 단채널 효과를 방지하는 유기 박막 트랜지스터, 그것의제조방법 및 이를 포함하는 박막 트랜지스터 어레이 기판
WO2011065015A1 (ja) 有機半導体材料含有組成物及びそれを用いた有機薄膜トランジスタ
KR20140104520A (ko) 유기 반도체 소자 및 그 제조방법
JP2015185789A (ja) 薄膜トランジスタおよびその製造方法
KR100659127B1 (ko) 박막 트랜지스터 및 이를 구비한 평판 표시 장치
JP2015065317A (ja) 薄膜トランジスタ
Kudo et al. Fabrication and Characterization of Organic Devices

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20190903

Year of fee payment: 4