KR20100106423A - 유기 박막 트랜지스터 및 그 제조 방법 - Google Patents

유기 박막 트랜지스터 및 그 제조 방법 Download PDF

Info

Publication number
KR20100106423A
KR20100106423A KR20107014009A KR20107014009A KR20100106423A KR 20100106423 A KR20100106423 A KR 20100106423A KR 20107014009 A KR20107014009 A KR 20107014009A KR 20107014009 A KR20107014009 A KR 20107014009A KR 20100106423 A KR20100106423 A KR 20100106423A
Authority
KR
South Korea
Prior art keywords
electrode
organic
source
dopant
drain electrode
Prior art date
Application number
KR20107014009A
Other languages
English (en)
Other versions
KR101509843B1 (ko
Inventor
그레고리 화이팅
조나단 홀스
제레미 버로즈
크레이그 머피
Original Assignee
캠브리지 디스플레이 테크놀로지 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 캠브리지 디스플레이 테크놀로지 리미티드 filed Critical 캠브리지 디스플레이 테크놀로지 리미티드
Publication of KR20100106423A publication Critical patent/KR20100106423A/ko
Application granted granted Critical
Publication of KR101509843B1 publication Critical patent/KR101509843B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/30—Doping active layers, e.g. electron transporting layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80—Constructional details
    • H10K10/82—Electrodes
    • H10K10/84—Ohmic electrodes, e.g. source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/464—Lateral top-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/10—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising field-effect transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/111—Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/111—Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/113—Heteroaromatic compounds comprising sulfur or selene, e.g. polythiophene
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/111—Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/113—Heteroaromatic compounds comprising sulfur or selene, e.g. polythiophene
    • H10K85/1135—Polyethylene dioxythiophene [PEDOT]; Derivatives thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/111—Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/115—Polyfluorene; Derivatives thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60—Organic compounds having low molecular weight
    • H10K85/615—Polycyclic condensed aromatic hydrocarbons, e.g. anthracene
    • H10K85/623—Polycyclic condensed aromatic hydrocarbons, e.g. anthracene containing five rings, e.g. pentacene

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

소스 전극(2) 및 드레인 전극(4)과, 이들 전극 사이에서 채널 영역 내에 배치되는 유기 반도전성 재료(8)를 구비하되, 소스 전극 및 드레인 전극의 위에, 전자를 수용하는 것에 의해 유기 반도전성 재료를 화학적으로 도핑하는 도펀트 모이어티를 구비하는 얇은 자기 조립식 재료층(14)이 배치되고, 도펀트 모이어티는 아세토니트릴 내의 SCE에 대해 적어도 0.3eV의 산화 환원 전위를 갖는 유기 박막 트랜지스터 및 그 제조 방법.

Description

유기 박막 트랜지스터 및 그 제조 방법{ORGANIC THIN FILM TRANSISTORS AND METHODS OF MAKING THE SAME}
본원 발명의 관점은 유기 박막 트랜지스터 및 그 제조 방법에 관한 것이다.
트랜지스터는 바이폴라 접합 트랜지스터(bipolar junction transistors) 및 전계 효과 트랜지스터(field-effect transistors)의 2가지의 주요 타입으로 나눌 수 있다. 이들 양 타입은 채널 영역 내에 3개의 전극을 구비하고 그 전극들 사이에 반도전성 재료가 배치되는 통상의 구조를 공유하고 있다. 바이폴라 접합 트랜지스터의 3개의 전극은 에미터, 콜렉터 및 베이스로서 알려져 있는 반면, 전계 효과 트랜지스터는 소스, 드레인, 게이트로서 알려져 있다. 바이폴라 접합 트랜지스터는 에미터와 콜렉터 사이의 전류가 베이스와 에미터 사이에 흐르는 전류에 의해 제어되므로 전류 동작 디바이스(current-operated devices)로서 기술될 수 있다. 반면에, 전계 효과 트랜지스터는 소스와 드레인 사이에 흐르는 전류가 게이트와 소스 사이의 전압에 의해 제어되므로 전압 동작 디바이스로서 기술될 수 있다.
트랜지스터는 양전하 캐리어(정공) 또는 음전하 캐리어(전자) 각각을 전도하는 반도전성 재료를 구비하느냐에 따라 P-타입과 N-타입으로 분류될 수도 있다. 반도전성 재료는 전하를 수용하고, 전도하고, 공급하는 능력에 따라 선택될 수 있다. 정공 또는 전자를 수용, 전도, 공급하는 반도전성 재료의 능력은 그 재료의 도핑에 의해 향상시킬 수 있다. 소스 전극 및 드레인 전극에 사용되는 재료도 또한 정공 또는 전자를 수용, 공주입하는 능력에 따라 선택될 수 있다. 예컨대, P-타입 트랜지스터 소자는, 정공을 수용, 전도, 공급하는데 효율적인 반도전성 재료를 선택하고, 이 반도전성 재료로부터 정공을 주입, 수용하는데 효율적인 소스 및 드레인 전극용 재료를 선택하는 것에 의해 형성될 수 있다. 반도전성 재료의 HOMO 레벨을 갖는 전극에서 페르미-레벨(Fermi-level)의 양호한 에너지-레벨 매칭은 정공의 주입 및 수용을 향상시킬 수 있다. 한편, N-타입 트랜지스터 소자는, 전자를 수용, 전도, 공급하는데 효율적인 반도전성 재료를 선택하고, 반도전성 재료로 전자를 주입하고 반도전성 재료로부터 전자를 수용하는데 효율적인 소스 전극 및 드레인 전극용 재료를 선택하는 것에 의해 형성될 수 있다. 반도전성 재료의 LUMO 레벨을 갖는 전극에서 페르미-레벨의 양호한 에너지-레벨 매칭은 전자의 주입 및 수용을 향상시킬 수 있다.
박막 트랜지스터를 형성하기 위해서는, 트랜지스터가 구성요소를 박막으로 증착함으로써 형성될 수 있다. 그러한 소자에서 유기 재료를 반도전성 재료로서 이용할 때, 이것이 유기 박막 트랜지스터로 알려져 있다.
다양한 배열의 유기 박막 트랜지스터가 알려져 있다. 그러한 소자 중 하나는 채널 영역에서 반도전성 재료가 그 사이에 배치되는 소스 전극 및 드레인 전극과, 반도전성 재료에 인접하여 배치되는 게이트 전극과, 채널 영역에서 게이트 전극과 반도전성 재료 사이에 배치되는 절연 재료층을 구비하는 절연 게이트형 전계 효과 트랜지스터이다.
도 1에 그러한 유기 박막 트랜지스터의 일례를 도시한다. 도시한 구조는 기판(1) 상에 적층되는 구조이고, 소스 전극(2) 및 드레인 전극(4)을 구비하며, 소스 전극과 드레인 전극은 채널 영역(6)에 의해 서로 이격되어 있다. 채널 영역(6) 내에 유기 반도체(OSC)(8)가 증착되고, OSC는 적어도 소스 전극(2)과 드레인 전극(4)의 일부에 걸쳐 연장될 수 있다. 유기 반도체(8) 위에는 유전 재료의 절연층(10)이 적층되고, 이 절연층은 적어도 소스 전극(2) 및 드레인 전극(4)의 일부에 걸쳐 연장될 수 있다. 마지막으로, 절연층(10) 위에 게이트 전극(12)이 적층된다. 게이트 전극(12)은 채널 영역(6) 위에 위치하며, 적어도 소스 전극(2) 및 드레인 전극(4)의 일부에 걸쳐서 연장될 수 있다.
전술한 구조는, 소자의 상면 상에 게이트가 위치하므로, 톱-게이트형 유기 박막 트랜지스터로서 알려져 있다. 이와 달리, 소자의 바닥면 상에 게이트를 마련하여, 소위 보텀-게이트형 유기 박막 트랜지스터를 형성하는 것도 알려져 있다.
도 2에 그러한 보텀-게이트형 유기 박막 트랜지스터의 일례를 도시한다. 도 1 및 도 2에 나타낸 구성들간의 관계를 더욱 명확히 나타내기 위해서, 동일한 부분에 대해서는 동일한 참조 부호를 이용하고 있다. 도 2에 나타낸 보텀-게이트형 구조는 기판(1) 상에 적층되는 게이트 전극(12)을 구비하고, 그 게이트 전극 위에는 유전 재료의 절연층(10)이 적층된다. 소스 전극(2) 및 드레인 전극(4)은 게이트 전극 위이면서 소스 전극과 드레인 전극 사이에 위치하는 채널 영역(6)에 의해 이격되어 있다. 채널 영역(6) 내에 유기 반도체(OSC)(8)가 적층되고, 이 유기 반도체는 적어도 소스 전극(2) 및 드레인 전극(4)의 일부에 걸쳐 연장될 수 있다.
모든 유기 박막 트랜지스터이 갖는 과제 중 하나는 소스 전극 및 드레인 전극과 유기 반도체(OSC)간의 양호한 옴 접촉(good ohmic contact)을 보증하는 것이다. 이에는, 박막 트랜지스터가 스위치 온될 때에 접촉 저항(contact resistance)을 최소화하는 것이 요구된다. p-채널 소자에 대해서, 추출 및 주입 배리어(barrier)를 최소화하는 전형적인 방법은, OSC의 HOMO 레벨에 양호하게 매칭되는 일함수를 갖는 소스 전극 및 드레인 전극용 재료를 선택하는 것이다. 예컨대, 많은 통상의 OSC 재료는 소스 전극 재료 및 드레인 전극 재료로서 이용되기에 비교적 양호한 재료인 금의 일함수와 매칭되는 양호한 HOMO 레벨을 가진다. 마찬가지로, n-채널 소자에 대해서는, 추출 및 주입 배리어를 최소화하는 전형적인 방법은, OSC의 LUMO 레벨에 양호하게 매칭되는 일함수를 갖는 소스 전극 및 드레인 전극용 재료를 선택하는 것이다.
전술한 구성의 하나의 문제점은 비교적 적은 수의 재료가, OSC의 HOMO/LUMO와 매칭되는 양호한 매칭 에너지 레벨을 갖는 일함수를 갖는다는 것이다. 이들 재료의 대부분은 금과 같이 고가이고, 및/또는 소스 전극 및 드레인 전극을 형성하기 위해 적층하는 것이 어려울 수 있다. 게다가, 적절한 재료를 이용할 수 있더라도, 원하는 OSC에 정확히 매칭되지 않아, OSC의 변화는 소스 전극 및 드레인 전극에 이용되는 재료의 변화를 요구할 수 있다.
에너지 레벨 매칭을 향상시키기 위해서는, 얇은 자기 조립식 다이폴 레이어(thin self-assembled dipole layer)를 소스 전극 및 드레인 전극 상에 마련하는 것이 하나의 공지된 해결책이다. 이론에 얽매이지 않고, 얇은 자기 조립식 다이폴 레이어는 소스/드레인 전극 재료의 에너지 레벨, 및 소스/드레인 전극 근처의 OSC의 에너지 레벨을 시프트시키는 필드를 제공하여, OSC와 소스/드레인 재료간의 에너지 레벨 매칭을 향상시킬 수 있다.
자기 조립식 다이폴 레어이를 사용함으로써 소스/드레인 재료와 OSC의 에너지 레벨간의 매칭을 향상시킬 수 있다고 하더라도, 에너지 레벨은 전술한 기술을 이용하여 10분의 몇 정도의 전자 볼트(eletron volt)만큼밖에 시프트될 수 있다. 이와 같이, 소스 전극 및 드레인 전극에 이용하는 재료의 타입은 아직 비교적 제한적이다. 그들의 처리 호환성(their process compatibility)을 위해 재료가 선택될 수 있도록, 광범위한 소스용 재료 및 드레인용 재료를 이용할 수 있다는 점에서 유리하다. 다른 문제점은 얇은 자기 조립식 다이폴 레이어가 소스/드레인 전극 위뿐만 아니라 채널 영역 내에 배치되면, 채널 영역 내의 OSC의 성능 특징에 나쁜 영향을 줄 수 있다는 것이다.
유기 박막 트랜지스터의 성능을 향상시키기 위해서 종래기술에서 몇몇 다른 접근법이 이용되고 있다.
미국 공개 특허 공보 제2005/133782호에는, 유기 반도체와 소스/드레인 전극면 간의 전하의 수송을 용이하게 하기 위해서, TCNQ(Tetracyanoquinodimethane)과 같은 벤조-니트릴(benzo-nitrile) 또는 치환 벤조-니트릴(substituted benzo nitriles)을 이용하는 것에 의한 소스/드레인의 팔라듐 금속 도핑이 개시되어 있습니다. 전계 효과를 이용하는 OSC 및/또는 소스 및 드레인의 에너지 레벨만을 변경하는 전술한 다이폴 레이어와는 달리, 벤조-니트릴은 전자를 수용함으로써(p-도핑) OSC를 화학적으로 도핑한다. 이와 같이, 전극 근처의 OSC의 전도성이 증가되어, 전술한 다이폴 레이어를 이용하는 것보다 전하 수송을 훨씬더 용이하게 한다.
J. Am. Chem. Soc., 2006, 128, 16418-16419에도, 양호한 트랜지스터 특성을 제공하는 펜타센(pentacene) SOC를 국부적으로 도핑하는 데에 TCNQ를 Ag 콘택트 또는 Cu 콘택트 중 어느 하나에서 이용하는 것이 개시되어 있다.
전술한 종래기술에서는, 니트릴에 대해서, 특히 소스/드레인 금속에 부착되도록 설계되는 그룹으로 기능화되지 않고 직접 이용한다. 도펀트 니트릴기 자체가 소스/드레인 파라듐 금속에 부착되지 않고, 채널 내가 아니면서 소스/드레인에 부착되는 도펀트 니트릴기를 분리하도록 세정하는 것에 의해 비부착 도펀트를 제거하는 것이 기재되어 있다.
본 출원인은 도펀트 모이어티(dopant moiety)에 부착된 첨부 모이어티를 제공하는 것에 의해, 소스/드레인 전극에 대해 TCNQ와 같은 도펀트 모이어티의 바인딩을 향상시킬 수 있다는 장점을 발견하였다. 이는 본 출원인의 선출원인 영국 공개 특허 공보 제0712269.0호에 기재되어 있다. 또한 영국 공개 특허 공보 제0712269.0호에는, 이들 도펀트 모이어트가, 그것의 매우 깊은 LUMO로 인하여 OSC로부터의 전자를 수용하는데 특히 양호하다는 것을 본 출원인이 발견하여, F4-TCNQ(tetrafluoro-tetracyanoquinodimethane)와 같은 TCNQ의 플루오르화 유도체(fluorinated derivatives)를 이용할 수 있는 것이 개시되어 있다.
본 발명의 소정 실시예의 목적은, 향상된 유기 박막 트랜지스터 및, 유기 박막 트랜지스터에서 소스/드레인 전극과 유기 반도체 재료간의 양호한 옴 접촉을 제공하기 위해서, 소스/드레인 전극의 향상된 처리 방법을 제공하는 것이다.
본 발명의 다른 목적은 용액 처리 방법에 의해 양호한 옴 접촉을 갖는 유기 박막 트랜지스터를 형성하는 방법을 제공하는 것이다.
영국 공개 특허 공보 제0712269.0호에 기재된 그 작업에 따르면, 본 출원인은, 전술한 TCNQ 도펀트보다는 TCNQ의 플루오르화 유도체와 같이 매우 깊은 LUMO 레벨을 갖는 도펀트가 사용되는 경우, 소스/드레인 전극에 대한 선택적 바인딩을 분리 첨부 모이어티의 필요성을 무효화하는 것이 향상되는 놀랄만한 발견을 하였다. 소스/드레인 전극에 대한 향상된 바인딩을 위한 메카니즘이 OSC의 향상된 도핑을 위한 메카니즘과 동일하다는 것이 알려졌다. 매우 낮은 LUMO 레벨의 도펀트는 OSC의 양호한 도핑을 가져오는 그들의 매우 깊은 LUMO로 인하여 OSC로부터 전자를 수용하는데 좋다. 마찬가지로, 매우 낮은 LUMO 레벨의 도펀트는, 소스/드레인 전극에 대한 도펀트의 보다 양호한 바인딩을 가져오는 그들의 매우 깊은 LUMO로 인하여 소스/드레인 전극으로부터 전자를 끌어당기는데 좋다. 또한, 본 출원인은, TCNQ와 같은 더 높은 LUMO 레벨의 도펀트와 비교하면, 소스/드레인 전극 위에 증착되는 OSC 용액용 소스/드레인 전극의 습윤 특성(wetting characteristics)이 매우 낮은 LUMO 레벨의 도펀트에 의해 향상된다는 놀랄만한 발견을 하였다. 예컨대, TCNQ가 소스/드레인 도펀트로서 이용되는 경우, OSC가 용매 내의 용액으로부터 표면 상에 제공될 때, 단지 소스/드레인 전극 사이의 영역이 젖고, 소스/드레인 금속 영역을 회피할려는 경향이 있음을 발견하였다. 이와 같이, 소스/드레인 전극 영역의 커버리지(coverage)를 획득하기 위해서는, 다량의 OSC 용액이 이용되어야 한다. 게다가, OSC가 전극으로부터 수분을 제거하려는 경향이 있는데, 이는, OSC가 유체 상태에서 전극으로부터 수분을 제거하는 것을 회피하기 위해서, 증착 후에, OSC를 건조하는 매우 고속의 베이킹 단계(baking step)을 필요로 한다. 반면에, F4-TCNQ와 같이, 매우 낮은 LUMO 레벨의 도펀트가 이용되면, OSC 용액은 소스/드레인 전극에 걸쳐 쉽게 적시고, 증착 후에는 이들 전극으로부터 수분을 제거하지 않는다. 이론에 얽매이지 않고, OSC의 습윤을 향상시키는 이유는, 매우 낮은 LUMO 레벨의 도펀트의 경우에 OSC의 도핑을 위한 더 강한 구동력, 소스/드레인 전극에 대한 매우 낮은 LUMO 레벨의 도펀트의 향상된 부착력, 또는 이들 3개의 조합일 수 있다.
전술한 것을 고려하고, 본 발명의 제 1 관점에 따르면, 소스 전극 및 드레인 전극과, 채널 영역 내이고 소스 전극과 드레인 전극 사이에 배치되는 유기 반도전성 재료를 구비하며, 소스 전극 및 드레인 전극은, 전자를 수용하는 것에 의해 유기 반도전성 재료를 화학적으로 도핑하기 위한 도펀트 모이어티를 구비하는 얇은 자기 조립식 재료층이 그 위에 배치되고, 도펀트 모이어티는 아세토니트릴 내에서 SCE(saturated calomel electrode)에 대해 적어도 0.3eV의 산화 환원 전위(redox potential)을 갖는 유기 박막 트랜지스터를 제공한다. 바람직하게는, 도펀트 모이어티의 산화 환원 전위는 SCE에 대해 적어도 0.4eV이고, 더 바람직하게는, 도펀트 모이어티의 산화 환원 전위는 SCE에 대해 적어도 0.5eV이다.
다양한 전자 억셉터 및 그들의 산화 환원 전위에 대해서는, J. Am. Chem. Soc., 1976, 98:13, 3916-3925에 개시되어 있다. 예컨대 이 문서의 표 Ⅳ를 참조하면, 아세토니트릴 내에서 SCE에 대해 TCNQF4에 대해서는 0.53의 값이, TCNQ에 대해서는 단지 0.17의 값이 주어진다. TCNQF4가 본 발명에 따른 소스/드레인 도펀트로서 유효하다는 것이 발견되었지만, 본 발명의 실시예에 따른 도펀트로서 이용하는데 적당한 다른 전자 억셉터, 예컨대 TCNQ(CN)2 및, TCNQCl2 및 TCNQBr2와 같은 TCNQ의 다른 할로겐화 유도체가 또한 표 Ⅳ에 기재되어 있다. 다른 전자 억셉터의 플루오르화 유도체, 예컨대 안트라퀴논, 페릴렌비스이미드, 및 테트라시안안트라퀴노디메탄과 같은 유도체도 이용할 수 있다. 도펀트의 전자 친화도를 높이기 위한 다른 전자 끌기 치환기(other electron withdrawing substituents)는 니트로(-NO2)기 및 시안(-CN)기를 포함한다.
본 발명의 실시예는, 도펀트가, 소스/드레인 전극의 더 양호한 선택적 바인딩, 소스/드레인 전극 상의 OSC의 더 양호한 습윤성, 양호한 도핑으로 인한 OSC의 향상된 전하 이동도를 갖는다고 기재된 미국 특허 공개 특허 공보 제2005/133782호의 TCNQ 도펀트에 대한 향상을 제공한다.
본 발명은 소스/드레인 콘택트, 및 이 층 - 특히 은, 은의 어떤 합금이 제공될 것이라고 예상되는 관련 금속 트래킹을 규정하는데 광범위한 재료를 이용하게 하는 것이다. 이 재료들은, 특정한 OSC 에너지 레벨에 매칭하기 위한 그 재료의 일함수를 필요로 하지 않고 그들의 전도성 및 처리 유용성을 선택할 수 있다. 이것은, 금(및 팔라듐)과 같은 통상적으로 이용되는 소스/드레인 전극을, 패터닝되기 쉬운 저렴한 재료로 대체하게 한다.
전술한 것에 부가하여, 금과 같은 중금속은 OSC로 확산되려고 하여, 유기 박막 트랜지스터의 동작 시에 OSC의 기능적 특성에 나쁜 영향을 준다는 것을 발견하였다. 본 발명은 소스/드레인 재료가, 전술한 나쁜 확산 영향을 주지 않는 것을 선택하게 한다.
매우 낮은 LUMO 레벨의 도펀트 모이어티는, 소스/드레인 전극에 대해 강하게 바운딩되어, 동작시 소스/드레인으로부터의 확산 또는, 채널 영역과 같은 소자의 다른 영역으로부터 잉여 도펀트를 제거할 때에 세정 단계에서 도펀트 모이어티의 제거를 방지한다. 게다가, 도펀트 모이어티는 미처리된 금속과 비교할 때에, 소스 전극 및 드레인 전극의 효율적인 일함수를 더 낮출 수 있다.
도펀트 모이어티는 유기 반도전성 재료가 p-도핑되는, 유기 반도전성 재료로부터 전자를 수용하기 위한 전자-억셉팅(electron-accepting)이다. 유기 반도전성 재료의 HOMO는 도펀트의 LUMO보다 더 높은(즉, 부정화되는(less negative)) 것이 바람직하다. 이것은 유기 반도전성 재료의 HOMO로부터 도펀트의 LUMO로의 더 양호한 전자 수송을 제공한다. 그러나, 단지 유기 반도전성 재료의 HOMO가 도펀트의 LUMO보다 약간 낮은 경우에도 전하 수송이 여전히 관찰된다. 매우 낮은 LUMO 레벨의 도펀트를 이용함으로써, 그렇지 않은 경우보다 더 깊은 HOMO 레벨을 갖는 유기 반도전성 재료를 이용할 수 있다. 예컨대, TCNQ의 HOMO 레벨이 TCNQ의 LUMO 레벨보다 미만이므로, TCNQ에 의해 충분히 도핑되지 않는 유기 반도전성 재료를 이용할 수 있다. 본 출원인은, 이것이, 더 깊은(더 네가티브적인) HOMO 레벨을 갖는 유기 반도전성 재료가 더 안정하기 때문에 특히 유효하다는 것을 발견하였다. 그와 같이, 본 발명의 실시예에 따르면, 유기 반도전성 재료는 TCNQ의 LUMO 레벨보다 더 깊은 HOMO 레벨을 갖는 것이 바람직하지만, 본 발명의 도펀트의 LUMO 레벨보다 덜 깊은 HOMO 레벨을 갖는 것이 더 바람직하다.
바람직하게는, 도펀트는 양자 산성 도핑제와 같은 이온종보다는 전하 중성 도펀트(charge neutral dopant)이다. 전극 주위에 높은 농도의 산을 제공하면, 전극 재료의 유출에 의한 전극의 에칭이 야기되고, 이는 상층의 유기 반도전성 재료를 열화시킬 수 있다. 게다가, 산은 유기 반도전성 재료와 상호작용하여, 디바이스 성능에 해로운 전하 분리를 초래할 수 있다. 이와 같이, 치환 TCNQ와 같은 전하 중성 도펀트가 바람직하다.
유기 반도전성 재료는, 예컨대 잉크젯 프린팅에 의해 증착될 수 있도록 하기 위해서 처리 가능한 용액인 것이 바람직하다. 처리 가능한 용액의 재료로서, 폴리머, 덴드리머, 소분자(small molecules)가 있다.
치환 TCNQ는 플루오르화 유도체, 예컨대 F4-TCNQ(tetrafluoro-tetracyanoquinodimethane)이다. 이 유도체는, 특히 OSC의 도핑, 소스/드레인 전극에 대한 바인딩, OSC에 대한 용이한 습윤면을 제공하는데 유용함을 발견하였다.
혼합물의 도전율은 전극 근처에서 10-6S/㎝~10-2S/㎝ 범위 내인 것이 바람직하다. 그러나, 혼합물의 도전율은, 특정 사용 분야에 요구되는 특정 도전율값에 따라, 도펀트의 농도를 변경하거나, 상이한 유기 반도전성 재료, 및/또는 도펀트를 이용하는 것에 의해 용이하게 변경될 수 있다.
보텀-게이트형 디바이스에 있어서, 유기 유전 재료는, 소스 전극 및 드레인 전극에 대해 도펀트 모이어티의 선택적 바인딩을 조장하기 위해서, 유전층, 및 소스 전극과 드레인 전극의 화학적 특성에 대해 큰 차이를 제공하는데 이용될 수 있다.
마찬가지로, 톱-게이트형 디바이스에 있어서는, 유기 기판은, 소스 전극 및 드레인 전극에 대해 도펀트 모이어티의 선택적 바인딩을 조장하기 위해서, 유전층 및, 소스 전극과 드레인 전극의 화학적 특성에 대해 큰 차이를 제공하는데 이용될 수 있다.
다른 구조에 있어서, 유전층 또는 기판은 당해 유전층 및 기판에 대향하는 소스 전극 및 드레인 전극에 대해 도펀트 모이어티의 선택적 바인딩을 향상시키기 위해서 처리될 수 있다.
본 발명의 제 2 관점에 따르면, 소스 전극 및 드레인 전극을 증착하는 단계와, 소스 전극 및 드레인 전극 상에, 전자를 수용함으로써 유기 반도전성 재료를 화학적으로 도핑하는 도펀트 모이어트를 구비하는 얇은 자기 조립식 재료층을 형성하는 단계와, 소스 전극과 드레인 전극 사이의 채널 영역 내에 유기 반도전성 재료를 증착하는 단계를 포함하되, 도펀트 모이어티는 아세토니트릴 내에서 SCE(saturated calomel electrode)에 대해 적어도 0.3eV의 산화 환원 전위를 갖는, 전술한 바와 같은 유기 박막 트랜지스터의 제조 방법을 제공한다. 유기 반도전성 재료는 용액으로부터 증착되는 것이 바람직하다.
본 발명에 대해서는, 첨부된 도면을 참조하여, 단지 일례로서, 더 상세히 설명할 것이다.
도 1은 공지된 톱-게이트형 유기 박막 트랜지스터 배치를 나타내는 도면,
도 2는 공지된 보텀-게이트형 유기 박막 트랜지스터 배치를 나타내는 도면,
도 3은 본 발명의 실시예에 따른 보텀-게이트형 유기 박막 트랜지스터를 나타내는 도면,
도 4는 본 발명의 실시예에 따른 톱-게이트형 유기 박막 트랜지스터를 나타내는 도면,
도 5는 도 3에 나타낸 실시예에 따른 유기 박막 트랜지스터의 형성에 수반되는 방법 단계를 나타내는 도면,
도 6은 유기 박막 트랜지스터와 유기 발광 소자(organic light emitting device)를 구비하는 액티브 매트릭스형 유기 발광 디스플레이의 일부를 나타내는 도면,
도 7은 유기 박막 트랜지스터와 유기 발광 소자를 구비하는 다른 액티브 매트릭스형 유기 발광 디스플레이 배치의 일부를 나타내는 도면,
도 8은 은(silver) 소스/드레인 전극을 구비하는 OTFT 소자, TCNQ로 코팅된 은 소스/드레인 전극을 구비하는 OTFT 소자, 및 F4TCNQ로 코팅된 은 소스/드레인 전극을 구비하는 OTFT 소자 간의 전하 이동도의 차이를 나타내는 도면,
도 9는 은 표면, TCNQ로 코팅된 은 표면, 및 F4TCNQ로 코팅된 은 표면 상에 증착된 물방울의 접촉각(contact angle)의 차이를 나타내는 도면이다.
도 3은 본 발명의 실시예에 따른 보텀-게이트형 유기 박막 트랜지스터를 나타낸다. 이 구조는 도 2에 도시된 종래기술의 구성과 유사하며, 알기 쉽게 하기 위해서 동일 부분에는 동일한 참조부호를 이용한다. 도 3에 도시한 구조와의 주요 차이점은, 아세토니트릴(acetonitrile) 내의 SCE(saturated calomel electrod)에 대해 적어도 0.3eV의 산화 환원 전위(redox potential)를 갖는 도펀트 모이어티(dopant moiety)를 구비하는 얇은 자기 조립식 레이어의 재료(14)가 소스 전극 및 드레인 전극(2, 4) 위에 배치되는 것이다.
도 4는 본 발명의 실시예에 따른 톱-게이트형 유기 박막 트랜지스터를 나타낸다. 이 구조는 도 1에 도시된 종래기술의 구성과 유사하며, 알기 쉽게 하기 위해서 동일 부분에는 동일한 참조부호를 이용한다. 또, 도 4에 도시한 구조와의 주요 차이점은 아세토니트릴 내의 SCE(saturated calomel electrode)에 대해 적어도 0.3eV의 산화 환원 전위를 갖는 도펀트 모이어티를 구비하는 얇은 자기 조립식 레이어의 재료(14)가 소스 전극 및 드레인 전극(2, 4) 위에 배치되는 것이다.
도 3에 도시한 보텀-게이트형은 그 단면을 개략적으로 도시한 도 5에 나타낸 방법을 이용하여 형성됨으로써 실현된다.
1. 게이트 증착 및 패터닝(12)(예컨대 ITO-코팅 기판의 패터닝)
2. 유전체 증착 및 패터닝(10)(예컨대, 크로스-링크 가능하고 포토패터닝 가능한 유전체)
3. 소스-드레인 재료 증착 및 패터닝(2, 4)(예컨대, 은, 포토리소그래피)
4. 소스-드레인 표면 처리(14). 표면 처리 그룹은 기판을, 자기 조립식 재료의 용액에 담그거나(dipping), 기판에 대해 스핀 코팅으로 희석액(dilute solution)을 도포으로써 적용된다. 잉여(미부착) 재료는 세정에 의해 제거될 수 있다. 소수성 유기 유전체의 사용은 선별을 가능하게 하여, 도펀트 모이어티가 자신들이 채널 영역에 붙는 것을 방지한다. 채널 영역의 도핑이 이루어지면, 박막 트랜지스터는 당해 트랜지스터의 오프 상태(off state)에서 전류를 트랜지스트의 소스로부터 드레인으로 흐르게 할 수 있다. [트랜지스터를 오프시키기 위해 게이트 바이어스가 인가되는 고공핍 박막 트랜지스터(depletion thin film transistor)를 생성하기 위해서는, 이 결과가 채널 영역 내에서 OSC의 도핑을 제어하기 위한 바람직한 루트일 수 있음을 유의해야 한다.]
5. OSC의 증착(8)(예컨대, 용액 처리 가능한 폴리머의 잉크젯 프린팅에 의해)
6. 도펀트 분자는 접촉 상태에 있는(16) OSC와 상호 작용한다. 깊은 LUMO의 억셉터 도펀트에 대해서, 전자는 OSC로부터 도펀트로 수송되어, OSC의 국부 영역이 도전 상태로 된다. 이는 소스 및 드레인 콘택트에서의 전하의 주입 및 추출을 향상시킨다.
이러한 기술은 톱-게이트형 소자와도 호환된다. 이 경우, 먼저 소스-드레인층이 증착되고 패터닝된다. 그 후에, OSC, 게이트 유전체 및 게이트 증착에 앞서 소스-드레인층에 대해 표면 처리가 이루어진다. 소스-드레인 채널의 영역 내의 노출된 기판에 대해 부착되지 않는 도펀트 모이어티가 선택된다.
이 처리는 도펀트의 부착을 차단하기 위해서 특정 위치에서 이루어진다. 이것은, 선택성이 직접 성취될 수 없는 경우에, 채널 영역으로의 부착을 방지하기 위해 요구될 수 있다.
소스-드레인 금속이 (예컨대, 후속하는 도전층으로의 전기적 접속을 위해) 노출될 필요가 있는 경우, (예컨대, 광 반응성 부착 그룹의 직접적인 광 패터닝, 레이저 절삭(laser ablation) 등에 의해) 도펀트층이 제거될 필요가 있거나, 사전 표면 패터닝은 도펀트 레이어가 요구되는 곳을 규정하는데 요구될 수 있다. 이와 달리, 도펀트 레이어가 얇거나 도전성이 충분하면, 도펀트는 형성(formation)을 통한 도전을 방해하지 않고 원래 그 자리에 남아 있을 수 있다.
본 발명의 실시예에 따른 OTFT의 다른 특성을 이하에 설명한다.
기판
기판은 강성(rigid)이거나 연성(flexible)일 수 있다. 강성 기판은 유리 또는 실리콘 중에서 선택되고, 연성 기판은 얇은 유리 또는 폴리(에틸렌텔레프탈레이트) (PET), 폴리(에틸렌-나프탈레이트) PEN, 폴리카보네이트 및 폴리이미드와 같은 플라스틱을 포함할 수 있다.
유기 반도전성 재료는 적당한 용매(solvent)를 사용하여 처리할 수 있는 용액에 의해 형성될 수 있다. 예시적 용매는 톨루엔 및 크실렌과 같은 모노-알킬벤젠 또는 폴리-알킬벤젠(mono- or poly-alkylbenzenes), 및 클로로포름을 포함한다. 바람직한 용액 증착 기술은 스핀 코팅 및 잉크젯 프린팅을 포함한다. 다른 용액 증착 기술은 딥-코팅(dip-coating), 롤 프린팅 및 스크린 프린팅을 포함한다.
유기 반도전성 재료
바람직한 유기 반도전성 재료는 선택적으로 치환되는 펜타센과 같은 작은 분자, 폴리아릴렌과 같은 선택적으로 치환되는 폴리머, 특히 폴리플루오렌 및 폴리티오펜, 및 올리고머(oligomers)를 포함한다. 다른 재료 타입의 혼합(예컨대, 폴리머와 작은 분자의 혼합)을 포함하는 재료들의 혼합(blends)이 이루어질 수 있다.
소스 전극 및 드레인 전극
p-채널 OTFT에 대해서, 소스 전극 및 드레인 전극은 3.5eV보다 높은 일함수 재료, 바람직하게는 금속, 예컨대 금, 백금, 팔라듐, 몰리브덴, 텅스텐 또는 크로뮴을 구비하는 것이 바람직하다. 금속은 4.5~5.5eV 범위의 일함수를 갖는 것이 더 바람직하다. 다른 적당한 혼합물, 즉 몰리브덴 트라이옥사이드(molybdenum trioxide) 및 인듐 주석 옥사이드도 이용될 수 있다. 소스 전극 및 드레인 전극은 열 증발(thermal evaporation)에 의해 증착되고, 당해 분야에서 알려진 표준 포로티소그래피 및 리프트 오프(lift off) 기술을 이용하여 패터닝될 수 있다.
이와 달리, 도전성 폴리머가 소스 전극 및 드레인 전극으로서 증착될 수 있다. 도전성 폴리머의 예는, 당해 분야에서 다른 도전성 폴리머가 알려져 있다 하여도 폴리(에틸렌 다이옥시티오펜)(PEDOT)가 있다. 그러한 도전성 폴리머는, 예컨대 스핀 코팅 또는 잉크젯 프린팅 기술 및 전술한 다른 용액 증착 기술을 이용하여 용액으로부터 증착될 수 있다.
소스 전극 및 드레인 전극은 제조의 편의를 위해 동일한 재료로 형성되는 것이 바람직하다. 그러나, 제각기 전하 주입 및 추출의 최적화를 위해서는, 소스 전극 및 드레인 전극이 상이한 재료로 형성될 수 있음을 인식해야 할 것이다.
소스 전극과 드레인 전극 사이에 규정된 채널의 길이는 500미크론 이하일 수 있지만, 바람직하게는 그 길이는 200미크론 미만, 더 바람직하게는 100미크론 미만, 더욱 바람직하게는 20미크론 미만이다.
게이트 전극
게이트 전극은 예컨대 금(예컨대 금) 또는 금속 혼합물(예컨대 인듐 주석 옥사이드)의 광범위한 도전성 재료 중에서 선택될 수 있다. 이와 달리, 게이트 전극으로서 도전성 폴리머를 증착할 수 있다. 그러한 도전성 폴리머는 예컨대 스핀 코팅 또는 잉크젯 프린팅 기술 및 전술한 다른 용액 증착 기술을 이용하여 용액으로부터 증착시킬 수 있다.
게이트 전극, 소스 전극 및 드레인 전극의 두께는, 예컨대 AFM(Atomic Force Microscopy)에 의해 측정된 바와 같이 전형적으로 50㎚이기는 하지만, 5-200㎚ 범위 내이다.
절연층 (게이트 유전체)
절연층은 높은 저항을 갖는 절연 재료 중에서 선택된 유전 재료를 구비한다. OTFT에 대해 달성할 수 있는 캐패시턴스가 유전체의 유전율(dielectric constant) k에 정비례하고, 드레인 전류 ID가 캐패시턴스에 정비례하기 때문에, 높은 값 k의 재료가 바람직하더라도, 유전체의 유전율 k는 전형적으로 약 2~3이다. 따라서, 낮은 동작 전압을 갖는 높은 드레인 전류를 얻기 위해서는, OTFT가 채널 영역에 얇은 유전층을 갖는 것이 바람직하다.
유전 재료는 유기물 또는 무기물일 수 있다. 바람직한 무기 재료는 SiO2, SiNx 및 SOG(spin-on-glass)를 포함한다. 바람직한 유기 재료는 일반적으로 폴리머이며, Dow Corning사로부터 입수할 수 있는, PVA(poly vinylalcohol), PVP(polyvinylpyrrolidine)와 같은 절연 폴리머, PMMA(polymethylethancrylate), BCBs(bensocyclobutanes)와 같은 아크릴레이트(acrylates)를 포함한다. 절연층은 재료의 혼합물로부터 형성되거나 다층 구조를 구비할 수 있다.
유전 재료는 당해 분야에서 공지된 열 증발, 진공 처리 또는 라미네이션 처리에 의해 증착될 수 있다. 이와 달리, 유전 재료는 예컨대, 스핀 코팅 또는 잉크젯 프린팅 기술, 및 전술한 다른 용액 증착 기술을 이용하여 용액으로부터 증착될 수 있다.
유전 재료가 용액으로부터 유기 반도체 상으로 증착되는 경우, 유기 반도체의 용해는 일어나지 않아야 한다. 마찬가지로, 유기 반도체가 용액으로부터 기판 상으로 증착되는 경우에도 유전 재료의 용해는 일어나지 않아야 한다. 그러한 용해를 회피하기 위한 기술은, 직교 용매(orthogonal solvent)의 사용, 즉 하부층(underlying layer)을 용해하지 않도록 최상부층(uppermost layer)의 증착을 위한 용제의 사용, 및 바닥층의 가교 결합(crosslinking)을 포함한다.
절연층의 두께는 2마이크로미터 미만이 바람직하고, 500㎚ 미만이 더 바람직하다.
추가층
디바이스 아키텍쳐에서는 다른 층을 포함할 수 있다. 예컨대, SAM(a self assembled monolayer)은, 결정화를 촉진하고, 접촉 저항을 줄이며, 표면 특성을 바로잡고, 원하는 대로의 접착력을 촉진하기 위해, 게이터 전극, 소스 전극 또는 드레인 전극, 기판, 절연층 및 유기 반도체 재료 상에 증착될 수 있다. 특히, 채널 영역에서의 유전체면은 바인딩 영역(binding region) 및 유기 영역을 구비하는 단층(monolayer)이 제공되어, 특히 높은 k의 유전체면에 대해, 예컨대, 유기 반도체의 형태(morphology)(특히 폴리머 배열 및 결정화)를 향상시키고, 전하 트랩(charge traps)을 커버함으로써, 디바이스의 성능을 향상시킬 수 있다. 그러한 단층의 예시적 재료는 클로로-(chloro-) 또는 예컨대 옥타데실트리클로로실란의 긴 알킬 체인(alkyl chains)을 갖는 알콕시-실란을 포함한다.
OTFT 응용
본 발명의 실시예에 따른 OTFT는 광범위한 가능한 응용(possible applications)을 갖는다. 그러한 응용 중 하나는 광학 소자, 바람직하게는 유기 광학 소자의 구동 화소이다. 그러한 광학 소자의 예로는 광응답 소자, 특히 광 검출기, 및 발광 소자, 특히 유기 발광 소자가 있다. OTFT는 예컨대 디스플레이 애플리케이션에서 사용하는 액티브 매트릭스형 유기 발광 소자에 사용하는데 특히 적합하다.
도 6은 유기 박막 트랜지스터 및, 인접하는 OLED(organic light emitting device)가 공통 기판(21) 상에 제작된 화소를 나타낸다. OTFT는 게이트 전극(22), 유전층(24), 소스 전극 및 드레인 전극(23s 및 23d), OSC층(25)을 구비한다. OLED는 애노드(27), 캐소드(29) 및, 애노드와 캐소드 사이에 마련되는 발광층(electroluminescent layer)(28)을 구비한다. 애노드와 캐소드 사이에는 전하 수송층, 전하 주입층 또는 전하 블럭층과 같은 추가층이 위치할 수도 있다. 도 6의 실시예에 있어서, 캐소드 재료층은 OTFT 및 OLED 양쪽을 가로질러 연장되며, 절연층(26)은 OSC층(25)으로부터 캐소드층(29)을 전기적으로 절연하도록 제공된다. OTFT 및 OLED의 액티브 영역은 기판(21) 상에 포토레지스트층을 증착하고, 기판 상에 OTFT 및 OLED를 규정하기 위해 포토레지스트층을 패터닝함으로써 형성되는 공통 뱅크 재료(common bank material)에 의해 규정된다.
본 실시예에 있어서, 드레인 전극(23d)은 OLED의 발광 상태와 비발광 상태간의 스위칭을 위해 OLED의 애노드에 직접 접속된다.
도 7에 도시한 이와 다른 배열에서는, 유기 박막 트랜지스터는 OLED와 적층 관계로 제작될 수 있다. 그러한 실시예에 있어서, 유기 박막 트랜지스터는 전술한 바와 같이 톱 게이트 구조 또는 보텀 게이트 구조로 구축된다. 그러나, 도 6의 실시예와 같이, OTFT 및 OLED의 액티브 영역은 패터닝된 포토레지스트층(33)에 의해 본 적층 배열로 규정되며, 2개의 분리 뱅크층(33)이 존재하는데, 하나는 OLED용 뱅크층이고, 다른 하나는 OTFT용 뱅크층이다. (패시베이션층이라고도 알려진) 평탄화층(33)은 OTFT 위에 증착된다. 예시적 패시베이션층은 BCB 및 파릴렌을 포함한다. OLED는 패시베이션층 위에서 제작된다. OLED의 애노드(34)는, 패시베이션층(31) 및 뱅크층(33)을 관통하는 도전성 비아(conductive via)(32)에 의해 유기 박막 트랜지스터의 드레인 전극에 전기적으로 접속된다.
OTFT 및 광학적 액티브 영역(예컨대, 발광 영역 및 광 센싱 영역)을 구비하는 화소 회로는 다른 구성요소를 포함할 수 있음을 인식해야 할 것이다. 특히, 도 6 및 도 7의 OLED 화소 회로는 전형적으로, 도시한 구동 트랜지스터에 부가하여 적어도 하나의 다른 트랜지스터 및 적어도 하나의 캐패시터를 구비할 것이다.
여기서 기술한 유기 발광 소자는 톱 또는 보텀 발광 소자일 수 있음을 인식해야 할 것이다. 즉, 당해 소자는 소자의 애노드측 또는 캐소드측을 통해 광이 발광될 수 있다. 투명 디바이스에서는, 애노드 및 캐소드 모두 투명하다. (물론, 전체적으로 투명한 디바이스가 요구되지 않는 한) 투명 캐소드 디바이스는 투명한 애노드를 갖지 않아, 보텀 발광 소자에 이용되는 투명한 애노드가 알루미늄층과 같은 반사 재료층으로 교체되거나 보충될 수 있음을 인식해야 할 것이다.
그러한 소자에서의 투명한 애노드를 통한 발광이, 도 7에 나타낸 실시예로부터 알 수 있는 바와 같이, 발광 화소 아래에 위치하는 OTFT 구동 회로에 의해 적어도 부분적으로 블럭킹될 수 있으므로 투명한 캐소드는 액티브 매트릭스 디바이스에 대해 특히 장점이 있다.
본 발명은 특히 그 바람직한 실시예를 참조하여 나타내거나 설명되지만, 당업자라면, 첨부한 특허청구범위에 의해 규정되는 본 발명의 범위를 벗어나지 않고 그 형태 및 상세한 설명의 다양한 변형이 이루어질 수 있음을 이해할 것이다.
실험 결과
순수(bare) 은 소스 전극 및 은 드레인 전극을 구비하는 제 1 세트의 디바이스, TCNQ 도펀트로 코팅된 은 소스 전극 및 은 드레인 전극을 구비하는 제 2 세트의 디바이스, 및 F4TCNQ 도펀트로 코팅된 은 소스 전극 및 은 드레인 전극을 구비하는 제 3 세트의 디바이스 외에는, OTFT 소자의 3개 세트를 동일한 재료 및 층 구조를 이용하여 제조하였다. 각 디바이스의 전하 이동도를 측정하고, 그 결과를 도 8에 나타내었다.
도 8로부터 알 수 있는 바와 같이, F4TCNQ 도펀트로 코팅된 디바이스의 전하 이동도가 가장 좋다.
은/F4TCNQ 전극을 구비하는 디바이스와 비교해 보면, 디바이스 제조시에는, 순수(bare) 은 전극 또는 은/TCNQ 전극을 구비하는 디바이스에서 소스/드레인 전극으로부터 OSC에 의한 수분 제거(dewetting)가 상당하였음을 관찰할 수 있었다. 이러한 관찰을 정량화하기 위해서, 기본적으로 은 표면을 구비하는 제 1 세트, TCNQ로 코팅된 은 표면을 구비하는 제 2 세트, F4TCNQ로 코팅된 은 표면을 구비하는 제 3 세트의 3세트의 기판을 준비하고, 다른 실험의 세트를 실시하였다. 각각의 기판 상에 물방울이 증착되고, 대기 하에서의 물방울의 접촉을 측정하였다. 그 결과를 도 9에 나타낸다.
도 9로부터 알 수 있는 바와 같이, F4TCNQ로 처리된 표면에 대한 접촉각이 가장 작았다. 가장 작은 접촉각은, OTFT 소자의 제조시에, 순수 은 또는 TCNQ로 코팅된 은보다 F4TCNQ로 코팅된 전극을 OSC 용액이 보다 양호하게 적신다는 관찰을 설명한다.

Claims (21)

  1. 소스 전극 및 드레인 전극과,
    상기 소스 전극과 상기 드레인 전극 사이에서 채널 영역 내에 배치되는 유기 반도전성 재료를 구비하되,
    전자를 수용하는 것에 의해, 상기 유기 반도전성 재료를 화학적으로 도핑하기 위한 도펀트 모이어티(dopant moiety)를 구비하는 얇은 자기 조립식 재료층(thin self-assembled layer of material)이 상기 소스 전극 및 상기 드레인 전극 상에 배치되고,
    상기 도펀트 모이어티는 아세토니트릴 내의 SCE(saturated calomel electrode)에 대해 적어도 0.3eV의 산화 환원 전위를 갖는
    유기 박막 트랜지스터.
  2. 제 1 항에 있어서,
    상기 도펀트 모이어티의 산화 환원 전위는 아세토니트릴 내의 SCE에 대해 적어도 0.4eV인 유기 박막 트랜지스터.
  3. 제 2 항에 있어서,
    상기 도펀트 모이어티의 산화 환원 전위는 아세토니트릴 내의 SCE에 대해 적어도 0.5eV인 유기 박막 트랜지스터.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 도펀트 모이어티는 전하 중성 도펀트(charge neutral dopant)인 유기 박막 트랜지스터.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 도펀트 모이어티는 할로겐기, 니트로기, 및/또는 CN기로 치환되는 유기 박막 트랜지스터.
  6. 제 5 항에 있어서,
    상기 도펀트 모이어티는 하나 이상의 할로겐기, 니트로기 또는 CN기로 치환되는 유기 박막 트랜지스터.
  7. 제 5 항 또는 제 6 항에 있어서,
    상기 할로겐은 플루오르인 유기 박막 트랜지스터.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 도펀트 모이어티는 치환된 테트라시안오퀴노디메탄, 안트라퀴논, 페릴렌비스이미드 또는 테트라시안오안트라퀴노디메탄인 유기 박막 트랜지스터.
  9. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서,
    상기 얇은 자기 조립식 재료층은 자기 조립식 단층(mono-layer)인 유기 박막 트랜지스터.
  10. 제 1 항 내지 제 9 항 중 어느 한 항에 있어서,
    상기 유기 반도전성 재료는 TCNQ의 LUMO 레벨보다 더 깊은 HOMO 레벨을 갖는 유기 박막 트랜지스터.
  11. 제 1 항 내지 제 10 항 중 어느 한 항에 있어서,
    상기 유기 반도전성 재료는 상기 도펀트 모이어티의 LUMO보다 더 얕은 HOMO 레벨을 갖는 유기 박막 트랜지스터.
  12. 제 1 항 내지 제 11 항 중 어느 한 항에 있어서,
    상기 유기 반도전성 재료는 처리 가능한 용액(solution processable)인 유기 박막 트랜지스터.
  13. 제 1 항 내지 제 12 항 중 어느 한 항에 있어서,
    상기 소스 전극 및 상기 드레인 전극에 인접하는 도핑된 유기 반도전성 재료는 10-6S/㎝~10-2S/㎝ 범위 내의 도전율을 갖는 유기 박막 트랜지스터.
  14. 제 1 항 내지 제 13 항 중 어느 한 항에 있어서,
    상기 유기 박막 트랜지스터는 기판 상에 배치된 게이트 전극, 상기 게이트 전극 위에 배치된 유전 재료층을 구비하는 보텀-게이트형 소자이고,
    상기 소스 전극 및 상기 드레인 전극은 상기 유전 재료층 위에 배치되는
    유기 박막 트랜지스터.
  15. 제 14 항에 있어서,
    상기 유전 재료층은 유기 유전 재료을 구비하는 유기 박막 트랜지스터.
  16. 제 14 항 또는 제 15 항에 있어서,
    상기 유전 재료층은 상기 소스 전극 및 상기 드레인 전극에 상기 도펀트 모이어티의 선별적 바인딩을 향상시키기 위해 처리되는 유기 박막 트랜지스터.
  17. 제 1 항 내지 제 13 항 중 어느 한 항에 있어서,
    상기 유기 박막 트랜지스터는, 상기 소스 전극 및 상기 드레인 전극이 기판 상에 배치되고, 상기 유기 반도전성 재료가, 상기 소스 전극 및 상기 드레인 전극 위에, 상기 소스 전극과 상기 드레인 전극 사이의 채널 영역 내에 배치되고, 유전 재료가 상기 유기 반도전성 재료 위에 배치되며, 상기 유전 재료 위에 게이트 전극이 배치되는 톱-게이트형 소자인 유기 박막 트랜지스터.
  18. 제 17 항에 있어서,
    상기 기판은 유기 유전 재료를 구비하는 유기 박막 트랜지스터.
  19. 제 17 항 또는 제 18 항에 있어서,
    상기 기판은 상기 소스 전극 및 상기 드레인 전극에 대해 상기 도펀트 모이어티의 선별적 바인딩을 향상시키기 위해 처리되는 유기 박막 트랜지스터.
  20. 제 1 항 내지 제 19 항 중 어느 한 항에 기재된 유기 박막 트랜지스터의 제조 방법에 있어서,
    소스 전극 및 드레인 전극을 증착하는 단계와,
    상기 소스 전극 및 상기 드레인 전극 상에, 전자를 수용하는 것에 의해 유기 반도전성 재료를 화학적으로 도핑하기 위한 도펀트 모이어티를 구비하는 얇은 자기 조립식 재료층을 증착하는 단계와,
    상기 소스 전극과 상기 드레인 전극 사이의 채널 영역 내에 유기 반도전성 재료를 증착하는 단계
    를 포함하며,
    상기 도펀트 모이어티는 아세토니트릴 내의 SCE(saturated calomel electrode)에 대해 적어도 0.3eV의 산화 환원 전원를 갖는
    유기 박막 트랜지스터의 제조 방법.

  21. 제 20 항에 있어서,
    상기 유기 반도전성 재료는 용액으로부터 증착되는 유기 박막 트랜지스터의 제조 방법.
KR1020107014009A 2007-11-27 2008-11-27 유기 박막 트랜지스터 및 그 제조 방법 KR101509843B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GB0723262.2 2007-11-27
GB0723262A GB2455096B (en) 2007-11-27 2007-11-27 Organic thin film transistors and methods of making the same
PCT/GB2008/003941 WO2009068869A1 (en) 2007-11-27 2008-11-27 Organic thin film transistors and methods of making the same

Publications (2)

Publication Number Publication Date
KR20100106423A true KR20100106423A (ko) 2010-10-01
KR101509843B1 KR101509843B1 (ko) 2015-04-06

Family

ID=38962232

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107014009A KR101509843B1 (ko) 2007-11-27 2008-11-27 유기 박막 트랜지스터 및 그 제조 방법

Country Status (7)

Country Link
US (1) US8481994B2 (ko)
JP (1) JP5574433B2 (ko)
KR (1) KR101509843B1 (ko)
CN (1) CN101911329B (ko)
DE (1) DE112008003235T5 (ko)
GB (1) GB2455096B (ko)
WO (1) WO2009068869A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120039425A (ko) * 2010-10-15 2012-04-25 엘지디스플레이 주식회사 유기전기발광소자
KR101355893B1 (ko) * 2012-11-02 2014-01-28 경북대학교 산학협력단 능동 이미지 센서 및 그 제조 방법

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008036062B4 (de) * 2008-08-04 2015-11-12 Novaled Ag Organischer Feldeffekt-Transistor
GB2462591B (en) 2008-08-05 2013-04-03 Cambridge Display Tech Ltd Organic thin film transistors and methods of making the same
GB2467357B (en) * 2009-01-30 2011-09-21 Cambridge Display Tech Ltd Organic thin film transistors
JP2011060828A (ja) * 2009-09-07 2011-03-24 Kyushu Institute Of Technology 電界効果型有機トランジスタ及びその製造方法
WO2011052434A1 (ja) * 2009-11-02 2011-05-05 シャープ株式会社 半導体装置および半導体装置の製造方法
WO2011161078A1 (en) 2010-06-24 2011-12-29 Basf Se An organic field effect transistor with improved current on/off ratio and controllable threshold shift
SG11201504562XA (en) * 2013-01-31 2015-07-30 Agency Science Tech & Res Electrically conductive ink composition and method of preparation thereof
EP2840622B1 (en) * 2013-08-19 2019-02-13 Novaled GmbH Electronic or optoelectronic device comprising an anchored thin molecular layer, process for its preparation and compound used therein
EP2924754B1 (en) * 2014-03-28 2021-10-20 Novaled GmbH Method for producing an organic transistor and organic transistor
PL3567184T3 (pl) * 2014-08-29 2023-03-20 Välinge Innovation AB Pionowy system złącza dla panelu pokrycia powierzchni
CA2895307C (en) * 2014-08-30 2018-07-31 Arlan Collins Prefabricated demising and end walls
US10490746B2 (en) * 2017-03-01 2019-11-26 Palo Alto Research Center Incorporated Selective surface modification of OTFT source/drain electrode by ink jetting F4TCNQ
US10466193B2 (en) 2017-03-01 2019-11-05 Palo Alto Research Center Incorporated Printed gas sensor

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB712269A (en) 1952-02-26 1954-07-21 George James Sax Improvements in or relating to trays
NO312867B1 (no) * 1999-06-30 2002-07-08 Penn State Res Found Anordning til elektrisk kontaktering eller isolering av organiske eller uorganiske halvledere, samt fremgangsmåte til densfremstilling
DE10228772A1 (de) * 2002-06-27 2004-01-15 Infineon Technologies Ag Verringerung des Kontaktwiderstandes in organischen Feldeffekttransistoren mit Palladiumkontakten durch Verwendung von Nitrilen und Isonitrilen
KR100647603B1 (ko) * 2004-05-27 2006-11-23 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 구비한 평판표시장치
JP4341529B2 (ja) * 2004-11-05 2009-10-07 セイコーエプソン株式会社 電子デバイス、電子デバイスの製造方法および電子機器
KR100637204B1 (ko) * 2005-01-15 2006-10-23 삼성에스디아이 주식회사 박막 트랜지스터, 그 제조 방법 및 이를 구비한 평판 표시장치
US20060270066A1 (en) * 2005-04-25 2006-11-30 Semiconductor Energy Laboratory Co., Ltd. Organic transistor, manufacturing method of semiconductor device and organic transistor
JP2006332614A (ja) * 2005-04-25 2006-12-07 Semiconductor Energy Lab Co Ltd 半導体装置、有機トランジスタ及びその作製方法
WO2006116584A2 (en) * 2005-04-27 2006-11-02 Dynamic Organic Light, Inc. Light emitting polymer devices using self-assembled monolayer structures
KR101102152B1 (ko) * 2005-06-28 2012-01-02 삼성전자주식회사 유기박막 트랜지스터의 제조방법 및 그에 의해 제조된유기박막 트랜지스터
JP4673279B2 (ja) 2005-12-20 2011-04-20 三星モバイルディスプレイ株式會社 有機発光表示素子及びその製造方法
GB2450382B (en) * 2007-06-22 2009-09-09 Cambridge Display Tech Ltd Organic thin film transistors, organic light-emissive devices and organic light-emissive displays

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120039425A (ko) * 2010-10-15 2012-04-25 엘지디스플레이 주식회사 유기전기발광소자
KR101355893B1 (ko) * 2012-11-02 2014-01-28 경북대학교 산학협력단 능동 이미지 센서 및 그 제조 방법

Also Published As

Publication number Publication date
KR101509843B1 (ko) 2015-04-06
CN101911329B (zh) 2012-10-10
US20110024728A1 (en) 2011-02-03
GB0723262D0 (en) 2008-01-09
CN101911329A (zh) 2010-12-08
JP2011505065A (ja) 2011-02-17
GB2455096B (en) 2011-11-02
DE112008003235T5 (de) 2010-12-30
JP5574433B2 (ja) 2014-08-20
WO2009068869A1 (en) 2009-06-04
US8481994B2 (en) 2013-07-09
GB2455096A (en) 2009-06-03

Similar Documents

Publication Publication Date Title
KR101509843B1 (ko) 유기 박막 트랜지스터 및 그 제조 방법
US8476121B2 (en) Organic thin film transistors and methods of making them
KR101532759B1 (ko) 유기 박막 트랜지스터
US8697504B2 (en) Organic thin film transistors, active matrix organic optical devices and methods of making the same
JP5638944B2 (ja) 有機薄膜トランジスタ
US8394665B2 (en) Organic thin film transistors, organic light-emissive devices and organic light-emissive displays
JP5770104B2 (ja) 無電解めっきによる有機薄膜トランジスタのソース及びドレイン電極の形成方法
KR101509420B1 (ko) 유기 박막 트랜지스터

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20180329

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190327

Year of fee payment: 5