CN108110060A - 薄膜晶体管及其制作方法、阵列基板和显示装置 - Google Patents

薄膜晶体管及其制作方法、阵列基板和显示装置 Download PDF

Info

Publication number
CN108110060A
CN108110060A CN201711320018.XA CN201711320018A CN108110060A CN 108110060 A CN108110060 A CN 108110060A CN 201711320018 A CN201711320018 A CN 201711320018A CN 108110060 A CN108110060 A CN 108110060A
Authority
CN
China
Prior art keywords
light
layer
grid
tft
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201711320018.XA
Other languages
English (en)
Inventor
张骥
姜涛
郭光龙
高锦成
惠官宝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei BOE Display Lighting Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei BOE Display Lighting Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei BOE Display Lighting Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201711320018.XA priority Critical patent/CN108110060A/zh
Publication of CN108110060A publication Critical patent/CN108110060A/zh
Priority to US16/108,910 priority patent/US10763369B2/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Abstract

本发明提供一种薄膜晶体管，包括设置在衬底上的栅极、源极、漏极和有源层，所述源极和所述漏极均与所述有源层电连接，所述栅极、所述源极和所述漏极中的至少一者为吸光电极，所述吸光电极包括电极本体和吸光层，所述吸光层设置在所述电极本体的朝向所述有源层的一侧。相应地，本发明还提供一种薄膜晶体管的制作方法、阵列基板和显示装置。本发明能够减少有源层受到的光照，提高薄膜晶体管的稳定性。

Description

薄膜晶体管及其制作方法、阵列基板和显示装置
技术领域
本发明涉及半导体器件领域，具体涉及一种薄膜晶体管及其制作方法、阵列基板和显示装置。
背景技术
目前，半导体器件中应用较多的是非晶硅和低温多晶硅(LTPS)。但是，目前的大多数硅基半导体对光照较敏感，在光照下容易产生关态电流，影响器件稳定性。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一，提出了一种薄膜晶体管及其制作方法、阵列基板和显示装置，以减少光线射到有源层的现象，提高薄膜晶体管的稳定性。
为了解决上述技术问题之一，本发明提供一种薄膜晶体管，包括设置在衬底上的栅极、源极、漏极和有源层，所述源极和所述漏极均与所述有源层电连接，所述栅极、所述源极和所述漏极中的至少一者为吸光电极，所述吸光电极包括电极本体和吸光层，所述吸光层设置在所述电极本体的朝向所述有源层的一侧。
可选地，所述栅极、源极和漏极均为所述吸光电极，所述吸光层为导电层。
可选地，所述吸光层包括还原氧化石墨膜、碳膜、聚(3，4-乙烯二氧噻吩):聚苯乙烯磺酸膜、聚(3，4-乙烯二氧噻吩):聚苯乙烯磺酸-炭黑复合材料膜中的至少一种。
可选地，所述栅极位于所述有源层与所述衬底之间；所述源极和漏极均位于所述有源层背离所述衬底的一侧。
可选地，所述栅极、所述源极和所述漏极均位于所述有源层背离所述衬底的一侧。
相应地，本发明还提供一种薄膜晶体管的制作方法，包括：
形成栅极、有源层、源极和漏极，所述源极和漏极均与所述有源层电连接；
其中，所述栅极、所述源极和所述漏极中的至少一者为吸光电极，形成所述吸光电极包括：
形成电极本体；
在所述电极本体的朝向所述有源层的一侧形成吸光层。
可选地，所述栅极、所述源极和所述漏极均为所述吸光电极，所述吸光层为导电层。
可选地，所述吸光层包括还原氧化石墨膜、碳膜、聚(3，4-乙烯二氧噻吩):聚苯乙烯磺酸膜、聚(3，4-乙烯二氧噻吩):聚苯乙烯磺酸-炭黑复合材料膜中的至少一种。
可选地，当所述吸光层包括还原氧化石墨膜时，形成所述吸光层的步骤包括：
形成氧化石墨膜；
对所述氧化石墨膜进行还原，以形成还原氧化石墨膜。
可选地，对所述氧化石墨膜进行还原的方法包括退火法或水合肼还原法。
可选地，当所述吸光层包括碳膜时，形成所述吸光层的步骤包括：
利用磁控溅射工艺形成碳膜。
可选地，当所述吸光层包括聚(3，4-乙烯二氧噻吩):聚苯乙烯磺酸膜时，形成所述吸光层的步骤包括：
制备聚(3，4-乙烯二氧噻吩)-聚苯乙烯磺酸水溶液；
涂覆所述聚(3，4-乙烯二氧噻吩)-聚苯乙烯磺酸水溶液；
对涂覆的聚(3，4-乙烯二氧噻吩)-聚苯乙烯磺酸水溶液进行固化，以形成聚(3，4-乙烯二氧噻吩)-聚苯乙烯磺酸膜。
可选地，当所述吸光层包括聚(3，4-乙烯二氧噻吩):聚苯乙烯磺酸-炭黑复合材料膜时，形成所述吸光层的步骤包括：
制备炭黑混合溶液，所述炭黑混合溶液包括聚(3，4-乙烯二氧噻吩)-聚苯乙烯磺酸的分散液、炭黑和掺杂剂，所述掺杂剂包括乙二醇或丙三醇；
涂覆所述炭黑混合溶液；
对涂覆的炭黑混合溶液进行固化，以形成聚(3，4-乙烯二氧噻吩):聚苯乙烯磺酸-炭黑复合材料膜。
可选地，形成栅极的步骤在形成有源层的步骤之前进行，形成源极的步骤和形成漏极的步骤均在形成有源层的步骤之后进行。
可选地，形成栅极的步骤、形成源极的步骤和形成漏极的步骤均在形成有源层的步骤之后进行。
相应地，本发明还提供一种阵列基板，包括本发明提供的上述薄膜晶体管。
相应地，本发明还提供一种显示装置，包括本发明提供的上述阵列基板。
在本发明中，由于栅极、源极和漏极中的至少一者为吸光电极，所述吸光电极中，电极本体朝向有源层的一侧设置有吸光层，因此，当光线射向吸光电极时，吸光层会将光线吸收，从而防止光线被反射至有源层中，因此，通过将栅极、源极和漏极设置有吸光电极，可以减少因反射而使光线射向有源层的现象，从而降低薄膜晶体管的关态电流，提高薄膜晶体管的稳定性，进而提高阵列基板和显示装置的稳定性，改善显示效果。
附图说明
附图是用来提供对本发明的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明，但并不构成对本发明的限制。在附图中：
图1是本发明实施例中提供的薄膜晶体管的第一种结构示意图；
图2是本发明实施例中提供的薄膜晶体管的第二种结构示意图；
图3是本发明实施例中提供的薄膜晶体管的第三种结构示意图；
图4是本发明实施例中提供的薄膜晶体管的第四种结构示意图；
图5是本发明实施例中提供的薄膜晶体管的第五种结构示意图；
图6是本发明实施例中提供的薄膜晶体管的第六种结构示意图；
图7是本发明实施例中第一种结构的薄膜晶体管的制作方法流程图；
图8a至图8h是本发明实施例中第一种结构的薄膜晶体管的制作过程示意图；
图9是本发明实施例中第二种结构的薄膜晶体管的制作方法流程图；
图10a至图10g是本发明实施例中第二种结构的薄膜晶体管的制作过程示意图；
图11是本发明实施例中第三种结构的薄膜晶体管的制作方法流程图；
图12a至图12g是本发明实施例中第三种结构的薄膜晶体管的制作过程示意图；
图13是本发明实施例中第四种结构的薄膜晶体管的制作方法流程图；
图14a至图14i是本发明实施例中第四种结构的薄膜晶体管的制作过程示意图。
其中，附图标记为：
10：衬底；20：栅极；30：源极；21、31、41：电极本体；22、32、42：吸光层；21a：栅金属层；22a：第一层吸光材料层；31a：源漏金属层；32a：第二层吸光材料层；40：漏极；50：有源层；60：栅极绝缘层；61：第一层间介质层；62：第二层间介质层；70：第一欧姆接触层；71：欧姆中间图形；80：第二欧姆接触层；90：遮光层；PR：光刻胶；V1：第一过孔；V2：第二过孔。
具体实施方式
以下结合附图对本发明的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明，并不用于限制本发明。
作为本发明的一方面，提供一种薄膜晶体管，图1至图6分别示出了薄膜晶体管的六种结构示意图，结合图1至图6所示，所述薄膜晶体管包括设置在衬底10上的栅极20、源极30、漏极40和有源层50，源极30和漏极40均与有源层50电连接。栅极20、源极30和漏极40中的至少一者为吸光电极，所述吸光电极包括电极本体和吸光层，吸光层设置在电极本体的朝向有源层50的一侧。
如图1和图4中，栅极20、源极30和漏极40均为吸光电极，栅极20包括电极本体21和吸光层22；源极30包括电极本体31和吸光层32；漏极40包括电极本体41和吸光层42。当然，栅极20、源极30和漏极40也可以不全是吸光电极，具体地，如图2和图5中，源极30和漏极40为吸光电极，而栅极20不是吸光电极；或者，如图3和图6中，栅极20为吸光电极，而源极30和漏极40不是吸光电极。需要说明的是，当栅极20、源极30和漏极40中的某一者不是吸光电极时，不是吸光电极的一者可以只包括电极本体，而不包括吸光层。还需要说明的是，当源极30和漏极40为吸光电极时，源极30和漏极40中的吸光层32和42不应影响源极30、漏极40与有源层50之间的电连接。
所述薄膜晶体管可以用于显示装置的阵列基板中，阵列基板位于背光源的出光侧。现有技术中的栅极、源极和漏极通常采用导电性良好的金属制成，从而导致各电极的表面具有一定的反光效果，因此，当栅极设置在有源层下方以进行遮光，或在有源层下方设置遮光层时，虽然可以防止背光源的光线直接照射至有源层，但是，在栅极、源极和漏极的反光作用下，会将一部分背光源的光线或者环境光反射至有源层，从而增大薄膜晶体管的关态电流，降低薄膜晶体管的稳定性。
在本发明中，由于栅极20、源极30和漏极40中的至少一者为吸光电极，所述吸光电极中，电极本体朝向有源层50的一侧设置有吸光层，因此，当光线射向吸光电极时，吸光层会将光线吸收，从而防止光线被反射至有源层50中，因此，通过将栅极20、源极30和漏极40中的至少一者设置为吸光电极，可以减少因反射而使光线射向有源层50的现象，从而降低薄膜晶体管的关态电流，提高薄膜晶体管的稳定性。
在本发明的一种优选实施方式中，薄膜晶体管采用底栅型结构，如图1至图3所示，栅极20位于有源层50与衬底10之间，栅极20与有源层50之间设置有栅极绝缘层60；源极30和漏极40均位于有源层50背离衬底10的一侧。这样，栅极20可以对背光源直接射向有源层50的光线进行遮挡，不需要在额外制作遮光层。下面以薄膜晶体管采用底栅型结构为例对所述薄膜晶体管的结构进行具体介绍。
为了尽可能地防止光线照射至有源层50，进一步可选地，如图1所示，栅极20、源极30和漏极40均为吸光电极，并且，吸光层(栅极20中的吸光层22、源极30中的吸光层32和漏极40中的吸光层42)均为导电层，这样防止栅极20与有源层50之间的绝缘介质的厚度增大，从而保证薄膜晶体管的开态电流不受影响。
在本发明中，所述吸光层具体可以包括还原氧化石墨膜(即，RGO膜)、碳膜、聚(3，4-乙烯二氧噻吩):聚苯乙烯磺酸膜(即，PEDOT:PSS膜)、聚(3，4-乙烯二氧噻吩):聚苯乙烯磺酸-炭黑复合材料膜(即，PEDOT:PSS-C复合材料膜)中的至少一种。
为了简化制作工艺，所述吸光层具体可以包括上述四种膜中的任意一者。并且，为了保证所述吸光层良好的导电性和吸光性，当吸光层包括还原氧化石墨膜时，该还原氧化石墨膜厚度在30nm～100nm之间；当所述吸光层包括碳膜时，该碳膜的厚度在30nm～100nm之间；当所述吸光层包括聚(3，4-乙烯二氧噻吩):聚苯乙烯磺酸膜时，聚(3，4-乙烯二氧噻吩):聚苯乙烯磺酸膜的厚度在100nm～200nm之间；当所述吸光层包括聚(3，4-乙烯二氧噻吩):聚苯乙烯磺酸-炭黑复合材料膜时，聚(3，4-乙烯二氧噻吩):聚苯乙烯磺酸-炭黑复合材料膜的厚度在100nm～200nm之间。
进一步地，如图1至图3所示，源极30与有源层50之间设置有第一欧姆接触层70，漏极40与有源层50之间设置有第二欧姆接触层80，源极30和漏极40分别通过第一欧姆接触层70和第二欧姆接触层80与有源层50电连接，以使得源极30和漏极40均与有源层50之间形成欧姆接触，从而减小源极30、漏极40与有源层50之间的接触电阻。
以上为对底栅型薄膜晶体管的介绍，当然，所述薄膜晶体管也可以采用顶栅型结构，具体地，如图4至图6所示，栅极20、源极30和漏极40均位于有源层50背离衬底10的一侧，栅极20与有源层50之间设置有栅极绝缘层60，栅极20上方设置有第二层间介质层62，源极30和漏极40均通过贯穿第二层间介质层62和栅极绝缘层60的过孔与有源层50电连接。
和底栅型薄膜晶体管类似地，顶栅型薄膜晶体管中，可以只将栅极20、源极30和漏极40中的一者设置为所述吸光电极，如图6所示，只将栅极20设置为吸光电极；或者将栅极20、源极30和漏极40中的两者设置为所述吸光电极，如图5所示，将源极30和漏极40设置为吸光电极。可选地，如图4所示，将栅极20、源极30和漏极40均设置为吸光电极。
在顶栅型薄膜晶体管中，各个吸光电极中的吸光层也可以采用上述还原氧化石墨膜(即，RGO膜)、碳膜、聚(3，4-乙烯二氧噻吩):聚苯乙烯磺酸膜(即，PEDOT:PSS膜)、聚(3，4-乙烯二氧噻吩):聚苯乙烯磺酸-炭黑复合材料膜(即，PEDOT:PSS-C复合材料膜)中的至少一种。
另外，在顶栅型薄膜晶体管中，由于栅极20设置在有源层50上方，无法遮挡衬底10下方的光线(即，来自显示装置中的背光源的光线)，因此，为了对衬底10下方的光线进行遮挡，如图4至图6所示，可以在有源层50朝向衬底10的一侧设置遮光层90，遮光层90与有源层50之间设置有第一层间介质层61。遮光层90可以采用与上述吸光层相同的材料制成，也可以采用其他吸光材料制成。其中，当遮光层90采用绝缘材料制成时，其与有源层50之间也可以不设置第一层间介质层61。
作为本发明的另一方面，提供一种上述薄膜晶体管的制作方法，包括：
形成栅极、有源层、源极和漏极，所述源极和漏极均与所述有源层电连接。
其中，所述栅极、所述源极和所述漏极中的至少一者为吸光电极。形成所述吸光电极包括：形成电极本体。在所述电极本体的朝向所述有源层的一侧形成吸光层。
如上所述，所述薄膜晶体管既可以采用底栅型结构，也可以采用顶栅型结构。当所述薄膜晶体管采用底栅型结构时，形成栅极的步骤在形成有源层的步骤之前进行，形成源极的步骤和形成漏极的步骤均在形成有源层的步骤之后进行。当所述薄膜晶体管采用顶栅型结构时，形成栅极的步骤、形成源极的步骤和形成漏极的步骤均在形成有源层的步骤之后进行。
具体地，所述吸光层具体可以包括还原氧化石墨膜(即，RGO膜)、碳膜、聚(3，4-乙烯二氧噻吩):聚苯乙烯磺酸膜(即，PEDOT:PSS膜)、聚(3，4-乙烯二氧噻吩):聚苯乙烯磺酸-炭黑复合材料膜(即，PEDOT:PSS-C复合材料膜)中的至少一种。
下面以制作底栅型薄膜晶体管为例，对本发明提供的薄膜晶体管的制作方法进行具体介绍。
图7为第一种结构的薄膜晶体管的制作方法流程图，图8a至图8h为第一种结构的薄膜晶体管的制作过程中的结构示意图。在第一种结构的薄膜晶体管的制作方法中，栅极20、源极30和漏极40均为所述吸光电极，以尽可能地防止光线照射至有源层。并且吸光层为导电层，以便于源极30和漏极40与有源层50之间的电连接，并防止因栅极20与有源层50之间的绝缘介质过厚而产生影响开态电流。结合图7、图8a至图8h所示，第一种结构的薄膜晶体管的制作方法包括以下步骤S101～S104：
S101、形成栅极20。该步骤S101具体包括：形成栅极20的电极本体21；形成栅极20的吸光层22。为了简化工艺步骤，栅极20的电极本体21和吸光层22可以通过同一步构图工艺形成，具体步骤包括S101a和步骤S101b：
S101a、在衬底10上依次形成栅金属层21a和第一层吸光材料层22a，如图8a所示。
具体地，栅金属层21a可以包括Cr、Cu、Al金属层中的任意一种或多种的复合膜层。第一层吸光材料层22a包括还原氧化石墨膜、碳膜、聚(3，4-乙烯二氧噻吩):聚苯乙烯磺酸膜(即，PEDOT:PSS膜)、聚(3，4-乙烯二氧噻吩):聚苯乙烯磺酸-炭黑复合材料膜(即，PEDOT:PSS-C复合材料膜)中的至少一种。
更具体地，当第一层吸光材料层22a包括还原氧化石墨膜时，可以先采用喷墨打印、丝网印刷、微接触印刷等低成本的液相技术形成氧化石墨膜(GO)；之后，对氧化石墨膜进行还原，得到还原氧化石墨膜；还原方法可以为直接退火法(退火温度在300℃～400℃之间)、水合肼还原法等。
当第一层吸光材料层22a包括碳膜时，可以采用磁控溅射工艺，并以高纯石墨为碳源形成所述碳膜。
当第一层吸光材料层22a包括聚(3，4-乙烯二氧噻吩):聚苯乙烯磺酸膜时，形成第一层吸光材料层22a的步骤包括：先制备聚(3，4-乙烯二氧噻吩)-聚苯乙烯磺酸水溶液；之后在栅金属层21a上涂覆所述聚(3，4-乙烯二氧噻吩)-聚苯乙烯磺酸水溶液；然后对涂覆的聚(3，4-乙烯二氧噻吩)-聚苯乙烯磺酸水溶液进行固化，以形成聚(3，4-乙烯二氧噻吩)-聚苯乙烯磺酸膜。
当第一层吸光材料层22a包括聚(3，4-乙烯二氧噻吩):聚苯乙烯磺酸-炭黑复合材料膜时，形成第一层吸光材料层22a的步骤包括：制备炭黑混合溶液，所述炭黑复合溶液包括聚(3，4-乙烯二氧噻吩)-聚苯乙烯磺酸的分散液、炭黑和掺杂剂；其中，所述掺杂剂包括乙二醇或丙三醇，所述掺杂剂的重量占所述炭黑混合溶液总重量的3％～10％，以增加材料导电性并降低黏度；然后，在栅金属层21a上涂覆所述炭黑混合溶液；之后，对涂覆的炭黑混合溶液进行固化，以形成所述聚(3，4-乙烯二氧噻吩):聚苯乙烯磺酸-炭黑复合材料膜。
为了简化工艺，第一层吸光材料层22a可以采用还原氧化石墨膜、碳膜、聚(3，4-乙烯二氧噻吩):聚苯乙烯磺酸膜、聚(3，4-乙烯二氧噻吩):聚苯乙烯磺酸-炭黑复合材料膜中的任意一种。为了在保证良好吸光性的同时，防止沟道总电阻过大，当采用还原氧化石墨膜或碳膜时，将第第一层吸光材料层22a的厚度控制在30nm～100nm之间，优选在50nm～100nm之间；当采用聚(3，4-乙烯二氧噻吩):聚苯乙烯磺酸膜或聚(3，4-乙烯二氧噻吩):聚苯乙烯磺酸-炭黑复合材料膜时，第一层吸光材料层22a的厚度控制在100nm～200nm之间。
S101b、对栅金属层20和第一层吸光材料层22a进行构图工艺，以形成栅极20的电极本体21和吸光层22，吸光层22位于电极本体21的朝向有源层50的一侧，即，位于电极本体12上方。所述构图工艺具体包括：形成光刻胶层；然后对光刻胶进行曝光和显影，以保留栅极所在区域的光刻胶PR，去除其他区域的光刻胶PR，如图8b所示；之后，对第一层吸光材料层22a进行第一次刻蚀(具体可以为干法刻蚀的方式，刻蚀气体包括氧气)，以形成栅极20的吸光层22；再之后，对栅金属层21a进行第二次刻蚀(具体可以为湿法刻蚀的方式)，以形成栅极20的电极本体21，如图8c所示。
S102、形成栅极绝缘层60，如图8d所示。
S103、形成有源层50，如图8e所示。
如上文所述，薄膜晶体管的源极30与有源层50之间设置有第一欧姆接触层70，漏极40与有源层50之间设置有第二欧姆接触层80，以减小源极30和漏极40与有源层50之间的接触电阻。相应地，所述制作方法还包括形成欧姆接触层的步骤，而为了简化工艺步骤，可以在步骤S103中形成有源层50的同时，形成欧姆中间图形71，如图8e所示；在后续形成源极30和漏极40时，再对欧姆中间图形71形成刻蚀，形成第一欧姆接触层70和第二欧姆接触层80。
具体地，步骤S103包括：依次形成半导体层(如，a-Si层)、欧姆接触材料层(n+Si层)和光刻胶层；之后对光刻胶层进行曝光并显影，以保留有源层对应区域的光刻胶，去除其他位置的光刻胶；再之后，对半导体层和欧姆接触材料层进行刻蚀，形成有源层50和欧姆中间图形71；最后，去除剩余的光刻胶。
S104、形成源极30和漏极40。其中，源极30和漏极40均为吸光电极，源极30的电极本体31、吸光层32以及漏极40的电极本体41、吸光层42通过同一次构图工艺形成。该步骤S104具体包括：
S104a、如图8f所示，依次形成第二层吸光材料层32a和源漏金属层31a。和第一层吸光材料层22a相同地，第二层吸光材料层32a包括还原氧化石墨膜、碳膜、聚(3，4-乙烯二氧噻吩):聚苯乙烯磺酸膜、聚(3，4-乙烯二氧噻吩):聚苯乙烯磺酸-炭黑复合材料膜中的至少一种。每种膜层的具体形成方式和厚度设置已在上文进行描述，这里不再赘述。
S104b、对第二层吸光材料层32a、源漏金属层31a和欧姆中间图形71进行构图工艺，以形成源极30、漏极40、第一欧姆接触层70和第二欧姆接触层80。具体地，在源漏金属层31a上形成光刻胶层；然后，对光刻胶PR进行曝光和显影，以保留源极区域和漏极区域的光刻胶PR，去除其他区域的光刻胶PR，如图8g所示；再之后，对源漏金属层31a、第二层吸光材料层32a和欧姆中间图形71进行刻蚀；最后，将剩余的光刻胶PR除去，从而形成源极30的电极本体31、漏极40的电极本体41、源极30的吸光层32、漏极40的吸光层42以及第一欧姆接触层70和第二欧姆接触层80，如图8h所示。
需要说明的是，所述步骤S103和步骤S104也可以同步进行，同步进行的步骤具体可以包括：依次形成半导体层、欧姆接触材料层、第二层吸光材料层,32a、源漏金属层31a和光刻胶层；然后，对光刻胶层进行半曝光和显影，以使得位于源极区域和漏极区域的光刻胶PR全部保留、源极区域和漏极区域之间的光刻胶PR保留一部分，其他区域的光刻胶PR被去除；之后，对源漏金属层31a、第二层吸光材料层32a、欧姆接触材料层和半导体层进行刻蚀，以形成有源层50、欧姆中间图形71、吸光中间图形和源漏中间图形；再之后，对光刻胶层进行灰化，使得源极区域和漏极区域的光刻胶PR减薄，源极区域和漏极区域之间的光刻胶PR被去除；再之后，对源漏中间图形、吸光中间图形和欧姆中间图形71进行刻蚀，以形成源极30的电极本体31、漏极40的电极本体41、源极30的吸光层32、漏极40的吸光层42以及第一欧姆接触层70和第二欧姆接触侧层80。
图9为第二种结构的薄膜晶体管的制作方法流程图，图10a至图10g为第二种结构的薄膜晶体管的制作中的结构示意图。在第二种结构的薄膜晶体管的制作方法中，源极30和漏极40均为吸光电极，栅极20不是吸光电极。结合图9、图10a至图10g所示，第二种薄膜晶体管的制作方法包括以下步骤S201～S204：
S201、形成栅极20。由于在该制作方法中，栅极20不是吸光电极，具体可以只包括电极本体，因此，步骤S201具体包括：S201a、形成栅金属层21a，如图10a所示，栅金属层21a的材料参见上述步骤S101中所述；S201b、对该栅金属层21a进行构图工艺，以形成栅极20，如图10b所示。
S202、形成栅极绝缘层60，如图10c所示。
S203、形成有源层50和欧姆中间图形71，如图10d所示。具体地，该步骤S203包括：依次形成半导体层(如，a-Si层)、欧姆接触材料层(n+Si层)和光刻胶层；之后对光刻胶层进行曝光并显影，以保留有源层对应区域的光刻胶，去除其他位置的光刻胶；再之后，对半导体层和欧姆接触材料层进行刻蚀，形成有源层50和欧姆中间图形71；最后，去除剩余的光刻胶。
S204、形成源极30和漏极40。该步骤S204与第一种薄膜晶体管的制作方法中的步骤S104相同，具体包括步骤S204a和步骤S204b：
S204a、如图10e所示，依次形成吸光材料层32a和源漏金属层31a。吸光材料层32a包括还原氧化石墨膜、碳膜、聚(3，4-乙烯二氧噻吩):聚苯乙烯磺酸膜、聚(3，4-乙烯二氧噻吩):聚苯乙烯磺酸-炭黑复合材料膜中的至少一种。每种膜层的具体形成方式和厚度设置参见第一种结构的薄膜晶体管制作方法中的吸光材料层22a形成方式和厚度设置，这里不再赘述。
S204b、对吸光材料层32a、源漏金属层31a和欧姆中间图形71进行构图工艺，以形成源极30、漏极40、第一欧姆接触层70和第二欧姆接触层80。具体地，在源漏金属层31a上形成光刻胶层；然后，对光刻胶PR进行曝光和显影，以保留源极区域和漏极区域的光刻胶PR，去除其他区域的光刻胶PR，如图10f所示；再之后，对源漏金属层31a、吸光材料层32a和欧姆中间图形71进行刻蚀；最后，将剩余的光刻胶PR除去，从而形成源极30的电极本体31、漏极40的电极本体41、源极30的吸光层32、漏极40的吸光层42以及第一欧姆接触层70和第二欧姆接触层80，从而得到图10g的结构。
图11为第三种结构的薄膜晶体管的制作方法流程图，图12a至图12g为第三种结构的薄膜晶体管的制作过程中的结构示意图。在第三种结构的薄膜晶体管的制作方法中，栅极20为吸光电极，源极30和漏极40不是吸光电极。结合图11、图12a至图12g所示，第三种结构的薄膜晶体管的制作方法包括以下步骤S301～S304：
S301、形成栅极20。该步骤S301和第一种薄膜晶体管的制作方法中的步骤S101相同，包括S301a和步骤S301b：
S301a、在衬底10上依次形成栅金属层21a和吸光材料层22a，如图12a所示。栅金属层21a的材料、吸光材料层22a的具体形成方式和厚度设置参见第一种薄膜晶体管的制作方法中的描述，这里不再赘述。
S301b、对栅金属层20和吸光材料层22a进行构图工艺，以形成栅极20的电极本体21和吸光层22，吸光层22位于电极本体21上方，如图12b所示。
S302、形成栅极绝缘层60，如图12c所示。
S303、形成有源层50和欧姆中间图形71，如图12d所示。
S304、形成源极30和漏极40。具体包括步骤S304a和S304b：
S304a、形成源漏金属层31a，如图12e所示。
S304b、对源漏金属层31a和欧姆中间图形71进行构图工艺，以形成源极30、漏极40、第一欧姆接触层70和第二欧姆接触层80。具体地，在源漏金属层31a上形成光刻胶层；然后，对光刻胶PR进行曝光和显影，以保留源极区域和漏极区域的光刻胶PR，去除其他区域的光刻胶PR，如图12f所示；再之后，对源漏金属层31a、和欧姆中间图形71进行刻蚀；最后，将剩余的光刻胶PR除去，从而形成源极30的电极本体31、漏极40的电极本体41、源极30的吸光层32、漏极40的吸光层42以及第一欧姆接触层70和第二欧姆接触层80，从而得到图12g的结构。
以上为对底栅型薄膜晶体管的制作方法的描述，对于顶栅型薄膜晶体管，其制作方法和底栅型薄膜晶体管的制作方法类似，主要区别在于，制作顶栅型薄膜晶体管时，形成栅极20的步骤、形成源极30的步骤和形成漏极40的步骤均在形成有源层50的步骤之后进行；另外，为了防止衬底10下方的光线直接射向有源层50，所述顶栅型薄膜晶体管的制作方法还可以包括形成遮光层的步骤。
下面以图4所示的第四种结构的薄膜晶体管的制作方法为例，对顶栅型薄膜晶体管的制作方法进行介绍。在第四种薄膜晶体管的制作方法中，栅极20、源极30和漏极40均为吸光电极，如图13、图14a至图14i所示，第四种薄膜晶体管的制作方法具体包括：
S401、形成遮光层90，如图14a所示。
S402、形成第一层间介质层61，如图14b所示。
S403、形成有源层50，如图14c所示。
S404、形成第一欧姆接触层70和第二欧姆接触层80，如图14c所示。
S405、形成栅极绝缘层60和栅极20。其中，栅极20的具体形成步骤包括：先依次形成第一层吸光材料层22a和形成栅金属层21a(即，栅金属层21位于第一层吸光材料层22a上方)，如图14d所示，其中，第一层吸光材料层22a的结构、形成方式与第一种薄膜晶体管的制作方法中第一层吸光材料层22a的结构、形成方式相同，这里不再赘述；之后，对栅金属层20和第一层吸光材料层22a进行构图工艺，以形成栅极20的电极本体21和吸光层22，吸光层22位于电极本体21下方，如图14e所示。
S406、形成第二层间介质层62，如图14f所示。
S407、在对应于第一欧姆接触层70位置形成贯穿第二层间介质层62和栅极绝缘层60的第一过孔V1，在对应于第二欧姆接触层80的位置形成贯穿第二层间介质层62和栅极绝缘层60的第二过孔V2，如图14g所示。
S408、形成源极30和漏极40。该步骤S408具体包括：依次形成第二层吸光材料层32a和源漏金属层31a，如图14h所示；之后，对源漏金属层31a和第二层吸光材料层32a进行构图工艺，以形成源极30的电极本体31、漏极40的电极本体41、源极30的吸光层32和漏极40的吸光层42，从而得到图14i的结构。其中，第二层吸光材料层32a的结构、形成方式与第一种薄膜晶体管的制作方法中第二层吸光材料层的结构、形成方式相同，这里不再赘述。
对于顶栅型薄膜晶体管的另外两种结构(如图5和图6所示的两种结构)，其制作方法与第四种薄膜晶体管的制作方法类似。其中，由于图5的薄膜晶体管，栅极20并不是吸光电极，不包括吸光层，因此，与第四种薄膜晶体管的制作方法相比，图5所示的薄膜晶体管的制作方法的不同之处在于：制作栅极时，直接形成栅金属层21a，并对栅金属层21a进行构图工艺，而不再形成吸光材料层22a，其余步骤均与上述第四种薄膜晶体管的制作方法相同，这里不再赘述。对于图6的薄膜晶体管，由于其源极30和漏极40不是吸光电极，因此，与第四种薄膜晶体管的制作方法相比，图6所示的薄膜晶体管的制作方法的不同之处在于：制作源极30和漏极40时，直接形成源漏金属层31a，并对源漏金属层31a进行构图工艺，而不再形成吸光材料层32a，其余步骤均与上述第四种薄膜晶体管的制作方法相同，这里不再赘述。
作为本发明的再一方面，提供一种阵列基板，包括上述薄膜晶体管。
作为本发明的又一方面，提供一种显示装置，包括上述阵列基板。所述显示装置尤其可以适用于液晶显示装置。具体可以为手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
由于上述薄膜晶体管能够减少光线被电极反射至有源层的现象，从而提高薄膜晶体管的稳定性，因此，采用上述薄膜晶体管的阵列基板的产品稳定性更好，使得显示装置的显示效果更好。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (17)

1.一种薄膜晶体管，其特征在于，包括设置在衬底上的栅极、源极、漏极和有源层，所述源极和所述漏极均与所述有源层电连接，所述栅极、所述源极和所述漏极中的至少一者为吸光电极，所述吸光电极包括电极本体和吸光层，所述吸光层设置在所述电极本体的朝向所述有源层的一侧。
2.根据权利要求1所述的薄膜晶体管，其特征在于，所述栅极、源极和漏极均为所述吸光电极，所述吸光层为导电层。
3.根据权利要求1所述的薄膜晶体管，其特征在于，所述吸光层包括还原氧化石墨膜、碳膜、聚(3，4-乙烯二氧噻吩):聚苯乙烯磺酸膜、聚(3，4-乙烯二氧噻吩):聚苯乙烯磺酸-炭黑复合材料膜中的至少一种。
4.根据权利要求1至3中任意一项所述的薄膜晶体管，其特征在于，所述栅极位于所述有源层与所述衬底之间；所述源极和漏极均位于所述有源层背离所述衬底的一侧。
5.根据权利要求1至3中任意一项所述的薄膜晶体管，其特征在于，所述栅极、所述源极和所述漏极均位于所述有源层背离所述衬底的一侧。
6.一种薄膜晶体管的制作方法，其特征在于，包括：
形成栅极、有源层、源极和漏极，所述源极和漏极均与所述有源层电连接；
其中，所述栅极、所述源极和所述漏极中的至少一者为吸光电极，形成所述吸光电极包括：
形成电极本体；
在所述电极本体的朝向所述有源层的一侧形成吸光层。
7.根据权利要求6所述的制作方法，其特征在于，所述栅极、所述源极和所述漏极均为所述吸光电极，所述吸光层为导电层。
8.根据权利要求6所述的制作方法，其特征在于，所述吸光层包括还原氧化石墨膜、碳膜、聚(3，4-乙烯二氧噻吩):聚苯乙烯磺酸膜、聚(3，4-乙烯二氧噻吩):聚苯乙烯磺酸-炭黑复合材料膜中的至少一种。
9.根据权利要求8所述的制作方法，其特征在于，当所述吸光层包括还原氧化石墨膜时，形成所述吸光层的步骤包括：
形成氧化石墨膜；
对所述氧化石墨膜进行还原，以形成还原氧化石墨膜。
10.根据权利要求9所述的制作方法，其特征在于，对所述氧化石墨膜进行还原的方法包括退火法或水合肼还原法。
11.根据权利要求8所述的制作方法，其特征在于，当所述吸光层包括碳膜时，形成所述吸光层的步骤包括：
利用磁控溅射工艺形成碳膜。
12.根据权利要求8所述的制作方法，其特征在于，当所述吸光层包括聚(3，4-乙烯二氧噻吩):聚苯乙烯磺酸膜时，形成所述吸光层的步骤包括：
制备聚(3，4-乙烯二氧噻吩)-聚苯乙烯磺酸水溶液；
涂覆所述聚(3，4-乙烯二氧噻吩)-聚苯乙烯磺酸水溶液；
对涂覆的聚(3，4-乙烯二氧噻吩)-聚苯乙烯磺酸水溶液进行固化，以形成聚(3，4-乙烯二氧噻吩)-聚苯乙烯磺酸膜。
13.根据权利要求8所述的制作方法，其特征在于，当所述吸光层包括聚(3，4-乙烯二氧噻吩):聚苯乙烯磺酸-炭黑复合材料膜时，形成所述吸光层的步骤包括：
制备炭黑混合溶液，所述炭黑混合溶液包括聚(3，4-乙烯二氧噻吩)-聚苯乙烯磺酸的分散液、炭黑和掺杂剂，所述掺杂剂包括乙二醇或丙三醇；
涂覆所述炭黑混合溶液；
对涂覆的炭黑混合溶液进行固化，以形成聚(3，4-乙烯二氧噻吩):聚苯乙烯磺酸-炭黑复合材料膜。
14.根据权利要求6至13中任意一项所述的制作方法，其特征在于，
形成栅极的步骤在形成有源层的步骤之前进行，形成源极的步骤和形成漏极的步骤均在形成有源层的步骤之后进行。
15.根据权利要求6至13中任意一项所述的制作方法，其特征在于，形成栅极的步骤、形成源极的步骤和形成漏极的步骤均在形成有源层的步骤之后进行。
16.一种阵列基板，其特征在于，包括权利要求1至5中任意一项所述的薄膜晶体管。
17.一种显示装置，其特征在于，包括权利要求16所述的阵列基板。
CN201711320018.XA 2017-12-12 2017-12-12 薄膜晶体管及其制作方法、阵列基板和显示装置 Pending CN108110060A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201711320018.XA CN108110060A (zh) 2017-12-12 2017-12-12 薄膜晶体管及其制作方法、阵列基板和显示装置
US16/108,910 US10763369B2 (en) 2017-12-12 2018-08-22 Thin film transistor and method for manufacturing the same, array substrate and display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711320018.XA CN108110060A (zh) 2017-12-12 2017-12-12 薄膜晶体管及其制作方法、阵列基板和显示装置

Publications (1)

Publication Number Publication Date
CN108110060A true CN108110060A (zh) 2018-06-01

Family

ID=62216656

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711320018.XA Pending CN108110060A (zh) 2017-12-12 2017-12-12 薄膜晶体管及其制作方法、阵列基板和显示装置

Country Status (2)

Country Link
US (1) US10763369B2 (zh)
CN (1) CN108110060A (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109545675A (zh) * 2018-10-26 2019-03-29 深圳市华星光电半导体显示技术有限公司 一种薄膜晶体管阵列基板的制备方法
CN109786323A (zh) * 2019-01-16 2019-05-21 深圳市华星光电半导体显示技术有限公司 Tft阵列基板的制备方法及tft阵列基板
CN109979980A (zh) * 2019-03-28 2019-07-05 武汉华星光电半导体显示技术有限公司 显示面板及其制备方法、显示装置
CN111063741A (zh) * 2019-12-31 2020-04-24 Tcl华星光电技术有限公司 薄膜晶体管及其制作方法、显示面板
CN111261721A (zh) * 2020-01-20 2020-06-09 Tcl华星光电技术有限公司 阵列基板、显示面板及显示装置
CN114023275A (zh) * 2021-11-29 2022-02-08 Tcl华星光电技术有限公司 背光模组的驱动方法及驱动装置
WO2022247017A1 (zh) * 2021-05-25 2022-12-01 深圳市华星光电半导体显示技术有限公司 显示面板及其制作方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112530978B (zh) * 2020-12-01 2024-02-13 京东方科技集团股份有限公司 开关器件结构及其制备方法、薄膜晶体管膜层、显示面板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090261332A1 (en) * 2008-04-17 2009-10-22 Samsung Electronics Co., Ltd. Thin film transistor array panel, fabricating method thereof and flat panel display having the same
US20130043475A1 (en) * 2011-08-17 2013-02-21 Samsung Mobile Display Co., Ltd. Transistors and electronic devices including the transistors
CN104752489A (zh) * 2015-04-10 2015-07-01 深圳市华星光电技术有限公司 阵列基板、显示装置及用于制备阵列基板的方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5972902B2 (ja) * 2011-12-12 2016-08-17 新日鉄住金化学株式会社 硬化性組成物、硬化物及びそれを用いた有機電界発光素子
JP6179362B2 (ja) * 2013-11-14 2017-08-16 コニカミノルタ株式会社 ブライトバーンの消去方法およびブライトバーン消去機能を有する放射線画像撮影装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090261332A1 (en) * 2008-04-17 2009-10-22 Samsung Electronics Co., Ltd. Thin film transistor array panel, fabricating method thereof and flat panel display having the same
US20130043475A1 (en) * 2011-08-17 2013-02-21 Samsung Mobile Display Co., Ltd. Transistors and electronic devices including the transistors
CN104752489A (zh) * 2015-04-10 2015-07-01 深圳市华星光电技术有限公司 阵列基板、显示装置及用于制备阵列基板的方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109545675A (zh) * 2018-10-26 2019-03-29 深圳市华星光电半导体显示技术有限公司 一种薄膜晶体管阵列基板的制备方法
CN109786323A (zh) * 2019-01-16 2019-05-21 深圳市华星光电半导体显示技术有限公司 Tft阵列基板的制备方法及tft阵列基板
WO2020147216A1 (zh) * 2019-01-16 2020-07-23 深圳市华星光电半导体显示技术有限公司 Tft阵列基板的制备方法及tft阵列基板
US11469328B2 (en) 2019-01-16 2022-10-11 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. TFT array substrate and preparation method thereof
CN109979980A (zh) * 2019-03-28 2019-07-05 武汉华星光电半导体显示技术有限公司 显示面板及其制备方法、显示装置
WO2020192051A1 (zh) * 2019-03-28 2020-10-01 武汉华星光电半导体显示技术有限公司 显示面板及其制备方法
CN111063741A (zh) * 2019-12-31 2020-04-24 Tcl华星光电技术有限公司 薄膜晶体管及其制作方法、显示面板
CN111261721A (zh) * 2020-01-20 2020-06-09 Tcl华星光电技术有限公司 阵列基板、显示面板及显示装置
CN111261721B (zh) * 2020-01-20 2022-11-08 Tcl华星光电技术有限公司 阵列基板、显示面板及显示装置
WO2022247017A1 (zh) * 2021-05-25 2022-12-01 深圳市华星光电半导体显示技术有限公司 显示面板及其制作方法
CN114023275A (zh) * 2021-11-29 2022-02-08 Tcl华星光电技术有限公司 背光模组的驱动方法及驱动装置

Also Published As

Publication number Publication date
US10763369B2 (en) 2020-09-01
US20190181271A1 (en) 2019-06-13

Similar Documents

Publication Publication Date Title
CN108110060A (zh) 薄膜晶体管及其制作方法、阵列基板和显示装置
TWI542014B (zh) 薄膜電晶體及其製造方法、具備薄膜電晶體之影像顯示裝置
US9368637B2 (en) Thin film transistor and manufacturing method thereof, array substrate and display device
CN106409845B (zh) 开关元件及其制备方法、阵列基板以及显示装置
CN103472646B (zh) 一种阵列基板及其制备方法和显示装置
CN111415948B (zh) 阵列基板、显示面板、显示装置及阵列基板的制备方法
US10205027B2 (en) Coplanar double gate electrode oxide thin film transistor and manufacture method thereof
CN105702744A (zh) 薄膜晶体管及其制作方法、阵列基板、显示装置
KR20100018168A (ko) 박막 트랜지스터 기판과 그 제조 방법
CN103872142A (zh) 像素结构及其制作方法
US10811436B2 (en) Array substrate having a convex structure
WO2015067068A1 (zh) 低温多晶硅薄膜晶体管阵列基板及其制作方法、显示装置
CN103715135B (zh) 一种过孔及其制作方法、阵列基板
US10833107B2 (en) Thin film transistor, manufacturing method therefor, array substrate and display device
CN104133313A (zh) 阵列基板及其制备方法、液晶显示装置
CN203480182U (zh) 一种阵列基板和显示装置
US11856813B2 (en) Display panel including transparent conductive member and manufacturing method thereof
US10134765B2 (en) Oxide semiconductor TFT array substrate and method for manufacturing the same
CN112002636A (zh) 阵列基板、其制备方法以及显示面板
CN110707106A (zh) 薄膜晶体管及制备方法、显示装置
CN103531639A (zh) 薄膜晶体管及其制备方法、阵列基板、显示装置
CN105448936A (zh) 一种阵列基板及其制作方法、显示装置
CN114388625A (zh) 一种薄膜晶体管及其制作方法、驱动基板和电子设备
CN107275343A (zh) 底栅型tft基板的制作方法
CN111739841A (zh) 一种顶栅结构的In-cell触控面板及制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20180601