CN109786323A - Tft阵列基板的制备方法及tft阵列基板 - Google Patents

Tft阵列基板的制备方法及tft阵列基板 Download PDF

Info

Publication number
CN109786323A
CN109786323A CN201910041297.9A CN201910041297A CN109786323A CN 109786323 A CN109786323 A CN 109786323A CN 201910041297 A CN201910041297 A CN 201910041297A CN 109786323 A CN109786323 A CN 109786323A
Authority
CN
China
Prior art keywords
layer
light
gate
substrate
light absorption
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910041297.9A
Other languages
English (en)
Inventor
马倩
任章淳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN201910041297.9A priority Critical patent/CN109786323A/zh
Priority to PCT/CN2019/084007 priority patent/WO2020147216A1/zh
Priority to US16/627,819 priority patent/US11469328B2/en
Publication of CN109786323A publication Critical patent/CN109786323A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1237—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a different composition, shape, layout or thickness of the gate insulator in different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

一种TFT阵列基板的制备方法及TFT阵列基板，包括提供一基板，在所述基板上依次制备遮光层、缓冲层；在所述缓冲层上依次制备有源层、栅极绝缘层、栅极、层间绝缘层、以及源漏金属层；其中，在所述有源层的一侧制备光吸收层。通过在源漏极下方设置黑色光阻或在遮光层上方设置黑色光阻作为吸收层，用以吸收光线，能够避免大部分光线反射到有源层，进而改善TFT器件性能。

Description

TFT阵列基板的制备方法及TFT阵列基板
技术领域
本发明涉及显示技术领域，尤其涉及一种TFT阵列基板的制备方法及TFT阵列基板。
背景技术
顶栅自对准氧化物由于寄生电容较小，是目前大尺寸显示面板首选的TFT(ThinFilm Transistor，薄膜晶体管)背板技术，顶栅自对准氧化物TFT器件通常采用IGZO(indium gallium zinc oxide，铟镓锌氧化物)作为有源层，这种材料对光照敏感，因此氧化物TFT器件会设计一层遮光层，用以遮挡TFT器件底部的光。
但在实际工艺制作过程中，由于TFT器件的栅极、源极、漏极以及遮光层都是由金属材料制作而成的，光线经由器件内部金属的层间反射，一部分光线最终会反射到有源层，进而影响TFT器件性能，影响器件的寿命。
发明内容
本发明提供一种TFT阵列基板的制备方法及TFT阵列基板，以解决现有的TFT阵列基板，由于TFT器件大部分是由金属材料制备，光线经由器件内部金属的层间反射，导致一部分光线最终反射到有源层，进而影响到TFT器件性能，影响器件的寿命的技术问题。
为解决上述问题，本发明提供的技术方案如下：
本发明提供一种TFT阵列基板的制备方法，包括：
S10，提供一基板，在所述基板上依次制备遮光层、缓冲层；
S20，在所述缓冲层上依次制备有源层、栅极绝缘层、栅极、层间绝缘层、以及源漏金属层；其中，在所述有源层的一侧制备光吸收层
在本发明的至少一种实施例中，在所述遮光层靠近所述有源层的一侧制备光吸收层。
在本发明的至少一种实施例中，所述S10包括：
S101，提供一基板，在所述基板上沉积金属膜层；
S102，在所述金属膜层表面涂布黑色光阻，对所述黑色光阻进行曝光、显影，形成光吸收层；
S103，对所述金属膜层进行刻蚀，形成图案化的遮光层；
S104，在所述光吸收层上制备所述缓冲层。
在本发明的至少一种实施例中，在所述源漏金属层靠近所述有源层的一侧制备所述光吸收层。
在本发明的至少一种实施例中，所述S20包括：
S201，在所述缓冲层上依次制备有源层、栅极绝缘层、栅极；
S202，在所述缓冲层上沉积无机材料；
S203，在所述无机材料表面涂布黑色光阻，对所述黑色光阻进行曝光、显影，形成光吸收层；
S204，对所述无机材料进行刻蚀，形成图案化的层间绝缘层；
S205，在所述光吸收层上制备源漏金属层。
在本发明的至少一种实施例中，所述栅极和所述栅极绝缘层经过同一道黄光工艺制备。
在本发明的至少一种实施例中，所述栅极和所述栅极绝缘层的制备过程包括：
在所述有源层表面沉积一层栅极绝缘材料；
在所述栅极绝缘材料表面沉积一层栅极金属薄膜；
在所述栅极金属薄膜表面形成图案化的光刻胶，对所述栅极金属薄膜进行刻蚀，形成图案化的所述栅极；
再以所述栅极为自对准，对所述栅极绝缘材料进行刻蚀，形成图案化的栅极绝缘层。
本发明提供一种TFT阵列基板，包括：基板、形成于所述基板上的遮光层、形成于所述遮光层上的缓冲层、形成于所述缓冲层上的有源层、形成于所述有源层上的栅极绝缘层、形成于所述栅极绝缘层上的栅极、形成于所述栅极上的层间绝缘层、以及形成于所述层间绝缘层上的源漏金属层；其中，所述有源层的一侧设置有光吸收层。
在本发明的至少一种实施例中，所述光吸收层设置于所述遮光层靠近所述有源层的一侧，所述光吸收层与所述遮光层对应设置，所述光吸收层为黑色光阻层。
在本发明的至少一种实施例中，所述光吸收层设置于所述源漏金属层靠近所述有源层的一侧，所述光吸收层与所述源漏金属层对应设置，所述光吸收层为黑色光阻层。
本发明的有益效果为：本发明通过在源漏极下方设置黑色光阻或在遮光层上方设置黑色光阻作为吸收层，用以吸收光线，能够避免大部分光线反射到有源层，进而改善TFT器件性能；另外，吸收层是在其他膜层刻蚀完成后未剥离的黑色光阻形成的，不会产生新的制程，工艺简单，节约成本。
附图说明
为了更清楚地说明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单介绍，显而易见地，下面描述中的附图仅仅是发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为为本发明的TFT阵列基板的制备方法的步骤流程图；
图2为本发明实施例一的TFT阵列基板的制备方法的步骤流程图；
图3为本发明实施例一的TFT阵列基板的结构示意图；
图4～图6为本发明实施例一的TFT阵列基板制备过程中的结构示意图；
图7为本发明实施例二的TFT阵列基板的制备方法的步骤流程图；
图8为本发明实施例二的TFT阵列基板的结构示意图；
图9～图10为本发明实施例二的TFT阵列基板制备过程中的结构示意图。
具体实施方式
以下各实施例的说明是参考附加的图示，用以例示本发明可用以实施的特定实施例。本发明所提到的方向用语，例如[上]、[下]、[前]、[后]、[左]、[右]、[内]、[外]、[侧面]等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本发明，而非用以限制本发明。在图中，结构相似的单元是用以相同标号表示。
本发明针对现有TFT阵列基板，由于阵列基板中的栅极、源漏极以及遮光层由金属材料制作，光线经由器件内部金属的层间反射，导致一部分光线最终会反射到有源层，影响TFT器件的性能，进而影响器件寿命的技术问题，本实施例能够解决该缺陷。
如图1所示，本发明提供一种TFT阵列基板的制备方法，包括：提供一基板，在所述基板上依次制备遮光层、缓冲层；在所述缓冲层上依次制备有源层、栅极绝缘层、栅极、以及层间绝缘层、以及源漏金属层；其中，在所述有源层的一侧制备光吸收层。
由于有源层对光照敏感，都是由金属材料制作而成的，光线经由TFT器件内部的栅极、源极、漏极以及遮光层层间反射，导致部分光线反射到有源层，对器件性能造成影响，因此本发明制备的光吸收层主要针对上述金属层，起到吸收光线的作用，所述光吸收层可制备在所述遮光层靠近所述有源层的一侧，吸收反射到所述遮光层上的光线，也可制备在所述源漏金属层靠近所述有源层的一侧，吸收反射到所述源漏金属层上的光线。下面结合具体实施例，对本发明进行详细说明。
实施例一
如图2～5所示，本发明提供一种TFT阵列基板10的制备方法，包括以下步骤：
S10，提供一基板11，在所述基板11上沉积金属膜层121；
S20，在所述金属膜层121表面涂布黑色光阻131，对所述黑色光阻131进行曝光、显影，形成光吸收层13；
S30，对所述金属膜层121进行刻蚀，以形成图案化的遮光层12；
S40，在所述基板11上制备缓冲层14，所述缓冲层14覆盖所述光吸收层13；
S50，在所述缓冲层14上依次制备有源层15、栅极绝缘层16、栅极17、层间绝缘层18、以及源漏金属层19。
下面对所述制备方法进行详细说明。
先清洗基板11，基板11可为玻璃基板，也可为柔性基板，如基酰亚胺基板。
如图3所示，在所述基板11上通过沉积一层金属膜层121来制备遮光层12，所述金属膜层121的厚度在500～2000埃之间，所述金属膜层121可采用钼、铝、铜、钛中的一种或者两种以上组合而成的合金制备。
如图4所示，在所述金属膜层121表面涂布黑色光阻131，利用掩膜板对所述黑色光阻131进行曝光，显影后形成预定图案的光吸收层13，再对所述金属膜层121进行刻蚀，得到图案化的所述遮光层12，在刻蚀完成后，不将黑色光阻剥离，即在所述遮光层12上方形成所述光吸收层12。
由于所述遮光层12是采用金属制备的，光线照射到所述遮光层12上时会反射到所述有源层15，对TFT器件的电性性能造成不良影响，在制备所述遮光层12时，将平常用到的光阻材料换成黑色光阻，在刻蚀完成后，不将黑色光阻剥离，起到吸收光线的作用，也不会产生多余的制程。
如图6所示，在所述基板11上沉积氧化硅或者氮化硅，作为所述缓冲层14，利用同一道黄光工艺对所述缓冲层14进行刻蚀，在所述缓冲层14上形成第一过孔141，以及在所述光吸收层上形成第二过孔132，所述第二过孔132与所述第一过孔141连通，形成通道，用以实现所述源漏金属层19上的源极或漏极与所述遮光层12接触，实现所述遮光层12的讯号连接。
所述缓冲层14可以是多层无机膜层的复合结构，所述缓冲层覆盖所述基板11和所述光吸收层13，用以保护下层基板，所述缓冲层14的整体厚度在1000～5000埃之间。
在所述缓冲层14上沉积一层金属氧化物半导体材料作为所述有源层15，所述半导体材料为铟镓锌氧化物、铟锌锡氧化物或铟镓锌锡氧化物中的一种，所述有源层15的厚度在100～1000埃之间。
在所述有源层15上沉积氮化硅或氧化硅作为所述栅极绝缘层16，再在所述栅极绝缘层16上沉积一层金属作为所述栅极17，利用一道黄光制程制备所述栅极绝缘层16和所述栅极17，先刻蚀出所述栅极17的图形，再以所述栅极17为自对准，刻蚀栅极绝缘层16，只在栅极17的下方存在所述栅极绝缘层16，其余部分的栅极绝缘层材料被刻蚀掉。
之后对所述有源层15进行表面等离子处理，使得所述有源层15的被所述栅极绝缘层16覆盖的部分没有被处理到，保持半导体特性，作为TFT沟道，其余部分被处理，电阻降低，形成N+导体层。
所述栅极绝缘层16可为多层膜层的复合结构，所述栅极绝缘层16的整体厚度为1000～3000埃。
所述栅极17可采用钼、铝、铜和钛中的一种金属或其中两者以上组合而成的合金，所述栅极17的整体厚度为2000～8000埃。
在所述缓冲层14上沉积氧化硅或氮化硅作为所述层间绝缘层18，在所述层间绝缘层上涂布光刻胶，利用具有不同透光率的掩膜板对所述光刻胶进行曝光、显影后，多所述层间绝缘层18进行刻蚀，在所述层间绝缘层18上形成深度不同的第三过孔和第四过孔，所述第三过孔的深度大于所述第四过孔的深度，所述第三过孔对应的掩膜板的透光率大于所述第四过孔对应的掩膜板的透光率。所述第三过孔与所述第二过孔、所述第一过孔连通，三者形成通道，所述层间绝缘层18的厚度为2000～10000埃。
在所述层间绝缘层18上沉积一层金属层作为所述源漏金属层19，所述源漏金属层的源极或漏极通过所述第三过孔、所述第一过孔141、所述第二过孔132与所述遮光层12接触，实现遮光层的讯号连接，所述源极和漏极通过所述第四过孔与所述有源层连接。所述源漏金属层19的厚度为2000～8000埃。
最后在所述源漏金属层19上沉积无机膜层作为钝化层，所述钝化层可采用氮化硅或氧化硅，所述钝化层的厚度为1000～5000埃。
本发明提供的制备方法可应用于制备显示面板，在完成本发明TFT阵列基板之后，可在所述钝化层上依次制备平坦化层、阳极以及像素定义层、发光层、封装层等，完成显示面板的制备。
实施例二
上述实施例一是在遮光层上设置一层黑色光阻，与实施例一不同的是，本实施例在源漏金属层的源漏极下方设置黑色光阻。
如图7、图8所示，本实施例提供另一种TFT阵列基板20的制备方法，包括：
S10，提供一基板21，在所述基板上依次制备遮光层22、缓冲层23；
S20，在所述缓冲层23上依次制备有源层24、栅极绝缘层25、栅极26；
S30，在所述缓冲层23上沉积无机材料；
S40，在所述无机材料表面涂布黑色光阻，对所述黑色光阻进行曝光、显影，形成光吸收层28；
S50，对所述无机材料进行刻蚀，形成图案化的层间绝缘层27；
S60，在所述光吸收层上制备源漏金属层29。
如图9所示，其中，在所述缓冲层23上形成第一过孔231，在所述层间绝缘层27上形成有第三过孔271、第四过孔272，所述光吸收层上形成有第二过孔281，如图8所示。所述第二过孔281和所述第四过孔272连通，所述源漏金属层29上的源极和漏极通过所述第二过孔282、所述第四过孔272与所述有源层24接触连接，所述第三过孔271与所述第二过孔281、所述第一过孔231连通，三者形成通路，所述源极或漏极通过所述第二过孔281、所述第三过孔271、所述第一过孔231与所述遮光层22接触连接。
本实施例对所述光吸收层28的制备进行详细说明，其他膜层的制备方法请参照实施例一，这里不再赘述。
在所述缓冲层23上沉积一层无机材料，再在所述无机材料表面涂布黑色光阻，利用具有不同透光率的掩模板对所述黑色光阻进行曝光，显影后，形成预定图案的所述光吸收层28，在所述光吸收层28上形成所述第二过孔281，再对所述无机材料进行刻蚀，形成图案化的所述层间绝缘层27，在所述层间绝缘层27上形成所述第三过孔271和第四过孔272，刻蚀完成后，不剥离所述黑色光阻。
如图10所示，在所述光吸收层上沉积一层金属层，之后利用黄光工艺对所述金属层进行刻蚀，形成所述源漏金属层29的源极、漏极，再以源极、漏极为自对准，继续对所述光吸收层28进行刻蚀，使得所述光吸收层28的位于所述源漏金属层29区域外的部分被刻蚀掉。在所述源漏金属层29的源漏极下方设置一层黑色光吸收层，能够吸收TFT器件内部的金属膜层之间的层间反射光线，减少源漏极下方的光线反射到有源层，所述光吸收层28是利用黄光工艺对所述层间绝缘层27刻蚀形成过孔后留下来的黑色光阻层，不会产生多余的制程。
本发明还提供一种上述方法制备的TFT阵列基板，包括依次层叠设置的基板、遮光层、缓冲层、有源层、栅极绝缘层、栅极、层间绝缘层、源漏金属层、钝化层，所述TFT阵列基板还包括光吸收层。
其中，所述光吸收层设置于所述有源层的一侧，用以吸收TFT器件内部的金属膜层反射的光线，避免光线进入到所述有源层中。
如图3所示，在一实施例中，所述光吸收层13设置于所述遮光层12靠近所述有源层15的一侧，具体地，所述光吸收层13可设置在所述遮光层12的上表面，覆盖所述遮光层12，用以吸收反射到所述遮光层12上的光线，所述光吸收层13为黑色光阻。
如图8所示，在另一实施例中，所述光吸收层28设置于所述源漏金属层29靠近所述有源层24的一侧，即设置于所述源漏金属层29的下方，与所述源漏金属层的源极、漏极对应设置，以吸收反射到源漏极上的光线，所述光吸收层覆盖所述层间绝缘层27，所述光吸收层28为黑色光阻。
有益效果：本发明通过在源漏极下方设置黑色光阻或在遮光层上方设置黑色光阻作为吸收层，用以吸收光线，能够避免大部分光线反射到有源层，进而改善TFT器件性能；另外，吸收层是在其他膜层刻蚀完成后未剥离的黑色光阻形成的，不会产生新的制程，工艺简单，节约成本。
综上所述，虽然本发明已以优选实施例揭露如上，但上述优选实施例并非用以限制本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。

Claims (10)

1.一种TFT阵列基板的制备方法，其特征在于，包括：
S10，提供一基板，在所述基板上依次制备遮光层、缓冲层；
S20，在所述缓冲层上依次制备有源层、栅极绝缘层、栅极、层间绝缘层、以及源漏金属层；其中，
在所述有源层的一侧制备光吸收层。
2.根据权利要求1所述的TFT阵列基板的制备方法，其特征在于，在所述遮光层靠近所述有源层的一侧制备光吸收层。
3.根据权利要求2所述的TFT阵列基板的制备方法，其特征在于，所述S10包括：
S101，提供一基板，在所述基板上沉积金属膜层；
S102，在所述金属膜层表面涂布黑色光阻，对所述黑色光阻进行曝光、显影，形成光吸收层；
S103，对所述金属膜层进行刻蚀，形成图案化的遮光层；
S104，在所述光吸收层上制备所述缓冲层。
4.根据权利要求1所述的TFT阵列基板的制备方法，其特征在于，在所述源漏金属层靠近所述有源层的一侧制备所述光吸收层。
5.根据权利要求4所述的TFT阵列基板的制备方法，其特征在于，所述S20包括：
S201，在所述缓冲层上依次制备有源层、栅极绝缘层、栅极；
S202，在所述缓冲层上沉积无机材料；
S203，在所述无机材料表面涂布黑色光阻，对所述黑色光阻进行曝光、显影，形成光吸收层；
S204，对所述无机材料进行刻蚀，形成图案化的层间绝缘层；
S205，在所述光吸收层上制备源漏金属层。
6.根据权利要求1所述的TFT阵列基板的制备方法，其特征在于，所述栅极和所述栅极绝缘层经过同一道黄光工艺制备。
7.根据权利要求6所述的TFT阵列基板的制备方法，其特征在于，所述栅极和所述栅极绝缘层的制备过程包括：
在所述有源层表面沉积一层栅极绝缘材料；
在所述栅极绝缘材料表面沉积一层栅极金属薄膜；
在所述栅极金属薄膜表面形成图案化的光刻胶，对所述栅极金属薄膜进行刻蚀，形成图案化的所述栅极；
以所述栅极为自对准，对所述栅极绝缘材料进行刻蚀，形成图案化的栅极绝缘层。
8.一种TFT阵列基板，其特征在于，包括：
基板；
遮光层，形成于所述基板上；
缓冲层，形成于所述遮光层上；
有源层，形成于所述缓冲层上；
栅极绝缘层，形成于所述有源层上；
栅极，形成于所述栅极绝缘层上；
层间绝缘层，形成于所述栅极上；
源漏金属层，形成于所述层间绝缘层上；其中，
所述有源层的一侧设置有光吸收层。
9.根据权利要求8所述的TFT阵列基板，其特征在于，所述光吸收层设置于所述遮光层靠近所述有源层的一侧，所述光吸收层与所述源漏金属层对应设置，所述光吸收层为黑色光阻层。
10.根据权利要求8所述的TFT阵列基板，其特征在于，所述光吸收层设置于所述源漏金属层靠近所述有源层的一侧，所述光吸收层与所述源漏金属层对应设置，所述光吸收层为黑色光阻层。
CN201910041297.9A 2019-01-16 2019-01-16 Tft阵列基板的制备方法及tft阵列基板 Pending CN109786323A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201910041297.9A CN109786323A (zh) 2019-01-16 2019-01-16 Tft阵列基板的制备方法及tft阵列基板
PCT/CN2019/084007 WO2020147216A1 (zh) 2019-01-16 2019-04-24 Tft阵列基板的制备方法及tft阵列基板
US16/627,819 US11469328B2 (en) 2019-01-16 2019-04-24 TFT array substrate and preparation method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910041297.9A CN109786323A (zh) 2019-01-16 2019-01-16 Tft阵列基板的制备方法及tft阵列基板

Publications (1)

Publication Number Publication Date
CN109786323A true CN109786323A (zh) 2019-05-21

Family

ID=66500756

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910041297.9A Pending CN109786323A (zh) 2019-01-16 2019-01-16 Tft阵列基板的制备方法及tft阵列基板

Country Status (3)

Country Link
US (1) US11469328B2 (zh)
CN (1) CN109786323A (zh)
WO (1) WO2020147216A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111584550A (zh) * 2020-05-06 2020-08-25 武汉华星光电半导体显示技术有限公司 一种显示面板及显示装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2590428B (en) * 2019-12-17 2024-08-14 Flexenable Tech Limited Semiconductor devices

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013065569A1 (ja) * 2011-11-04 2013-05-10 ソニー株式会社 固体撮像素子、固体撮像素子の製造方法、及び、電子機器
CN106981478A (zh) * 2017-04-07 2017-07-25 京东方科技集团股份有限公司 顶栅型薄膜晶体管及其制作方法、阵列基板、显示面板
CN107086181A (zh) * 2017-04-18 2017-08-22 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板和显示器
CN107302032A (zh) * 2017-06-19 2017-10-27 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板、显示面板
CN107564945A (zh) * 2017-08-30 2018-01-09 上海天马微电子有限公司 透明显示面板、透明显示装置及透明显示面板的制作方法
CN107910355A (zh) * 2017-11-27 2018-04-13 信利（惠州）智能显示有限公司 阵列基板及其制备方法以及有机电致发光显示装置
CN108110060A (zh) * 2017-12-12 2018-06-01 合肥京东方显示技术有限公司 薄膜晶体管及其制作方法、阵列基板和显示装置
CN108550582A (zh) * 2018-05-09 2018-09-18 京东方科技集团股份有限公司 显示基板及其制造方法、显示装置
CN108987595A (zh) * 2018-07-13 2018-12-11 京东方科技集团股份有限公司 一种oled基板及显示装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201217860A (en) * 2010-10-25 2012-05-01 Ind Tech Res Inst Cholesteric liquid crystal device
KR102182828B1 (ko) * 2014-08-14 2020-11-26 엘지디스플레이 주식회사 유기발광표시패널
KR102230943B1 (ko) * 2014-08-14 2021-03-24 엘지디스플레이 주식회사 광흡수층을 포함하는 유기발광 표시장치 및 이를 제조하는 방법
CN207503983U (zh) * 2017-10-26 2018-06-15 京东方科技集团股份有限公司 显示基板和显示面板

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013065569A1 (ja) * 2011-11-04 2013-05-10 ソニー株式会社 固体撮像素子、固体撮像素子の製造方法、及び、電子機器
CN106981478A (zh) * 2017-04-07 2017-07-25 京东方科技集团股份有限公司 顶栅型薄膜晶体管及其制作方法、阵列基板、显示面板
CN107086181A (zh) * 2017-04-18 2017-08-22 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板和显示器
CN107302032A (zh) * 2017-06-19 2017-10-27 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板、显示面板
CN107564945A (zh) * 2017-08-30 2018-01-09 上海天马微电子有限公司 透明显示面板、透明显示装置及透明显示面板的制作方法
CN107910355A (zh) * 2017-11-27 2018-04-13 信利（惠州）智能显示有限公司 阵列基板及其制备方法以及有机电致发光显示装置
CN108110060A (zh) * 2017-12-12 2018-06-01 合肥京东方显示技术有限公司 薄膜晶体管及其制作方法、阵列基板和显示装置
CN108550582A (zh) * 2018-05-09 2018-09-18 京东方科技集团股份有限公司 显示基板及其制造方法、显示装置
CN108987595A (zh) * 2018-07-13 2018-12-11 京东方科技集团股份有限公司 一种oled基板及显示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111584550A (zh) * 2020-05-06 2020-08-25 武汉华星光电半导体显示技术有限公司 一种显示面板及显示装置

Also Published As

Publication number Publication date
US20210328072A1 (en) 2021-10-21
WO2020147216A1 (zh) 2020-07-23
US11469328B2 (en) 2022-10-11

Similar Documents

Publication Publication Date Title
CN105161505B (zh) 一种阵列基板及其制作方法、显示面板
KR102458907B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
JP3828505B2 (ja) ブラックマトリックスを備えた平板表示装置及びその製造方法
CN109638078B (zh) Tft的制备方法、tft、oled背板和显示装置
KR20080109998A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
CN101097371A (zh) 制造用于平板显示器件的薄膜晶体管的方法
CN111584509B (zh) 显示面板及其制备方法、显示装置
CN110556406A (zh) 一种oled显示面板及其制备方法
JP2012103697A (ja) アレイ基板及び液晶ディスプレイ
CN111081737A (zh) 一种阵列基板制备方法及阵列基板
US11114630B2 (en) Display panel, manufacturing method thereof, display device
CN111063692A (zh) 显示装置及显示装置的制作方法
CN111293153A (zh) 一种显示面板及显示面板制程方法
CN111048524A (zh) 阵列基板及制备方法、显示面板
US10361261B2 (en) Manufacturing method of TFT substrate, TFT substrate, and OLED display panel
CN210325749U (zh) 一种阵列基板及显示面板
CN109786323A (zh) Tft阵列基板的制备方法及tft阵列基板
CN103647028B (zh) 阵列基板及其制作方法、显示装置
CN108538725B (zh) 薄膜晶体管及其制造方法
CN108550595B (zh) X-ray探测器阵列基板及其制作方法、X-ray探测器
CN113421886B (zh) 显示面板及其制备方法
CN111710727A (zh) 一种阵列基板及其制备方法以及显示面板
CN110867456A (zh) 阵列基板及其制备方法、显示面板
CN111223818B (zh) 像素驱动电路及其制作方法
CN101131966A (zh) 像素结构的制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20190521

WD01 Invention patent application deemed withdrawn after publication