CN111739841A - 一种顶栅结构的In-cell触控面板及制作方法 - Google Patents

一种顶栅结构的In-cell触控面板及制作方法 Download PDF

Info

Publication number
CN111739841A
CN111739841A CN202010382768.5A CN202010382768A CN111739841A CN 111739841 A CN111739841 A CN 111739841A CN 202010382768 A CN202010382768 A CN 202010382768A CN 111739841 A CN111739841 A CN 111739841A
Authority
CN
China
Prior art keywords
light
layer
insulating layer
photoresist
active layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010382768.5A
Other languages
English (en)
Other versions
CN111739841B (zh
Inventor
陈伟
黄志杰
苏智昱
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujian Huajiacai Co Ltd
Original Assignee
Fujian Huajiacai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujian Huajiacai Co Ltd filed Critical Fujian Huajiacai Co Ltd
Priority to CN202010382768.5A priority Critical patent/CN111739841B/zh
Publication of CN111739841A publication Critical patent/CN111739841A/zh
Application granted granted Critical
Publication of CN111739841B publication Critical patent/CN111739841B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Human Computer Interaction (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开一种顶栅结构的In‑cell触控面板及制作方法，其中制作方法包括：在基板上依次制作有源层、栅极绝缘层、栅极和第一光阻，使用具有透光区、部分透光区、遮光区的灰阶光罩对栅极上的第一光阻进行曝光并显影，保留灰阶光罩的部分透光区和遮光区对应的第一光阻；去除未被保留后的第一光阻覆盖的有源层、栅极绝缘层、栅极；继续涂布第二光阻；使用所述灰阶光罩对第二光阻进行曝光；增大曝光过程中的曝光量或者曝光时间，使得半透光区完全曝光，显影后保留遮光区对应的第二光阻；去除未被第二光阻覆盖的栅极和栅极绝缘层，最后去除栅极区域处的光阻。上述技术方案通过一道灰阶光罩便可以制作数道制程，减少光罩的数量的同时，简化工艺流程。

Description

一种顶栅结构的In-cell触控面板及制作方法
技术领域
本发明涉及In-cell触控面板技术领域，尤其涉及一种顶栅结构的In-cell触控面板及制作方法。
背景技术
目前非晶态金属氧化物半导体发展迅速。其中，非晶InGaZnO(IGZO)凭借其简单的制备工艺以及优异的光电学性能而成为TFT制备的理想材料，以其制备的TFT有着高迁移率、高开关比等特点，具有替代a-Si的潜力。较a-Si TFT相比，IGZO-TFT的载流子迁移率可以达到10～30cm2/V·S，大大提高TFT对像素电极的充放电效率和响应速度。更为重要的是，IGZO制程和现有的a-Si生产线具有很好的兼容性，较生产工艺更为复杂、设备投资更高的低温多晶硅(LTPS)具有更低的投资成本。
随着目前显示技术的飞速发展，将触摸面板功能嵌入到液晶像素中的In-cell面板技术已经广泛应用在各种智能手机和平板电脑中。这种触控面板技术主要是将触控面板和液晶面板结合为一体，使原本具有显示功能的液晶面板同时具有触控输入功能，并且其最大的优点在于能够有效减少整个显示屏幕的厚度，厚度的减薄不仅可以降低整个手机的重量，而且可以利用腾出更大的空间用于扩大电池或其它零件等等。
现有的In-cell触控面板的设计方案主要是把与透明公共电极相连接的触控金属层设计在有机平坦层之上，主要是为了避免该触控层与数据线之间产生寄生电容，而这种设计不可避免的需要额外增加两道光罩，触控金属层和无机绝缘层。其中，整个工艺过程复杂且耗时长，如光罩数量多，使生产成本增加。更为重要的事，制程站点越多极易造成良率低的问题。
发明内容
为此，需要提供一种顶栅结构的In-cell触控面板及制作方法，解决工艺过程复杂的问题。
为实现上述目的，发明人提供了一种顶栅结构的In-cell触控面板制作方法，包括如下步骤：
在基板上依次制作有源层、栅极绝缘层、栅极和第一光阻，使用具有透光区、部分透光区、遮光区的灰阶光罩对栅极上的第一光阻进行曝光并显影，灰阶光罩的部分透光区环绕遮光区，透光区环绕部分透光区，保留灰阶光罩的部分透光区和遮光区对应的第一光阻；
去除未被保留后的第一光阻覆盖的有源层、栅极绝缘层、栅极；
继续涂布第二光阻；
使用所述灰阶光罩对第二光阻进行曝光；
增大曝光过程中的曝光量或者曝光时间，使得半透光区完全曝光，显影后保留遮光区对应的第二光阻；
去除未被第二光阻覆盖的栅极和栅极绝缘层，露出有源层上的两侧；
去除栅极区域处的光阻，在制作后的有源层、栅极绝缘层和栅极上制作面板层。
进一步地，还包括如下步骤：
在去除未被保留后的第一光阻覆盖的有源层、栅极绝缘层、栅极时，通过湿法蚀刻的方式去除未被第二光阻覆盖的有源层和栅极，通过干法蚀刻的方式去除未被第二光阻覆盖的栅极绝缘层；
在去除未被第二光阻覆盖的栅极和栅极绝缘层，露出有源层上的两侧时，通过湿法蚀刻的方式去除未被第二光阻覆盖的栅极，通过干法蚀刻的方式去除未被第二光阻覆盖的栅极绝缘层。
进一步地，在基板上依次制作有源层、栅极绝缘层、栅极和第一光阻前，还包括如下步骤：
在基板上依次制作遮光层和涂布第三光阻，使用所述灰阶光罩对遮光层上的第三光阻进行曝光并显影，保留灰阶光罩的部分透光区和遮光区对应的第三光阻，去除未被第三光阻覆盖的遮光层，制作后的遮光层用于支撑所述制作后的有源层，去除第三光阻。
进一步地，还包括如下步骤：
在遮光层的上表面制作凹槽，所述凹槽用于容纳所述制作后的有源层。
进一步地，还包括如下步骤：
对露出的有源层上的两侧进行等离子体导体化处理或者掺杂，用于减小有源层与源极和/或漏极之间的欧姆接触。
进一步地，在制作后的有源层、栅极绝缘层和栅极上制作面板层时，还包括如下步骤：
制作源漏极绝缘层，在有源层上的两侧区域的源漏极绝缘层上制作通孔，通孔底部为有源层上的两侧表面；
沉积金属，在源漏极绝缘层上形成源极、漏极和触控信号线，源极和漏极分别通过源漏极绝缘层上的通孔与有源层上的一侧区域连接，触控信号线位于有源层的一侧；
制作绝缘层，在绝缘层上制作第一通孔和第二通孔，第一通孔的底部为触控信号线，第二通孔的底部为漏极；
在第一通孔区域处的绝缘层上制作公共电极，公共电极通过第一通孔连接触控信号线；
制作公共电极绝缘层，在第二通孔底部制作第三通孔，第三通孔的底部为漏极；
制作像素电极，像素电极通过第三通孔连接漏极。
进一步地，所述遮光层为无机遮光材料或者有机遮光材料。
发明人提供一种顶栅结构的In-cell触控面板，所述顶栅结构的In-cell触控面板由上述实施例任意一项所述的一种顶栅结构的In-cell触控面板制作方法制得。
区别于现有技术，上述技术方案通过一道灰阶光罩便可以制作数道制程，如有源层、栅极绝缘层和栅极，甚至还可以制作其它的膜层，省去传统工艺中的繁琐的工艺步骤，在减少光罩的数量的同时，有效地简化工艺流程，降低生产成本，并提高良率。
附图说明
图1为本实施例在基板上使用灰阶光罩制作遮光层的剖面结构示意图；
图2为本实施例所述遮光层的剖面结构示意图；
图3为本实施例在基板上制作有源层材料、栅极绝缘层材料和栅极材料的剖面结构示意图；
图4为本实施例在基板上使用灰阶光罩图形化有源层材料、栅极绝缘层材料和栅极材料上的光阻的剖面结构示意图；
图5为本实施例在基板上去除多余的有源层材料、栅极绝缘层材料和栅极材料上的剖面结构示意图；
图6为本实施例在基板上再次使用灰阶光罩图形化有源层材料、栅极绝缘层材料和栅极材料上的光阻的剖面结构示意图；
图7为本实施例所述有源层、栅极绝缘层和栅极的剖面结构示意图；
图8为实施例二在遮光层凹槽上制作有源层、栅极绝缘层和栅极的剖面结构示意图；
图9为本实施例在基板上制作源极、漏极和触控信号线的剖面结构示意图；
图10为本实施例在基板上制作钝化层和平坦层的剖面结构示意图；
图11为本实施例在基板上制作公共电极的剖面结构示意图；
图12为本实施例在基板上制作公共电极绝缘层的剖面结构示意图；
图13为本实施例在基板上制作像素电极的剖面结构示意图；
图14为实施例二所述顶栅结构的In-cell触控面板的剖面结构示意图。
附图标记说明：
1、基板；
2、遮光层材料；
21、遮光层；
22、凹槽；
3、有源层材料；
31、有源层；
4、栅极绝缘层材料；
41、栅极绝缘层；
5、栅极材料；
51、栅极；
6、源漏极绝缘层；
7、源漏极金属；
71、源极；
72、漏极；
73、触控信号线；
8、钝化层；
9、平坦层；
91、第一通孔；
92、第二通孔；
10、公共电极；
11、公共电极绝缘层；
12、像素电极；
A、灰阶光罩；
A1、透光区；
A2、部分透光区；
A3、遮光区；
B、光阻；
B1、保留的光阻；
B2、去除的光阻。
具体实施方式
为详细说明技术方案的技术内容、构造特征、所实现目的及效果，以下结合具体实施例并配合附图详予说明。
请参阅图1至图14，本实施例提供一种顶栅结构的In-cell触控面板制作方法，该制作方法在基板1上进行制作，基板1如现有制程工艺中常用的玻璃、透明塑料和金属箔等。包括如下步骤：在基板1上制作遮光层21；请参阅图1和图2，具体的，在基板1上依次涂布遮光层材料2和光阻B(即第三光阻)，光阻B在遮光层材料2上。利用具有透光区A1、部分透光区A2、遮光区A3的灰阶光罩A对遮光材料1上的光阻B进行曝光与显影。如光阻B为正光阻(positive photoresist)时，该灰阶光罩A的遮光区A3设置在中间，部分透光区A2环绕遮光区A3，透光区A1环绕部分透光区A2。让透光区A1对应待去除遮光层材料区域，部分透光区A2和遮光区A3对应遮光层21区域。如光阻B为负光阻(negative photoresist)时，该灰阶光罩A的透光区A1设置在中间，部分透光区A2环绕于透光区A1，遮光区A3环绕于部分透光区A2。让遮光区A3对应待去除遮光层材料区域，部分透光区A2和透光区A1对应遮光层21区域。
在此以涂布正光阻(即第三光阻)为例，让透光区对应待去除遮光层材料区域，遮光区对应遮光层的中间区域，部分透光区对应遮光层上的两侧区域。图形化后待去除遮光层材料区域的正光阻(即去除光阻B2)被去除，遮光层区域上的正光阻(即保留的光阻B1)得到保留，保留的光阻B1(即第三光阻)呈现“凸”形结构，结构如图1所示。然后以光阻为掩膜蚀刻未被正光阻(第三光阻)覆盖的遮光层材料，最后去除全部的正光阻，在基板1上形成遮光层21，结构如图2所示。
其中，部分透光区对应遮光层上的两侧区域处的正光阻在图形化后会被去除一部分，但依然会有留存部分的正光阻覆盖住遮光层上的两侧表面，使得下方的遮光层不被去除。
要说明的是，遮光层材料优选为无机遮光材料或有机遮光材料，如二氧化钛或硅胶。此处不选金属材质的遮光层的原因是防止金属材质的遮光层产生的感应电荷对上方的薄膜晶体管(Thin Film Transistor,TFT)造成电性的影响。
要说明的是，该具有透光区、部分透光区、遮光区的灰阶光罩不仅仅应用在制作遮光层的过程中，也会应用在制作有源层、栅极绝缘层和栅极的过程中。或者，在某些实施例中，遮光层直接通过具有透光区和遮光区的光罩便可制作。或者，在某些实施例中，遮光层也可以不需要制作，直接在基板上制作有源层即可。
遮光层21制作完毕后，进行有源层31、栅极绝缘层41和栅极51的制程；在传统技术中，这三道制程需要多道光罩。为了优化这三道制程的光罩数，本申请中使用一道具有透光区A1、部分透光区A2、遮光区A3的灰阶光罩A同时在基板上制作有源层31、栅极绝缘层41和栅极51。请参阅图3至图7，具体的，在遮光层上依次制作有源层材料3、栅极绝缘层材料4、栅极材料5和光阻B(即第一光阻)，结构如图3所示。使用所述灰阶光罩A对栅极材料4上的光阻B(即第一光阻)进行曝光和显影，灰阶光罩的部分透光区环绕遮光区，透光区环绕部分透光区。如涂布正光阻，让部分遮光区对应有源层上的两侧区域，遮光区、透光区分别对应栅极区域和有源层两侧(即待去除有源层材料)的区域。
在此以涂布正光阻为例，让部分遮光区对应有源层上的两侧区域，遮光区、透光区分别对应栅极区域和有源层两侧(即待去除有源层材料)的区域。图形化后保留部分透光区对应有源层上的两侧区域处的部分光阻，保留遮光区对应栅极区域处的光阻，去除透光区对应有源层两侧的区域处的光阻，即图形化后的未被曝光的光阻(即保留的光阻B2)为“凸”形结构，结构如图4所示。待去除有源层材料的区域处的光阻去除后，便可以蚀刻去除有源层两侧的区域处未被光阻覆盖的有源层材料、栅极绝缘层材料、栅极材料，有源层置于遮光层上，结构如图5所示。其中，可以使用湿法蚀刻去除有源层材料和栅极材料，使用干法蚀刻去除栅极绝缘层材料。
多余的有源层材料、栅极绝缘层材料、栅极材料被蚀刻后，继续涂布一层正光阻(即第二光阻)。或者在将剩余的全部正光阻去除(即做Strip处理)后再涂布一层正光阻(即第二光阻)。使用所述灰阶光罩再次对光阻(即第二光阻)进行曝光，所述灰阶光罩上的部分透光区对应有源层上的两侧区域，遮光区对应栅极区域，透光区依然对应有源层两侧的区域，结构如图6所示。增大曝光过程中的曝光量(dose量)或者曝光时间，确保部分透光区完全曝光。显影后让部分透光区对应的有源层上的两侧区域处的光阻完全去除，同时保留遮光区对应栅极区域处的光阻。最后蚀刻部分透光区对应的有源层上的两侧区域处的栅极至有源层的上表面，露出有源层上的两侧作为连接点。该连接点是有源层与源极(漏极)搭接的区域。同样的，可以使用湿法蚀刻去除栅极材料，使用干法蚀刻去除栅极绝缘层材料。最后去除栅极区域处的光阻，在遮光层上形成有源层、栅极绝缘层和栅极，结构如图7所示。
其中，有源层材料如铟镓锌氧化物(indiumgallium zinc oxide,IGZO)、铟锌锡氧化物(indium zinc tin oxide,IZTO)或铟镓锌钛氧化物(indium gallium zinc tioxide,IGZTO)或其他具有相似特性的材料。栅极绝缘层如氮化物(氮化硅等)、氧化物(氧化硅、二氧化硅)或者其他绝缘的材料。栅极材料如钛、铝、钼等复合金属。
在某些实施例中，不必进行将剩余的全部正光阻去除(即做Strip处理)，继续涂布一层正光阻这一过程。直接使用灰化处理去除有源层上的两侧区域处剩余的部分光阻，接着去除部分透光区对应有源层上的两侧区域处未被光阻覆盖的栅极材料和栅极绝缘层材料，露出有源层上的两侧作为连接点。最后去除栅极区域处的光阻即可，在遮光层上形成有源层、栅极绝缘层和栅极，结构如图7所示。
在某些实施例中，如涂布的第一光阻为负光阻时，这时灰阶光罩的结构为，部分透光区环绕透光区，遮光区环绕部分透光区。让部分遮光区对应有源层上的两侧区域，让透光区、遮光区分别对应栅极区域和有源层两侧(即待去除有源层材料)的区域。相应的，涂布的第二光阻依然也为负光阻。与本实施例的差别点在于，在对第二光阻进行曝光的过程中，是减小曝光过程中的曝光量或者曝光时间，确保部分透光区不曝光。
上述技术方案通过一道灰阶光罩便可以制作四道制程，四道制程如遮光层、有源层、栅极绝缘层和栅极，省去传统工艺中的繁琐的工艺步骤，在减少光罩的数量的同时，有效地简化工艺流程，降低生产成本，并提高良率。
在实施例二中，IGZO材料的有源层对光照较为敏感，为了避免有源层受到底部侧面光源的影响，在遮光层21的上表面制作凹槽22，所述凹槽22用于容纳有源层31；请参阅图8，具体的，在遮光层21上涂布光阻，对光阻进行图形化，使得待制作凹槽区域开口。然后以光阻为掩膜蚀刻待制作凹槽区域的部分遮光层21，形成凹槽22后清除光阻。在之后的制程中，有源层31便可以在凹槽22中形成，凹槽可以阻挡住底部侧面光源对有源层的影响，避免IGZO材料的有源层受光照后电性会发生较大偏移，对后续画面造成残像等问题。
在实施例三中，为了减小有源层与源极和/或漏极之间的欧姆接触，对连接点处(露出的有源层上的两侧)进行等离子体导体化处理或者掺杂。具体的，等离子体导体化处理：作为一种处理方式，一般采用等离子体做表面处理，例如NO2、O2和H2等，增加氧化物半导体可移动电子，使膜层电阻率下降，增强导电特性。掺杂：采用离子注入方式，将Al、In、Ga等离子注入氧化物半导体中。由于金属离子的注入，可以增加透明氧化物薄膜内部多数载流子数量，提升多数载流子迁移率，从而降低电阻率实现导体化(或者称作导电化)，增强导电特性。多数氧化物半导体的多数载流子作为电子，且电子的传输能力要强于空穴。
在本实施例中，栅极制作完毕后，在栅极上制作面板层，面板层包括源漏极绝缘层、源极和漏极、触控信号线、钝化层、平坦层、公共电极、公共电极绝缘层、像素电极等膜层。
如，为了实现对栅极的保护，避免栅极与其他膜层的接触，在栅极上制作源漏极绝缘层；请参阅图9，具体的，在栅极上采用化学气相沉积法镀上氮化硅、氧化硅、二氧化硅或其他保护层材料(保护层材料为绝缘性的材料)，在栅极上形成漏极绝缘层6。漏极绝缘层6延伸至基板1上，对TFT进行保护。在源漏极绝缘层6上制作通孔，通孔底部为有源层31上的两侧表面，通孔用于源极71(漏极72)与有源层31的连接点。
漏极绝缘层6制作完毕后，在有源层31上的两侧制作源极71和漏极72，同时也一并在有源层31的一侧制作触控信号线73；请参阅图9，在基板1上涂布光阻，图形化光阻，即曝光和显影使得待制作源极、待制作漏极和待制作触控信号线的区域开口。然后沉积源漏极金属7，在源漏极绝缘层6上形成源极71、漏极72和触控信号线73。源极71和漏极72分别通过源漏极绝缘层上的通孔与有源层31上的一侧区域连接，触控信号线93位于有源层一侧的源漏极绝缘层上。源极71、漏极72、栅极51组成薄膜晶体管(Thin Film Transistor,TFT)，该TFT结构为顶栅结构。
上述技术方案在制作源极和漏极的同时，也形成触控信号线，不仅有效减少了栅极和源漏极之间交叠处存在的寄生电容，也省去了触控层和绝缘层这两道Mask以及相关制程工艺，使总的光罩(Mask)数量从十道节省到七道。
在TFT及触控信号线制作完毕后，在TFT及触控信号线上依次制作钝化层(PV)8和平坦层(OC)9，钝化层8可以起到隔离TFT及触控信号线与其它膜层的接触，平坦层9设置在钝化层8上，平坦层9起到铺平基板上高低不平的膜层，结构如图10所示。钝化层8的材料如氮化物(氮化硅等)、氧化物(氧化硅、二氧化硅)或者其他绝缘的材料，平坦层9的材料如聚酰亚胺或者有机材料等。或者在某些实施例中，通过增加钝化层8的厚度，可以充当平坦层9的作用。这样就不需要制作平坦层9，可以节省一道光罩和膜层，节省生产成本。
要说明的是，钝化层具有高介电常数，为TFT器件最外层的保护层，一般膜质选择为SiOx和SiNx，厚度为
Figure BDA0002482640940000111
之间。具体是根据有源层的材料所决定，如有源层为a-Si，优选的钝化层材料为SiNx；如有源层为IGZO，优选的钝化层材料为SiOx。
在平坦层9制作完毕后，在触控信号线73区域的平坦层9上制作第一通孔91和第二通孔92，第一通孔91作为触控信号线73与公共电极10的连接点，第二通孔92作为漏极72与像素电极12的连接点；请参阅图10，具体的，在平坦层上涂布光阻，图形化光阻，即曝光显影使得待制作第一通孔和待制作第二通孔的区域开口。以光阻为掩膜蚀刻平坦层9至触控信号线73表面，形成第一通孔91，第一通孔的底部为触控信号线。以光阻为掩膜蚀刻平坦层9至漏极表面，形成第二通孔92，第二通孔92的底部为漏极72，第二通孔92作为漏极72与像素电极12的连接点。第一通孔91和第二通孔92制作完毕后，清除光阻。
平坦层9上的通孔制作完毕后，在平坦层9上制作透明的公共电极10，公共电极10通过第一通孔91与触控信号线73连接，公共电极不连接第二通孔92处的漏极，结构如图11所示。其中，公共电极如氧化铟锡(ITO)或者碳纳米管等具有相似特性的材料。
同样的，为了实现对公共电极10的保护，避免公共电极10与其他膜层的接触，在公共电极10上制作公共电极绝缘层11；请参阅图12，具体的，在公共电极10上采用化学气相沉积法镀上氮化硅、氧化硅、二氧化硅或其他保护层材料(保护层材料为绝缘性的材料)，在公共电极10上形成公共电极绝缘层11，同时在第二通孔区域处的公共电极绝缘层上制作第三通孔，第三通孔的底部为漏极表面。公共电极绝缘层11可以覆盖第二通孔处的侧壁，防止像素电极与公共电极的接触。
公共电极绝缘层11制作完毕后，在公共电极绝缘层11上制作透明的像素电极12，像素电极12通过第三通孔与漏极72连接，使TFT与像素电极12形成连接，结构如图13所示。其中，像素电极如氧化铟锡(ITO)或者碳纳米管等具有相似特性的材料。要说明的是，像素电极与漏极连接的部分，本质上是漏极延伸而出的数据线(Date)。其中，实施例二完整的结构如图14所示。
上述技术方案是用一个光罩同时Pattern出触控层、源极和漏极，而以往的In-Cell设计方案多加了CM(触控层)和VA(绝缘层)两道制程，不仅成本更高，也一定程度上会降低了产品的良率。左边触控信号线设计在OC下方，与公共电极层BC相连接，右边为漏极的数据线(Date线)，与像素电极相连接。
发明人提供一种顶栅结构的In-cell触控面板，所述顶栅结构的In-cell触控面板由上述实施例任意一项所述的一种顶栅结构的In-cell触控面板制作方法制得。
需要说明的是，尽管在本文中已经对上述各实施例进行了描述，但并非因此限制本发明的专利保护范围。因此，基于本发明的创新理念，对本文所述实施例进行的变更和修改，或利用本发明说明书及附图内容所作的等效结构或等效流程变换，直接或间接地将以上技术方案运用在其他相关的技术领域，均包括在本发明的专利保护范围之内。

Claims (8)

1.一种顶栅结构的In-cell触控面板制作方法，其特征在于，包括如下步骤：
在基板上依次制作有源层、栅极绝缘层、栅极和第一光阻，使用具有透光区、部分透光区、遮光区的灰阶光罩对栅极上的第一光阻进行曝光并显影，灰阶光罩的部分透光区环绕遮光区，透光区环绕部分透光区，保留灰阶光罩的部分透光区和遮光区对应的第一光阻；
去除未被保留后的第一光阻覆盖的有源层、栅极绝缘层、栅极；
继续涂布第二光阻；
使用所述灰阶光罩对第二光阻进行曝光；
增大曝光过程中的曝光量或者曝光时间，使得半透光区完全曝光，显影后保留遮光区对应的第二光阻；
去除未被第二光阻覆盖的栅极和栅极绝缘层，露出有源层上的两侧；
去除栅极区域处的光阻，在制作后的有源层、栅极绝缘层和栅极上制作面板层。
2.根据权利要求1所述的一种顶栅结构的In-cell触控面板制作方法，其特征在于，还包括如下步骤：
在去除未被保留后的第一光阻覆盖的有源层、栅极绝缘层、栅极时，通过湿法蚀刻的方式去除未被第二光阻覆盖的有源层和栅极，通过干法蚀刻的方式去除未被第二光阻覆盖的栅极绝缘层；
在去除未被第二光阻覆盖的栅极和栅极绝缘层，露出有源层上的两侧时，通过湿法蚀刻的方式去除未被第二光阻覆盖的栅极，通过干法蚀刻的方式去除未被第二光阻覆盖的栅极绝缘层。
3.根据权利要求1所述的一种顶栅结构的In-cell触控面板制作方法，其特征在于，在基板上依次制作有源层、栅极绝缘层、栅极和第一光阻前，还包括如下步骤：
在基板上依次制作遮光层和涂布第三光阻，使用所述灰阶光罩对遮光层上的第三光阻进行曝光并显影，保留灰阶光罩的部分透光区和遮光区对应的第三光阻，去除未被第三光阻覆盖的遮光层，制作后的遮光层用于支撑所述制作后的有源层，去除第三光阻。
4.根据权利要求3所述的一种顶栅结构的In-cell触控面板制作方法，其特征在于，还包括如下步骤：
在遮光层的上表面制作凹槽，所述凹槽用于容纳所述制作后的有源层。
5.根据权利要求1所述的一种顶栅结构的In-cell触控面板制作方法，其特征在于，在去除未被第二光阻覆盖的栅极和栅极绝缘层，露出有源层上的两侧时，还包括如下步骤：
对露出的有源层上的两侧进行等离子体导体化处理或者掺杂，用于减小有源层与源极和/或漏极之间的欧姆接触。
6.根据权利要求1所述的一种顶栅结构的In-cell触控面板制作方法，其特征在于，在制作后的有源层、栅极绝缘层和栅极上制作面板层时，还包括如下步骤：
制作源漏极绝缘层，在有源层上的两侧区域的源漏极绝缘层上制作通孔，通孔底部为有源层上的两侧表面；
沉积金属，在源漏极绝缘层上形成源极、漏极和触控信号线，源极和漏极分别通过源漏极绝缘层上的通孔与有源层上的一侧区域连接，触控信号线位于有源层的一侧；
制作绝缘层，在绝缘层上制作第一通孔和第二通孔，第一通孔的底部为触控信号线，第二通孔的底部为漏极；
在第一通孔区域处的绝缘层上制作公共电极，公共电极通过第一通孔连接触控信号线；
制作公共电极绝缘层，在第二通孔底部制作第三通孔，第三通孔的底部为漏极；
制作像素电极，像素电极通过第三通孔连接漏极。
7.根据权利要求1所述的一种顶栅结构的In-cell触控面板制作方法，其特征在于，所述遮光层为无机遮光材料或者有机遮光材料。
8.一种顶栅结构的In-cell触控面板，其特征在于，所述顶栅结构的In-cell触控面板由权利要求1至7任意一项所述的一种顶栅结构的In-cell触控面板制作方法制得。
CN202010382768.5A 2020-05-08 2020-05-08 一种顶栅结构的In-cell触控面板及制作方法 Active CN111739841B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010382768.5A CN111739841B (zh) 2020-05-08 2020-05-08 一种顶栅结构的In-cell触控面板及制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010382768.5A CN111739841B (zh) 2020-05-08 2020-05-08 一种顶栅结构的In-cell触控面板及制作方法

Publications (2)

Publication Number Publication Date
CN111739841A true CN111739841A (zh) 2020-10-02
CN111739841B CN111739841B (zh) 2023-10-03

Family

ID=72647049

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010382768.5A Active CN111739841B (zh) 2020-05-08 2020-05-08 一种顶栅结构的In-cell触控面板及制作方法

Country Status (1)

Country Link
CN (1) CN111739841B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113725157A (zh) * 2021-08-27 2021-11-30 昆山龙腾光电股份有限公司 阵列基板及其制作方法
CN114864603A (zh) * 2022-05-12 2022-08-05 北海惠科光电技术有限公司 阵列基板及其制备方法、显示面板
CN115101541A (zh) * 2022-07-08 2022-09-23 福建华佳彩有限公司 一种提高金属氧化物tft器件稳定性的阵列基板结构

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020160547A1 (en) * 2001-04-30 2002-10-31 Po-Sheng Shih Transistor and associated driving device
US20070023790A1 (en) * 2005-07-29 2007-02-01 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US20120276697A1 (en) * 2011-04-29 2012-11-01 Boe Technology Group Co., Ltd. Manufacturing method of array substrate
CN104020892A (zh) * 2014-05-30 2014-09-03 京东方科技集团股份有限公司 一种内嵌式触摸屏及显示装置
US20160027819A1 (en) * 2013-12-27 2016-01-28 Boe Technology Group Co., Ltd. Array substrate and method for fabricating the same
CN106711087A (zh) * 2016-12-26 2017-05-24 武汉华星光电技术有限公司 薄膜晶体管的制作方法
CN107170829A (zh) * 2017-05-15 2017-09-15 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板和显示面板
US20180226438A1 (en) * 2017-02-07 2018-08-09 Wuhan China Star Optoelectronics Technology Co., td. Tft substrate and manufacturing method thereof
CN108417583A (zh) * 2018-03-09 2018-08-17 惠科股份有限公司 一种阵列基板的制造方法和阵列基板
CN108538860A (zh) * 2018-04-27 2018-09-14 武汉华星光电技术有限公司 顶栅型非晶硅tft基板的制作方法
CN108695342A (zh) * 2017-03-30 2018-10-23 武汉华星光电技术有限公司 阵列基板的制作方法、阵列基板及液晶显示面板
CN110462802A (zh) * 2017-04-12 2019-11-15 三菱电机株式会社 薄膜晶体管基板及其制造方法
CN110504212A (zh) * 2019-08-12 2019-11-26 深圳市华星光电半导体显示技术有限公司 一种阵列基板及其制作方法

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020160547A1 (en) * 2001-04-30 2002-10-31 Po-Sheng Shih Transistor and associated driving device
US20070023790A1 (en) * 2005-07-29 2007-02-01 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US20120276697A1 (en) * 2011-04-29 2012-11-01 Boe Technology Group Co., Ltd. Manufacturing method of array substrate
US20160027819A1 (en) * 2013-12-27 2016-01-28 Boe Technology Group Co., Ltd. Array substrate and method for fabricating the same
CN104020892A (zh) * 2014-05-30 2014-09-03 京东方科技集团股份有限公司 一种内嵌式触摸屏及显示装置
CN106711087A (zh) * 2016-12-26 2017-05-24 武汉华星光电技术有限公司 薄膜晶体管的制作方法
US20180226438A1 (en) * 2017-02-07 2018-08-09 Wuhan China Star Optoelectronics Technology Co., td. Tft substrate and manufacturing method thereof
CN108695342A (zh) * 2017-03-30 2018-10-23 武汉华星光电技术有限公司 阵列基板的制作方法、阵列基板及液晶显示面板
CN110462802A (zh) * 2017-04-12 2019-11-15 三菱电机株式会社 薄膜晶体管基板及其制造方法
CN107170829A (zh) * 2017-05-15 2017-09-15 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板和显示面板
CN108417583A (zh) * 2018-03-09 2018-08-17 惠科股份有限公司 一种阵列基板的制造方法和阵列基板
CN108538860A (zh) * 2018-04-27 2018-09-14 武汉华星光电技术有限公司 顶栅型非晶硅tft基板的制作方法
CN110504212A (zh) * 2019-08-12 2019-11-26 深圳市华星光电半导体显示技术有限公司 一种阵列基板及其制作方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
舒适;齐永莲;徐传祥;张锋;崔承镇;: "叠层方式形成彩色滤光片隔垫物的研究", 液晶与显示, no. 12, pages 17 - 21 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113725157A (zh) * 2021-08-27 2021-11-30 昆山龙腾光电股份有限公司 阵列基板及其制作方法
CN113725157B (zh) * 2021-08-27 2024-03-12 昆山龙腾光电股份有限公司 阵列基板及其制作方法
CN114864603A (zh) * 2022-05-12 2022-08-05 北海惠科光电技术有限公司 阵列基板及其制备方法、显示面板
CN114864603B (zh) * 2022-05-12 2023-05-26 北海惠科光电技术有限公司 阵列基板及其制备方法、显示面板
CN115101541A (zh) * 2022-07-08 2022-09-23 福建华佳彩有限公司 一种提高金属氧化物tft器件稳定性的阵列基板结构

Also Published As

Publication number Publication date
CN111739841B (zh) 2023-10-03

Similar Documents

Publication Publication Date Title
US9911762B2 (en) Display device
KR101621635B1 (ko) 어레이 기판과 그 제조 방법 및 디스플레이 디바이스
US9761731B2 (en) Thin film transistor and its manufacturing method, array substrate and its manufacturing method, and display device
CN108538860B (zh) 顶栅型非晶硅tft基板的制作方法
US20140120657A1 (en) Back Channel Etching Oxide Thin Film Transistor Process Architecture
US8895334B2 (en) Thin film transistor array substrate and method for manufacturing the same and electronic device
CN108598089B (zh) Tft基板的制作方法及tft基板
US7799619B2 (en) Thin film transistor array substrate and fabricating method thereof
CN111739841B (zh) 一种顶栅结构的In-cell触控面板及制作方法
CN109004032B (zh) 薄膜晶体管及其制造方法、阵列基板
EP2953165B1 (en) Oxide thin film transistor array substrate, manufacturing method thereof, and display panel
CN106684037A (zh) 优化4m制程的tft阵列制备方法
US10236388B2 (en) Dual gate oxide thin-film transistor and manufacturing method for the same
JP2014529099A (ja) 有機薄膜トランジスタのアレイ基板及び、その製造方法、並びに表示装置
US5751020A (en) Structure of a liquid crystal display unit having exposed channel region
US10833104B2 (en) Array substrate and its fabricating method, display device
CN107799466B (zh) Tft基板及其制作方法
CN115995470A (zh) 显示基板及其制造方法、显示装置
CN109524419A (zh) Tft阵列基板的制作方法
WO2014153958A1 (zh) 阵列基板、阵列基板的制造方法以及显示装置
EP2757589A2 (en) Methods for fabricating a thin film transistor and an array substrate
CN104133313A (zh) 阵列基板及其制备方法、液晶显示装置
CN106684038A (zh) 用于4m制程制备tft的光罩及4m制程tft阵列制备方法
CN210325749U (zh) 一种阵列基板及显示面板
CN113725157B (zh) 阵列基板及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant