CN110504212A - 一种阵列基板及其制作方法 - Google Patents

一种阵列基板及其制作方法 Download PDF

Info

Publication number
CN110504212A
CN110504212A CN201910737802.3A CN201910737802A CN110504212A CN 110504212 A CN110504212 A CN 110504212A CN 201910737802 A CN201910737802 A CN 201910737802A CN 110504212 A CN110504212 A CN 110504212A
Authority
CN
China
Prior art keywords
layer
grid
production
array substrate
active layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910737802.3A
Other languages
English (en)
Inventor
周星宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN201910737802.3A priority Critical patent/CN110504212A/zh
Priority to PCT/CN2019/104893 priority patent/WO2021026990A1/zh
Priority to US16/618,125 priority patent/US20210366942A1/en
Publication of CN110504212A publication Critical patent/CN110504212A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种阵列基板及其制作方法。所述阵列基板包括依次层叠设置的玻璃基板、阻隔层、缓冲层、有源层、栅极绝缘层、栅极层、层间绝缘层、源漏极层、钝化层和像素电极。所述制作方法包括：提供一玻璃基板、制作阻隔层、制作缓冲层、制作有源层、制作栅极绝缘层、制作栅极层、图案化步骤、等离子体掺杂步骤、制作层间绝缘层、制作源漏极层、制作钝化层以及制作像素电极。本发明通过在制作所述有源层和制作所述栅极层时通过设计所述光阻层的横截面呈凸字型，通过修正光阻层的方式改变其宽度，从而可共用一道半色调掩膜板来完成两道光罩制程，减少了掩膜板使用的数目，有利于提高生产效率，降低制程成本。

Description

一种阵列基板及其制作方法
技术领域
本发明涉及显示技术领域，尤其涉及一种顶栅自对准结构的阵列基板及其制作方法。
背景技术
平面显示装置具有机身薄、省电、无辐射等众多有益效果，得到了广泛的应用。现有的平面显示装置主要包括液晶显示装置(Liquid Crystal Display，LCD)及有机发光二极管显示装置(Organic Light Emitting Display，OLED)。
目前，在有源阵列平面显示装置中，阵列基板通常采用单栅极氧化物半导体薄膜晶体管(Single-Gate TFT)，也称顶栅自对准结构的阵列基板，在其制作方法中采用的光罩制程需使用的掩膜板(Mask)数量过多，适用于氧化物半导体TFT阵列基板的制程较为繁琐，生产效率较低，制程成本较高。
因此，确有必要来开发一种新型的阵列基板及其制作方法，来克服现有技术中的缺陷。
发明内容
本发明提供一种阵列基板及其制作方法，通过在制作有源层(氧化物半导体)和栅极层时共用一道半色调(Half-tone)掩膜板来完成图案化处理，从而减少了掩膜板使用的数目，提高了生产效率，降低了制程成本。
为了实现上述目的，本发明一实施例中提供一种阵列基板的制作方法，包括以下步骤：
提供一玻璃基板，并清洗所述玻璃基板；
制作阻隔层，在所述玻璃基板上制作阻隔层并图案化处理；
制作缓冲层，在所述阻隔层上制作缓冲层；
制作有源层，在所述缓冲层上制作有源层；
制作栅极绝缘层，在所述有源层上制作栅极绝缘层；
制作栅极层，在所述栅极绝缘层上制作栅极层；
图案化步骤，在所述栅极层上制作光阻层，依次蚀刻所述栅极层、所述栅极绝缘层以及所述有源层，得到所述栅极层、所述栅极绝缘层以及所述有源层；修正光阻层并再次蚀刻去除所述栅极层、所述栅极绝缘层的边缘部分并裸露所述有源层的两端；
等离子体掺杂步骤，移除所述光阻层并对所述有源层的两端进行等离子体掺杂，以在所述有源层上形成掺杂区和沟道区；
制作层间绝缘层，在所述栅极层上制作层间绝缘层并图案化处理；
制作源漏极层，在所述层间绝缘层上制作源漏极层并图案化处理；
制作钝化层，在所述源漏极层上制作钝化层；以及
制作像素电极，在所述钝化层上制作像素电极。
进一步地，所述图案化步骤具体包括：
制作光阻层步骤，在所述栅极层上涂覆一层光阻材料，使用半色调掩膜板对其进行黄光(UV光)照射方式曝光并显影，形成所述光阻层，所述光阻层的横截面呈凸字型；
初次图案化步骤，依次蚀刻所述栅极层、所述栅极绝缘层以及所述有源层，得到所述栅极层、所述栅极绝缘层以及所述有源层；
修正光阻层步骤，进行黄光照射方式曝光并显影蚀刻去除所述光阻层凸字型横截面的边缘部分，保留所述光阻层凸字型横截面的中间上凸部分；以及
再次图案化步骤，再次蚀刻去除所述栅极层、所述栅极绝缘层的边缘部分并裸露所述有源层的两端；经多次蚀刻处理后的所述缓冲层保留与所述有源层相应设置的部分。
进一步地，在所述制作钝化层步骤之后以及在所述制作像素电极步骤之前，还包括：制作平坦化层，其为在钝化层上制作平坦化层。
进一步地，所述阻隔层、所述栅极层或所述源漏极层的材料包括Mo、Al、Cu、Ti中的一种或其合金。
进一步地，所述缓冲层、所述栅极绝缘层、所述层间绝缘层或所述钝化层包括一层SiOx或一层SiNx或两者的堆栈结构。
进一步地，所述有源层的材料包括IGZO、IZTO或IGZTO。
本发明又一实施例中提供一种以上所述制作方法制作的阵列基板，所述阵列基板包括依次层叠设置的玻璃基板、阻隔层、缓冲层、有源层、栅极绝缘层、栅极层、层间绝缘层、源漏极层、钝化层和像素电极。
进一步地，所述阵列基板还包括平坦化层，所述平坦化层位于所述钝化层和所述像素电极之间。
进一步地，所述有源层包括沟道区和位于所述沟道区两侧的掺杂区；所述源漏极层包括与所述掺杂区相对设置的源极和漏极。
进一步地，所述层间绝缘层上设有第一过孔、第二过孔和第三过孔，所述第一过孔的孔底为所述遮光层，所述第二过孔、所述第三过孔的孔底均为所述有源层的掺杂区；所述源极的一端穿过所述第一过孔电连接所述阻隔层；所述源极的另一端穿过所述第二过孔电连接所述有源层的掺杂区；所述漏极穿过所述第三过孔电连接所述有源层的掺杂区。
本发明的有益效果在于，阵列基板及其制作方法，通过在制作所述有源层和制作所述栅极层时共用一道半色调(Half-tone)掩膜板来完成，从而减少了掩膜板使用的数目，提高了生产效率，降低了制程成本。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍。显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例中一种阵列基板的结构示意图；
图2为本发明实施例中一种阵列基板的制作方法的流程图；
图3为图2中所述图案化步骤的流程图；
图4为完成制作源漏极层步骤的半成品结构示意图；
图5为完成制作源漏极层步骤的半成品结构示意图。
图中部件标识如下：
1、玻璃基板，2、阻隔层，3、缓冲层，4、有源层，
5、栅极绝缘层，6、栅极层，7、层间绝缘层，8、源漏极层，
9、钝化层，10、平坦化层，11、像素电极，20、光阻层，
21、第一过孔，22、第二过孔，23、第三过孔，24、第四过孔，
41、掺杂区，42、沟道区，81、源极，82、漏极，100、阵列基板。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明的说明书和权利要求书以及上述附图中的术语“第一”、“第二”、“第三”等(如果存在)是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应当理解，这样描述的对象在适当情况下可以互换。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含。
另外，在说明书中，除非明确地描述为相反的，否则词语“包括”将被理解为意指包括所述组件，但是不排除任何其他组件。此外在说明书中，“在……上”意指位于目标组件上方或者下方，而不意指必须位于基于重力方向的顶部上。
除非上下文有明确的相反提示，否则本文中所述的所有方法的步骤都可以按任何适当次序加以执行。本发明的改变并不限于描述的步骤顺序。除非另外主张，否则使用本文中所提供的任何以及所有实例或示例性语言(例如，“例如”)都仅仅为了更好地说明本发明的概念，而并非对本发明的概念的范围加以限制。在不脱离精神和范围的情况下，所属领域的技术人员将易于明白多种修改和适应。
请参阅图1所示，本发明一实施例中提供一种阵列基板100，包括依次层叠设置的玻璃基板1、阻隔层2、缓冲层3、有源层4、栅极绝缘层5、栅极层6、层间绝缘层7、源漏极层8、钝化层9和像素电极11。
本实施例中，所述阵列基板100还包括平坦化层10，所述平坦化层10位于所述钝化层9和所述像素电极11之间。设置所述平坦化层10的目的是使阵所述像素电极11更平坦。
本实施例中，所述有源层4包括沟道区42和位于所述沟道区42两侧的掺杂区41；所述源漏极层8包括与所述掺杂区41相对设置的源极81和漏极82。所述源极81穿过第一过孔21电连接所述阻隔层2；所述源极81穿过第二过孔22电连接所述有源层4的掺杂区41；填充所述第一过孔21和所述第二过孔22的所述源漏极层8相互电连接构成所述源极81；填充所述第三过孔的所述源漏极层8构成所述漏极82。所述源极81和所述漏极82与所述栅极层6在所述玻璃基板1上的投影互不重叠。
所述阻隔层2、所述栅极层6或所述源漏极层8的材料包括Mo、Al、Cu、Ti中的一种或其合金。所述所述阻隔层2用于遮光或者用于阻隔热源。
所述缓冲层3、所述栅极绝缘层5、所述层间绝缘层7或所述钝化层9包括一层SiOx或一层SiNx或两者的堆栈结构。
所述有源层4的材料包括IGZO、IZTO或IGZTO。所述有源层4的厚度范围为
所述阻隔层2的厚度范围为
所述缓冲层3、所述钝化层9的厚度范围为
所述栅极绝缘层5的厚度范围为
所述栅极层6、所述源漏极层8、所述层间绝缘层7的厚度范围为
请参阅图2所示，本发明其中一实施例中提供一种阵列基板100的制作方法，包括步骤S1-S12。
S1、提供一玻璃基板1，并清洗所述玻璃基板1。
S2、制作阻隔层2，在所述玻璃基板1上沉积一层厚度的金属制作阻隔层2并图案化处理；所述金属包括Mo、Al、Cu、Ti中的一种或其合金。所述所述阻隔层2用于遮光或者用于阻隔热源。
S3、制作缓冲层3，在所述阻隔层2上沉积一层SiOx或一层SiNx或两者的堆栈结构制作缓冲层3；所述缓冲层3的厚度范围为
S4、制作有源层4，在所述缓冲层3上沉积一层厚度的氧化物材料制作有源层4，所述氧化物包括IGZO、IZTO或IGZTO。
S5、制作栅极绝缘层5，在所述有源层4上沉积一层SiOx或一层SiNx或两者的堆栈结构制作栅极绝缘层5；所述栅极绝缘层5的厚度范围为
S6、制作栅极层6，在所述栅极绝缘层5上沉积一层厚度的金属制作栅极层6；所述金属包括Mo、Al、Cu、Ti中的一种或其合金。
S7、图案化步骤，在所述栅极层6上制作光阻层20，依次蚀刻所述栅极层6、所述栅极绝缘层5以及所述有源层4，得到与所述光阻层20宽度相当的所述栅极层6、所述栅极绝缘层5以及所述有源层4；修正光阻层20并再次蚀刻去除所述栅极层6、所述栅极绝缘层5的边缘部分并裸露所述有源层4的两端。进行图案化处理的过程请时参阅图3、图4和图5。
S8、等离子体掺杂步骤，移除所述光阻层20并对所述有源层4的两端进行等离子体掺杂，以在所述有源层4上形成掺杂区41和沟道区42；经等离子体掺杂的所述有源层4形成掺杂区41，使得其阻值变小，位于所述栅极绝缘层5下方的所述有源层4没有被等离子体掺杂，保持半导体特性，作为阵列基板100的沟道区42。
S9、制作层间绝缘层7，在所述栅极层6上沉积一层SiOx或一层SiNx或两者的堆栈结构制作层间绝缘层7，所述层间绝缘层7的厚度范围为所述层间绝缘层7完全覆盖经图形化的结构；并在所述层间绝缘层7上图案化处理制作第一过孔21、第二过孔22和第三过孔23，所述第一过孔21的孔底为所述遮光层2，所述第二过孔22、所述第三过孔23的孔底均为所述有源层4；进行蚀刻的方式形成第一过孔21、第二过孔22和第三过孔23；此种方式不用使用半色调掩膜板，与传统制程需要使用两道半色调掩膜板相比，减少了掩膜板使用的数目，提高了生产效率，降低了制程成本。
S10、制作源漏极层8，在所述层间绝缘层7上沉积一层厚度的金属制作源漏极层8所述金属包括Mo、Al、Cu、Ti中的一种或其合金并图案化处理，所述源漏极层8填充所述第一过孔21、所述第二过孔22、所述第三过孔23；所述源漏极层8在与所述掺杂区41相对形成源极81和漏极82，具体的，填充所述第一过孔21、所述第二过孔22的所述源漏极层8相互电连接形成所述源极81，填充所述第三过孔23的所述源漏极层8形成所述漏极82。所述源极81和所述漏极82与所述栅极层6在所述玻璃基板1上的投影互不重叠。
S11、制作钝化层9，在所述源漏极层8上沉积一层SiOx或一层SiNx或两者的堆栈结构制作钝化层9；所述钝化层9的厚度范围为
S12、制作像素电极11，在所述钝化层9上沉积一层氧化铟锡制作像素电极11。
本实施例通过在制作所述有源层4和制作所述栅极层6时通过设计所述光阻层20的横截面呈凸字型，可通过修正光阻层20的方式改变其宽度，从而可共用一道半色调(Half-tone)掩膜板来完成两道光罩制程，从而可减少掩膜板使用的数目，有利于提高生产效率，降低制程成本。
本实施例中，所述图案化步骤S7具体包括：
S71、制作光阻层20步骤，在所述栅极层6上涂覆一层光阻材料，使用半色调掩膜板对其进行黄光照射方式曝光并显影，形成所述光阻层20，所述光阻层20的横截面呈凸字型；
S72、初次图案化步骤，依次蚀刻所述栅极层6、所述栅极绝缘层5以及所述有源层4，得到与所述光阻层20宽度相当的所述栅极层6、所述栅极绝缘层5以及所述有源层4；
S73、修正光阻层20步骤，进行黄光照射方式曝光并显影蚀刻去除所述光阻层20凸字型横截面的边缘部分，保留所述光阻层20凸字型横截面的中间上凸部分，因为所述光阻层20的横截面呈凸字型，其在纵向的蚀刻速度相同，因此经修正后的所述光阻层20的横截面保留呈凸字型的上凸部分；以及
S74、再次图案化步骤，再次蚀刻去除所述栅极层6、所述栅极绝缘层5的边缘部分(非沟道区42)并裸露所述有源层4的两端；经多次蚀刻处理后的所述缓冲层3保留与所述有源层4相应设置的部分，即未被所述有源层4覆盖的所述缓冲层3被完全蚀刻掉。
图4为完成所述初次图案化步骤的半成品的结构示意图。图5为完成所述再次图案化步骤的半成品的结构示意图。
本实施例中，在所述制作钝化层9步骤之后以及在所述制作像素电极11步骤之前，还包括：
S111、制作平坦化层10，在钝化层9上沉积一层厚度范围为0.5-2um的光阻材料制作平坦化层10，用黄光制作第四过孔24，所述像素电极11填充所述第四过孔24。制作所述平坦化层10的目的是使阵所述像素电极11更平坦。
值得说明的是，本发明所述的蚀刻方式包括湿法蚀刻和干蚀刻(Dry蚀刻)两种方式。
本发明的有益效果在于，阵列基板及其制作方法，通过在制作所述有源层4和制作所述栅极层6时通过设计所述光阻层20的横截面呈凸字型，可通过修正光阻层20的方式改变其宽度，从而可共用一道半色调(Half-tone)掩膜板来完成两道光罩制程，从而可减少掩膜板使用的数目，有利于提高生产效率，降低制程成本。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (10)

1.一种阵列基板的制作方法，其特征在于，包括步骤：
提供一玻璃基板；
制作阻隔层，在所述玻璃基板上制作阻隔层并图案化处理；
制作缓冲层，在所述阻隔层上制作缓冲层；
制作有源层，在所述缓冲层上制作有源层；
制作栅极绝缘层，在所述有源层上制作栅极绝缘层；
制作栅极层，在所述栅极绝缘层上制作栅极层；
图案化步骤，在所述栅极层上制作光阻层，依次蚀刻所述栅极层、所述栅极绝缘层以及所述有源层，得到所述栅极层、所述栅极绝缘层以及所述有源层；修正光阻层并再次蚀刻去除所述栅极层、所述栅极绝缘层的边缘部分并裸露所述有源层的两端；
等离子体掺杂步骤，移除所述光阻层并对所述有源层的两端进行等离子体掺杂，以在所述有源层上形成掺杂区和沟道区；
制作层间绝缘层，在所述栅极层上制作层间绝缘层并图案化处理；
制作源漏极层，在所述层间绝缘层上制作源漏极层并图案化处理；
制作钝化层，在所述源漏极层上制作钝化层；以及
制作像素电极，在所述钝化层上制作像素电极。
2.根据权利要求1所述的阵列基板的制作方法，其特征在于，所述图案化步骤具体包括：
制作光阻层步骤，在所述栅极层上涂覆一层光阻材料，使用半色调掩膜板对其进行黄光照射方式曝光并显影，形成所述光阻层，所述光阻层的横截面呈凸字型；
初次图案化步骤，依次蚀刻所述栅极层、所述栅极绝缘层以及所述有源层，得到所述栅极层、所述栅极绝缘层以及所述有源层；
修正光阻层步骤，进行黄光照射方式曝光并显影蚀刻去除所述光阻层凸字型横截面的边缘部分，保留所述光阻层凸字型横截面的中间上凸部分；以及
再次图案化步骤，再次蚀刻去除所述栅极层、所述栅极绝缘层的边缘部分并裸露所述有源层的两端；经多次蚀刻处理后的所述缓冲层保留与所述有源层相应设置的部分。
3.根据权利要求1所述的阵列基板的制作方法，其特征在于，在所述制作钝化层步骤之后以及在所述制作像素电极步骤之前，还包括：
制作平坦化层，在钝化层上制作平坦化层。
4.根据权利要求1所述的阵列基板的制作方法，其特征在于，所述阻隔层、所述栅极层或所述源漏极层的材料包括Mo、Al、Cu、Ti中的一种或其合金。
5.根据权利要求1所述的阵列基板的制作方法，其特征在于，所述缓冲层、所述栅极绝缘层、所述层间绝缘层或所述钝化层包括一层SiOx或一层SiNx或两者的堆栈结构。
6.根据权利要求1所述的阵列基板的制作方法，其特征在于，所述有源层的材料包括IGZO、IZTO或IGZTO。
7.一种利用如权利要求1-6中任一项所述的制作方法制作的阵列基板，其特征在于，所述阵列基板包括依次层叠设置的玻璃基板、阻隔层、缓冲层、有源层、栅极绝缘层、栅极层、层间绝缘层、源漏极层、钝化层和像素电极。
8.根据权利要求7所述的阵列基板，其特征在于，所述阵列基板还包括平坦化层，所述平坦化层位于所述钝化层和所述像素电极之间。
9.根据权利要求7所述的阵列基板，其特征在于，
所述有源层包括沟道区和位于所述沟道区两侧的掺杂区；
所述源漏极层包括与所述掺杂区相对设置的源极和漏极。
10.根据权利要求9所述的阵列基板，其特征在于，
所述层间绝缘层上设有第一过孔、第二过孔和第三过孔，所述第一过孔的孔底为所述遮光层，所述第二过孔、所述第三过孔的孔底均为所述有源层的掺杂区；
所述源极的一端穿过所述第一过孔电连接所述阻隔层；
所述源极的另一端穿过所述第二过孔电连接所述有源层的掺杂区；
所述漏极穿过所述第三过孔电连接所述有源层的掺杂区。
CN201910737802.3A 2019-08-12 2019-08-12 一种阵列基板及其制作方法 Pending CN110504212A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201910737802.3A CN110504212A (zh) 2019-08-12 2019-08-12 一种阵列基板及其制作方法
PCT/CN2019/104893 WO2021026990A1 (zh) 2019-08-12 2019-09-09 一种阵列基板及其制作方法
US16/618,125 US20210366942A1 (en) 2019-08-12 2019-09-09 Array substrate and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910737802.3A CN110504212A (zh) 2019-08-12 2019-08-12 一种阵列基板及其制作方法

Publications (1)

Publication Number Publication Date
CN110504212A true CN110504212A (zh) 2019-11-26

Family

ID=68587949

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910737802.3A Pending CN110504212A (zh) 2019-08-12 2019-08-12 一种阵列基板及其制作方法

Country Status (3)

Country Link
US (1) US20210366942A1 (zh)
CN (1) CN110504212A (zh)
WO (1) WO2021026990A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110797355A (zh) * 2019-11-27 2020-02-14 深圳市华星光电半导体显示技术有限公司 一种阵列基板及其制作方法
CN111739841A (zh) * 2020-05-08 2020-10-02 福建华佳彩有限公司 一种顶栅结构的In-cell触控面板及制作方法
KR102724182B1 (ko) * 2020-02-07 2024-10-31 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11626426B2 (en) * 2020-02-07 2023-04-11 Samsung Display Co., Ltd. Display device and method of fabricating the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105470197A (zh) * 2016-01-28 2016-04-06 武汉华星光电技术有限公司 低温多晶硅阵列基板的制作方法
CN108054192A (zh) * 2018-01-19 2018-05-18 武汉华星光电半导体显示技术有限公司 柔性amoled基板及其制作方法
CN108538860A (zh) * 2018-04-27 2018-09-14 武汉华星光电技术有限公司 顶栅型非晶硅tft基板的制作方法
CN110061034A (zh) * 2019-04-23 2019-07-26 深圳市华星光电半导体显示技术有限公司 Oled显示面板的制备方法及oled显示面板

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107516471B (zh) * 2013-03-18 2019-10-25 松下电器产业株式会社 发光面板
CN106847702B (zh) * 2017-03-23 2019-11-15 信利（惠州）智能显示有限公司 一种漏极轻偏移结构的制备方法
CN108447916B (zh) * 2018-03-15 2022-04-15 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板、显示装置
CN109659315B (zh) * 2018-11-21 2020-12-25 深圳市华星光电半导体显示技术有限公司 显示面板及其制作方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105470197A (zh) * 2016-01-28 2016-04-06 武汉华星光电技术有限公司 低温多晶硅阵列基板的制作方法
CN108054192A (zh) * 2018-01-19 2018-05-18 武汉华星光电半导体显示技术有限公司 柔性amoled基板及其制作方法
CN108538860A (zh) * 2018-04-27 2018-09-14 武汉华星光电技术有限公司 顶栅型非晶硅tft基板的制作方法
CN110061034A (zh) * 2019-04-23 2019-07-26 深圳市华星光电半导体显示技术有限公司 Oled显示面板的制备方法及oled显示面板

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110797355A (zh) * 2019-11-27 2020-02-14 深圳市华星光电半导体显示技术有限公司 一种阵列基板及其制作方法
KR102724182B1 (ko) * 2020-02-07 2024-10-31 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
CN111739841A (zh) * 2020-05-08 2020-10-02 福建华佳彩有限公司 一种顶栅结构的In-cell触控面板及制作方法
CN111739841B (zh) * 2020-05-08 2023-10-03 福建华佳彩有限公司 一种顶栅结构的In-cell触控面板及制作方法

Also Published As

Publication number Publication date
WO2021026990A1 (zh) 2021-02-18
US20210366942A1 (en) 2021-11-25

Similar Documents

Publication Publication Date Title
US8563980B2 (en) Array substrate and manufacturing method
US8558984B2 (en) Liquid crystal display and method of fabricating the same to have TFT's with pixel electrodes integrally extending from one of the source/drain electrodes
US8068188B2 (en) Thin film transistor array panel and manufacturing method thereof
KR101325053B1 (ko) 박막 트랜지스터 기판 및 이의 제조 방법
CN101097371B (zh) 制造用于平板显示器件的薄膜晶体管的方法
US8329523B2 (en) Array substrate for dislay device and method of fabricating the same
US9349760B2 (en) Method of manufacturing a TFT-LCD array substrate having light blocking layer on the surface treated semiconductor layer
KR101019048B1 (ko) 어레이 기판 및 이의 제조방법
KR101999907B1 (ko) 어레이 기판, 디스플레이 패널, 및 어레이 기판의 제조 방법
CN110164873B (zh) 阵列基板的制作方法、阵列基板、显示面板及显示装置
US7071036B2 (en) CMOS-TFT Array substrate and method for fabricating the same
CN108231553B (zh) 薄膜晶体管的制作方法及阵列基板的制作方法
CN110504212A (zh) 一种阵列基板及其制作方法
US20180212061A1 (en) Dual gate oxide thin-film transistor and manufacturing method for the same
US7482208B2 (en) Thin film transistor array panel and method of manufacturing the same
KR20150004536A (ko) 박막 트랜지스터를 포함하는 표시 기판 및 이의 제조 방법
US10170506B2 (en) LTPS array substrate and method for producing the same
TW201438250A (zh) 顯示面板及其製作方法
US10957713B2 (en) LTPS TFT substrate and manufacturing method thereof
US20180130830A1 (en) Ltps array substrate and method for producing the same
CN111599751B (zh) Ltps tft基板的制造方法及ltps tft基板
CN107564820B (zh) 氧化物薄膜晶体管及其制备方法
KR100525437B1 (ko) 액정표시소자 및 그 제조방법
KR20100122390A (ko) 어레이 기판 및 이의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20191126