CN109659315B - 显示面板及其制作方法 - Google Patents

显示面板及其制作方法 Download PDF

Info

Publication number
CN109659315B
CN109659315B CN201811393924.7A CN201811393924A CN109659315B CN 109659315 B CN109659315 B CN 109659315B CN 201811393924 A CN201811393924 A CN 201811393924A CN 109659315 B CN109659315 B CN 109659315B
Authority
CN
China
Prior art keywords
layer
block
photoresist
semiconductor layer
notch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811393924.7A
Other languages
English (en)
Other versions
CN109659315A (zh
Inventor
唐甲
任章淳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN201811393924.7A priority Critical patent/CN109659315B/zh
Priority to PCT/CN2019/074828 priority patent/WO2020103341A1/zh
Publication of CN109659315A publication Critical patent/CN109659315A/zh
Application granted granted Critical
Publication of CN109659315B publication Critical patent/CN109659315B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G02F1/13685—Top gates

Abstract

本发明公开一种显示面板及其制作方法，所述显示面板包括一玻璃基板、一遮光金属层、一缓冲层、一半导体层、一栅极绝缘层、一栅极层、一层间介电层及一源漏极接触层，利用对应所述玻璃基板的第一区块的所述遮光金属层、所述缓冲层及所述半导体层组成一存储电容，能够将所述存储电容的感应电荷传递出去，以改善薄膜晶体管的电性。

Description

显示面板及其制作方法
技术领域
本发明是有关于一种显示面板及其制作方法，特别是有关于一种使用顶栅极金属氧化物薄膜晶体管背板制程的显示面板及其制作方法。
背景技术
平面显示器件具有机身薄、省电、无辐射等众多优点，得到了广泛的应用。现有的平面显示器件主要包括液晶显示器件(Liquid Crystal Display,LCD)及有机电致发光显示器件(Organic Light Emitting Display,OLED)有机电致发光显示器件由于同时具备自发光，不需背光源、对比度高、厚度薄、视角广、反应速度快、可用于挠曲性面板、使用温度范围广、构造及制程较简单等优异之特性，被认为是下一代的平面显示器新兴应用技术。
薄膜晶体管(TFT)在电子装置中被广泛地作为开关装置和驱动装置使用。具体地，因为薄膜晶体管可形成在玻璃基板或塑料基板上，所以它们通常用在诸如液晶显示装置(LCD)、有机发光显示装置(OLED)电泳显示装置(EPD)等平板显示装置领域。
然而，所述薄膜晶体管不仅需要二次以上的光罩制程，而且所述薄膜晶体管的存储电容(Cst)是由金属层(栅极层)及铟锡氧化层(Indium Tin Oxide,ITO)形成，当所述薄膜晶体管在工作时，容易造成遮光金属层(LightShieldingMetal)生成感应电荷，等同存在另一个栅极(Gate)，而且所述栅极产生的电场强度不稳定，对整个薄膜晶体管的电性也会产生无法掌控的影响。
发明内容
本发明的目的在于提供一种显示面板及其制作方法，利用对应玻璃基板的第一区块的遮光金属层、缓冲层及半导体层组成存储电容，能够将所述存储电容的感应电荷传递出去，以改善薄膜晶体管的电性。
为达成本发明的前述目的，本发明一实施例提供一种显示面板的制作方法，所述显示面板的制作方法包括一半导体层形成步骤，在一玻璃基板上沉积一遮光金属层，又在所述遮光金属层上沉积一缓冲层，接着在所述缓冲层上沉积一半导体层；一光阻形成步骤，在所述半导体层形成一光阻，并对所述光阻曝光，使所述光阻形成一第一光阻层、一第二光阻层及一缺口，其中所述第一光阻层位于所述玻璃基板的一第一区块，所述第二光阻层位于所述玻璃基板的一第二区块，所述缺口的底部露出有所述半导体层；一缺口蚀刻步骤，在所述缺口中，依序对所述半导体层、所述缓冲层及所述遮光金属层进行蚀刻，使所述缺口的底部露出有所述玻璃基板；一第二光阻层蚀刻步骤，对所述第二光阻层进行蚀刻，使得所述第二光阻层形成二凹陷，其中所述二凹陷的底部露出有所述半导体层；一凹陷蚀刻步骤，对所述二凹陷的底部露出的所述半导体层进行蚀刻，使所述二凹陷的底部露出有所述缓冲层；一光阻去除步骤，将所述第一光阻层及所述第二光阻层去除，使得对应所述第二区块的所述半导体层位于所述二凹陷之间，对应所述第一区块的所述半导体层位于所述缺口的一侧；一栅极层形成步骤，依次沉积一栅极绝缘层及一第一金属层，并图案化所述第一金属层作为一栅极层，接着将一层间介电层沉积在所述栅极层上，并且通过蚀刻在所述层间介电层形成到达对应所述第一区块的半导体层的一个沟槽、对应所述第二区块的半导体层的两个沟槽以及对应所述第二区块的遮光金属层的一个沟槽，第二区块的两个沟槽分别对应源极和漏极；以及一源漏极接触层形成步骤，在对应所述第一区块的半导体层的沟槽、对应所述第二区块的半导体层的沟槽以及对应所述第二区块的遮光金属层的沟槽沉积一第二金属层，并图案化所述第二金属层作为一源漏极接触层，第二区块的半导体层、第二区块的遮光金属层及第一区块的半导体层通过源漏极接触层相连接。
在本发明的一实施例中，在所述光阻形成步骤中，是利用一半色调掩膜板为工具对所述光阻进行曝光。
在本发明的一实施例中，在所述缺口蚀刻步骤中，先对所述缺口的底部露出的所述半导体层进行湿蚀刻，使所述缺口的底部露出有所述缓冲层。
在本发明的一实施例中，在所述缺口蚀刻步骤中，当所述缺口的底部露出有所述缓冲层时，对所述缺口的底部露出的所述缓冲层进行干蚀刻，使所述缺口的底部露出有所述遮光金属层。
在本发明的一实施例中，在所述缺口蚀刻步骤中，当所述缺口的底部露出有所述遮光金属层时，对所述缺口的底部露出的所述遮光金属层进行湿蚀刻或干蚀刻，使所述缺口的底部露出有所述玻璃基板。
在本发明的一实施例中，在所述第二光阻层蚀刻步骤中，是通过等离子体进行光阻灰化蚀刻，使得所述第二光阻层形成二凹陷。
在本发明的一实施例中，在所述光阻去除步骤中，是通过一剥离液将所述第一光阻层及所述第二光阻层剥离。
为达成本发明的前述目的，本发明一实施例提供一种显示面板，所述显示面板包括一玻璃基板、一遮光金属层、一缓冲层、一半导体层、一栅极绝缘层、一栅极层、一层间介电层及一源漏极接触层，其中所述遮光金属层形成在所述玻璃基板上，所述缓冲层形成在所述遮光金属层上，所述半导体层形成在所述缓冲层上；其中所述玻璃基板通过一缺口的一中线来定义一第一区块及一第二区块，所述栅极绝缘层形成在对应所述第二区块的所述半导体层上，所述栅极层形成在所述栅极绝缘层上，所述层间介电层形成在所述栅极层上，所述源漏极接触层形成在所述层间介电层上，而且所述源漏极接触层接触对应所述第二区块的所述半导体层、对应所述第二区块的所述遮光金属层以及对应所述第一区块的所述半导体层。
在本发明的一实施例中，对应所述玻璃基板的所述第一区块的所述遮光金属层、所述缓冲层及所述半导体层定义为一存储电容。
在本发明的一实施例中，对应所述玻璃基板的所述第二区块的所述遮光金属层、所述缓冲层、所述半导体层、所述栅极绝缘层、所述栅极层及所述源漏极接触层定义为一薄膜晶体管。
如上所述，本发明利用仅单一个光罩制程将对应所述玻璃基板的所述第一区块的所述遮光金属层、所述缓冲层及所述半导体层组成所述存储电容，而且所述遮光金属层与所述源漏极接触层连接，因而能够将所述存储电容的感应电荷传递出去。同时，通过设置所述遮光金属层也能够改善薄膜晶体管(TFT)对于光敏感的问题，整体优化了制程，同时节省成本，改善了TFT电性。
附图说明
图1是本发明显示面板的一优选实施例的一示意图。
图2是本发明显示面板的制作方法的一优选实施例的一流程图。
图3是图2中的流程图的半导体层形成步骤的一示意图。
图4是图2中的流程图的光阻形成步骤的一示意图。
图5至7是图2中的流程图的缺口蚀刻步骤的一示意图。
图8是图2中的流程图的第二光阻层蚀刻步骤的一示意图。
图9是图2中的流程图的凹陷蚀刻步骤的一示意图。
图10是图2中的流程图的光阻去除步骤的一示意图。
图11是图2中的流程图的栅极层形成步骤的一示意图。
具体实施方式
以下各实施例的说明是参考附加的图式，用以例示本发明可用以实施的特定实施例。再者，本发明所提到的方向用语，例如上、下、顶、底、前、后、左、右、内、外、侧面、周围、中央、水平、横向、垂直、纵向、轴向、径向、最上层或最下层等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本发明，而非用以限制本发明。
请参照图1所示，为本发明显示面板的一优选实施例的一示意图。所述显示面板包括一玻璃基板2、一遮光金属层3、一缓冲层4、一半导体层5、一栅极绝缘层6、一栅极层7、一层间介电层8以及一源漏极接触层9。本发明将于下文详细说明各实施例上述各组件的细部构造、组装关系及其运作原理。
续参照图1所示，所述遮光金属层3形成在所述玻璃基板2上，所述缓冲层4形成在所述遮光金属层3上，所述半导体层5形成在所述缓冲层4上，在本实施例中，所述半导体层5为氧化铟镓锌层(Indium Gallium Zinc Oxide,IGZO)；其中所述玻璃基板2通过一缺口101的一中线L1来定义一第一区块A1及一第二区块A2，所述第一区块A1及所述第二区块A2分别位于所述缺口101的中线L1的相对两侧。
续参照图1所示，所述栅极绝缘层6形成在对应所述第二区块A2的所述半导体层5上，所述栅极层7形成在所述栅极绝缘层6上，所述层间介电层8形成在所述栅极层7、所述半导体层5、所述缓冲层4、所述遮光金属层3及所述玻璃基板2上，所述源漏极接触层9形成在所述层间介电层8上，而且所述源漏极接触层9接触对应所述第二区块A2的所述半导体层5、对应所述第二区块A2的所述遮光金属层3以及对应所述第一区块A1的所述半导体层5。
续参照图1所示，在本实施例中，对应所述玻璃基板2的所述第一区块A1的所述遮光金属层3、所述缓冲层4及所述半导体层5定义为一存储电容。对应所述玻璃基板2的所述第二区块A2的所述遮光金属层3、所述缓冲层4、所述半导体层5、所述栅极绝缘层6、所述栅极层7及所述源漏极接触层9定义为一薄膜晶体管。
如上所述，本发明利用仅单一个光罩制程将对应所述玻璃基板2的所述第一区块A1的所述遮光金属层3、所述缓冲层4及所述半导体层5组成所述存储电容，而且所述遮光金属层3与所述源漏极接触层9连接，因而能够将所述存储电容的感应电荷传递出去。同时，通过设置所述遮光金属层3也能够改善薄膜晶体管(TFT)对于光敏感的问题，整体优化了制程，同时节省成本，改善了TFT电性。
请参照图2并配合图1、3至11所示，为本发明显示面板的制作方法的一优选实施例的一流程图。所述制造方法包括一半导体层形成步骤S201、一光阻形成步骤S202、一缺口蚀刻步骤S203、一第二光阻层蚀刻步骤S204、一凹陷蚀刻步骤S205、一光阻去除步骤S206、一栅极层形成步骤S207及一源漏极接触层形成步骤S208。本发明将于下文详细说明各步骤的关系及其运作原理。
续请参照图2并配合图3所示，在所述半导体层形成步骤S201中，在一玻璃基板2上沉积一遮光金属层3，又在所述遮光金属层3上沉积一缓冲层4，接着在所述缓冲层4上沉积一半导体层5。
续请参照图2并配合图4所示，在所述光阻形成步骤S202中，在所述半导体层5形成一光阻10，并对所述光阻进行曝光，使所述光阻形成一缺口101、一第一光阻层102及一第二光阻层103，其中所述第一光阻层102位于所述玻璃基板2的一第一区块A1上方，所述第二光阻层103位于所述玻璃基板2的一第二区块A2上方，所述缺口101的底部露出有所述半导体层5。在本实施例中，是利用一半色调掩膜板为工具对所述光阻10进行曝光，以形成所述缺口101。
续请参照图2并配合图4、5、6及7所示，在所述缺口蚀刻步骤S203中，在所述缺口101中，依序对所述半导体层5、所述缓冲层4及所述遮光金属层3进行蚀刻，使所述缺口101的底部露出有所述玻璃基板2。在本实施例中，先对图4所示的所述缺口101的底部露出的所述半导体层5进行湿蚀刻，使所述缺口101的底部露出有如图5所示所述缓冲层4；接着当所述缺口101的底部露出有所述缓冲层4时，对所述缺口101的底部露出的所述缓冲层4进行干蚀刻，使所述缺口101的底部露出有如图6所示所述遮光金属层3；接着当所述缺口101的底部露出有所述遮光金属层3时，对所述缺口101的底部露出的所述遮光金属层3进行湿蚀刻或干蚀刻，使所述缺口101的底部露出有如图7所示所述玻璃基板2。
续请参照图2并配合图8所示，在所述第二光阻层蚀刻步骤S204中，对所述第二光阻层103进行蚀刻，使得所述第二光阻层103形成二凹陷104，其中所述二凹陷104的底部露出有所述半导体层5。在本实施例中，是通过等离子体进行光阻灰化蚀刻，使得所述第二光阻层103形成所述二凹陷104。
续请参照图2并配合图9所示，在所述凹陷蚀刻步骤S205中，对所述二凹陷104的底部露出的所述半导体层5进行蚀刻，使所述二凹陷104的底部露出有所述缓冲层4。
续请参照图2并配合图10所示，在所述光阻去除步骤S206中，将所述第一光阻层102及所述第二光阻层103去除，使得对应所述第二区块A2的所述半导体层5位于所述二凹陷104之间，对应所述第一区块A1的所述半导体层5位于所述缺口101的一侧。在本实施例中，是通过一剥离液将所述第一光阻层102及所述第二光阻层103剥离。
续请参照图2并配合图11所示，在所述栅极层形成步骤S207中，依次沉积一栅极绝缘层6及一第一金属层，并图案化所述第一金属层作为一栅极层7，接将着一层间介电层8沉积在所述栅极层7上，并且通过蚀刻在所述层间介电层8形成到达所述半导体层5以及所述遮光金属层3的多个沟槽105。
续请参照图2并配合图1所示，在所述源漏极接触层形成步骤S208中，在所述多个沟槽105沉积一第二金属层，并图案化所述第二金属层作为一源漏极接触层9。因此，对应所述玻璃基板2的所述第一区块A1的所述遮光金属层3、所述缓冲层4及所述半导体层5能够定义为一存储电容。对应所述玻璃基板2的所述第二区块A2的所述遮光金属层3、所述缓冲层4、所述半导体层5、所述栅极绝缘层6、所述栅极层7及所述源漏极接触层9能够定义为一薄膜晶体管。
如上所述，本发明利用仅单一个光罩制程将对应所述玻璃基板2的所述第一区块A1的所述遮光金属层3、所述缓冲层4及所述半导体层5组成所述存储电容，而且所述遮光金属层3与所述源漏极接触层9连接，因而能够将所述存储电容的感应电荷传递出去。同时，通过设置所述遮光金属层3也能够改善薄膜晶体管(TFT)对于光敏感的问题，整体优化了制程，同时节省成本，改善了TFT电性。
本发明已由上述相关实施例加以描述，然而上述实施例仅为实施本发明的范例。必需指出的是，已公开的实施例并未限制本发明的范围。相反地，包含于权利要求书的精神及范围的修改及均等设置均包括于本发明的范围内。

Claims (8)

1.一种显示面板的制作方法，其特征在于：所述制作方法包括步骤：
一半导体层形成步骤，在一玻璃基板上沉积一遮光金属层，又在所述遮光金属层上沉积一缓冲层，接着在所述缓冲层上沉积一半导体层；
一光阻形成步骤，在所述半导体层形成一光阻，并对所述光阻曝光，使所述光阻形成一第一光阻层、一第二光阻层及一缺口，其中所述第一光阻层位于所述玻璃基板的一第一区块，所述第二光阻层位于所述玻璃基板的一第二区块，所述缺口的底部露出有所述半导体层；
一缺口蚀刻步骤，在所述缺口中，依序对所述半导体层、所述缓冲层及所述遮光金属层进行蚀刻，使所述缺口的底部露出有所述玻璃基板；
一第二光阻层蚀刻步骤，对所述第二光阻层进行蚀刻，使得所述第二光阻层形成二凹陷，其中所述二凹陷的底部露出有所述半导体层；
一凹陷蚀刻步骤，对所述二凹陷的底部露出的所述半导体层进行蚀刻，使所述二凹陷的底部露出有所述缓冲层；
一光阻去除步骤，将所述第一光阻层及所述第二光阻层去除，使得对应所述第二区块的所述半导体层位于所述二凹陷之间，对应所述第一区块的所述半导体层位于所述缺口的一侧；
一栅极层形成步骤，依次沉积一栅极绝缘层及一第一金属层，并图案化所述第一金属层作为一栅极层，接着将一层间介电层沉积在所述栅极层上，并且通过蚀刻在所述层间介电层形成到达对应所述第一区块的半导体层的一个沟槽、对应所述第二区块的半导体层的两个沟槽以及对应所述第二区块的遮光金属层的一个沟槽，第二区块的两个沟槽分别对应源极和漏极；及
一源漏极接触层形成步骤，在对应所述第一区块的半导体层的沟槽、对应所述第二区块的半导体层的沟槽以及对应所述第二区块的遮光金属层的沟槽沉积一第二金属层，并图案化所述第二金属层作为一源漏极接触层，第二区块的半导体层、第二区块的遮光金属层及第一区块的半导体层通过源漏极接触层相连接；
其中对应所述玻璃基板的所述第一区块的所述遮光金属层、所述缓冲层及所述半导体层定义为一存储电容，对应所述玻璃基板的所述第二区块的所述遮光金属层、所述缓冲层、所述半导体层、所述栅极绝缘层、所述栅极层及所述源漏极接触层定义为一薄膜晶体管。
2.如权利要求1所述的制作方法，其特征在于：在所述光阻形成步骤中，是利用一半色调掩膜板为工具对所述光阻进行曝光。
3.如权利要求1所述的制作方法，其特征在于：在所述缺口蚀刻步骤中，先对所述缺口的底部露出的所述半导体层进行湿蚀刻，使所述缺口的底部露出有所述缓冲层。
4.如权利要求3所述的制作方法，其特征在于：在所述缺口蚀刻步骤中，当所述缺口的底部露出有所述缓冲层时，对所述缺口的底部露出的所述缓冲层进行干蚀刻，使所述缺口的底部露出有所述遮光金属层。
5.如权利要求4所述的制作方法，其特征在于：在所述缺口蚀刻步骤中，当所述缺口的底部露出有所述遮光金属层时，对所述缺口的底部露出的所述遮光金属层进行湿蚀刻或干蚀刻，使所述缺口的底部露出有所述玻璃基板。
6.如权利要求1所述的制作方法，其特征在于：在所述第二光阻层蚀刻步骤中，是通过等离子体进行光阻灰化蚀刻，使得所述第二光阻层形成二凹陷。
7.如权利要求1所述的制作方法，其特征在于：在所述光阻去除步骤中，是通过一剥离液将所述第一光阻层及所述第二光阻层剥离。
8.一种根据权利要求1所述的显示面板的制作方法制作的显示面板，其特征在于：所述显示面板包括一玻璃基板、一遮光金属层、一缓冲层、一半导体层、一栅极绝缘层、一栅极层、一层间介电层及一源漏极接触层，其中所述遮光金属层形成在所述玻璃基板上，所述缓冲层形成在所述遮光金属层上，所述半导体层形成在所述缓冲层上；
其中所述玻璃基板通过一缺口的一中线来定义一第一区块及一第二区块，所述栅极绝缘层形成在对应所述第二区块的所述半导体层上，所述栅极层形成在所述栅极绝缘层上，所述层间介电层形成在所述栅极层上，所述源漏极接触层形成在所述层间介电层上，而且所述源漏极接触层接触对应所述第二区块的所述半导体层、对应所述第二区块的所述遮光金属层以及对应所述第一区块的所述半导体层。
CN201811393924.7A 2018-11-21 2018-11-21 显示面板及其制作方法 Active CN109659315B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201811393924.7A CN109659315B (zh) 2018-11-21 2018-11-21 显示面板及其制作方法
PCT/CN2019/074828 WO2020103341A1 (zh) 2018-11-21 2019-02-12 显示面板及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811393924.7A CN109659315B (zh) 2018-11-21 2018-11-21 显示面板及其制作方法

Publications (2)

Publication Number Publication Date
CN109659315A CN109659315A (zh) 2019-04-19
CN109659315B true CN109659315B (zh) 2020-12-25

Family

ID=66111515

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811393924.7A Active CN109659315B (zh) 2018-11-21 2018-11-21 显示面板及其制作方法

Country Status (2)

Country Link
CN (1) CN109659315B (zh)
WO (1) WO2020103341A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110289307A (zh) * 2019-06-27 2019-09-27 京东方科技集团股份有限公司 薄膜晶体管驱动背板及其制备方法、显示面板
CN110444567B (zh) * 2019-07-26 2021-09-24 深圳市华星光电半导体显示技术有限公司 一种阵列基板及其制作方法
CN110504212A (zh) * 2019-08-12 2019-11-26 深圳市华星光电半导体显示技术有限公司 一种阵列基板及其制作方法
CN110649037B (zh) * 2019-09-04 2022-05-31 深圳市华星光电半导体显示技术有限公司 一种阵列基板的制备方法及显示面板
CN111370429A (zh) * 2020-03-27 2020-07-03 武汉华星光电技术有限公司 一种显示面板的制备方法、显示面板
TWI774223B (zh) * 2021-02-02 2022-08-11 元太科技工業股份有限公司 電泳顯示裝置及其製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100437825B1 (ko) * 2001-07-06 2004-06-26 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판
CN100368917C (zh) * 2005-09-27 2008-02-13 广辉电子股份有限公司 液晶显示器的阵列基板及其制造方法
CN103904086B (zh) * 2012-12-24 2017-10-27 上海天马微电子有限公司 一种薄膜晶体管阵列基板
CN105097898B (zh) * 2015-06-02 2019-12-31 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板及显示装置
CN107068770B (zh) * 2017-05-04 2019-12-06 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板、显示面板
CN107680993B (zh) * 2017-10-23 2019-12-24 深圳市华星光电半导体显示技术有限公司 Oled面板及其制作方法

Also Published As

Publication number Publication date
WO2020103341A1 (zh) 2020-05-28
CN109659315A (zh) 2019-04-19

Similar Documents

Publication Publication Date Title
CN109659315B (zh) 显示面板及其制作方法
US9589995B2 (en) TFT substrate having three parallel capacitors
US20160005799A1 (en) Thin film transistor, tft array substrate, manufacturing method thereof and display device
US10964790B1 (en) TFT substrate and manufacturing method thereof
US9685461B2 (en) Display device, array substrate and method for manufacturing the same
US9502575B2 (en) Oxide thin film transistor array substrate having transparent connection structure connecting source electrode and data line of oxide TFT and display panel including the same
CN103579115B (zh) 互补式薄膜晶体管及其制备方法、阵列基板、显示装置
KR102318054B1 (ko) Tft 기판 및 이의 제조 방법
US9142653B2 (en) Method for manufacturing thin-film transistor array substrate
US9685471B2 (en) Manufacturing method of thin film transistor substrate
US20150380530A1 (en) Method of manufacturing semiconductor device
KR20140075937A (ko) 더블 게이트형 박막 트랜지스터 및 이를 포함하는 유기 발광 다이오드 표시장치
US9812541B2 (en) Array substrate, method for fabricating the same and display device
KR20130098709A (ko) 박막트랜지스터 기판 및 이의 제조 방법
JP6440228B2 (ja) 薄膜トランジスタ基板の製造方法
US11347334B2 (en) Array substrate, method for fabricating the same, and display device
US8889444B2 (en) Method of manufacturing transistor, transistor, array substrate and display device
US20160358944A1 (en) Oxide Semiconductor TFT Array Substrate and Method for Manufacturing the Same
CN105374827A (zh) 显示设备和用于制造该显示设备的方法
KR20170078394A (ko) 표시장치용 어레이기판 및 그 제조방법
US10249763B2 (en) Array substrate, and display device, and fabrication methods
WO2020019606A1 (zh) Tft阵列基板及其制作方法
US20190097063A1 (en) Esl tft substrate and fabrication method thereof
CN108400140B (zh) 阵列基板及其制造方法
GB2529987A (en) Thin Film transistor substrate manufacturing method, and thin film transistor substrate manufactured via same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant