CN110444567B - 一种阵列基板及其制作方法 - Google Patents
一种阵列基板及其制作方法 Download PDFInfo
- Publication number
- CN110444567B CN110444567B CN201910682464.8A CN201910682464A CN110444567B CN 110444567 B CN110444567 B CN 110444567B CN 201910682464 A CN201910682464 A CN 201910682464A CN 110444567 B CN110444567 B CN 110444567B
- Authority
- CN
- China
- Prior art keywords
- layer
- manufacturing
- groove
- pixel
- array substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 98
- 239000000758 substrate Substances 0.000 title claims abstract description 76
- 238000000059 patterning Methods 0.000 claims abstract description 60
- 239000002184 metal Substances 0.000 claims abstract description 51
- 229910052751 metal Inorganic materials 0.000 claims abstract description 51
- 239000011521 glass Substances 0.000 claims abstract description 36
- 238000011282 treatment Methods 0.000 claims abstract description 29
- 239000010409 thin film Substances 0.000 claims abstract description 23
- 239000010408 film Substances 0.000 claims abstract description 7
- 238000005530 etching Methods 0.000 claims description 52
- 229920002120 photoresistant polymer Polymers 0.000 claims description 31
- 238000000034 method Methods 0.000 claims description 27
- 239000000463 material Substances 0.000 claims description 12
- 238000009413 insulation Methods 0.000 claims description 7
- 239000004065 semiconductor Substances 0.000 claims description 4
- 239000011248 coating agent Substances 0.000 claims description 3
- 238000000576 coating method Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 6
- 239000011265 semifinished product Substances 0.000 description 6
- 229920001621 AMOLED Polymers 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000005034 decoration Methods 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000007641 inkjet printing Methods 0.000 description 1
- OFIYHXOOOISSDN-UHFFFAOYSA-N tellanylidenegallium Chemical compound [Te]=[Ga] OFIYHXOOOISSDN-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/1201—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Geometry (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
本发明公开了一种阵列基板及其制作方法。所述阵列基板设有薄膜晶体管区、换线区、发光区，在所述薄膜晶体管区包括层叠设置的玻璃基板、遮光层、缓冲层、有源层、栅极绝缘层、金属层、像素定义层、电致发光层和阴极层。阵列基板的制作方法包括步骤：提供一玻璃基板、制作遮光层和换线层、制作像素层、制作缓冲层、制作有源层和阳极层、制作栅极绝缘层、进行等离子掺杂处理、制作金属层、制作像素定义层、制作电致发光层以及制作阴极层。本发明在制作阵列基板时多个膜层共用一张掩膜板来完成图案化处理，从而减少了掩膜板使用的数目，简化了制程，提高了生产效率，节省了制程时间与成本；并且阵列基板的结构简单合理，实现了轻薄化设计。
Description
技术领域
本发明涉及显示技术领域，尤其涉及一种顶栅薄膜晶体管的阵列基板及其制作方法。
背景技术
目前，在有源矩阵有机发光二极体(AMOLED)显示装置中，顶栅薄膜晶体管(Top-gate TFT)阵列基板由于结构复杂，其膜层数量较多带来制程步骤增多，目前完成阵列基板的制作最少需要11个掩膜板。众所周知，每增加一道制程步骤，不仅会增加时间、物料成本，同时也伴随着制程良率下降的风险。
因此，确有必要来开发一种新型的阵列基板及其制作方法，来克服现有技术中的缺陷。
发明内容
本发明提供一种阵列基板及其制作方法，通过改变阵列基板的结构，使得在制作阵列基板时多个膜层共用一张掩膜板来完成图案化处理，从而减少了掩膜板使用的数目，简化了制程，提高了生产效率，节省了制程时间，降低了成本。并且所述阵列基板的结构简单合理，实现了轻薄化设计。
为了实现上述目的，本发明其中一实施例中提供一种阵列基板，设有薄膜晶体管区、换线区、发光区，其中在所述薄膜晶体管区包括层叠设置的玻璃基板、遮光层、缓冲层、有源层、栅极绝缘层、金属层、像素定义层、电致发光层和阴极层。
具体地讲，所述遮光层设于所述玻璃基板上；所述缓冲层设于所述遮光层上；所述有源层设于所述缓冲层上；所述栅极绝缘层设于所述有源层上；所述栅极绝缘层包括裸露所述有源层两端的第一凹槽和第二凹槽；所述金属层设于所述栅极绝缘层上，所述金属层包括栅极、源电极和漏电极；所述源电极沿所述第一凹槽延伸与所述有源层一端电连接，所述漏电极沿所述第二凹槽延伸与所述有源层另一端电连接，所述栅极对应所述有源层的中部设置；所述像素定义层设于所述金属层上；所述电致发光层设于所述像素定义层上；所述阴极层设于所述电致发光层上。
进一步地，在所述换线区包括层叠设置的所述玻璃基板、换线层、所述缓冲层、所述栅极绝缘层、所述金属层的漏电极、所述电致发光层和所述阴极层。具体地讲，所述换线层设于所述玻璃基板上；所述缓冲层设于所述遮光层上；所述缓冲层上设有一过孔，所述过孔对应所述换线层位置；所述栅极绝缘层设于所述缓冲层上；所述栅极绝缘层设有与所述过孔相对应的第三凹槽；所述第三凹槽与所述过孔相对应且贯通连接；所述金属层的漏电极依次穿过所述第三凹槽和所述过孔与所述换线层电连接；所述像素定义层设于所述金属层上；所述电致发光层设于所述像素定义层上；所述阴极层设于所述电致发光层上。
进一步地，在所述发光区包括层叠设置的所述玻璃基板、像素层、所述缓冲层、阳极层、所述栅极绝缘层、所述金属层的漏电极、所述电致发光层和所述阴极层。具体地讲，所述像素层设于所述玻璃基板上；所述缓冲层设于所述像素层上；所述阳极层设于所述缓冲层上；所述栅极绝缘层设于所述缓冲层上并在对应所述像素层位置设有第四凹槽裸露所述有源层；所述金属层的漏电极设于临近所述换线区一侧的所述栅极绝缘层上；所述漏电极沿所述第四凹槽延伸并电连接所述有源层；所述像素定义层设于所述金属层上；所述像素定义层覆盖所述金属层和所述栅极绝缘层，并在对应所述像素层位置裸露所述有源层；所述电致发光层设于所述像素定义层上并在对应所述像素层位置电连接所述阳极层；所述阴极层设于所述电致发光层上。
进一步地，位于所述薄膜晶体管区的所述有源层的两端进行等离子体掺杂。
进一步地，所述像素层包括红色子像素、绿色子像素和蓝色子像素。
本发明其中一实施例中提供一种阵列基板的制作方法，包括以下步骤：
提供一玻璃基板，所述玻璃基板设有薄膜晶体管区、换线区、发光区；
制作遮光层和换线层，在所述玻璃基板上制作一层金属膜并图案化处理形成位于所述薄膜晶体管区的遮光层和位于所述换线区的换线层；
制作像素层，在所述玻璃基板上的所述发光区制作像素层并图案化处理；
制作缓冲层，在所述玻璃基板上制作缓冲层，所述缓冲层完全覆盖所述遮光层、所述换线层和所述像素层；
制作有源层和阳极层，在所述缓冲层上制作一层半导体并图案化处理，在所述薄膜晶体管区形成有源层、在所述发光区形成阳极层；
制作栅极绝缘层，在所述有源层上制作栅极绝缘层并图案化处理形成第一凹槽、第二凹槽、第三凹槽和第四凹槽，所述第一凹槽、所述第二凹槽对应所述有源层的两端，所述第三凹槽对应所述换线层位置且在对应所述第三凹槽的所述缓冲层上形成一过孔，所述第三凹槽与所述过孔相对应且贯通连接；所述第四凹槽对应所述阳极层位置；
进行等离子掺杂处理；
制作金属层，在所述栅极绝缘层上制作金属层，所述金属层图案化处理形成栅极、源电极和漏电极；
制作像素定义层，在所述金属层上制作像素定义层并图案化处理；所述像素定义层覆盖所述金属层和所述栅极绝缘层，并在对应所述像素层位置裸露所述阳极层；
制作电致发光层，在所述像素定义层上制作电致发光层，所述电致发光层在对应所述像素层位置电连接所述阳极层；以及
制作阴极层，在所述电致发光层上制作阴极层。
进一步地，所述像素层包括红色子像素、绿色子像素和蓝色子像素；所述制作像素层并图案化处理步骤包括：制作红色子像素并图案化处理步骤、制作绿色子像素并图案化处理步骤和制作蓝色子像素并图案化处理步骤。
进一步地，在所述有源层上制作栅极绝缘层并图案化处理步骤具体包括：
制作光阻层，在所述栅极绝缘层上涂覆一层光阻材料，使用半色调掩膜板对其进行黄光照射方式曝光并显影形成光阻层，所述光阻层的横截面设有第一蚀刻槽、第二蚀刻槽、第三蚀刻槽和第四蚀刻槽，所述第一蚀刻槽、所述第二蚀刻槽对应所述有源层的两端，所述第三蚀刻槽对应所述换线层位置，所述第四蚀刻槽对应所述阳极层位置；其中所述第一蚀刻槽、所述第二蚀刻槽和所述第四蚀刻槽的深度相等，且均小于所述第三蚀刻槽的深度；
初次图案化处理，依次蚀刻所述第三蚀刻槽对应的所述栅极绝缘层和所述缓冲层，得到位于所述栅极绝缘层的第三凹槽以及位于所述缓冲层的预过孔；以及
再次图案化处理，再次蚀刻所述栅极绝缘层以及所述缓冲层并除去光阻层，得到对应第一蚀刻槽的所述第一凹槽、对应所述第二蚀刻槽的所述第二凹槽、对应所述预过孔的所述过孔和对应所述第四蚀刻槽的所述第四凹槽。
进一步地，在所述初次图案化处理步骤之后以及在所述再次图案化处理步骤之前还包括修正光阻层步骤，其为进行黄光照射方式曝光并显影蚀刻所述光阻层在所述第一蚀刻槽、所述第二蚀刻槽和所述第四蚀刻槽位置裸露所述栅极绝缘层，并将蚀刻脱落的所述光阻层去除。
进一步地，所述栅极对应所述有源层的中部设置；所述源电极沿所述第一凹槽延伸与远离所述换线区一侧的所述有源层的一端电连接；所述漏电极沿所述第二凹槽延伸与临近所述换线区一侧的所述有源层的另一端电连接；所述漏电极从所述薄膜晶体管区延伸至所述换线区依次穿过所述第三凹槽和所述过孔与所述换线层电连接；所述漏电极从所述换线区延伸至所述发光区沿所述第四凹槽延伸并电连接所述有源层。
本发明的有益效果在于，提供一种阵列基板及其制作方法，通过改变阵列基板的结构，使得在制作多个膜层时共用一张掩膜板来完成图案化处理，总共仅需8次图案化制程，即使用8个掩膜板即可完成阵列基板的制作，从而减少了掩膜板使用的数目，简化了制程，提高了生产效率，节省了制程时间，降低了成本。并且所述阵列基板的结构简单合理，实现了轻薄化设计。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍。显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例中一种阵列基板的结构示意图；
图2为本发明实施例中一种阵列基板的制作方法的流程图；
图3为在所述有源层上制作栅极绝缘层并图案化处理的流程图；
图4为完成制作光阻层的半成品的结构示意图；
图5为完成初次图案化处理的半成品结构示意图；
图6为完成再次图案化处理的半成品结构示意图。
图中部件标识如下：
1、玻璃基板，2、遮光层，3、缓冲层，4、有源层，
5、栅极绝缘层，6、金属层，7、像素定义层，8、电致发光层，
9、阴极层，21、换线层，30、像素层，31、红色子像素，
32、绿色子像素，33、蓝色子像素，40、光阻层，41、阳极层，
51、第一凹槽，52、第二凹槽，53、第三凹槽，54、第四凹槽，
61、栅极，62、源电极，63、漏电极，100、阵列基板，
101、薄膜晶体管区，102、换线区，103、发光区，300、预过孔，
301、过孔，401、第一蚀刻槽，402、第二蚀刻槽，403、第三蚀刻槽，
404、第四蚀刻槽。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明的说明书和权利要求书以及上述附图中的术语“第一”、“第二”、“第三”等(如果存在)是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应当理解，这样描述的对象在适当情况下可以互换。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含。
请参阅图1所示，本发明其中一实施例中提供一种阵列基板100，其设有薄膜晶体管区101、换线区102、发光区103，其中在所述薄膜晶体管区101包括层叠设置的玻璃基板1、遮光层2、缓冲层3、有源层4、栅极绝缘层5、金属层6、像素定义层7、电致发光层8和阴极层9。
具体地讲，所述遮光层2设于所述玻璃基板1上；所述缓冲层3设于所述遮光层2上；所述有源层4设于所述缓冲层3上，所述有源层4的材料包括IGZO、IZTO或IGZTO；所述栅极绝缘层5设于所述有源层4上；所述栅极绝缘层5包括裸露所述有源层4两端的第一凹槽51和第二凹槽52，所述第一凹槽51位于远离所述换线区102的一侧，所述第二凹槽52位于临近所述换线区102的一侧；所述金属层6设于所述栅极绝缘层5上，所述金属层6包括栅极61、源电极62和漏电极63；所述源电极62沿所述第一凹槽51延伸与所述有源层4一端电连接，所述漏电极63沿所述第二凹槽52延伸与所述有源层4另一端电连接，所述栅极61对应所述有源层4的中部设置；所述像素定义层7设于所述金属层6上，所述像素定义层7具有绝缘作用；所述电致发光层8设于所述像素定义层7上；所述阴极层9设于所述电致发光层8上。
请参阅图1所示，本实施例中，在所述换线区102包括层叠设置的所述玻璃基板1、换线层21、所述缓冲层3、所述栅极绝缘层5、所述金属层6的漏电极63、所述电致发光层8和所述阴极层9。具体地讲，所述换线层21与所述遮光层2材质相同，设于所述玻璃基板1上；所述缓冲层3设于所述遮光层2上；所述缓冲层3上设有一过孔301，所述过孔301对应所述换线层21位置；所述栅极绝缘层5设于所述缓冲层3上；所述栅极绝缘层5设有与所述过孔301相对应的第三凹槽53；所述第三凹槽53与过孔301相对应且贯通连接；所述金属层6的漏电极63依次穿过所述第三凹槽53和所述过孔301与所述换线层21电连接；所述像素定义层7设于所述金属层6上；所述电致发光层8设于所述像素定义层7上；所述阴极层9设于所述电致发光层8上。
请参阅图1所示，本实施例中，在所述发光区103包括层叠设置的所述玻璃基板1、像素层30、所述缓冲层3、阳极层41、所述栅极绝缘层5、所述金属层6的漏电极63、所述电致发光层8和所述阴极层9。具体地讲，所述像素层30设于所述玻璃基板1上；所述缓冲层3设于所述像素层30上；所述阳极层41设于所述缓冲层3上；所述阳极层41与所述有源层4材质相同，即所述阳极层41的材料包括IGZO、IZTO或IGZTO，并等离子掺杂处理以降低电阻率提高导电性能；所述栅极绝缘层5设于所述缓冲层3上并在对应所述像素层30位置设有第四凹槽54裸露所述有源层4；所述金属层6的漏电极63设于临近所述换线区102一侧的所述栅极绝缘层5上；所述漏电极63沿所述第四凹槽54延伸并电连接所述有源层4；所述像素定义层7设于所述金属层6上；所述像素定义层7覆盖所述金属层6和所述栅极绝缘层5，并在对应所述像素层30，亦即对应所述第四凹槽54的位置裸露所述有源层4；所述电致发光层8设于所述像素定义层7上并在对应所述像素层30，亦即对应所述第四凹槽54的位置电连接所述阳极层41；所述阴极层9设于所述电致发光层8上。
本实施例中，位于所述薄膜晶体管区101的所述有源层4的两端进行等离子体掺杂，以形成掺杂区来降低电阻率提高导电性能。
本实施例中，所述像素层30包括红色子像素31、绿色子像素32和蓝色子像素33。
请参阅图2所示，本发明其中一实施例中提供一种阵列基板100的制作方法，包括以下步骤S1-S11：
S1、提供一玻璃基板1，所述玻璃基板1设有薄膜晶体管区101、换线区102、发光区103；
S2、制作遮光层2和换线层21，在所述玻璃基板1上制作一层金属膜并图案化处理形成位于所述薄膜晶体管区101的遮光层2和位于所述换线区102的换线层21；所述遮光层2和所述换线层21的材料包括Mo、Al、Cu、Ti中的一种或其合金；所述遮光层2和所述换线层21同时制作，节省了制程时间与成本，尤其是共用一张掩膜板简化了制程并降低了成本；
S3、制作像素层30，在所述玻璃基板1上的所述发光区103制作像素层30并图案化处理；
S4、制作缓冲层3，在所述玻璃基板1上制作缓冲层3，所述缓冲层3完全覆盖所述遮光层2、所述换线层21和所述像素层30；
S5、制作有源层4和阳极层41，在所述缓冲层3上制作一层半导体并图案化处理，在所述薄膜晶体管区101形成有源层4、在所述发光区103形成阳极层41；所述阳极层41对应所述像素层30位置设置；所述有源层4或所述阳极层41的材料包括IGZO、IZTO或IGZTO；所述有源层4和所述阳极层41同时制作，节省了制程时间与成本，尤其是共用一张掩膜板简化了制程并降低了成本；
S6、制作栅极绝缘层5，在所述有源层4上制作栅极绝缘层5并图案化处理形成第一凹槽51、第二凹槽52、第三凹槽53和第四凹槽54，所述第一凹槽51、所述第二凹槽52对应所述有源层4的两端，所述第三凹槽53对应所述换线层21位置且在对应所述第三凹槽53的所述缓冲层3上形成一过孔301，所述第三凹槽53与过孔301相对应且贯通连接；所述第四凹槽54对应所述阳极层41位置；所述栅极绝缘层5和所述缓冲层3共用一张掩膜板简化了制程并降低了成本；
S7、进行等离子掺杂处理；所述有源层4和所述阳极层41同时进行等离子掺杂处理，节省了制程节拍时间与成本；
S8、制作金属层6，在所述栅极绝缘层5上制作金属层6，所述金属层6图案化处理形成栅极61、源电极62和漏电极63；所述金属层6的材料包括Mo、Al、Cu、Ti中的一种或其合金；所述栅极61、所述源电极62和所述漏电极63同时制作，节省了制程时间与成本，尤其是共用一张掩膜板简化了制程并降低了成本；
S9、制作像素定义层7，在所述金属层6上制作像素定义层7并图案化处理；所述像素定义层7覆盖所述金属层6和所述栅极绝缘层5，并在对应所述像素层30位置裸露所述阳极层41；
S10、制作电致发光层8，在所述像素定义层7上采用蒸镀或喷墨打印方式制作电致发光层8，所述电致发光层8在对应所述像素层30位置电连接所述阳极层41；以及
S11、制作阴极层9，在所述电致发光层8上采用蒸镀方式制作阴极层9；所述阳极层41为透光材质，所述阴极层9为反射金属，用于反射所述电致发光层8发出的光线穿过所述像素层30进行彩色画面显示。
本实施例中，所述像素层30包括红色子像素31、绿色子像素32和蓝色子像素33；所述制作像素层30并图案化处理步骤包括：制作红色子像素31并图案化处理步骤、制作绿色子像素32并图案化处理步骤和制作蓝色子像素33并图案化处理步骤。
请参阅图3所示，本实施例中，在所述有源层4上制作栅极绝缘层5并图案化处理步骤S6具体包括：
S61、制作光阻层40，在所述栅极绝缘层5上涂覆一层光阻材料，使用半色调掩膜板对其进行黄光照射方式曝光并显影形成光阻层40，所述光阻层40的横截面设有第一蚀刻槽401、第二蚀刻槽402、第三蚀刻槽403和第四蚀刻槽404，所述第一蚀刻槽401、所述第二蚀刻槽402对应所述有源层4的两端，所述第三蚀刻槽403对应所述换线层21位置，所述第四蚀刻槽404对应所述阳极层41位置；其中所述第一蚀刻槽401、所述第二蚀刻槽402和所述第四蚀刻槽404的深度相等，且均小于所述第三蚀刻槽403的深度；本实施例优选所述第三蚀刻槽403的孔底为所述栅极绝缘层5；图4为完成所述制作光阻层40的半成品的结构示意图；
S62、初次图案化处理，依次蚀刻所述第三蚀刻槽403对应的所述栅极绝缘层5和所述缓冲层3，得到位于所述栅极绝缘层5的第三凹槽53以及位于所述缓冲层3的预过孔300；在所述初次图案化步骤后，所述预过孔300的孔底距离所述换线层21的距离等于经蚀刻后的所述第一蚀刻槽401或所述第二蚀刻槽402的孔底距离所述有源层4的距离，即也等于经蚀刻后的所述第四蚀刻槽404的孔底距离所述阳极层41的距离；在所述第三蚀刻槽403位置的蚀刻深度为所述栅极绝缘层5的厚度加上部分所述缓冲层3的厚度，在所述第一蚀刻槽401、所述第二蚀刻槽402和所述第四蚀刻槽404位置的所述栅极绝缘层5由于受所述光阻层40的保护而不被蚀刻；图5为完成所述初次图案化处理的半成品的结构示意图；以及
S64、再次图案化处理，再次蚀刻所述栅极绝缘层5以及所述缓冲层3并除去光阻层40，得到对应第一蚀刻槽401的所述第一凹槽51、对应所述第二蚀刻槽402的所述第二凹槽52、对应所述预过孔300的所述过孔301和对应所述第四蚀刻槽404的所述第四凹槽54；所述第一凹槽51和所述第二凹槽52裸露所述有源层4两端，所述过孔301的孔底为所述换线层21，所述第四凹槽54裸露所述阳极层41；由于在所述初次图案化步骤后所述预过孔300的孔底距离所述换线层21的距离等于经蚀刻后的所述第一蚀刻槽401或所述第二蚀刻槽402的孔底距离所述有源层4的距离，即也等于经蚀刻后的所述第四蚀刻槽404的孔底距离所述阳极层41的距离，这样在进行再次图案化步骤时形成所述第一凹槽51、所述第二凹槽52、所述过孔301和所述第四凹槽54同时到达所述有源层4、所述换线层21、所述阳极层41的上表面，从而避免过蚀刻现象。图6为完成所述再次图案化处理的半成品的结构示意图。
本实施例中，在所述初次图案化处理步骤S62之后以及在所述再次图案化处理步骤S64之前还包括修正光阻层40步骤S63，其为进行黄光照射方式曝光并显影蚀刻所述光阻层40在所述第一蚀刻槽401、所述第二蚀刻槽402和所述第四蚀刻槽404位置裸露所述栅极绝缘层5，并将蚀刻脱落的所述光阻层40去除。
请参阅图1所示，本实施例中，所述栅极61对应所述有源层4的中部设置；所述源电极62沿所述第一凹槽51延伸与远离所述换线区102一侧的所述有源层4的一端电连接；所述漏电极63沿所述第二凹槽52延伸与临近所述换线区102一侧的所述有源层4的另一端电连接；所述漏电极63从所述薄膜晶体管区101延伸至所述换线区102依次穿过所述第三凹槽53和所述过孔301与所述换线层21电连接；所述漏电极63从所述换线区102延伸至所述发光区103沿所述第四凹槽54延伸并电连接所述有源层4。
本发明的有益效果在于，提供一种阵列基板100及其制作方法，通过改变阵列基板100的结构，使得在制作所述遮光层2和所述换线层21时共用一张掩膜板，制作所述有源层4和所述阳极层41时共用一张掩膜板，制作所述栅极61、所述源电极62和所述漏电极63时共用一张掩膜板以及制作所述栅极绝缘层5和所述缓冲层3时共用一张掩膜板来完成图案化处理，总共仅需8次图案化制程，即使用8个掩膜板即可完成阵列基板100的制作，从而减少了掩膜板使用的数目，简化了制程，提高了生产效率，节省了制程时间，降低了成本。并且所述阵列基板100的结构简单合理，实现了轻薄化设计。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (9)
1.一种阵列基板的制作方法，其特征在于，包括步骤：
提供一玻璃基板，所述玻璃基板设有薄膜晶体管区、换线区、发光区；
制作遮光层和换线层，在所述玻璃基板上制作一层金属膜并图案化处理形成位于所述薄膜晶体管区的遮光层和位于所述换线区的换线层；
制作像素层，在所述玻璃基板上的所述发光区制作像素层并图案化处理；
制作缓冲层，在所述玻璃基板上制作缓冲层，所述缓冲层完全覆盖所述遮光层、所述换线层和所述像素层；
制作有源层和阳极层，在所述缓冲层上制作一层半导体并图案化处理，在所述薄膜晶体管区形成有源层、在所述发光区形成阳极层；
制作栅极绝缘层，在所述有源层上制作栅极绝缘层并图案化处理形成第一凹槽、第二凹槽、第三凹槽和第四凹槽，所述第一凹槽、所述第二凹槽对应所述有源层的两端，所述第三凹槽对应所述换线层位置且在对应所述第三凹槽的所述缓冲层上形成一过孔，所述第四凹槽对应所述阳极层位置；
进行等离子掺杂处理；
制作金属层，在所述栅极绝缘层上制作金属层，所述金属层图案化处理形成栅极、源电极和漏电极；
制作像素定义层，在所述金属层上制作像素定义层并图案化处理；所述像素定义层覆盖所述金属层和所述栅极绝缘层，并在对应所述像素层位置裸露所述阳极层；
制作电致发光层，在所述像素定义层上制作电致发光层，所述电致发光层在对应所述像素层位置电连接所述阳极层；以及
制作阴极层，在所述电致发光层上制作阴极层；
其中，在所述有源层上制作栅极绝缘层并图案化处理步骤具体包括：
制作光阻层，在所述栅极绝缘层上涂覆一层光阻材料，使用半色调掩膜板对其进行黄光照射方式曝光并显影形成光阻层，所述光阻层的横截面设有第一蚀刻槽、第二蚀刻槽、第三蚀刻槽和第四蚀刻槽，所述第一蚀刻槽、所述第二蚀刻槽对应所述有源层的两端，所述第三蚀刻槽对应所述换线层位置，所述第四蚀刻槽对应所述阳极层位置；其中所述第一蚀刻槽、所述第二蚀刻槽和所述第四蚀刻槽的深度相等，且均小于所述第三蚀刻槽的深度；
初次图案化处理，依次蚀刻所述第三蚀刻槽对应的所述栅极绝缘层和所述缓冲层，得到位于所述栅极绝缘层的第三凹槽以及位于所述缓冲层的预过孔；以及
再次图案化处理，再次蚀刻所述栅极绝缘层以及所述缓冲层并除去光阻层，得到对应第一蚀刻槽的所述第一凹槽、对应所述第二蚀刻槽的所述第二凹槽、对应所述预过孔的所述过孔和对应所述第四蚀刻槽的所述第四凹槽。
2.据权利要求1所述的阵列基板的制作方法，其特征在于，所述像素层包括红色子像素、绿色子像素和蓝色子像素；所述制作像素层并图案化处理步骤包括：制作红色子像素并图案化处理步骤、制作绿色子像素并图案化处理步骤和制作蓝色子像素并图案化处理步骤。
3.根据权利要求1所述的阵列基板的制作方法，在所述初次图案化处理步骤之后以及在所述再次图案化处理步骤之前还包括：
修正光阻层，进行黄光照射方式曝光并显影蚀刻所述光阻层在所述第一蚀刻槽、所述第二蚀刻槽和所述第四蚀刻槽位置裸露所述栅极绝缘层，并将蚀刻脱落的所述光阻层去除。
4.根据权利要求1所述的阵列基板的制作方法，其特征在于，所述栅极对应所述有源层的中部设置；所述源电极沿所述第一凹槽延伸与远离所述换线区一侧的所述有源层的一端电连接；所述漏电极沿所述第二凹槽延伸与临近所述换线区一侧的所述有源层的另一端电连接；所述漏电极从所述薄膜晶体管区延伸至所述换线区依次穿过所述第三凹槽和所述过孔与所述换线层电连接；所述漏电极从所述换线区延伸至所述发光区沿所述第四凹槽延伸并电连接所述有源层。
5.一种根据权利要求1所述的阵列基板的制作方法制作的阵列基板，设有薄膜晶体管区、换线区、发光区，其特征在于，在所述薄膜晶体管区包括：
玻璃基板；
遮光层，设于所述玻璃基板上；
缓冲层，设于所述遮光层上；
有源层，设于所述缓冲层上；
栅极绝缘层，设于所述有源层上；所述栅极绝缘层包括裸露所述有源层两端的第一凹槽和第二凹槽；
金属层，设于所述栅极绝缘层上，所述金属层包括栅极、源电极和漏电极；所述源电极沿所述第一凹槽延伸与所述有源层一端电连接，所述漏电极沿所述第二凹槽延伸与所述有源层另一端电连接，所述栅极对应所述有源层的中部设置；
像素定义层，设于所述金属层上；
电致发光层，设于所述像素定义层上；以及
阴极层，设于所述电致发光层上。
6.根据权利要求5所述的阵列基板，其特征在于，在所述换线区包括：
所述玻璃基板；
换线层，设于所述玻璃基板上；
所述缓冲层，设于所述遮光层上；所述缓冲层上设有一过孔，所述过孔对应所述换线层位置；
所述栅极绝缘层，设于所述缓冲层上；所述栅极绝缘层设有与所述过孔相对应的第三凹槽；所述第三凹槽与所述过孔相对应且贯通连接；
所述金属层的漏电极依次穿过所述第三凹槽和所述过孔与所述换线层电连接；
所述像素定义层，设于所述金属层上；
所述电致发光层，设于所述像素定义层上；以及
所述阴极层，设于所述电致发光层上。
7.根据权利要求6所述的阵列基板，其特征在于，在所述发光区包括：
所述玻璃基板；
像素层，设于所述玻璃基板上；
所述缓冲层，设于所述像素层上；
阳极层，设于所述缓冲层上；
所述栅极绝缘层，设于所述缓冲层上并在对应所述像素层位置设有第四凹槽裸露所述有源层；
所述金属层的漏电极，设于临近所述换线区一侧的所述栅极绝缘层上；所述漏电极沿所述第四凹槽延伸并电连接所述有源层；
所述像素定义层，设于所述金属层上；所述像素定义层覆盖所述金属层和所述栅极绝缘层，并在对应所述像素层位置裸露所述有源层；
所述电致发光层，设于所述像素定义层上并在对应所述像素层位置电连接所述阳极层；以及
所述阴极层，设于所述电致发光层上。
8.根据权利要求5所述的阵列基板，其特征在于，位于所述薄膜晶体管区的所述有源层的两端进行等离子体掺杂。
9.据权利要求7所述的阵列基板，其特征在于，所述像素层包括红色子像素、绿色子像素和蓝色子像素。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910682464.8A CN110444567B (zh) | 2019-07-26 | 2019-07-26 | 一种阵列基板及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910682464.8A CN110444567B (zh) | 2019-07-26 | 2019-07-26 | 一种阵列基板及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110444567A CN110444567A (zh) | 2019-11-12 |
| CN110444567B true CN110444567B (zh) | 2021-09-24 |
Family
ID=68431686
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910682464.8A Active CN110444567B (zh) | 2019-07-26 | 2019-07-26 | 一种阵列基板及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110444567B (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111029347B (zh) * | 2019-11-27 | 2022-07-12 | 深圳市华星光电半导体显示技术有限公司 | Oled背板的制作方法及oled背板 |
| CN111063660A (zh) * | 2019-12-10 | 2020-04-24 | 深圳市华星光电半导体显示技术有限公司 | Oled背板的制作方法及其oled背板结构 |
| CN111129084A (zh) * | 2019-12-11 | 2020-05-08 | 深圳市华星光电半导体显示技术有限公司 | 显示面板的制造方法及显示面板 |
| CN111129083A (zh) * | 2019-12-11 | 2020-05-08 | 深圳市华星光电半导体显示技术有限公司 | 显示面板的制造方法及显示面板 |
| JP2021141197A (ja) * | 2020-03-05 | 2021-09-16 | 株式会社ジャパンディスプレイ | 半導体装置、および表示装置 |
| CN112102739A (zh) * | 2020-09-16 | 2020-12-18 | 武汉华星光电技术有限公司 | 一种电子设备 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103219391A (zh) * | 2013-04-07 | 2013-07-24 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制作方法、阵列基板和显示装置 |
| CN107885004A (zh) * | 2017-12-06 | 2018-04-06 | 京东方科技集团股份有限公司 | 一种阵列基板、显示面板、显示装置及其制作工艺 |
| CN108470717A (zh) * | 2017-02-22 | 2018-08-31 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法、显示面板及显示装置 |
| CN108598145A (zh) * | 2018-06-29 | 2018-09-28 | 上海天马微电子有限公司 | 一种有机发光显示面板和有机发光显示装置 |
| CN109659315A (zh) * | 2018-11-21 | 2019-04-19 | 深圳市华星光电半导体显示技术有限公司 | 显示面板及其制作方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9461126B2 (en) * | 2013-09-13 | 2016-10-04 | Semiconductor Energy Laboratory Co., Ltd. | Transistor, clocked inverter circuit, sequential circuit, and semiconductor device including sequential circuit |
-
2019
- 2019-07-26 CN CN201910682464.8A patent/CN110444567B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103219391A (zh) * | 2013-04-07 | 2013-07-24 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制作方法、阵列基板和显示装置 |
| CN108470717A (zh) * | 2017-02-22 | 2018-08-31 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法、显示面板及显示装置 |
| CN107885004A (zh) * | 2017-12-06 | 2018-04-06 | 京东方科技集团股份有限公司 | 一种阵列基板、显示面板、显示装置及其制作工艺 |
| CN108598145A (zh) * | 2018-06-29 | 2018-09-28 | 上海天马微电子有限公司 | 一种有机发光显示面板和有机发光显示装置 |
| CN109659315A (zh) * | 2018-11-21 | 2019-04-19 | 深圳市华星光电半导体显示技术有限公司 | 显示面板及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110444567A (zh) | 2019-11-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110444567B (zh) | 一种阵列基板及其制作方法 | |
| US10504985B2 (en) | Method of fabricating organic light-emitting display device including substrate having plurality of trenches | |
| CN106653768B (zh) | Tft背板及其制作方法 | |
| US7956351B2 (en) | Organic light emitting device and method for fabricating the same | |
| KR101232736B1 (ko) | 어레이 기판 | |
| US10403696B2 (en) | Organic light emitting display device and method of fabricating the same | |
| CN107579003B (zh) | 薄膜晶体管及制作方法、显示基板及制作方法、显示装置 | |
| KR20130064949A (ko) | 유기발광다이오드표시장치 및 그 제조 방법 | |
| KR101071712B1 (ko) | 유기전계발광 소자 및 그의 제조 방법 | |
| CN108198838B (zh) | 显示面板及其制作方法 | |
| KR20130025764A (ko) | 산화물 박막 트랜지스터를 구비한 평판 표시장치 및 그의 제조방법 | |
| CN111162095B (zh) | 驱动背板及其制备方法、显示面板、显示装置 | |
| TWI573308B (zh) | 顯示器之陣列基板及其製造方法 | |
| KR101227142B1 (ko) | 전계발광소자 및 그 제조방법 | |
| EP3059758B1 (en) | Oled backboard and manufacturing method therefor | |
| KR102591549B1 (ko) | 유기 발광 표시 장치 | |
| KR100635064B1 (ko) | 능동 매트릭스 유기전계발광표시장치 및 그의 제조 방법 | |
| US20070176170A1 (en) | Organic light-emitting device with integrated color filter and method for manufacturing the same | |
| CN111063695A (zh) | 显示面板及其制备方法 | |
| KR100949509B1 (ko) | 표시장치 및 그 제조방법 | |
| KR101330376B1 (ko) | 산화물 박막 트랜지스터 제조방법 및 이를 이용한 유기발광표시장치 제조방법 | |
| CN110649037B (zh) | 一种阵列基板的制备方法及显示面板 | |
| CN111063660A (zh) | Oled背板的制作方法及其oled背板结构 | |
| CN111312732A (zh) | 一种显示面板及其制作方法、显示模组及电子装置 | |
| CN111029347B (zh) | Oled背板的制作方法及oled背板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |