CN114864603B - 阵列基板及其制备方法、显示面板 - Google Patents

阵列基板及其制备方法、显示面板 Download PDF

Info

Publication number
CN114864603B
CN114864603B CN202210514714.9A CN202210514714A CN114864603B CN 114864603 B CN114864603 B CN 114864603B CN 202210514714 A CN202210514714 A CN 202210514714A CN 114864603 B CN114864603 B CN 114864603B
Authority
CN
China
Prior art keywords
layer
photoresist layer
gate insulating
forming
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210514714.9A
Other languages
English (en)
Other versions
CN114864603A (zh
Inventor
张合静
刘振
张捷
许哲豪
郑浩旋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HKC Co Ltd
Beihai HKC Optoelectronics Technology Co Ltd
Original Assignee
HKC Co Ltd
Beihai HKC Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HKC Co Ltd, Beihai HKC Optoelectronics Technology Co Ltd filed Critical HKC Co Ltd
Priority to CN202210514714.9A priority Critical patent/CN114864603B/zh
Publication of CN114864603A publication Critical patent/CN114864603A/zh
Priority to US18/090,109 priority patent/US11948946B2/en
Application granted granted Critical
Publication of CN114864603B publication Critical patent/CN114864603B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

本申请提供一种阵列基板及其制备方法、显示面板。阵列基板的制备方法包括，在基板上形成间隔设置的栅极和信号走线。在基板上形成栅极绝缘层。在栅极绝缘层上形成待处理有源层。在待处理有源层上形成第一光阻层。刻蚀待处理有源层，形成有源层，第一光阻层位于有源层远离栅极绝缘层的一侧。在栅极绝缘层上形成第二光阻层。刻蚀栅极绝缘层，在栅极绝缘层形成通孔，通孔正对信号走线。去除第一光阻层和第二光阻层。在栅极绝缘层上形成源极和漏极，源极和漏极中的一者经通孔连接信号走线。在制备过程中，保留有源层上的第一光阻层，可以后续的制程中，保护有源层，避免有源层氧化或者损坏。保障阵列基板的电学性能，显示面板的显示性能良好。

Description

阵列基板及其制备方法、显示面板
技术领域
本申请涉及显示设备技术领域，尤其涉及一种阵列基板及其制备方法、显示面板。
背景技术
随着有源显示面板驱动形式越来越多元化，在图案化有源层之后，还需要再次图案化栅极绝缘层。然而，由于额外多了一道栅极绝缘层的图案化制程，有源层的表面会经历两次黄光、剥离等制程，使得有源层表面氧化程度加重或者损坏，影响薄膜晶体管的电学性能，从而影响阵列基板的性能，降低显示面板的显示性能。
发明内容
本申请实施例提供一种有源层不易氧化的阵列基板的制备方法。
第一方面，本申请提供一种阵列基板的制备方法。阵列基板的制备方法包括：
在基板上形成间隔设置的栅极和信号走线。
在基板上形成栅极绝缘层，栅极绝缘层覆盖栅极和信号走线。
在栅极绝缘层上形成待处理有源层。
在待处理有源层上形成待处理第一光阻层，并经过曝光和显影形成第一光阻层。
刻蚀待处理有源层，形成有源层，第一光阻层位于有源层远离栅极绝缘层的一侧。
在栅极绝缘层上形成待处理第二光阻层，且待处理第二光阻层连接第一光阻层。
曝光和显影待处理第二光阻层，形成第二光阻层。
刻蚀栅极绝缘层，在栅极绝缘层形成通孔，通孔正对信号走线。
去除第一光阻层和第二光阻层。
在栅极绝缘层上形成源极和漏极。源极和漏极中的一者经通孔连接信号走线。
在一种可能实现的方式中，在栅极绝缘层上通过涂布工艺形成待处理第二光阻层。其中，涂布待处理第二光阻层的速度小于等于180毫米每秒。
在一种可能实现的方式中，“在基板上形成间隔设置的栅极和信号走线”的步骤包括：
在基板上形成待处理第一金属层。
在待处理第一金属层上形成待处理光阻层，并经过曝光和显影形成光阻层。
刻蚀待处理第一金属层，形成第一金属层，部分第一金属层作为薄膜晶体管的栅极，部分第一金属层作为信号走线。
去除光阻层。
在一种可能实现的方式中，“在栅极绝缘层和有源层上形成源极和漏极”的步骤包括：
于栅极绝缘层上，形成待处理第二金属层，待处理第二金属层覆盖有源层。
在待处理第二金属层上形成待处理光阻层，并经过曝光和显影形成光阻层。
刻蚀待处理第二金属层，形成第二金属层，部分第二金属层作为源极，部分第二金属层作为漏极。
去除光阻层。
在一种可能实现的方式中，在“在栅极绝缘层上形成源极和漏极，源极和漏极中的一者经通孔连接信号走线”的步骤之后还包括：
在栅极绝缘层上形成钝化保护层，钝化保护层覆盖有源层、源极和漏极。
第二方面，本申请提供一种阵列基板的制备方法。阵列基板的制备方法包括：
在基板上形成间隔设置的第一栅极和第二栅极。
在基板上形成栅极绝缘层，栅极绝缘层覆盖第一栅极和第二栅极。
在栅极绝缘层上形成待处理有源层。
在待处理有源层上形成待处理第一光阻层，并经过曝光和显影形成第一光阻层。
刻蚀待处理有源层，形成第一有源层和第二有源层，所述第一光阻层的一部分位于所述第一有源层远离所述栅极绝缘层的一侧，一部分位于所述第二有源层远离所述栅极绝缘层的一侧。
在栅极绝缘层上形成待处理第二光阻层，且待处理第二光阻层连接第一光阻层。
曝光和显影待处理第二光阻层，形成第二光阻层。
刻蚀栅极绝缘层，在栅极绝缘层形成通孔，通孔正对第二栅极。
去除第一光阻层和第二光阻层。
在栅极绝缘层上形成第一源极、第一漏极、第二源极和第二漏极，第一源极和第一漏极中的一者经通孔连接第二栅极。
在一种可能实现的方式中，待处理第二光阻层覆盖第一光阻层。
在一种可能实现的方式中，在栅极绝缘层上通过涂布工艺形成待处理第二光阻层，其中，涂布待处理第二光阻层的速度小于等于180毫米每秒。
第三方面，本申请提供一种阵列基板。阵列基板根据前面的方法制备而成。
第四方面，本申请提供一种显示面板。显示面板包括阵列基板。
可以理解的是，形成有源层之后，保留有源层上的第一光阻层，直接形成第二光阻层，对栅极绝缘层进行刻蚀，进而形成通孔。最后将第一光阻层与第二光阻层一起进行剥离，而不是先去除第一光阻层，再涂布第二光阻层，再去除第二光阻层。这样，一方面，有源层上被保留的第一光阻层可以保护有源层，避免有源层更长时间暴露在空气、剥离液、水等环境中，导致有源层表面氧化或有源层结构被破坏，与源极、漏极搭接处阻抗变大，进而影响薄膜晶体管的电性。另一方面，这样有源层表面仅经历一次光阻层的去除(即第一光阻层从有源层表面去除)，避免有源层表面经历两次光阻去除过程，而导致有源层表面受到过度损伤。
同时，还减少了一次去除光阻制程，加快了阵列基板的生产进程，且没有增加制程难度。此外，去除第一光阻层和第二光阻层之后，使得有源层和信号走线同时露出后，连接源极和漏极，避免中间将有源层和信号走线长时间暴露在空气中，导致氧化。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请提供的显示面板的结构示意图；
图2是本申请提供的显示面板的分解结构示意图；
图3是实施例一提供的阵列基板的制备方法流程图；
图4至图17是实施例一提供的阵列基板的制备方法对应的各个制备步骤中的阵列基板的部分剖面结构示意图；
图18是实施例二提供的阵列基板的制备方法流程图；
图19至图32是实施例二提供的阵列基板的制备方法对应的各个制备步骤中的阵列基板的部分剖面结构示意图；
图33是传统阵列基板的薄膜晶体管连接信号走线示意图。
附图标记说明
显示面板1000；非显示区域500；显示区域400；液晶层300；第二漏极242；第一漏极241；第二源极232；第一源极231；第二有源层222；第一有源层221；第二栅极212；第一栅极211；第二薄膜晶体管202；第一薄膜晶体管201；彩膜基板200；阵列基板100；连接件91；钝化保护层90；第二光阻层81；待处理第二光阻层80；第一光阻层71；待处理第一光阻层70；待处理有源层60；通孔51；栅极绝缘层50；第二金属层43；待处理第二金属层42；第一金属层41；待处理第一金属层40；信号走线30；漏极24；源极23；有源层22；栅极21；薄膜晶体管20；基板10。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。
需要说明的是，当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。A和/或B包括三种方案，分别是仅包括A、仅包括B以及包括A和B。
下面结合附图，对本申请的具体实施方式进行详细描述。
请参阅图1，图1是本申请提供的显示面板1000的结构示意图。显示面板1000可以是有机发光二极管(Organic Light-Emitting Diode，OLED)显示面板，也可以是液晶显示面板(Liquid Crystal Display，LCD)，还可以是次毫米发光二极管(Mini LED)显示面板，或者微发光二极管(Micro LED)显示面板等。图1所示的显示面板1000以Micro LED显示面板为例。
请参阅图2，图2是本申请提供的显示面板1000的分解结构示意图。显示面板1000包括阵列基板100、彩膜基板200以及液晶层300。阵列基板100为薄膜场效应晶体管(ThinFilm Transistor，TFT)阵列基板。彩膜基板200为彩色滤光片(color filter，CF)基板。液晶层300位于阵列基板100和彩膜基板200之间。
请再次参阅图1，显示面板1000包括显示区域400和非显示区域500，显示区域400用于显示图像。非显示区域500位于显示区域400周边。阵列基板100在显示区域400中的部分能够控制液晶层300的位于显示区域400的液晶的偏转方向，彩膜基板200在显示区域400中的部分能够过滤光线。阵列基板100、彩膜基板200及液晶层300相配合，使得显示区域400能够实现显示图像。
实施例一：请参阅图3至图17，图3是实施例一提供的阵列基板100的制备方法流程图，图4至图17是实施例一提供的阵列基板100的制备方法对应的各个制备步骤中的阵列基板100的部分剖面结构示意图。本申请公开了一种阵列基板100的制备方法，包括如下步骤：
S101：请参阅图4和图5，在基板10上形成间隔设置的栅极21和信号走线30。
在一种实施方式中，在基板10上形成待处理第一金属层40。在待处理第一金属层40上形成待处理光阻层，并经过曝光和显影形成光阻层。刻蚀待处理第一金属层40，形成第一金属层41，部分第一金属层41作为薄膜晶体管20的栅极21，部分第一金属层41作为信号走线30。去除该步骤中形成的光阻层。
在本实施方式中，基板10为透明的玻璃材质，这样基板10的硬度较高。在其他实施方式中，基板10也可以是石英材质。
待处理第一金属层41的材料可以为铝钕合金(AlNd)、铝(Al)、铜(Cu)、钼(Mo)等单种金属，也可以为铝钕合金(AlNd)、铝(Al)、铜(Cu)、钼(Mo)其中任意多个组合成的复合金属。
S102：请参阅图6，在基板10上形成栅极绝缘层50，栅极绝缘层50覆盖栅极21和信号走线30。栅极绝缘层50的材质可以为氮化硅、氧化硅以及氮氧化硅中的一种或多种。
S103：请参阅图7，在栅极绝缘层50上形成待处理有源层60。其中，待处理有源层60可以位于栅极绝缘层50的远离基板10的一侧。在一种实施方式中，待处理有源层60的材料可以为铟镓锌氧化物。
S104：请参阅图8和图9，在待处理有源层60上形成待处理第一光阻层70，并经过曝光和显影形成第一光阻层71。
具体地，于待处理有源层60远离基板10一侧表面形成待处理第一光阻层70，经曝光形成第一光阻层71。
S105：请参阅图10，刻蚀待处理有源层60，形成有源层22，第一光阻层71位于有源层22远离栅极绝缘层50的一侧。这样，在后续制程中，第一光阻层71可以对有源层22起到保护作用，防止有源层22远离基板10一侧的表面长时间暴露在空气/清洗液中，避免有源层22过度氧化，保证薄膜晶体管20的电学性能良好。
S106：请参阅图11，在栅极绝缘层50上形成待处理第二光阻层80，且待处理第二光阻层80连接第一光阻层71。
S107：请参阅图12，曝光和显影待处理第二光阻层80，形成第二光阻层81。
S108：请参阅图13，刻蚀栅极绝缘层50，在栅极绝缘层50形成通孔51，通孔51正对信号走线30。可以理解地是，第二光阻层81用于对栅极绝缘层50进行挖孔，形成通孔51。
S109：请参阅图14，去除第一光阻层71和第二光阻层81。
S110：请参阅图15和图16，在栅极绝缘层50上形成源极23和漏极24，源极23和漏极24中的一者经通孔51连接信号走线30。
在一种实施方式中，于栅极绝缘层50上，形成待处理第二金属层42，待处理第二金属层42覆盖有源层22和通孔51。在待处理第二金属层42上形成待处理光阻层，并经过曝光和显影形成光阻层。刻蚀待处理第二金属层42，形成第二金属层43，部分第二金属层43作为源极23，部分第二金属层43作为漏极24。去除该步骤中形成的光阻层。
最后，通过上述步骤在基板10上形成薄膜晶体管20和信号走线30。薄膜晶体管20用于控制液晶层300的液晶偏转，信号走线30用于传输信号至薄膜晶体管20。薄膜晶体管20包括栅极21、有源层22、源极23和漏极24。通过在栅极绝缘层50挖孔，薄膜晶体管20的源极23和漏极24中的一者可以经通孔51连接信号走线30。同时，因为源极23、漏极24均为导电材料，因此源极23和漏极24中的一者可以经通孔51电连接信号走线30。
在本实施方式中，源极23经通孔51连接信号走线30。在其他实施方式中，也可以是漏极24经通孔51连接信号走线30。信号走线30可以包括数据线(Data line)、扫描线(Gateline)以及电压传输线(Vint line)中的一种或多种，但本发明并不限制于此，信号走线30还可以包括显示必需的其他传送信号的线路。
可以理解的是，上述步骤中，形成有源层22之后，保留有源层22上的第一光阻层71，直接形成第二光阻层81，对栅极绝缘层50进行刻蚀，进而形成通孔51。最后将第一光阻层71与第二光阻层81一起进行剥离，而不是先去除第一光阻层71，再涂布第二光阻层81，再去除第二光阻层81。这样，一方面，有源层22上被保留的第一光阻层71可以保护有源层22，避免有源层22更长时间暴露在空气、剥离液、水等环境中，导致有源层22表面氧化或有源层22结构被破坏，与源极23、漏极24搭接处阻抗变大，进而影响薄膜晶体管20的电性。另一方面，这样有源层22表面仅经历一次光阻层的去除(即第一光阻层71从有源层22表面去除)，避免有源层22表面经历两次光阻去除过程，而导致有源层22表面受到过度损伤。同时，还减少了一次去除光阻制程，加快了阵列基板100的生产进程，且没有增加制程难度。此外，去除第一光阻层71和第二光阻层81之后，使得有源层22和信号走线30同时露出后，连接源极23和漏极24，避免中间将有源层22和信号走线30长时间暴露在空气中，导致氧化。
在一种实施方式中，在步骤S110之后还包括：
步骤S111：请参阅图17，在栅极绝缘层50上形成钝化保护层90，钝化保护层90覆盖有源层22、源极23和漏极24。钝化保护层90起到保护和绝缘作用。在一种实施方式中，钝化保护层90的层数可以是多个。
可以理解地是，在步骤S111之后，还可以在钝化保护层90上设置其他结构，在阵列基板100上形成其他器件，不仅限于本身实施例中的薄膜晶体管20和信号走线30。以形成具有特定功能的阵列基板100，从而满足不同的显示面板1000的驱动需求。
在一种实施方式中，请再次参阅图11，在步骤S106中形成的待处理第二光阻层80，覆盖在步骤S104中形成的第一光阻层71。这样，在工艺上实现难度更小，有利于加快生产进程。
在一种实施方式中，第一光阻层71厚度范围在1.0μm至2.5μm的范围内。第二光阻层81的厚度大于等于第一光阻层71的厚度，以达到覆盖第一光阻层71的目的。在其他实施方式中，第二光阻层81也可以围绕第一光阻层71设置，或者二者间隔设置。
在一种实施方式中，在栅极绝缘层50上通过涂布工艺形成待处理第二光阻层80，其中，涂布待处理第二光阻层80的速度小于等于180毫米每秒。这样，涂布待处理第二光阻层80的过程中，受到第一光阻层71的影响较小，有利于待处理第二光阻层80在栅极绝缘层50和第一光阻层71上涂布的更加均匀。在后续剥离第一光阻层71和第二光阻层81的过程中，避免因为第二光阻层81厚度不均匀，导致有源层22部分被过度刻蚀，而被损坏。在其他实施方式中，涂布待处理第二光阻层80的速度也可以大于180毫米每秒。
在一种实施方式中，使用黄光对待处理第一光阻层70和待处理第二光阻层80曝光。
实施例二：请参阅图18至图31，图18是实施例二提供的阵列基板100的制备方法流程图，图19至图32是实施例二提供的阵列基板100的制备方法对应的各个制备步骤中的阵列基板100的部分剖面结构示意图。下面介绍本申请实施例二提供的阵列基板100的制备方法，与实施例一中相同的技术内容不再赘述。本实施例提供的阵列基板100的制备方法包括如下步骤：
步骤S201：请参阅图19和图20，在基板10上形成间隔设置的第一栅极211和第二栅极212。
在一种实施方式中，在基板10上形成待处理第一金属层40。在待处理第一金属层40上形成光阻层，并经过曝光和显影形成图案化光阻层。刻蚀待处理第一金属层40，形成第一金属层41，部分第一金属层41作为第一栅极211，部分第一金属层41作为第二栅极212。最后去除该步骤中形成的图案化光阻层。
步骤S202：请参阅图21，在基板10上形成栅极绝缘层50，栅极绝缘层50覆盖第一栅极211和第二栅极212。
步骤S203：请参阅图22，在栅极绝缘层50上形成待处理有源层60。其中，待处理有源层60可以位于栅极绝缘层50的远离基板10的一侧。
步骤S204：请参阅图23和图24，在待处理有源层60上形成待处理第一光阻层70，并经过曝光和显影形成第一光阻层71。
步骤S205：请参阅图25，刻蚀待处理有源层60，形成第一有源层221和第二有源层222，第一光阻层71的一部分位于第一有源层221远离栅极绝缘层50的一侧，一部分位于第二有源层222远离栅极绝缘层50的一侧。
步骤S206：请参阅图26，在栅极绝缘层50上形成待处理第二光阻层80，且待处理第二光阻层80连接第一光阻层71。
步骤S207：请参阅图27，曝光和显影待处理第二光阻层80，形成第二光阻层81。
步骤S208：请参阅图28，刻蚀栅极绝缘层50，在栅极绝缘层50形成通孔51，通孔51正对第二栅极212。
步骤S209：请参阅图29，去除第一光阻层71和第二光阻层81。
步骤S210：请参阅图30和图31，在栅极绝缘层50上形成第一源极231、第一漏极241、第二源极232和第二漏极242，第一源极231和第一漏极241中的一者经通孔51连接第二栅极212。
在一种实施方式中，于栅极绝缘层50上，形成待处理第二金属层42，待处理第二金属层42覆盖有源层22。在待处理第二金属层42上形成光阻层，并经过曝光和显影形成图案化光阻层。刻蚀待处理第二金属层42，形成第二金属层43，部分第二金属层43作为第一源极231，部分第二金属层43作为第一漏极241，部分第二金属层43作为第二源极232，部分第二金属层43作为第二漏极242。去除该步骤中形成的图案化光阻层。
通过上述步骤在基板10上形成第一薄膜晶体管201和第二薄膜晶体管202。第一薄膜晶体管201包括第一栅极211、第一有源层221、第一漏极241和第一源极231，第二薄膜晶体管202包括第二栅极212、第二有源层222、第二漏极242和第二源极232。通过在栅极绝缘层50挖孔，第一源极231和第一漏极241中的一者可以经通孔51连接第二栅极212。同时，因为第一源极231、第一漏极241均为导电材料，因此第一源极231和第一漏极241中的一者可以经通孔51电连接信号走线30。也就是说，第一薄膜晶体管201的第一源极231或第一漏极241可以通过栅极绝缘层50的通孔51电连接第二薄膜晶体管202的第二栅极212，实现第一薄膜晶体管201和第二薄膜晶体管202的连接。
在本实施方式中，第一源极231经通孔51连接第二栅极212。在其他实施方式中，也可以是第一漏极241经通孔51连接第二栅极212。
在一种实施方式中，在步骤S210之后还包括：
步骤S211：请参阅图32，在栅极绝缘层50上形成钝化保护层90，钝化保护层90覆盖有源层22、源极23和漏极24。钝化保护层90起到保护和绝缘作用。在一种实施方式中，钝化保护层90的层数可以是多个。
可以理解地是，在步骤S211之后，还可以在钝化保护层90上设置其他结构，以形成具有特定功能的阵列基板100，从而满足不同的显示面板1000的驱动需求。
在一种实施方式中，在步骤S206中形成的待处理第二光阻层80，覆盖在步骤S204中形成的第一光阻层71。这样，在工艺上实现难度更小，有利于加快生产进程。
在一种实施方式中，第一光阻层71厚度范围在1.0μm至2.5μm的范围内。第二光阻层81的厚度大于等于第一光阻层71的厚度，以达到覆盖第一光阻层71的目的。在其他实施方式中，第二光阻层81也可以围绕第一光阻层71设置，或者二者间隔设置。
在一种实施方式中，在栅极绝缘层50上通过涂布工艺形成待处理第二光阻层80，其中，涂布待处理第二光阻层80的速度小于等于180毫米每秒。这样，涂布待处理第二光阻层80的过程中，受到第一光阻层71的影响较小，有利于待处理第二光阻层80在栅极绝缘层50和第一光阻层71上涂布的更加均匀。在后续剥离第一光阻层71和第二光阻层81的过程中，避免因为待处理第二光阻层80厚度不均匀，导致有源层22部分被过度刻蚀而损坏。在其他实施方式中，涂布待处理第二光阻层80的速度也可以大于180毫米每秒。
在一种实施方式中，在步骤S201中，在基板10上还形成信号走线30，信号走线30与第一栅极211和第二栅极212间隔设置。
请参阅图33，图33是传统阵列基板100的薄膜晶体管20连接信号走线30示意图。传统的技术方案中，采用连接件91分别搭接薄膜晶体管20的源极23或漏极24、信号走线30，这种连接方式需要的排布空间较大，因此往往设置在非显示区域500进行电连接。连接件91可以为氧化铟锡(Indium Tin Oxide，ITO)材料。
请参阅图17，本申请实施例一提供的阵列基板100的源极23和漏极24中的一者经通孔51直接连接信号走线30。一方面，本申请实施例一的源极23或漏极24直接连接信号走线30，信号传递效率更高，另一方面，本申请需要的排布空间较小，可以实现在显示区域400内进行电连接，这样阵列基板的器件排列更加紧凑，有利于显示面板的薄形化设置。
同理，请参阅图32，本申请实施例二的第一薄膜晶体管201和第二薄膜晶体管202之间也可以实现在显示区域400内直接搭接，第一薄膜晶体管201直接连接第二薄膜晶体管202，两者之间的信号传递效率更高，也可以避免设置连接件91连接第一薄膜晶体管201和第二薄膜晶体管202，减少连接件91需要的排布空间，这样阵列基板100的器件排列更加紧凑，有利于显示面板1000的薄形化设置。
在本申请中，通过结合相关附图具体介绍了两种阵列基板100的制备方法。可以理解的是，在这两种阵列基板100的制备方法中，在形成薄膜晶体管20的过程中，都是保留有源层上的第一光阻层71，然后直接形成第二光阻层81，对栅极绝缘层50进行刻蚀，进而形成通孔51。最后将第一光阻层71与第二光阻层81一起进行剥离。这样，一方面，第一光阻层71可以保护有源层在后续的工序中不被腐蚀破坏，另一方面，还减少了一次光阻的去除，加快了生产进程。并且，本申请是保留原有的结构，并没有新增新的结构或者制备工序，仅此不会增加制程难度。
在一种实施方式中，实施例一的制备方法与实施例二的制备方法可以结合，即实施例一中形成的阵列基板结构和实施例二中的阵列基板结构结合。
在一种实施方式中，在同一个阵列基板上，形成第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管和信号走线，其中第一薄膜晶体管的源极或漏极连接第二薄膜晶体管的栅极，第三薄膜晶体管的源极或漏极连接信号走线。
在一种实施方式中，在同一个阵列基板上，形成第一薄膜晶体管、第二薄膜晶体管和信号走线。其中第一薄膜晶体管的源极连接第二薄膜晶体管的栅极，第一薄膜晶体管的漏极连接信号走线。可以理解的是，本领域技术人员可以根据实际需求，灵活设置两个薄膜晶体管之间直接连接或者薄膜晶体管与信号走线直接连接，本申请不做限制。
以上，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内；在不冲突的情况下，本申请的实施例及实施例中的特征可以相互组合。因此，本申请的保护范围应以权利要求的保护范围为准。

Claims (10)

1.一种阵列基板的制备方法，其特征在于，所述方法包括：
在基板上形成间隔设置的栅极和信号走线；
在基板上形成栅极绝缘层，所述栅极绝缘层覆盖所述栅极和所述信号走线；
在所述栅极绝缘层上形成待处理有源层；
在所述待处理有源层上形成待处理第一光阻层，并经过曝光和显影形成第一光阻层；
刻蚀所述待处理有源层，形成有源层，所述第一光阻层位于所述有源层远离所述栅极绝缘层的一侧；
在所述栅极绝缘层上形成待处理第二光阻层，且所述待处理第二光阻层连接所述第一光阻层；
曝光和显影所述待处理第二光阻层，形成第二光阻层；
刻蚀所述栅极绝缘层，在所述栅极绝缘层形成通孔，所述通孔正对所述信号走线；
去除所述第一光阻层和所述第二光阻层；
在所述栅极绝缘层上形成源极和漏极，所述源极和所述漏极中的一者经所述通孔连接所述信号走线。
2.根据权利要求1所述的阵列基板的制备方法，其特征在于，在所述栅极绝缘层上通过涂布工艺形成所述待处理第二光阻层，其中，涂布所述待处理第二光阻层的速度小于等于180毫米每秒。
3.根据权利要求1或2所述的阵列基板的制备方法，其特征在于，所述“在基板上形成间隔设置的栅极和信号走线”的步骤包括：
在基板上形成待处理第一金属层；
在所述待处理第一金属层上形成待处理光阻层，并经过曝光和显影形成光阻层；
刻蚀所述待处理第一金属层，形成第一金属层，部分所述第一金属层作为薄膜晶体管的栅极，部分所述第一金属层作为信号走线；
去除所述光阻层。
4.根据权利要求1或2所述的阵列基板的制备方法，其特征在于，所述“在所述栅极绝缘层上形成源极和漏极”的步骤包括：
于所述栅极绝缘层上，形成待处理第二金属层，所述待处理第二金属层覆盖所述有源层；
在所述待处理第二金属层上形成待处理光阻层，并经过曝光和显影形成光阻层；
刻蚀所述待处理第二金属层，形成第二金属层，部分所述第二金属层作为源极，部分所述第二金属层作为漏极；
去除所述光阻层。
5. 根据权利要求1或2所述的阵列基板的制备方法，其特征在于，在所述“在所述栅极绝缘层上形成源极和漏极，所述源极和所述漏极中的一者经所述通孔连接所述信号走线”的步骤之后还包括：
在所述栅极绝缘层上形成钝化保护层，所述钝化保护层覆盖所述有源层、所述源极和所述漏极。
6.一种阵列基板的制备方法，其特征在于，所述方法包括：
在基板上形成间隔设置的第一栅极和第二栅极；
在基板上形成栅极绝缘层，所述栅极绝缘层覆盖所述第一栅极和所述第二栅极；
在所述栅极绝缘层上形成待处理有源层；
在所述待处理有源层上形成待处理第一光阻层，并经过曝光和显影形成第一光阻层；
刻蚀所述待处理有源层，形成第一有源层和第二有源层，所述第一光阻层的一部分位于所述第一有源层远离所述栅极绝缘层的一侧，一部分位于所述第二有源层远离所述栅极绝缘层的一侧；
在所述栅极绝缘层上形成待处理第二光阻层，且所述待处理第二光阻层连接所述第一光阻层；
曝光和显影所述待处理第二光阻层，形成第二光阻层；
刻蚀所述栅极绝缘层，在所述栅极绝缘层形成通孔，所述通孔正对所述第二栅极；
去除所述第一光阻层和所述第二光阻层；
在所述栅极绝缘层上形成第一源极、第一漏极、第二源极和第二漏极，所述第一源极和所述第一漏极中的一者经所述通孔连接所述第二栅极。
7.根据权利要求6所述的阵列基板的制备方法，其特征在于，所述待处理第二光阻层覆盖所述第一光阻层。
8.根据权利要求6或7所述的阵列基板的制备方法，其特征在于，在所述栅极绝缘层上通过涂布工艺形成所述待处理第二光阻层，其中，涂布所述待处理第二光阻层的速度小于等于180毫米每秒。
9.一种阵列基板，其特征在于，所述阵列基板根据权利要求1-8任一项所述的方法制备而成。
10.一种显示面板，其特征在于，所述显示面板包括如权利要求9所述的阵列基板。
CN202210514714.9A 2022-05-12 2022-05-12 阵列基板及其制备方法、显示面板 Active CN114864603B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202210514714.9A CN114864603B (zh) 2022-05-12 2022-05-12 阵列基板及其制备方法、显示面板
US18/090,109 US11948946B2 (en) 2022-05-12 2022-12-28 Array substrate, method for manufacturing the same, and display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210514714.9A CN114864603B (zh) 2022-05-12 2022-05-12 阵列基板及其制备方法、显示面板

Publications (2)

Publication Number Publication Date
CN114864603A CN114864603A (zh) 2022-08-05
CN114864603B true CN114864603B (zh) 2023-05-26

Family

ID=82637385

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210514714.9A Active CN114864603B (zh) 2022-05-12 2022-05-12 阵列基板及其制备方法、显示面板

Country Status (2)

Country Link
US (1) US11948946B2 (zh)
CN (1) CN114864603B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111739841A (zh) * 2020-05-08 2020-10-02 福建华佳彩有限公司 一种顶栅结构的In-cell触控面板及制作方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100514610C (zh) * 2006-10-27 2009-07-15 中华映管股份有限公司 薄膜晶体管阵列基板及其制作方法
CN102254861B (zh) * 2011-08-11 2014-01-22 深圳市华星光电技术有限公司 薄膜晶体管矩阵基板及显示面板的制造方法
CN106887405A (zh) * 2017-03-23 2017-06-23 深圳市华星光电技术有限公司 一种阵列基板及其制作方法
US20200098792A1 (en) * 2018-09-21 2020-03-26 HKC Corporation Limited Array substrate, manufacturing method of the array substrate, and display panel
CN112951853A (zh) * 2021-04-14 2021-06-11 昆山龙腾光电股份有限公司 薄膜晶体管阵列基板及其制作方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111739841A (zh) * 2020-05-08 2020-10-02 福建华佳彩有限公司 一种顶栅结构的In-cell触控面板及制作方法

Also Published As

Publication number Publication date
US11948946B2 (en) 2024-04-02
US20230369346A1 (en) 2023-11-16
CN114864603A (zh) 2022-08-05

Similar Documents

Publication Publication Date Title
JP3463006B2 (ja) 液晶表示装置の製造方法および液晶表示装置
US10964790B1 (en) TFT substrate and manufacturing method thereof
US20060028606A1 (en) Liquid crystal display and method of manufacturing the same
US9490271B2 (en) Array substrate having jump wire connecting first and second wirings
CN107808886B (zh) 过孔连接结构及制造方法、阵列基板及制造方法、显示装置
KR20180057805A (ko) 표시 장치용 백플레인 및 이의 제조 방법
US6664568B2 (en) Laser repair facilitated pixel structure and repairing method
US10790320B2 (en) Manufacturing method of array substrate
CN108807421B (zh) Tft阵列基板的制作方法及tft阵列基板
CN111427206A (zh) 阵列基板及显示装置
CN112838100A (zh) 发光面板及其制作方法
CN111509008A (zh) 阵列基板及其制造方法、显示面板、显示装置
WO2020119015A1 (zh) 触控面板及触控显示装置
CN107464850B (zh) 一种薄膜晶体管及其制造方法、显示面板和显示装置
CN101893799B (zh) 液晶显示面板及其制造方法
CN114864603B (zh) 阵列基板及其制备方法、显示面板
CN110854137B (zh) 显示面板、阵列基板及其制造方法
US20150162354A1 (en) Thin film transistor substrate and method of manufacturing a thin film transistor substrate
CN109037241B (zh) Ltps阵列基板及其制造方法、显示面板
CN109100893B (zh) 显示面板及其制备方法、阵列基板
US8519393B2 (en) Thin film transistor array panel and manufacturing method thereof
JP3055237B2 (ja) 液晶表示パネル及びその製造方法
CN109119428B (zh) Tft基板的制作方法
US10338440B2 (en) TFT substrate and manufacturing method thereof
CN115332273B (zh) 阵列基板、阵列基板的制作方法及显示面板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant