CN106887405A - 一种阵列基板及其制作方法 - Google Patents

一种阵列基板及其制作方法 Download PDF

Info

Publication number
CN106887405A
CN106887405A CN201710178423.6A CN201710178423A CN106887405A CN 106887405 A CN106887405 A CN 106887405A CN 201710178423 A CN201710178423 A CN 201710178423A CN 106887405 A CN106887405 A CN 106887405A
Authority
CN
China
Prior art keywords
layer
gate insulation
shading line
array base
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710178423.6A
Other languages
English (en)
Inventor
周志超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Priority to CN201710178423.6A priority Critical patent/CN106887405A/zh
Publication of CN106887405A publication Critical patent/CN106887405A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L2021/775—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate comprising a plurality of TFTs on a non-semiconducting substrate, e.g. driving circuits for AMLCDs

Abstract

本发明提供一种阵列基板及其制作方法，其包括：在衬底基板上形成第一金属层，对第一金属层进行图案化处理形成遮光线和栅极；在所述遮光线和所述栅极上形成栅绝缘层；在与所述栅极对应的栅绝缘层上形成有源层，所述有源层用于形成沟道；将所述遮光线对应的栅绝缘层去除，以使所述遮光线露出；在所述遮光线、未被有源层覆盖的栅绝缘层以及所述有源层上形成第二金属层；对所述第二金属层进行图案化处理形成数据线、源极以及漏极；在所述第二金属层、未被第二金属层覆盖的栅绝缘层上以及所述有源层上形成钝化层；所述钝化层上形成有连接所述漏极的过孔；在所述钝化层上形成透明电极层。本发明的阵列基板及其制作方法，缩短了生产时间。

Description

一种阵列基板及其制作方法
【技术领域】
本发明涉及显示器技术领域，特别是涉及一种阵列基板及其制作方法。
【背景技术】
随着显示器不断向高分辨和大尺寸的发展，使得信号线的长度变长，导致阻容延迟较大，因此解决阵列基板中信号的传输问题成为研究的热点。
目前为了降低阻容延迟，第一种方法是将信号线的材料由高阻抗的材料替换为低阻抗的材料，比如将铝替换为铜。第二种方法是对信号线所在的金属层进行加厚处理。在液晶面板制程中，通常通过磁控溅射沉积方式沉积铜膜，由于这种方式会增加生产时间，还会引起玻璃的形变和翘曲，降低了产品的良率。
因此，有必要提供一种阵列基板及其制作方法，以解决现有技术所存在的问题。
【发明内容】
本发明的目的在于提供一种阵列基板及其制作方法，能够提高产品的良率。
为解决上述技术问题，本发明提供一种阵列基板的制作方法，其包括：
在衬底基板上形成第一金属层，对第一金属层进行图案化处理形成遮光线和栅极；
在所述遮光线和所述栅极上形成栅绝缘层；
在与所述栅极对应的栅绝缘层上形成有源层，所述有源层用于形成沟道；
将所述遮光线对应的栅绝缘层去除，以使所述遮光线露出；
在所述遮光线、未被有源层覆盖的栅绝缘层以及所述有源层上形成第二金属层；
对所述第二金属层进行图案化处理形成数据线、源极以及漏极；
在所述第二金属层、未被第二金属层覆盖的栅绝缘层上以及所述有源层上形成钝化层；所述钝化层上形成有连接所述漏极的过孔；
在所述钝化层上形成透明电极层。
在本发明的阵列基板的制作方法中，所述将所述遮光线对应的栅绝缘层去除，以使所述遮光线露出的步骤包括：
在所述有源层以及未被所述有源层覆盖的栅绝缘层上形成光阻层，并使用掩膜板对光阻层进行曝光、显影，以使与所述遮光线对应的光阻层被去除，其中所述掩膜板包括全透光区域、部分透光区域以及不透光区域，所述全透光区域的位置与所述遮光线的位置对应；
将所述遮光线对应的栅绝缘层刻蚀掉。
在本发明的阵列基板的制作方法中，其中部分所述不透光区域位于所述掩膜板的两侧，其余部分的不透光区域的位置与所述栅极的位置对应，所述部分透光区域位于所述全透光区域和所述不透光区域外；
所述在所述遮光线、未被所述有源层覆盖的栅绝缘层、所述有源层上形成第二金属层的步骤包括：
将所述部分透光区域对应的光阻层去除；
在所述遮光线、未被所述光阻层覆盖的栅绝缘层以及剩余的光阻层上形成第二金属层。
在本发明的阵列基板的制作方法中，所述将所述部分透光区域对应的光阻层去除的步骤包括：
对所述光阻层进行灰化处理，以将所述部分透光区域对应的光阻层去除。
在本发明的阵列基板的制作方法中，所述在所述第二金属层、未被所述第二金属层覆盖的栅绝缘层上以及所述有源层上形成钝化层的步骤之前，所述方法还包括：
将所述剩余的光阻层以及所述剩余的光阻层上的第二金属层进行去除。
在本发明的阵列基板的制作方法中，通过剥离工艺将所述剩余的光阻层剥除，以将所述剩余的光阻层和所述剩余的光阻层上的第二金属层去除。
在本发明的阵列基板的制作方法中，所述第一金属层和所述第二金属层的材料为铜。
在本发明的阵列基板的制作方法中，所述栅绝缘层的厚度位于预设范围内。
本发明还提供一种阵列基板，其包括：
第一金属层，位于衬底基板上，包括遮光线和栅极；
栅绝缘层，位于所述遮光线以外的第一金属层上；
有源层，部分位于所述栅绝缘层上；所述有源层用于形成沟道；
第二金属层，位于所述遮光线和所述栅绝缘层上；所述第二金属层包括数据线、源极以及漏极；
钝化层，位于所述第二金属层上；所述钝化层上形成有连接所述漏极的过孔；
透明导电层，位于所述钝化层上。
在本发明的阵列基板中，所述栅绝缘层的厚度位于预设范围内。
本发明的阵列基板及其制作方法，通过遮光线对数据线所在的金属层进行累积加厚处理，缩短了生产时间，同时也避免了阵列基板发生形变和翘曲的风险。
【附图说明】
图1为本发明的阵列基板的第一步制程工艺的结构示意图。
图2为本发明的阵列基板的第二步制程工艺的结构示意图。
图3为本发明的阵列基板的第三步制程工艺的结构示意图。
图4为本发明的阵列基板的第四步制程工艺的结构示意图。
图5为本发明的阵列基板的第五步制程工艺的结构示意图。
图6为本发明的阵列基板的第六步制程工艺的结构示意图。
图7为本发明的阵列基板的第七步制程工艺的结构示意图。
图8为本发明的阵列基板的第八步制程工艺的结构示意图。
图9为本发明的阵列基板的第九步制程工艺的结构示意图。
图10为本发明的阵列基板的第十步制程工艺的结构示意图。
【具体实施方式】
以下各实施例的说明是参考附加的图式，用以例示本发明可用以实施的特定实施例。本发明所提到的方向用语，例如「上」、「下」、「前」、「后」、「左」、「右」、「内」、「外」、「侧面」等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本发明，而非用以限制本发明。在图中，结构相似的单元是以相同标号表示。
请参照图1-10，图1为本发明的阵列基板的第一步制程工艺的结构示意图。
本发明的阵列基板的制作方法包括以下步骤：
S101、在衬底基板上形成第一金属层，对第一金属层进行图案化处理形成遮光线和栅极。
如图1所示，通过物理气相沉积(PVD，Physical Vapor Deposition)法在衬底基板11上沉积第一金属层12，之后对第一金属层12进行曝光、显影，再经过刻蚀后形成遮光线121、栅极122，同时还形成扫描线(图中未示出)。
S102、在所述遮光线和所述栅极上形成栅绝缘层。
如图2所示，在所述遮光线121、栅极122、扫描线以及未被遮光线121、栅极122以及扫描线覆盖的衬底基板11上形成栅绝缘层13。
为了使得数据线的沉积厚度达到预设厚度，所述栅绝缘层13的厚度位于预设范围内，以便更好地降低阻容延迟。
S103、在与所述栅极对应的栅绝缘层上形成有源层，所述有源层用于形成沟道。
如图3所示，在栅极122对应的栅绝缘层13上先通过化学气相沉积工艺沉积一层有源层14，之后再对有源层14进行曝光、显影，然后经过干燥后形成沟道。
S104、将所述遮光线对应的栅绝缘层去除，以使所述遮光线露出。该步骤具体可包括以下步骤：
S201、在所述有源层以及未被所述有源层覆盖的栅绝缘层上形成光阻层，并使用掩膜板对光阻层进行曝光、显影，以使与所述遮光线对应的光阻层被去除。
如图4所示，在所述有源层14以及未被所述有源层覆盖的栅绝缘层13上形成光阻层15，并使用掩膜板21对光阻层15进行曝光、显影，使所述遮光线121对应的栅绝缘层13上的光阻层15被去除。
其中所述掩膜板21包括全透光区域211、部分透光区域212以及不透光区域213，所述全透光区域211的位置与所述遮光线121的位置对应。其中部分所述不透光区域213位于所述掩膜板21的两侧，其余部分的不透光区域213的位置与栅极122的位置对应。所述部分透光区域212的位置与所述栅极122两侧的位置对应，且位于所述全透光区域和所述不透光区域外。由于与遮光线121对应的光阻层受到较多的光照，因此在显影过程中，被全部去除。
S202、将所述遮光线121对应的栅绝缘层刻蚀掉。
之后，如图5所示，再通过干法刻蚀工艺将遮光线121对应的栅绝缘层去除，从而将遮光线121暴露在外。
S105、在所述遮光线、未被有源层覆盖的栅绝缘层以及所述有源层上形成第二金属层。
该步骤具体可包括以下步骤：
S203、将所述部分透光区域对应的光阻层去除。
如图6所示，之后将所述部分透光区域212对应的光阻层去除。其中对剩余的光阻层15进行灰化处理，以将部分曝光的光阻层反应掉，留下未曝光的光阻层15。
S204、在所述遮光线、未被所述光阻层覆盖的栅绝缘层以及剩余的光阻层上形成第二金属层。
如图7所示，通过物理气相沉积(PVD，Physical Vapor Deposition)法在遮光线121、未被所述光阻层15覆盖的栅绝缘层13以及剩余的光阻层15上沉积第二金属层16。所述第二金属层16包括数据线161、源极162以及漏极163。经过该步骤，使得数据线161叠加在遮光线121上，也即对数据线进行加厚处理，从而缩短了生产时间，避免阵列基板发生形变或者翘曲。
为了更好地降低阻容延迟，所述第二金属层16和第一金属层12的材料都为铜。
S205、将所述剩余的光阻层以及所述剩余的光阻层上的第二金属层进行去除。
结合图7，将所述剩余的光阻层15以及所述剩余的光阻层上的第二金属层16进行去除。其中通过剥离工艺将所述剩余的光阻层15剥除，其上的第二金属层16也一同被去除。最终的结构如图8所示。
S107、在所述第二金属层、未被第二金属层覆盖的栅绝缘层上以及所述有源层上形成钝化层；在所述钝化层上形成连接所述漏极的过孔。
如图9所示，通过化学气相沉积工艺在数据线161、源极162、漏极163、未被数据线161、源极162和漏极163覆盖的栅绝缘层13以及有源层14上形成沉积一层钝化层17，之后再对钝化层17进行曝光、显影、干燥等工序。在所述钝化层17上形成连接所述漏极163的过孔171。
S108、在所述钝化层上形成透明电极层。
如图10所示，通过物理气相沉积(PVD，Physical Vapor Deposition)法在所述钝化层17以及所述过孔171内沉积透明电极层18，之后对透明电极层18进行曝光、显影，再经过刻蚀后形成像素电极。也即该透明导电层18包括像素电极。
可以理解的，上述方法仅以数据线的加厚为例，如需加厚扫描线，则可采用类似的工艺和结构设计。
本发明还提供一种阵列基板，如图10所示，其包括：第一金属层12、栅绝缘层13、有源层14、第二金属层16、钝化层17、透明导电层18。其中第一金属层12位于衬底基板11上，第一金属层12包括遮光线121和栅极122。
栅绝缘层13位于所述遮光线121以外的第一金属层12以及未被第一金属层覆盖的衬底基板11上。有源层14部分位于所述栅绝缘层13上；所述有源层13用于形成沟道。第二金属层16位于所述遮光线121和所述栅绝缘层13上，第二金属层16包括数据线161、源极162和漏极163。钝化层17部分位于所述第二金属层16上，其余部分位于未被第二金属层16覆盖的栅绝缘层13和有源层14上；所述钝化层17上形成有连接所述漏极163的过孔171。透明导电层18位于所述钝化层17上。
本发明的阵列基板及其制作方法，通过遮光线对数据线所在的金属层进行累积加厚处理，缩短了生产时间，同时也避免了阵列基板发生形变和翘曲的风险。
综上所述，虽然本发明已以优选实施例揭露如上，但上述优选实施例并非用以限制本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。

Claims (10)

1.一种阵列基板的制作方法，其特征在于，包括：
在衬底基板上形成第一金属层，对第一金属层进行图案化处理形成遮光线和栅极；
在所述遮光线和所述栅极上形成栅绝缘层；
在与所述栅极对应的栅绝缘层上形成有源层，所述有源层用于形成沟道；
将所述遮光线对应的栅绝缘层去除，以使所述遮光线露出；
在所述遮光线、未被有源层覆盖的栅绝缘层以及所述有源层上形成第二金属层；
对所述第二金属层进行图案化处理形成数据线、源极以及漏极；
在所述第二金属层、未被第二金属层覆盖的栅绝缘层上以及所述有源层上形成钝化层；所述钝化层上形成有连接所述漏极的过孔；
在所述钝化层上形成透明电极层。
2.根据权利要求1所述的阵列基板的制作方法，其特征在于，所述将所述遮光线对应的栅绝缘层去除，以使所述遮光线露出的步骤包括：
在所述有源层以及未被所述有源层覆盖的栅绝缘层上形成光阻层，并使用掩膜板对光阻层进行曝光、显影，以使与所述遮光线对应的光阻层被去除，其中所述掩膜板包括全透光区域、部分透光区域以及不透光区域，所述全透光区域的位置与所述遮光线的位置对应；
将所述遮光线对应的栅绝缘层刻蚀掉。
3.根据权利要求2所述的阵列基板的制作方法，其特征在于，
其中部分所述不透光区域位于所述掩膜板的两侧，其余部分的不透光区域的位置与所述栅极的位置对应，所述部分透光区域位于所述全透光区域和所述不透光区域外；
所述在所述遮光线、未被所述有源层覆盖的栅绝缘层、所述有源层上形成第二金属层的步骤包括：
将所述部分透光区域对应的光阻层去除；
在所述遮光线、未被所述光阻层覆盖的栅绝缘层以及剩余的光阻层上形成第二金属层。
4.根据权利要求3所述的阵列基板的制作方法，其特征在于，所述将所述部分透光区域对应的光阻层去除的步骤包括：
对所述光阻层进行灰化处理，以将所述部分透光区域对应的光阻层去除。
5.根据权利要求3所述的阵列基板的制作方法，其特征在于，所述在所述第二金属层、未被所述第二金属层覆盖的栅绝缘层上以及所述有源层上形成钝化层的步骤之前，所述方法还包括：
将所述剩余的光阻层以及所述剩余的光阻层上的第二金属层进行去除。
6.根据权利要求5所述的阵列基板的制作方法，其特征在于，
通过剥离工艺将所述剩余的光阻层剥除，以将所述剩余的光阻层和所述剩余的光阻层上的第二金属层去除。
7.根据权利要求1所述的阵列基板的制作方法，其特征在于，所述第一金属层和所述第二金属层的材料为铜。
8.根据权利要求1所述的阵列基板的制作方法，其特征在于，所述栅绝缘层的厚度位于预设范围内。
9.一种阵列基板，其特征在于，包括：
第一金属层，位于衬底基板上，包括遮光线和栅极；
栅绝缘层，位于所述遮光线以外的第一金属层上；
有源层，部分位于所述栅绝缘层上；所述有源层用于形成沟道；
第二金属层，位于所述遮光线和所述栅绝缘层上；所述第二金属层包括数据线、源极以及漏极；
钝化层，部分位于所述第二金属层上；所述钝化层上形成有连接所述漏极的过孔；
透明导电层，位于所述钝化层上。
10.根据权利要求9所述的阵列基板，其特征在于，所述栅绝缘层的厚度位于预设范围内。
CN201710178423.6A 2017-03-23 2017-03-23 一种阵列基板及其制作方法 Pending CN106887405A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710178423.6A CN106887405A (zh) 2017-03-23 2017-03-23 一种阵列基板及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710178423.6A CN106887405A (zh) 2017-03-23 2017-03-23 一种阵列基板及其制作方法

Publications (1)

Publication Number Publication Date
CN106887405A true CN106887405A (zh) 2017-06-23

Family

ID=59182336

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710178423.6A Pending CN106887405A (zh) 2017-03-23 2017-03-23 一种阵列基板及其制作方法

Country Status (1)

Country Link
CN (1) CN106887405A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111128711A (zh) * 2019-12-12 2020-05-08 深圳市华星光电半导体显示技术有限公司 一种背板的制作方法
WO2020124887A1 (zh) * 2018-12-21 2020-06-25 深圳市华星光电半导体显示技术有限公司 光阻剥离方法
CN114864603A (zh) * 2022-05-12 2022-08-05 北海惠科光电技术有限公司 阵列基板及其制备方法、显示面板
US11934605B1 (en) 2020-08-18 2024-03-19 Chengdu Boe Optoelectronics Technology Co., Ltd. Touch panel and touch display panel

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101359634A (zh) * 2008-09-27 2009-02-04 上海广电光电子有限公司 薄膜晶体管阵列基板制造方法
CN106356376A (zh) * 2015-07-15 2017-01-25 乐金显示有限公司 具有低线电阻结构的超高密度薄膜晶体管基板及制造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101359634A (zh) * 2008-09-27 2009-02-04 上海广电光电子有限公司 薄膜晶体管阵列基板制造方法
CN106356376A (zh) * 2015-07-15 2017-01-25 乐金显示有限公司 具有低线电阻结构的超高密度薄膜晶体管基板及制造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020124887A1 (zh) * 2018-12-21 2020-06-25 深圳市华星光电半导体显示技术有限公司 光阻剥离方法
CN111128711A (zh) * 2019-12-12 2020-05-08 深圳市华星光电半导体显示技术有限公司 一种背板的制作方法
US11934605B1 (en) 2020-08-18 2024-03-19 Chengdu Boe Optoelectronics Technology Co., Ltd. Touch panel and touch display panel
CN114864603A (zh) * 2022-05-12 2022-08-05 北海惠科光电技术有限公司 阵列基板及其制备方法、显示面板
US11948946B2 (en) * 2022-05-12 2024-04-02 Beihai Hkc Optoelectronics Technology Co., Ltd. Array substrate, method for manufacturing the same, and display panel

Similar Documents

Publication Publication Date Title
US9543338B2 (en) Array substrate, method for manufacturing the same, and display device
CN107946247A (zh) 一种柔性阵列基板及其制作方法
US9716110B2 (en) Array substrate, method for manufacturing the same, and display device
CN106887405A (zh) 一种阵列基板及其制作方法
WO2019100502A1 (zh) 一种薄膜晶体管液晶显示器阵列基板及其制作方法
US20160329361A1 (en) Pixel structure, manufacturing method thereof and display panel
CN105137672B (zh) 阵列基板及其制造方法
CN106019751B (zh) 阵列基板及其制造方法、显示装置
JP2010191421A (ja) Ｔｆｔ−ｌｃｄアレイ基板及びその製造方法
US9263480B2 (en) Method for fabricating array substrate of display using multiple photoresists
CN108336100A (zh) 一种阵列基板及其制备方法、显示面板、显示装置
US10698248B2 (en) Counter substrate, display panel, display device and fabricating method
US10833107B2 (en) Thin film transistor, manufacturing method therefor, array substrate and display device
US9305945B2 (en) TFT array substrate, manufacturing method of the same and display device
CN103715137A (zh) 阵列基板及其制造方法、显示装置
JP2010211206A5 (zh)
JP2011070194A (ja) Ｔｆｔ−ｌｃｄアレイ基板及びその製造方法
WO2015096312A1 (zh) 阵列基板及其制作方法和显示装置
CN105957867A (zh) 阵列基板母板及其制作方法、显示装置
CN104133313A (zh) 阵列基板及其制备方法、液晶显示装置
CN108873509A (zh) 形成像素结构的方法
CN104617049B (zh) 一种阵列基板及其制作方法、显示装置
CN102637634A (zh) 一种阵列基板及其制作方法、显示装置
CN203312295U (zh) 一种裸眼3d功能面板的信号基板及显示设备
CN103383925B (zh) 显示设备、裸眼3d功能面板的信号基板及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20171027

Address after: 518132 No. 9-2 Ming Avenue, Gongming street, Guangming District, Guangdong, Shenzhen

Applicant after: Shenzhen Huaxing photoelectric semiconductor display technology Co., Ltd.

Address before: 518132 9-2, Guangming Road, Guangming New District, Guangdong, Shenzhen

Applicant before: Shenzhen Huaxing Optoelectronic Technology Co., Ltd.

TA01 Transfer of patent application right
RJ01 Rejection of invention patent application after publication

Application publication date: 20170623

RJ01 Rejection of invention patent application after publication