CN203480182U - 一种阵列基板和显示装置 - Google Patents

Abstract

本实用新型提供了一种阵列基板和显示装置，用以解决现有技术中工艺复杂、成本高、耗时长的问题，同时达到增大存储电容的目的，所述阵列基板上的数据线和公共电极线同层设置在衬底基板上，且位于有源层下方，数据线和公共电极线相隔设置，公共电极上设置有连接区，连接区在正投影方向上至少部分与公共电极线重叠，公共电极与公共电极线通过连接区与公共电极线之间的第一过孔实现电连接。

Description

一种阵列基板和显示装置

技术领域

本实用新型涉及液晶显示技术领域，尤其涉及一种阵列基板和显示装置。 

背景技术

由于非晶硅存在因本身自有的缺陷而导致的开态电流低、迁移率低、稳定性差等问题，使它在很多领域受到了限制，为了弥补非晶硅本身缺陷，扩大在相关领域的应用，低温多晶硅(Low Temperature Poly-Silicon，LTPS)技术应运而生。 

随着薄膜晶体管液晶显示技术（Thin Film Transistor Liquid Crystal Display，TFT-LCD）技术的发展，基于低温多晶硅的显示技术逐渐成为主流。如图1所示，现有技术中的低温多晶硅薄膜晶体管阵列基板包括：衬底基板101、缓冲层102、有源区103、栅电极106、源电极105、漏电极104、数据线107、透明公共电极108、像素电极109、栅绝缘层111、中间介电层112、平坦层113和钝化层114。 

随着像素技术开发的需求，如何增大存储电容成为一个重要的关注点，现有技术中为达到增大存储电容的目的，如图2所示，在阵列基板中设置有公共电极线201，所述公共电极线201与栅电极106同层设置，并与位于其上方的像素电极109共同形成存储电容。 

图2中所示的低温多晶硅薄膜晶体管阵列基板的制作流程具体包括： 

第一步，参见图3，在衬底基板101上形成缓冲层102。 

第二步，参见图3，在完成缓冲层102制作的衬底基板上，通过构图工艺，形成有源区103。 

第三步，参见图4，在完成有源区103制作的衬底基板上，沉积氧化硅或氮 化硅层，形成栅绝缘层111。 

第四步，参见图4，在完成栅绝缘层111制作的衬底基板上，利用构图工艺，制作栅电极106和公共电极线201。 

第五步，参见图4，采用离子注射方式将高浓度的n型杂质离子掺杂到有源层103的两侧，在有源层103的相对两侧分别形成源电极105、漏电极104。 

第六步，参见图5，在完成第五步的衬底基板上，沉积氧化硅或氮化硅层，形成中间介电层112；并通过构图工艺，形成贯穿所述栅绝缘层111和中间介电层112的过孔V1。 

第七步，参见图6，在完成中间介电层112制作的衬底基板上形成数据线107，且所述源电极105通过所述过孔V1与数据线107电连接。 

第八步，参见图7，在完成数据线107、源电极105和漏电极104制作的衬底基板上，形成平坦层113，并通过构图工艺，形成贯穿该绝缘层113的过孔V2。 

第九步，参见图8，在完成平坦层113制作的衬底基板上，使用磁控溅射法在平坦层113上沉积一层透明导电薄膜，然后利用构图工艺，形成透明公共电极108。 

第十步，参见图9，在完成透明公共电极108制作的衬底基板上，形成钝化层114，并通过构图工艺，形成贯穿该钝化层114的过孔V3。 

第十一步，参见图10，在完成绝缘层114制作的衬底基板上，使用磁控溅射法在绝缘层113上沉积一层氧化铟锡ITO透明导电薄膜，然后利用构图工艺，形成像素电极109，使得所述像素电极109通过过孔V1、过孔V2和过孔V3与漏电极104电连接。 

通过上述对现有技术中的低温多晶硅薄膜晶体管阵列基板制作方法的具体论述可知，在该阵列基板中，虽然所述公共电极线201与栅电极106是经过一次曝光工艺形成，但制作过程中至少需要通过八次曝光刻蚀等构图工艺，该阵列基板的制作过程中仍存在制造工艺流程复杂，制造流程繁多，成本高，耗时长等问题。 

实用新型内容

本实用新型实施例提供了一种阵列基板和显示装置，用以解决现有技术中工艺复杂、成本高、耗时长的问题，同时达到增大存储电容的目的。 

本实用新型实施例提供的阵列基板包括：衬底基板以及设置在所述衬底基板上的数据线和扫描线，所述数据线和所述扫描线围成多个像素区域，所述像素区域内设置有薄膜晶体管、公共电极及公共电极线，所述薄膜晶体管包括栅电极、源电极、漏电极和有源层，所述栅电极设置在所述有源层的上方，所述源电极和所述漏电极分别设在所述有源层的相对两侧，其中，所述数据线和所述公共电极线同层设置在所述衬底基板上，且位于所述有源层下方，所述数据线和所述公共电极线相隔设置，所述公共电极上设置有连接区，所述连接区在正投影方向上至少部分与公共电极线重叠，所述公共电极与公共电极线通过连接区与公共电极线之间的第一过孔实现电连接。所述阵列基板中，所述公共电极线与位于其上方的像素电极共同形成存储电容，达到增大存储电容的目的；并且，由于所述公共电极线与数据线同层设置，使得经过一次曝光工艺即可形成所述公共电极线与数据线，减少了制作流程，简化了制作工艺，同时还达到了节省制作成本、缩短了制作时间的目的。 

较佳的，所述数据线和所述公共电极线采用相同的导电材料，使得通过一道工艺就可以制得所述数据线和所述公共电极线，同时能够节省制作成本。 

较佳的，所述有源层采用低温多晶硅材料，所述源电极和所述漏电极采用离子注入的方式形成在所述有源层的相对两侧，以便在源电极和漏电极之间形成导电沟道，所述公共电极线形成在漏电极的下方。 

较佳的，所述阵列基板还包括缓冲层，所述缓冲层设置在所述有源层的下方以及所述衬底基板的上方，所述数据线和所述公共电极线被所述缓冲层覆盖；所述缓冲层，用于阻挡后续工艺中基板中所含的杂质扩散进入薄膜晶 体管的有源层，防止对薄膜晶体管的阈值电压和漏电流等特性产生影响，提高薄膜晶体管的质量。 

较佳的，所述阵列基板还包括栅绝缘层，所述栅绝缘层设置在所述有源层的上方以及所述栅电极的下方，用于将所述有源层和所述栅电极隔离。 

较佳的，所述阵列基板还包括设置在所述栅电极上方的中间介电层，用于将所述栅电极和位于该中间介电层上的其它电极隔离。 

较佳的，所述缓冲层、所述栅绝缘层和所述中间介电层在对应着所述数据线的位置开设有第二过孔，所述栅绝缘层和所述中间介电层在对应着所述源电极的位置开设有第三过孔，所述数据线和所述源电极通过所述第二过孔以及所述第三过孔电连接。 

较佳的，所述阵列基板还包括设置在中间介电层上方的像素电极，以及设置在所述像素电极和所述公共电极之间的钝化层；所述像素电极与所述公共电极在正投影方向上至少部分重叠； 

所述公共电极位于钝化层的上方，所述像素电极位于钝化层的下方，所述栅绝缘层、所述中间介电层在对应着所述漏电极的位置开设有第四过孔，所述像素电极和所述漏电极通过所述第四过孔电连接，所述公共电极为狭缝状，所述像素电极为板状或狭缝状，连接区与公共电极线之间的第一过孔贯穿缓冲层、栅绝缘层、中间介电层和钝化层；或者，所述公共电极位于钝化层的下方，所述像素电极位于钝化层的上方，所述栅绝缘层、所述中间介电层在对应着所述漏电极的位置开设有第四过孔，所述钝化层在对应着所述漏电极的位置开设有第五过孔，所述像素电极和所述漏电极通过所述第四过孔和第五过孔电连接，所述公共电极为板状或狭缝状，所述像素电极为狭缝状，所述连接区与公共电极线之间的第一过孔贯穿缓冲层、栅绝缘层和中间介电层。 

较佳的，所述阵列基板中还包括遮光金属层，所述遮光金属层与所述数据线和公共电极线同层设置在所述衬底基板上，所述遮光金属层设置在所述有源层下方，且在正投影方向上与所述有源层至少部分重叠； 

所述遮光金属层设置在所述源电极和所述漏电极对应的区域之间，且在正投影方向上与所述栅电极至少部分重叠，用于将照射到所述漏电极和所述源电极之间的区域的部分光线遮住，从而减小薄膜晶体管的漏电流。 

较佳的，所述有源层中还设置有轻掺杂漏电极，所述轻掺杂漏电极设置在所述源电极和所述漏电极之间，且分布在所述栅电极对应的区域的两侧；所述轻掺杂漏电极能够同时起到降低薄膜晶体管的漏电流的作用。 

本实用新型实施例提供了一种显示装置，所述显示装置包括上述的阵列基板。 

附图说明

图1为现有技术中的一种阵列基板的剖面结构示意图； 

图2为现有技术中的另一种阵列基板的剖面结构示意图； 

图3至图10为图2所示的阵列基板的制备方法流程图； 

图11为本实用新型实施例提供的一种阵列基板的平面结构示意图； 

图12为沿图11中A-A1方向的阵列基板的剖面结构示意图； 

图13为本实用新型实施例提供的另一种阵列基板的剖面结构示意图； 

图14至图18为本实用新型实施例一提供的一种阵列基板的制备方法流程图； 

图19为完成中间介电层制备的实施例二提供的阵列基板的剖面结构示意图； 

图20为完成像素电极制备的实施例二提供的阵列基板的剖面结构示意图。 

具体实施方式

本实用新型实施例提供了一种阵列基板和显示装置，用以解决现有技术中工艺复杂、成本高、耗时长的问题，同时达到增大存储电容的目的。 

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方 案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。 

本实用新型提供了一种阵列基板，包括衬底基板以及设置在所述衬底基板上的数据线和扫描线，所述数据线和所述扫描线围成多个像素区域，所述像素区域内设置有薄膜晶体管、公共电极及公共电极线，所述薄膜晶体管包括栅电极、源电极、漏电极和有源层，所述栅电极设置在所述有源层的上方，所述源电极和所述漏电极分别设在所述有源层的相对两侧，所述数据线和所述公共电极线同层设置在所述衬底基板上，且位于所述有源层下方，所述数据线和所述公共电极线相隔设置，所述公共电极上设置有连接区，所述连接区在正投影方向上至少部分与公共电极线重叠，所述公共电极与公共电极线通过连接区与公共电极线之间的第一过孔实现电连接。 

其中，同层设置的数据线和公共电极线可以采用相同的导电材料。 

其中，所述有源层采用低温多晶硅材料，所述源电极和所述漏电极采用离子注入的方式形成在所述有源层的相对两侧，所述公共电极线形成在漏电极的下方。 

进一步的，所述阵列基板还包括缓冲层，所述缓冲层设置在所述有源层的下方以及所述衬底基板的上方，所述数据线和所述公共电极线被所述缓冲层覆盖。当然，缓冲层的设置位置可以不限于此，例如设置在基板上方且数据线和公共电极线的下方。 

进一步的，所述阵列基板还包括栅绝缘层，所述栅绝缘层设置在所述有源层的上方以及所述栅电极的下方。 

进一步的，所述阵列基板还包括设置在所述栅电极上方的中间介电层。 

其中，所述缓冲层、所述栅绝缘层和所述中间介电层在对应着所述数据线的位置开设有第二过孔，所述栅绝缘层和所述中间介电层在对应着所述源电极 的位置开设有第三过孔，所述数据线和所述源电极通过所述第二过孔以及所述第三过孔电连接。 

进一步的，所述阵列基板还包括设置在中间介电层上方的像素电极，以及设置在所述像素电极和所述公共电极之间的钝化层；所述像素电极与所述公共电极在正投影方向上至少部分重叠； 

当所述公共电极位于钝化层的上方，所述像素电极位于钝化层的下方时，所述栅绝缘层、所述中间介电层在对应着所述漏电极的位置开设有第四过孔，所述像素电极和所述漏电极通过所述第四过孔电连接，所述公共电极为狭缝状，所述像素电极为板状或狭缝状，公共电极连接区与公共电极线之间的第一过孔贯穿缓冲层、栅绝缘层、中间介电层和钝化层； 

当所述公共电极位于钝化层的下方，所述像素电极位于钝化层的上方时，所述栅绝缘层、所述中间介电层在对应着所述漏电极的位置开设有第四过孔，所述钝化层在对应着所述漏电极的位置开设有第五过孔，所述像素电极和所述漏电极通过所述第四过孔和第五过孔电连接，所述公共电极为板状或狭缝状，所述像素电极为狭缝状，所述公共电极连接区与公共电极线之间的第一过孔贯穿缓冲层、栅绝缘层和中间介电层。 

进一步的，所述阵列基板中还包括遮光金属层，所述遮光金属层与所述数据线和公共电极线同层设置在所述衬底基板上，所述遮光金属层设置在所述有源层下方，且在正投影方向上与所述有源层至少部分重叠。 

并且，所述遮光金属层设置在所述源电极和所述漏电极对应的区域之间，且在正投影方向上与所述栅电极至少部分重叠。 

进一步的，所述有源层中还设置有轻掺杂漏电极，所述轻掺杂漏电极设置在所述源电极和所述漏电极之间，且分布在所述栅电极对应的区域的两侧。 

本实用新型实施例一提供了一种阵列基板，参见图11和图12，图11为本实用新型实施例一提供的阵列基板的剖面结构示意图，图12为图11所示阵列基板的平面结构示意图；结合图11和图12，可以看出所述阵列基板包括：衬 底基板101、公共电极线201、数据线107、缓冲层102、有源层103、漏电极104、源电极105、栅电极106、公共电极108、像素电极109，与数据线107交叉设置的扫描线110，位于有源层103与栅电极106之间的栅绝缘层111，位于栅电极106与公共电极之间的中间介电层112，位于公共电极108与像素电极109之间的钝化层114，以及设置在公共电极上的连接区115。 

具体的，所述公共电极线201与数据线107同层设置，位于所述衬底基板101与缓冲层102之间；并且，所述公共电极线201与数据线107的材料相同；此外，所述公共电极线201与数据线107可以在同一次构图工艺形成。 

所述缓冲层102位于公共电极线201与数据线107的上方、有源层103的下方，并且所述缓冲层102覆盖位于其下方的所述数据线107和所述公共电极线201； 

本实施例中，所述缓冲层102用于阻挡后续工艺中衬底基板中所含的杂质扩散进入薄膜晶体管的有源层，防止对薄膜晶体管的阈值电压和漏电流等特性产生影响，同时，由于所述有源层103采用低温多晶硅材料，而低温多晶硅通常是用准分子激光退火的方法形成，因此，设置该缓冲层102能够在后续制作有源层103的工艺中起到防止准分子激光退火造成的杂质的扩散，提高低温多晶硅形成薄膜晶体管的质量。 

所述有源层103位于所述缓冲层102的上方、所述栅绝缘层111的下方，所述有源层103采用低温多晶硅材料。 

所述漏电极104与源电极105分别位于所述有源层103的相对两侧，所述漏电极104与所述源电极105采用离子注入的方式形成。 

所述栅电极106与扫描线110同层设置，位于栅绝缘层111与中间介电层112之间；并且，所述栅电极106的制作材料与扫描线110的制作材料相同，二者可以利用同一次构图工艺形成。 

所述公共电极108位于中间介电层112的上方、钝化层114的下方，所述公共电极108的制作材料可以为氧化铟锡等透明导电材料，且所述公共电极 108为板状或狭缝状。 

所述连接区115，与所述公共电极108同层设置，采用相同的透明导电材料，且其在正投影方向上至少部分与公共电极线201重叠。 

所述像素电极109，位于钝化层114的上方，其制作材料可以为氧化铟锡等透明导电材料，且所述像素电极109的形状为狭缝状。所述像素电极109与所述公共电极108在正投影方向上至少部分重叠。 

所述阵列基板中还包括第一过孔401、第二过孔402、第三过孔403、第四过孔404和第五过孔405； 

具体的，所述第一过孔401用于依次贯穿所述中间介电层112、栅绝缘层111和缓冲层102，使得公共电极线201与公共电极108电连接，并向公共电极108提供公共电压信号； 

所述第二过孔402设置在所述缓冲层102、所述栅绝缘层111和所述中间介电层112与所述数据线107相对应的位置； 

所述第三过孔403设置在所述栅绝缘层111和所述中间介电层112与所述源电极105相对应的位置，使得所述源电极105与所述数据线107通过所述第二过孔402和所述第三过孔403电连接； 

所述第四过孔404设置在所述栅绝缘层111、所述中间介电层112与所述漏电极104相对应的位置； 

所述第五过孔405，设置在所述钝化层114与所述漏电极104相对应的位置，使得所述漏电极104与所述像素电极109通过所述第四过孔404和所述第五过孔405电连接。 

所述第一过孔401、第二过孔402、第三过孔403和第四过孔404中填充有用于制作公共电极108的透明导电材料，所述第五过孔405中填充有用于制作像素电极109的透明导电材料。 

本实施例中，所述阵列基板还包括遮光金属层116，所述遮光金属层116与所述数据线107和公共电极线201同层设置在所述衬底基板101的上方，所 述遮光金属层116设置在所述有源层103的下方，且在正投影方向上与所述有源层103至少部分重叠；并且，所述遮光金属层116设置在所述源电极105和所述漏电极104对应的区域之间，且在正投影方向上与所述栅电极106至少部分重叠。所述金属遮光层116，用于遮住有源层103的沟道区域，使得照射到有源层103的部分光线能够被遮住，进而降低有源层103的漏电流；当然，遮光金属层116也可以与有源层103完全重叠，这样，遮光金属层就将有源层103完全遮住，从而使照射到有源层103的光线全部被遮住，能够更进一步地降低有源层的漏电流。 

其中，遮光金属层116、公共电极线201和数据线107采用相同的导电材料，使得设置在同一层中的遮光金属层116、公共电极线201和数据线107可以通过一次构图工艺同时形成；且由于该导电材料为不透光导电材料，所以遮光金属层116同时起到遮住照射到有源层103的部分光线，从而降低薄膜晶体管的漏电流的作用。 

本实施例提供的阵列基板中，还包括设置在有源层103中的轻掺杂漏极117，所述轻掺杂漏极117位于所述漏电极104和源电极105之间，且分布在栅电极106对应的区域的两侧，本实施例中,轻掺杂漏极117能够同时起到降低薄膜晶体管的漏电流的作用。 

其中，所述栅电极106至少为一个，遮光金属层116至少为一片；本实施例中，设置有两个栅电极106，栅电极设置为两个可以同时起到减少薄膜晶体管的漏电流的作用；遮光金属层116为两片。 

需要说明的是，在中间介电层112以及公共电极108之间还可以设置平坦层，所述平坦层能使得中间介电层112保持平坦；当然，所述中间介电层112以及公共电极108之间也可以不设置平坦层，如本实施例所述，使得阵列基板的厚度相对较薄。 

本实用新型实施例二还提供了另一种阵列基板，其剖面结构如图13所示，从图13中可以看出，该阵列基板和图12所示的阵列基板的结构基本相同，两 者的区别之处在于：一、图12所示的阵列基板中，像素电极109位于钝化层114的上方、公共电极108位于钝化层114的下方，而图13所示的阵列基板中，像素电极109位于钝化层114的下方、公共电极108位于钝化层114的上方；二、图13所示的阵列基板中不需要设置第五过孔；三，在图12所示的阵列基板中，用于连接公共电极和公共电极线的第一过孔依次贯穿中间介电层112、栅绝缘层111和缓冲层102，而在图13所示的阵列基板中，用于连接公共电极和公共电极线的第一过孔401依次贯穿钝化层114、中间介电层112、栅绝缘层111和缓冲层102，本实用新型实施例二提供的阵列基板中结构更加简单，进一步简化了制作流程，缩短了生产时间，降低了生产成本。 

本实用新型实施例三提供的一种阵列基板的制备方法，该方法包括形成数据线、扫描线、公共电极和公共电极线的步骤和形成薄膜晶体管的步骤，形成所述薄膜晶体管包括形成栅电极、源电极、漏电极和有源层的步骤，所述公共电极、公共电极线和薄膜晶体管均形成在由所述扫描线和所述数据线围成的多个像素区域内，其中，所述数据线和所述公共电极线同层形成在衬底基板上，且在所述有源层下方，所述公共电极上同层形成有连接区，所述连接区在正投影方向上至少部分与公共电极线重叠，所述公共电极与公共电极线通过形成在连接区与公共电极线之间的第一过孔实现电连接。 

实际制备工艺中，所述阵列基板的制备方法具体包括： 

第一步：在所述衬底基板上采用构图工艺同时形成包括所述数据线、公共电极线的图形，所述数据线和所述公共电极线相隔设置； 

第二步：在完成第一步的衬底基板上形成缓冲层和包括有源层的图形；所述缓冲层覆盖所述公共电极线和所述数据线，所述包括有源层的图形形成在所述缓冲层上； 

第三步：在完成第二步的基板上形成栅绝缘层和包括所述栅电极的图形； 

第四步：在完成第三步的衬底基板上形成所述源电极和所述漏电极，所述源电极和所述漏电极采用离子注入方式形成在所述有源层的相对两侧； 

第五步：在完成第四步的衬底基板上形成中间介电层以及包括第一过孔、第二过孔、第三过孔以及第四过孔的图形，其中：所述第一过孔形成在所述连接区与所述公共电极线之间，贯穿所述缓冲层、栅绝缘层、中间介电层，所述第二过孔形成在对应着所述数据线的位置并贯穿所述缓冲层、栅绝缘层和中间介电层，所述第三过孔形成在对应着所述源电极的位置并贯穿所述栅绝缘层和中间介电层，所述第四过孔形成在对应着所述漏电极的位置并贯穿所述栅绝缘层和中间介电层； 

第六步：在完成第五步的衬底基板上形成包括所述公共电极和连接区的图形，所述第一过孔、第二过孔、第三过孔和第四过孔中同时填充有用于形成所述公共电极的导电材料，所述连接区与所述公共电极线通过所述第一过孔电连接，所述数据线与所述源电极通过所述第二过孔和所述第三过孔电连接； 

第七步：在完成第六步的衬底基板上形成所述钝化层以及在所述钝化层中形成包括第五过孔的图形，所述第五过孔形成在对应着所述漏电极的位置，且所述第五过孔的位置与所述第四过孔的位置相对应； 

第八步：在完成第七步的衬底基板上形成包括像素电极的图形，所述第五过孔中填充有用于形成所述像素电极的导电材料，所述像素电极与所述漏电极通过所述第四过孔和所述第五过孔电连接。 

上述第五步至第八步中所述的方法，适用于所述公共电极位于所述像素电极下方的阵列基板。而对于所述公共电极位于所述像素电极上方的阵列基板中，所述制备方法还包括形成公共电极、连接区和像素电极的步骤： 

第五步：在完成第四步的衬底基板上形成中间介电层以及包括第二过孔、第三过孔以及第四过孔的图形，其中：所述第二过孔形成在对应着所述数据线的位置并贯穿所述缓冲层、所述栅绝缘层和所述中间介电层，所述第三过孔形成在对应着所述源电极的位置并贯穿所述栅绝缘层和所述中间介电层，所述第四过孔形成在对应着所述漏电极的位置并贯穿所述栅绝缘层和所述中间介电层； 

第六步：在完成第五步的衬底基板上形成包括所述像素电极的图形，所述第二过孔、第三过孔和第四过孔中同时填充有用于形成所述像素电极的导电材料，所述数据线与所述源电极通过所述第二过孔以及所述第三过孔电连接，所述像素电极与所述漏电极通过所述第四过孔电连接； 

第七步:在完成第六步的衬底基板上形成所述钝化层以及包括公共电极和连接区的图形，所述钝化层完全覆盖所述像素电极，所述包括公共电极和连接区的图形形成在所述钝化层的上方，以及形成所述连接区与所述公共电极线之间的第一过孔，所述第一过孔贯穿所述缓冲层、栅绝缘层、中间介电层和钝化层。 

其中，所述第四步还进一步包括：采用离子注入方式在所述有源层中形成轻掺杂漏电极，所述轻掺杂漏电极形成在所述源电极和所述漏电极之间，且分布在所述栅电极对应的区域的两侧；所述轻掺杂漏电极同时起到降低薄膜晶体管的漏电流的作用。 

进一步的，所述第一步还进一步包括：在衬底基板上形成遮光金属层，所述遮光金属层与所述数据线和公共电极线同层形成，所述遮光金属层形成在所述有源层下方，且在正投影方向上与所述有源层至少部分重叠。 

较佳的，所述第一步中形成的所述遮光金属层为至少一片，在第三步中形成的所述栅电极为至少一个；所述遮光金属层与所述栅电极位置对应形成，用于减少薄膜晶体管的漏电流。 

下面结合附图，详细介绍本实用新型实施例三提供的阵列基板的制备方法，以本实用新型实施例一提供的阵列基板的结构为例，所述阵列基板的制备方法具体包括： 

第一步，参见图14，在衬底基板101上沉积一层金属薄膜，然后通过第一次构图工艺处理，形成包含数据线107、遮光金属层116和公共电极线201的图形，所述数据线107、遮光金属层116和公共电极线201相隔设置。 

在本实用新型中，构图工艺，可只包括光刻工艺，或，包括光刻工艺以及 刻蚀步骤，同时还可以包括打印、喷墨等其他用于形成预定图形的工艺；光刻工艺，是指包括成膜、曝光、显影等工艺过程的利用光刻胶、掩模板、曝光机等形成图形的工艺。可根据本实用新型中所形成的结构选择相应的构图工艺。 

在本实施例中，所述构图工艺包括：首先，在衬底基板101上形成（如溅射或涂覆等）一层用于形成数据线107、遮光金属层116和公共电极线201的金属薄膜；接着，在金属薄膜上涂覆一层光刻胶；然后，用设置有包括数据线、遮光金属层和公共电极线的图形的掩模板对光刻胶进行曝光；最后经显影、刻蚀后形成包括数据线107、遮光金属层116和公共电极线201的图形。本实施例阵列基板的制备方法中，涉及到通过构图工艺形成的膜层的制备工艺与此相同，此后不再详细赘述。 

第二步，参见图15，在完成第一步的衬底基板上通过等离子体增强化学气相沉积法沉积二氧化硅或氮化硅层，形成缓冲层102，所述缓冲层102覆盖数据线107、遮光金属层116和公共电极线201。 

第三步，参见图15，在完成第二步的衬底基板上，通过等离子体增强化学气相沉积法或其他类似方法，在缓冲层102的上方形成非晶硅薄膜层，然后通过激光退火工艺或固相结晶工艺等工艺过程，使得非晶硅结晶化，形成多晶硅薄膜层，并通过第二次构图工艺处理形成包含低温多晶硅有源层103的图形；所述有源层103的图形形成在所述缓冲层102上，且所述有源层103的图形在正投影方向上与所述公共电极201重叠。 

第四步，参见图16，在完成第三步的衬底基板上沉积氮化硅（SiNx）或氧化硅（SiOx）层，形成栅绝缘层111，所述栅绝缘层111设置在所述有源层103的上方以及栅电极的下方。 

第五步，参见图16，在完成第四步的衬底基板上沉积钼（Mo）、铝（Al）或镉（Cr）等金属层，然后通过第三次构图工艺处理，形成栅电极106和扫描线； 

第六步，参见图16，在完成第五步的衬底基板上，采用离子注入方式对有 源层的相对两侧进行重掺杂，形成漏电极104和源电极105，并对位于源电极105和漏电极104之间的部分有源层区域进行轻掺杂，形成轻掺杂漏极117，所述轻掺杂漏极117形成在漏电极104和源电极105之间，且分布在栅电极106对应的区域的两侧。 

第七步，参见图17，在完成第六步的衬底基板上沉积氮化硅（SiNx）或氧化硅（SiOx）层，形成中间介电层112；并通过第四次构图工艺，形成第一过孔401、第二过孔402、第三过孔403和第四过孔404； 

其中，所述第一过孔401形成在所述连接区115与所述公共电极线201之间，贯穿所述缓冲层102、栅绝缘层111、中间介电层112，所述第二过孔402设置在所述缓冲层102、所述栅绝缘层111和所述中间介电层112与所述数据线107相对应的位置；所述第三过孔403设置在所述栅绝缘层111和所述中间介电层112与所述源电极105相对应的位置，使得所述源电极105与所述数据线107通过所述第二过孔402和所述第三过孔403电连接；所述第四过孔404设置在所述栅绝缘层111和所述中间介电层112与所述漏电极104相对应的位置。 

第八步，参见图17，在完成第七步的衬底基板上，使用磁控溅射法在中间介电层112上沉积一层氧化铟锡ITO透明导电薄膜，并通过第五次构图工艺，形成公共电极108和连接区115；所述第一过孔401、第二过孔402、第三过孔403和第四过孔404中同时填充有用于形成所述公共电极108的导电材料，所述连接区115通过所述第一过孔401与公共电极线201电连接，所述数据线107与所述源电极105通过所述第二过孔402和所述第三过孔403电连接。 

第九步，参见图18，在完成第八步的衬底基板上形成钝化层114，并通过第六次构图工艺形成第五过孔405，所述第五过孔405贯穿所述钝化层114、与漏电极104相对应，用于使得像素电极109与所述漏极104通过所述第四过孔404与所述第五过孔405电连接。 

第十步，参见图12，在完成第九步的衬底基板上，使用磁控溅射法在钝化 层114上沉积一层氧化铟锡ITO透明导电薄膜，通过第七次构图工艺，即经涂覆光刻胶并曝光显影后，再进行湿刻、剥离后，形成包括像素电极109的图形；所述第五过孔405中填充有用于形成所述像素电极的导电材料，所述像素电极109通过所述第四过孔404和第五过孔405与漏电极104电连接。 

经过上述步骤，即形成本实用新型实施例一提供的、结构如图12所示的阵列基板。 

对于本实用新型实施例二提供的阵列基板，其制备方法具体包括： 

第一步，参见图14，在衬底基板101上沉积一层金属薄膜，然后通过第一次构图工艺处理，形成包含数据线107、遮光金属层116和公共电极线201的图形，所述数据线107、遮光金属层116和公共电极线201相隔设置。 

第二步，参见图15，在完成第一步的衬底基板上形成缓冲层102，所述缓冲层102完全覆盖数据线107、遮光金属层116和公共电极线201。 

第三步，参见图15，在完成第二步的衬底基板上，通过第二次构图工艺处理形成包含低温多晶硅有源层103的图形；所述有源层103的图形形成在所述缓冲层102上，且所述有源层103的图形在正投影方向上与所述公共电极201重叠。 

第四步，参见图16，在完成第三步的衬底基板上沉积氮化硅（SiNx）或氧化硅（SiOx）层，形成栅绝缘层111，所述栅绝缘层111设置在所述有源层103的上方以及所述栅电极的下方。 

第五步，参见图16，在完成第四步的衬底基板上沉积钼（Mo）、铝（Al）或镉（Cr）等金属层，然后通过第三次构图工艺处理，形成栅电极106和扫描线； 

第六步，参见图16，在完成第五步的衬底基板上，采用离子注入方式对有源层的相对两侧进行重掺杂，形成漏电极104和源电极105，并对位于源电极105和漏电极104之间的部分有源层区域进行轻掺杂，形成轻掺杂漏极117，所述轻掺杂漏极117形成在漏电极104和源电极105之间，且分布在栅电极106 对应的区域的两侧。 

第七步，参见图19，在完成第六步的衬底基板上沉积氮化硅（SiNx）或氧化硅（SiOx）层，形成中间介电层112；并通过第四次构图工艺，形成第二过孔402、第三过孔403和第四过孔404； 

其中，所述第二过孔402设置在所述缓冲层102、所述栅绝缘层111和所述中间介电层112与所述数据线107相对应的位置；所述第三过孔403设置在所述栅绝缘层111和所述中间介电层112与所述源电极105相对应的位置，使得所述源电极105与所述数据线107通过所述第二过孔402和所述第三过孔403电连接；所述第四过孔404设置在所述栅绝缘层111和所述中间介电层112与所述漏电极104相对应的位置。 

第八步，参见图20，在完成第七步的衬底基板上，使用磁控溅射法在中间介电层112上沉积一层氧化铟锡（ITO）透明导电薄膜，并通过第五次构图工艺形成像素电极109，所述第二过孔402、第三过孔403和第四过孔404中同时填充有用于形成所述像素电极的透明导电材料，所述像素电极109通过所述第四过孔404与漏极104电连接。 

第九步，参见图13，在完成第八步的衬底基板上形成钝化层114，并通过第六次构图工艺形成第一过孔401，所述第一过孔401贯穿所述钝化层114、中间介电层112、栅绝缘层111和缓冲层102，用于通过所述第一过孔401使得公共电极的连接区115与公共电极线201电连接。 

第十步，参见图13，在完成第九步的衬底基板上，使用磁控溅射法在钝化层114上沉积一层氧化铟锡ITO透明导电薄膜，通过第七次构图工艺，即经涂覆光刻胶并曝光显影后，再进行湿刻、剥离后，形成包含公共电极108和连接区115的图形，所述第一过孔401中填充有用于制作所述公共电极108的透明导电材料，公共电极108和公共电极线201通过所述第一过孔401电连接。 

经过上述步骤，即形成本实用新型实施例二提供的、结构如图13所示的阵列基板。 

本实用新型实施例提供了一种显示装置，所述显示装置包括上述的阵列基板。 

综上所述，本实用新型实施例提供的阵列基板中，通过在缓冲层和衬底基板之间设置公共电极线，使得所述公共电极线与位于其上方的像素电极共同形成存储电容，从而达到增大存储电容的目的；并且，由于所述公共电极线与数据线和遮光金属层同层设置，经过一次曝光工艺即可形成所述公共电极线、数据线和遮光金属层，减少了制作流程，简化了制作工艺，同时还达到了节省制作成本、缩短了制作时间的目的。 

显然，本领域的技术人员可以对本实用新型进行各种改动和变型而不脱离本实用新型的精神和范围。这样，倘若本实用新型的这些修改和变型属于本实用新型权利要求及其等同技术的范围之内，则本实用新型也意图包含这些改动和变型在内。 

Claims (12)

1.一种阵列基板，包括衬底基板以及设置在所述衬底基板上的数据线和扫描线，所述数据线和所述扫描线围成多个像素区域，所述像素区域内设置有薄膜晶体管、公共电极及公共电极线，所述薄膜晶体管包括栅电极、源电极、漏电极和有源层，所述栅电极设置在所述有源层的上方，所述源电极和所述漏电极分别设在所述有源层的相对两侧，其特征在于，所述数据线和所述公共电极线同层设置在所述衬底基板上，且位于所述有源层下方，所述数据线和所述公共电极线相隔设置，所述公共电极上设置有连接区，所述连接区在正投影方向上至少部分与公共电极线重叠，所述公共电极与公共电极线通过连接区与公共电极线之间的第一过孔实现电连接。

2.根据权利要求1所述的阵列基板，其特征在于，所述数据线和所述公共电极线采用相同的导电材料。

3.根据权利要求1所述的阵列基板，其特征在于，所述有源层采用低温多晶硅材料，所述源电极和所述漏电极采用离子注入的方式形成在所述有源层的相对两侧，所述公共电极线形成在漏电极的下方。

4.根据权利要求3所述的阵列基板，其特征在于，所述阵列基板还包括缓冲层，所述缓冲层设置在所述有源层的下方以及所述衬底基板的上方，所述数据线和所述公共电极线被所述缓冲层覆盖。

5.根据权利要求4所述的阵列基板，其特征在于，所述阵列基板还包括栅绝缘层，所述栅绝缘层设置在所述有源层的上方以及所述栅电极的下方。

6.根据权利要求5所述的阵列基板，其特征在于，所述阵列基板还包括设置在所述栅电极上方的中间介电层。

7.根据权利要求6所述的阵列基板，其特征在于，所述缓冲层、所述栅绝缘层和所述中间介电层在对应着所述数据线的位置开设有第二过孔，所述栅绝缘层和所述中间介电层在对应着所述源电极的位置开设有第三过孔，所述数据线和所述源电极通过所述第二过孔以及所述第三过孔电连接。

8.根据权利要求7所述的阵列基板，其特征在于，所述阵列基板还包括设置在中间介电层上方的像素电极，以及设置在所述像素电极和所述公共电极之间的钝化层；所述像素电极与所述公共电极在正投影方向上至少部分重叠；

所述公共电极位于钝化层的上方，所述像素电极位于钝化层的下方，所述栅绝缘层、所述中间介电层在对应着所述漏电极的位置开设有第四过孔，所述像素电极和所述漏电极通过所述第四过孔电连接，所述公共电极为狭缝状，所述像素电极为板状或狭缝状，连接区与公共电极线之间的第一过孔贯穿缓冲层、栅绝缘层、中间介电层和钝化层；或者，所述公共电极位于钝化层的下方，所述像素电极位于钝化层的上方，所述栅绝缘层、所述中间介电层在对应着所述漏电极的位置开设有第四过孔，所述钝化层在对应着所述漏电极的位置开设有第五过孔，所述像素电极和所述漏电极通过所述第四过孔和第五过孔电连接，所述公共电极为板状或狭缝状，所述像素电极为狭缝状，所述连接区与公共电极线之间的第一过孔贯穿缓冲层、栅绝缘层和中间介电层。

9.根据权利要求6所述的阵列基板，其特征在于，所述阵列基板中还包括遮光金属层，所述遮光金属层与所述数据线和公共电极线同层设置在所述衬底基板上，所述遮光金属层设置在所述有源层下方，且在正投影方向上与所述有源层至少部分重叠。

10.根据权利要求9所述的阵列基板，其特征在于，所述遮光金属层设置在所述源电极和所述漏电极对应的区域之间，且在正投影方向上与所述栅电极至少部分重叠。

11.根据权利要求1所述的阵列基板，其特征在于，所述有源层中还设置有轻掺杂漏电极，所述轻掺杂漏电极设置在所述源电极和所述漏电极之间，且分布在所述栅电极对应的区域的两侧。

12.一种显示装置，其特征在于，所述显示装置包括权利要求1～11任一权项所述的阵列基板。

Images