JPS62179156A - 薄膜トランジスタの構造 - Google Patents
薄膜トランジスタの構造Info
- Publication number
- JPS62179156A JPS62179156A JP61019361A JP1936186A JPS62179156A JP S62179156 A JPS62179156 A JP S62179156A JP 61019361 A JP61019361 A JP 61019361A JP 1936186 A JP1936186 A JP 1936186A JP S62179156 A JPS62179156 A JP S62179156A
- Authority
- JP
- Japan
- Prior art keywords
- film
- light
- intercepting
- thin film
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims description 10
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 5
- -1 chalcogenide compound Chemical class 0.000 claims abstract description 5
- 239000004065 semiconductor Substances 0.000 claims abstract description 3
- 239000000758 substrate Substances 0.000 claims abstract 2
- 239000010408 film Substances 0.000 claims description 33
- 230000001681 protective effect Effects 0.000 claims description 5
- 229910052785 arsenic Inorganic materials 0.000 claims description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 1
- 229910052710 silicon Inorganic materials 0.000 claims 1
- 239000010703 silicon Substances 0.000 claims 1
- 238000009413 insulation Methods 0.000 abstract description 2
- 230000003287 optical effect Effects 0.000 abstract description 2
- 150000004771 selenides Chemical class 0.000 abstract description 2
- 230000015572 biosynthetic process Effects 0.000 abstract 2
- 238000001704 evaporation Methods 0.000 abstract 2
- 229910017000 As2Se3 Inorganic materials 0.000 abstract 1
- WBFMCDAQUDITAS-UHFFFAOYSA-N arsenic triselenide Chemical compound [Se]=[As][Se][As]=[Se] WBFMCDAQUDITAS-UHFFFAOYSA-N 0.000 abstract 1
- 230000008020 evaporation Effects 0.000 abstract 1
- 239000004973 liquid crystal related substance Substances 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 101100489584 Solanum lycopersicum TFT1 gene Proteins 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000012788 optical film Substances 0.000 description 1
- 210000001747 pupil Anatomy 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Liquid Crystal (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
本発明は、アクティブマトリックス形液晶表示装置のア
クティブ素子に用いるアモルファス７リコン薄膜トラン
ジスタに光が照射されたときにオフ電流が増加したりソ
ース電位がドレイン電極の影響を受けるのを解決するこ
とな目的としたもので、遮光膜材料として高抵抗のカル
コゲナイド系化合物を用いるようにして目的の達成を図
っているＯ 〔産業上の利用分野〕 本発明は、アモルファスシリコン薄膜トランジスタ（ａ
−８ＩＴＦＴ）の構造Ｖｃｒ！Ａするものである０ａ−
８ｉＴＦＴはアクティブマトリックス形液晶表示装置の
マクティブ素子として使用される力ｔ、この場合、該ａ
−８ＬＴＰＴの表面には、光照射時におけるオフ電流の
増加等を避けるために遮光膜か設けられている。
クティブ素子に用いるアモルファス７リコン薄膜トラン
ジスタに光が照射されたときにオフ電流が増加したりソ
ース電位がドレイン電極の影響を受けるのを解決するこ
とな目的としたもので、遮光膜材料として高抵抗のカル
コゲナイド系化合物を用いるようにして目的の達成を図
っているＯ 〔産業上の利用分野〕 本発明は、アモルファスシリコン薄膜トランジスタ（ａ
−８ＩＴＦＴ）の構造Ｖｃｒ！Ａするものである０ａ−
８ｉＴＦＴはアクティブマトリックス形液晶表示装置の
マクティブ素子として使用される力ｔ、この場合、該ａ
−８ＬＴＰＴの表面には、光照射時におけるオフ電流の
増加等を避けるために遮光膜か設けられている。
この穂の従来のａ−８ｉＴＦＴの構造を第２図に示す〇
第２図のａ−３ｉＴＦＴ１ は、ｅｍ性基板２上に、ゲ
ート′Ｎ、他３と、ゲート絶縁膜４と、動作半導体層と
してのアモルファスシリコｙ ｇ （ａ −８ｉ ［）
５と、ソース電極６及びドレイン電極７と、保護膜８と
を形成してなり、保護膜８０表面には、金属膜（遮光膜
）９が設けられている。
ート′Ｎ、他３と、ゲート絶縁膜４と、動作半導体層と
してのアモルファスシリコｙ ｇ （ａ −８ｉ ［）
５と、ソース電極６及びドレイン電極７と、保護膜８と
を形成してなり、保護膜８０表面には、金属膜（遮光膜
）９が設けられている。
ところが、第２図のａ−５ｉＴＦＴの場合は、遮光膜が
金属であるため、交流駆動させるとソース・ドレイン電
極間に遮光膜を介して容量結合（Ｃカップル）が生じる
〇 〔問題点を解決するだめの手段〕 本発明は、上述の問題点を解決することのできる薄膜ト
ランジスタの構造を提供するもので、そのための手段と
して第１図に示すような高抵抗の遮ｙｔ、膜を採用して
いる。
金属であるため、交流駆動させるとソース・ドレイン電
極間に遮光膜を介して容量結合（Ｃカップル）が生じる
〇 〔問題点を解決するだめの手段〕 本発明は、上述の問題点を解決することのできる薄膜ト
ランジスタの構造を提供するもので、そのための手段と
して第１図に示すような高抵抗の遮ｙｔ、膜を採用して
いる。
Ｔｅ添化セレン化砒素（Ａｓｌ Ｓｅａ ）、 −Ｘ
（ＡｉｄＴｅｍｌＸｏ、１≦Ｘ≦０．５は光吸収性を有
しているので、これは遮光膜としての役割りを果たす。
（ＡｉｄＴｅｍｌＸｏ、１≦Ｘ≦０．５は光吸収性を有
しているので、これは遮光膜としての役割りを果たす。
また、これは高抵抗であるので、従来問題となっていた
遮光膜を介してのソースードレイン電極間のＣカヅプル
をなくすことができる。
遮光膜を介してのソースードレイン電極間のＣカヅプル
をなくすことができる。
以下、第１図に関連して本発明の詳細な説明する。
第１図は、本発明忙係る薄膜トランジスタの構造を示す
＃ｒ面図で、ａ−８ｉＴＦＴ２１は、絶縁性基板２２上
にゲート電極２３と、ゲート絶縁膜２４と、動作半導体
層としてのａ−５ｉｌｉｆ＋！２５と、ソース電極２６
及びドレイン電極２７とを形成してなり、その表面には
、保Ｗ１膜２８．遮光膜２９が設けられている。
＃ｒ面図で、ａ−８ｉＴＦＴ２１は、絶縁性基板２２上
にゲート電極２３と、ゲート絶縁膜２４と、動作半導体
層としてのａ−５ｉｌｉｆ＋！２５と、ソース電極２６
及びドレイン電極２７とを形成してなり、その表面には
、保Ｗ１膜２８．遮光膜２９が設けられている。
遮光膜２９の形成は３セレン化砒素とセレン化Ｔｅの２
つのソースから同時蒸着法によりて保護膜２８上に蒸着
形成される。
つのソースから同時蒸着法によりて保護膜２８上に蒸着
形成される。
遮光膜２９は、チャネル層を覆っているため、ＴＦ’ｌ
−遮光する口また、遮光膜２９は高抵抗であるため、遮
光膜を介してのソースｅドレイン電極間のＣｆｊ−ｖプ
ルを低減できる。従って、光照射時においてもＴＰＴの
オフ電流の増加が避けられ、かつソース電位がドレイ／
電極の影響を受けないので、アクティブマトリックス液
晶表示パネルの階調表示が可能になる。
−遮光する口また、遮光膜２９は高抵抗であるため、遮
光膜を介してのソースｅドレイン電極間のＣｆｊ−ｖプ
ルを低減できる。従って、光照射時においてもＴＰＴの
オフ電流の増加が避けられ、かつソース電位がドレイ／
電極の影響を受けないので、アクティブマトリックス液
晶表示パネルの階調表示が可能になる。
なお遮光膜２９の形成において（Ａｓ！５ｅｓ）と（Ａ
ｓＴｅ、）の成分比を最蒼哨、かつ膜厚な１μｍ程度と
することにより抵抗値がｌＸｌ０−’（Ω・ｃａ）−”
以上で、光学ギヤーｔ ７が１，４ｅＶ以下の条件を膚
たす遮光膜が祷られる。
ｓＴｅ、）の成分比を最蒼哨、かつ膜厚な１μｍ程度と
することにより抵抗値がｌＸｌ０−’（Ω・ｃａ）−”
以上で、光学ギヤーｔ ７が１，４ｅＶ以下の条件を膚
たす遮光膜が祷られる。
以上述べたように、木兄明忙よれば、容ｆｆ１Ｎ！合の
ない［相］光膜を構成することができるので、交流ノイ
ズのないＴＰＴを得ることかでき、品質の良い液晶表示
が実現され乙。
ない［相］光膜を構成することができるので、交流ノイ
ズのないＴＰＴを得ることかでき、品質の良い液晶表示
が実現され乙。
第１図は、本発明の実施例の４膜トランジスタの構造を
示す断面図、 第２図は、従来の薄膜トランジスタの構造を示す断面図
、 ２１はａ−８ｉＴＦＴ（アモルファスシリコン薄膜トラ
ンジスタ）、 ２２は絶縁性基板、 ２３はゲート電極、 ２４はゲート絶縁膜、 ２５は動作半導体層としてのａ−８ｉ膜（アモルファス
シリコンＩＩＩ）、 ２６はソースＩＥ極、 ２７はドレイ／電極、 ２８は保瞳膜、 ２９は遮光膜である。
示す断面図、 第２図は、従来の薄膜トランジスタの構造を示す断面図
、 ２１はａ−８ｉＴＦＴ（アモルファスシリコン薄膜トラ
ンジスタ）、 ２２は絶縁性基板、 ２３はゲート電極、 ２４はゲート絶縁膜、 ２５は動作半導体層としてのａ−８ｉ膜（アモルファス
シリコンＩＩＩ）、 ２６はソースＩＥ極、 ２７はドレイ／電極、 ２８は保瞳膜、 ２９は遮光膜である。
Claims (2)
- （１）絶縁性基板上に、ゲート電極、ゲート絶縁膜、動
作半導体層としてのマモルファスシリコン膜、ソース及
びドレイン電極を形成してより、表面に保護膜及び遮光
膜が形成されたアモルファスシリコン薄膜トランジスタ
において、前記遮光膜が、カルコゲナイド系化合物によ
って形成されたことを特徴とする薄膜トランジスタの構
造。 - （２）カルコゲナイド系化合物としてＴｅ添化セレン化
砒素（Ａｓ＿２Ｓｅ＿３）＿１＿−＿Ｘ（Ａｓ＿２Ｔｅ
＿３）＿Ｘただし０．１≦Ｘ≦０．５を用い、これを遮
光膜とした特許請求の範囲第１項記載の薄膜トランジス
タの構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61019361A JPS62179156A (ja) | 1986-01-31 | 1986-01-31 | 薄膜トランジスタの構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61019361A JPS62179156A (ja) | 1986-01-31 | 1986-01-31 | 薄膜トランジスタの構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62179156A true JPS62179156A (ja) | 1987-08-06 |
Family
ID=11997228
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61019361A Pending JPS62179156A (ja) | 1986-01-31 | 1986-01-31 | 薄膜トランジスタの構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62179156A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0943632A (ja) * | 1995-05-19 | 1997-02-14 | Nec Corp | 薄膜トランジスタアレイ |
-
1986
- 1986-01-31 JP JP61019361A patent/JPS62179156A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0943632A (ja) * | 1995-05-19 | 1997-02-14 | Nec Corp | 薄膜トランジスタアレイ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4609930A (en) | Thin film transistor | |
| US8158982B2 (en) | Polysilicon thin film transistor device with gate electrode thinner than gate line | |
| JPH11121761A (ja) | 薄膜トランジスタ | |
| JPH05251705A (ja) | 薄膜トランジスタ | |
| JPS56140321A (en) | Display device | |
| CN109473448A (zh) | 阵列基板及其制备方法、液晶显示面板、显示装置 | |
| JPS63157476A (ja) | 薄膜トランジスタ | |
| JPS61244068A (ja) | 薄膜トランジスタ | |
| JPH04360583A (ja) | 薄膜トランジスタ | |
| US11411101B2 (en) | Manufacturing method of TFT substrate | |
| JPH0758793B2 (ja) | 薄膜トランジスタの製造方法 | |
| US7015122B2 (en) | Method of forming polysilicon thin film transistor | |
| JP2546982B2 (ja) | 薄膜トランジスタ | |
| JPS62179156A (ja) | 薄膜トランジスタの構造 | |
| JPH0228624A (ja) | 薄膜トランジスタ | |
| JPS5845028B2 (ja) | マトリックス型液晶表示装置 | |
| JPH0548096A (ja) | 薄膜トランジスタ | |
| JPS60117690A (ja) | 半導体装置 | |
| JPS62172758A (ja) | 薄膜トランジスタの構造 | |
| JP3041947B2 (ja) | 液晶表示装置 | |
| WO2020051983A1 (zh) | 一种显示面板的加工方法以及显示面板 | |
| JPH0262077A (ja) | 薄膜トランジスタ | |
| JPH01115162A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPS6144467A (ja) | 薄膜トランジスタ | |
| JPS60157260A (ja) | 縦型薄膜トランジスタ |