JP4309811B2 - インプレーンスイッチング方式液晶表示装置及びその製造方法 - Google Patents

インプレーンスイッチング方式液晶表示装置及びその製造方法 Download PDF

Info

Publication number
JP4309811B2
JP4309811B2 JP2004179023A JP2004179023A JP4309811B2 JP 4309811 B2 JP4309811 B2 JP 4309811B2 JP 2004179023 A JP2004179023 A JP 2004179023A JP 2004179023 A JP2004179023 A JP 2004179023A JP 4309811 B2 JP4309811 B2 JP 4309811B2
Authority
JP
Japan
Prior art keywords
forming
liquid crystal
pixel electrode
crystal display
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2004179023A
Other languages
English (en)
Other versions
JP2005037913A (ja
Inventor
秉 求 金
龍 ▲ミン▼ 河
▲フン▼ 鄭
Original Assignee
エルジー ディスプレイ カンパニー リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エルジー ディスプレイ カンパニー リミテッド filed Critical エルジー ディスプレイ カンパニー リミテッド
Publication of JP2005037913A publication Critical patent/JP2005037913A/ja
Application granted granted Critical
Publication of JP4309811B2 publication Critical patent/JP4309811B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor
    • G02F2202/104—Materials and properties semiconductor poly-Si
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

本発明は、インプレーンスイッチング方式液晶表示装置に係るもので、詳しくは、チャンネル層の下部に遮断膜を形成したコプレーナ(coplanar)構造のインプレーンスイッチング方式液晶表示装置及びその製造方法に関するものである。
最近、情報ディスプレイに対する関心、及び携帯可能な情報媒体を利用しようとする要求が高まることで、既存の表示装置であるブラウン管(Cathode Ray Tube;CRT）に代わる軽量の薄膜型平板表示装置(Flat Panel Display;FPD)に対する研究及び商業化が重点的に行われている。特に、このような平板表示装置のうち液晶表示装置(Liquid Crystal Display;LCD)は、液晶の光学的異方性を利用してイメージを表現する装置であって、解像度、カラー表示及び画質等に優れており、ノートブックやデスクトップモニター等に活発に適用されている。
一般に、液晶表示装置に使用される駆動方式には、ネマティック状の液晶分子を基板に対して垂直方向に駆動させるTN(Twisted Nematic)方式があるが、前記方式の液晶表示装置は、視野角が９０度程度で狭いという短所がある。これは、液晶分子の屈折率異方性(refractive anisotropy)に起因することで、基板と水平に配向された液晶分子が、液晶表示パネルに電圧が印加されるときに基板とほぼ垂直方向に配向されるためである。
このため、液晶分子を基板に対して水平方向（横方向）に駆動させて、視野角を１７０度以上に向上したインプレーンスイッチング(In Plane Switching;IPS)方式が開発されたが、以下、これを説明する。
図５は一般のインプレーンスイッチング方式液晶表示装置のアレイ基板の一部を示した平面図で、実際の液晶表示装置では、N個のゲートラインとM個のデータラインとが交差してN×M個の画素が存在するが、説明を簡単にするために、図面には一つの画素のみを示した。
図示したように、アレイ基板１０は、前記基板１０上に縦横に配列されて画素領域を定義するゲートライン１６及びデータライン１７と、それらゲートライン１６とデータライン１７との交差領域に形成されたスイッチング素子である薄膜トランジスタ２０と、から構成される。
前記薄膜トランジスタ２０は、ゲートライン１６に連結されたゲート電極２１と、データライン１７に連結されたソース電極２２と、画素電極１８に連結されたドレイン電極２３と、から構成される。このとき、図示してないが、前記薄膜トランジスタ２０は、ゲート電極２１とソース/ドレイン電極２２、２３とを絶縁するための絶縁膜と、ゲート電極２１に供給されるゲート電圧によりソース電極２２とドレイン電極２３との間に伝導チャンネル(conductive channel）を形成するアクティブ層であるチャンネル層と、を含んでいる。
一方、前記画素領域内には、面内横電界（in-plane horizontal electric field）を発生するための共通電極８と画素電極１８とが交互に配置されている。前記共通電極８は、ゲートライン１６と平行に配置された共通電極ライン８aから分岐されており、前記画素電極１８は、ドレイン電極２３と電気的に接続されていて、前記共通電極ライン８aと重畳する画素電極ライン１８aから分岐されている。また、前記共通電極ライン８aはゲートライン１６と同一平面上に形成され、画素電極ライン１８aはデータライン１７と同一平面上に形成され、これらの間に絶縁膜が介在されることで、ストレージキャパシタ(storage
capacitor)を構成する。
このように構成される液晶表示装置は、前記薄膜トランジスタ２０のチャンネル層として主に非晶質シリコン(amorphous silicon)薄膜を使用した。
非晶質シリコン薄膜トランジスタ技術は、１９７９年イギリスのLeComber等によって概念が確立され、１９８６年に３インチ液晶携帯用テレビとして実用化され、最近は、５０インチ以上の大面積の薄膜トランジスタ液晶表示装置が開発された。
然し、前記非晶質シリコン薄膜トランジスタは、キャリア(carrier)である電子の電界効果移動度(field effect mobility)が１cm2/Vsecより小さいため、１MHz以上の高速動作を要求するCMOS(Complementary Metal Oxide Semiconductor)などの周辺回路に利用するのには限界がある。
このため、電界効果移動度が前記非晶質シリコン薄膜トランジスタに比べて大きい多結晶シリコン(polycrystalline silicon)薄膜トランジスタを利用して、ガラス基板上に画素部及び駆動回路部を同時に集積する研究が活発に進行されている。
多結晶シリコン薄膜トランジスタ技術は、１９８２年に液晶カラーテレビが開発された後、キャムコーダなどの小型モジュールに適用しており、非晶質シリコン薄膜トランジスタに比べて低い感光度及び高い電界効果移動度を実現することができ、画素アレイ(pixel array)及び駆動回路を同一基板に直接製作できるという長所がある。
このような集積化により、従来の駆動集積回路(driver Integrated Circuit; driver IC)と画素アレイとを連結する追加工程が不要になり、生産性及び信頼性が大きく向上し、前述したように、前記多結晶シリコン薄膜の優秀な特性により、一層小さくて優れた性能の薄膜トランジスタを製作できるという長所がある。
即ち、電界効果移動度の増加は、駆動画素の数を決定する駆動回路部の動作周波数を向上することができ、これによる表示装置の高精細化が容易になり、且つ、画素部の信号電圧の充電時間の減少により伝達信号の歪曲が減少したため、画質向上を期待することができる。
一方、一般に、多結晶シリコン薄膜トランジスタは、コプレーナ構造で形成するが、前記コプレーナ構造は、ゲート電極及びソース/ドレイン電極がアクティブ層を中心に同一層に形成された構造であって、主にアクティブ層が基板の最下層に位置する。
このようなコプレーナ構造の薄膜トランジスタは、チャンネル層が下部バックライト(backlight)にそのまま露出されるため、前記チャンネル層は、前記バックライトの光源によって電気的及び光学的な影響を受ける。これは、オフ電流、即ち漏洩電流の増加など、素子の特性を低下する結果をもたらし、液晶表示パネルの画像品質を低下するという不都合な点があった。
一方、このような問題点を解決するために、チャンネル層に入射される光を遮断するための光遮断膜を前記チャンネル層の下部に更に介在させる方法があるが、光遮断膜を形成するための追加的な工程を要するなど、製造工程を複雑にするという不都合な点があった。また、このような多結晶シリコン薄膜を利用したコプレーナ構造の薄膜トランジスタは、ねじれ形(staggered)構造に比べて多数のフォトリソグラフィ(photolithography)工程を必要とするため、製造費用が増加するという不都合な点があった。
本発明は、このような従来の課題に鑑みてなされたもので、改善されたコプレーナ構造を利用して薄膜トランジスタを形成することで、製造工程を単純化するインプレーンスイッチング方式液晶表示装置及びその製造方法を提供することを目的とする。
また、データラインの形成時に光遮断膜を共に形成することで、費用が減少し且つ画像品質が向上するインプレーンスイッチング方式液晶表示装置及びその製造方法を提供することを目的とする。
このような目的を達成するため、既存のコプレーナ構造を改善して、ソース/ドレイン配線を基板の最下層に形成するBBC構造を利用した。このように構成すると、ソース/ドレイン電極とチャンネル層とを電気的に接続するためのコンタクトホールの形成工程、及び画素電極とドレイン電極とを電気的に接続するためのコンタクトホールの形成工程を一つの工程にすることができ、フォトリソグラフィ工程の減少により製造工程及び費用が減少することになる。
また、データラインの形成時に光遮断膜を共に形成することで、製造工程を一層単純化することができる。
即ち、このような目的を達成するため、本発明に係るインプレーンスイッチング方式液晶表示装置の製造方法は、基板を提供する段階と、前記基板上にデータライン及び光遮断膜を形成する段階と、前記基板上に多結晶シリコン薄膜を形成する段階と、前記多結晶シリコン薄膜をパターニングして画素電極ライン及びアクティブ領域を形成する段階と、前記基板上に第１絶縁膜を形成する段階と、前記第１絶縁膜が形成された基板上にゲート電極及び共通電極ラインを形成する段階と、前記基板上に第２絶縁膜を形成する段階と、前記データライン及びアクティブ領域の一部を露出させる第１コンタクトホールを形成する段階と、前記露出されたデータラインとアクティブ領域の一部とを連結する連結電極を形成する段階と、を含む。
前記アクティブ領域を形成する段階は、多結晶シリコン薄膜をパターニングしてアクティブパターンを形成する段階と、前記アクティブパターンの所定領域に不純物を注入してソース/ドレイン領域を形成する段階と、を含んで構成される。
共通電極ラインの形成時に、前記共通電極ラインを延長して少なくとも一つの共通電極を形成する段階と、画素電極ラインの形成時に、前記画素電極ラインを延長して少なくとも一つの画素電極を形成する段階と、を更に含むことができる。
前記第１コンタクトホールの形成時に、共通電極ラインを露出させる第２コンタクトホールを形成する段階と、前記第２コンタクトホールを通して共通電極ラインと連結される少なくとも一つの共通電極を形成する段階と、を更に含むことができる。
また、前記第２コンタクトホールの形成時に、画素電極ラインを露出させる第３コンタクトホールを形成する段階と、前記第３コンタクトホールを通して画素電極ラインと連結される少なくとも一つの画素電極を形成する段階と、を更に含むことができる。
前記共通電極または画素電極は、ジグザグ状に構成することができる。
また、前記共通電極または画素電極は、不透明金属または透明導電性物質により形成される。
また、本発明に係るインプレーンスイッチング方式液晶表示装置は、第１基板及び第２基板と、前記第１基板上に縦横に配列されて画素領域を定義するゲートライン及びデータラインと、前記画素領域に形成されたチャンネル領域を含む多結晶シリコン薄膜トランジスタと、前記画素領域に形成されて面内横電界を発生する共通電極及び画素電極と、前記チャンネル領域に光が入射されることを防止する光遮断膜と、前記第１基板と第２基板との間に形成された液晶層と、を含んでいる。
本発明に係るインプレーンスイッチング方式液晶表示装置及びその製造方法は、改善されたコプレーナ構造を利用して薄膜トランジスタを形成することで、製造工程を単純化できるという効果がある。
また、データラインの形成時に光遮断膜を共に形成することで、費用が減少し且つ画像品質が向上できるという効果がある。
以下、本発明の実施の形態に対し、図面に基づいて説明する。
図１Ａは本発明の第１実施形態に係るインプレーンスイッチング方式液晶表示装置のアレイ基板の一部を示した平面図で、実際の液晶表示装置では、N個のゲートラインとM個のデータラインとが交差してN×M個の画素が存在するが、説明を簡単にするために、図面には一つの画素のみを示した。
図示したように、アレイ基板１１０は、前記基板１１０上に縦横に配列されて画素領域を定義するゲートライン１１６及びデータライン１１７と、それらゲートライン１１６とデータライン１１７との交差領域に形成されたスイッチング素子である薄膜トランジスタ１２０と、から構成される。
前記薄膜トランジスタ１２０は、ゲートライン１１６に連結されたゲート電極１２１と、データライン１１７に連結されたソース領域１２２aと、画素電極１１８に連結されたドレイン領域１２３aと、から構成される。特に、前記ソース領域１２２aは、第１コンタクトホール１７０a、１７０bに形成された連結電極１２８を通してデータライン１１７と電気的に接続されている。図面には示してないが、前記薄膜トランジスタ１２０は、ゲート電極１２１とソース/ドレイン領域１２２a、１２３aとを絶縁するための第１絶縁膜と、ゲート電極１２１に供給されるゲート電圧によりソース領域１２２aとドレイン領域１２３aとの間に伝導チャンネルを形成するチャンネル領域と、を含んでいる。
前記画素領域内には、面内横電界を発生するための少なくとも一対の共通電極１０８と画素電極１１８とが交互に配置されている。このとき、前記共通電極１０８は、画素領域の外郭に配置されているが、これは、データライン１１７に印加された信号が画素電極１１８に及ぼす影響を効果的に遮断するためである。
第１実施形態では、共通電極１０８及び画素電極１１８を、インジウム-スズ-酸化物(Indium-Tin-Oxide;ITO)またはインジウム-亜鉛-酸化物(Indium-Zinc-Oxide;IZO)のような透明な導電性物質を利用して、基板１１０の最上層に形成した。
前記共通電極１０８は、ゲートライン１１６と平行に配置された共通電極ライン１０８aと少なくとも一つの第２コンタクトホール１７１を通して電気的に接続されており、前記画素電極１１８は、ドレイン領域１２３aと連結されて、前記共通電極ライン１０８aと重畳する画素電極ライン１１８aと少なくとも一つの第３コンタクトホール１７２を通して電気的に接続されている。また、前記共通電極ライン１０８aはゲートライン１１６と同一平面上に形成され、画素電極ライン１１８aはデータ領域１２３aと同一平面上に形成され、これらの間に第１絶縁膜が介在されることで、ストレージキャパシタを構成する。
第１実施形態では、共通電極１０８及び画素電極１１８をストライプ状に示したが、前記共通電極１０８及び画素電極１０８はジグザグ状にも使用することができ、ゲートライン１１６及びデータライン１１７もジグザグ状に構成することができる。このように、共通電極１０８及び画素電極１１８がジグザグ状に構成されると、一つの画素に位置する液晶分子が全て一方向に配列されずに互いに異なる方向に配列されて、マルチドメイン(multi domain)を誘導する。即ち、マルチドメイン構造により、液晶分子の複屈折(birefringence)特性による異常光を互いに相殺させるため、カラーシフト(color shift)現象を最小化できるという長所がある。
このとき、前記薄膜トランジスタ１２０のチャンネル層に下部バックライトの光が入射されることを防止するための光遮断膜１６０は、前記チャンネル層の下部に形成されている。
図１Ｂは図１Ａに示したインプレーンスイッチング方式液晶表示装置のII-II'線断面図である。
図示したように、アレイ基板１１０上には、データライン１１７及び光遮断膜１６０が形成されており、それらデータライン１１７及び光遮断膜１６０が形成された基板１１０上には、バッファ膜１１４、多結晶シリコン薄膜１４０b及び第１絶縁膜１１５aが順次形成されている。
画素部に該当する多結晶シリコン薄膜１４０b上にはゲート電極１２１が形成され、前記多結晶シリコン薄膜１４０bに形成されたソース/ドレイン領域１２２a、１２３aと共に薄膜トランジスタを形成する。また、ストレージキャパシタ部に該当する多結晶シリコン薄膜１４０b上には共通電極ライン１０８aが形成され、前記多結晶シリコン薄膜１４０bと共にストレージキャパシタを構成する。
前記ゲート電極１２１及び共通電極ライン１０８aが形成された基板１１０上には、第２絶縁膜１１５b及び有機絶縁膜である第３絶縁膜１１５cが順次積層されている。このとき、前記第２絶縁膜１１５b及び第３絶縁膜１１５cには、第１コンタクトホール１７０a、１７０b及び第２コンタクトホール１７１が形成されており、前記第１コンタクトホール１７０a、１７０bに形成された連結電極１２８を通してデータライン１１７とソース領域１２２aとが電気的に接続され、第２コンタクトホール１７１を通して共通電極ライン１０８aと共通電極１０８とが電気的に接続される。
図２Ａ〜Ｈは図１Ａに示したインプレーンスイッチング方式液晶表示装置のアレイ基板の製造工程を順次示した例示図で、特にチャンネル層として多結晶シリコン薄膜を利用したBBC構造の液晶表示装置の製造方法を示している。
まず、図２Ａに示したように、ガラスのような透明な絶縁物質からなる基板１１０上に、データライン１１７と共に光遮断膜１６０をフォトリソグラフィ工程により形成する。前記光遮断膜１６０は、コプレーナ構造で液晶表示パネルの下部のバックライトから出た光がチャンネル層に入射されることを遮断するためのもので、不透明な金属物質により形成される。
第１実施形態のように、前記光遮断膜１６０をデータライン１１７の形成時に共に形成すると、追加的なフォトリソグラフィ工程が不要になり、製造工程を単純化することができる。また、前記光遮断膜１６０をデータライン１１７と同一物質で形成すると、費用を節減することができる。
前記光遮断膜１６０及びデータライン１１７は、二重の導電膜により形成することができ、このとき、第１導電膜は、液晶表示装置の迅速な信号伝達のために低抵抗金属物質により形成し、第２導電膜は、通常の金属導電物質により形成することができる。
次に、図２Ｂに示したように、前記光遮断膜１６０及びデータライン１１７が形成された基板１１０の全面にバッファ膜１１４を所定の厚さ(〜５０００Å)に蒸着した後、非晶質シリコン薄膜１４０aを所定の厚さ(〜５００Å)に蒸着する。前記バッファ膜１１４は、ガラス基板１１０から出るNaなどの不純物が結晶化するとき、前記非晶質シリコン薄膜１４０aに浸透することを遮断する役割をし、主にシリコン酸化膜(SiO２)により形成する。
一般に、非晶質シリコン薄膜１４０aは、種々の方法により蒸着することができ、前記非晶質シリコン薄膜を蒸着する代表的な方法としては、低圧化学気相蒸着(Low Pressure Chemical Vapor Deposition;LPCVD)方法と、プラズマ化学気相蒸着(Plasma Enhanced Chemical Vapor Deposition;PECVD)方法とがある。
その後、前記非晶質シリコン薄膜１４０a内に存在する水素原子を除去するための脱水素化(dehydrogenation)工程を４３０℃で２時間の間施した後、結晶化を行う。第１実施形態では、結晶化方法としてレーザアニーリング方法を利用したが、結晶化特性に優れた他の結晶化方法を利用することもできる。
このように結晶化された多結晶シリコン薄膜１４０bは、図１Ｃに示したように、フォトリソグラフィ工程によりパターニングされる。
次いで、図２Ｄに示したように、ストレージ電極として使用する領域を除いた部分をフォトレジスト１５０により覆った後、不純物を注入してストレージキャパシタ部を形成する。第１実施形態では、５族の不純物を使用してPタイプの薄膜トランジスタを形成したが、３族の不純物を使用してNタイプの薄膜トランジスタを形成することもできる。
図２Ｅはゲート電極及び共通電極ラインを形成する段階で、図示したように、第１絶縁膜１１５aであるゲート絶縁膜としてシリコン酸化膜及びMo/AlNd二重金属膜を連続して蒸着する。次いで、フォトリソグラフィ工程によりゲート電極１２１及びストレージ電極である共通電極ライン１０８aを形成する。
次に、図２Ｆに示したように、前記ゲート電極１２１をマスクに使用してソース領域１２２a及びドレイン領域１２３aを形成するためのイオン注入を行う。その後、保護膜として第２絶縁膜１１５b及び有機絶縁膜である第３絶縁膜１１５cを連続的に蒸着する。
次いで、図２Ｇに示したように、データライン１１７とソース領域１２２aとを電気的に接続するための第１コンタクトホール１７０a、１７０b、及び共通電極ライン１０８aと共通電極とを電気的に接続するための第２コンタクトホール１７１を形成する。
次に、図２Ｈに示したように、前記第１コンタクトホール１７０a、１７０bには、データライン１１７とソース領域１２２aとを電気的に接続するための連結電極１２８を形成し、第２コンタクトホール１７１には、共通電極１０８をインジウム-スズ-酸化物のような透明導電性物質を使用して形成する。
第１実施形態では、Pタイプの画素部の薄膜トランジスタを製造する方法を示しているが、Nタイプの薄膜トランジスタを製造する方法もこれと同一で、イオン注入工程のみに差がある。また、駆動回路部の薄膜トランジスタも同じ方法により製造することができる。
また、第１実施形態のように、ソース/ドレイン配線を基板の最下層に形成するとき、光遮断膜を共に形成することで製造工程を単純化し、よって、費用を節減して画像品質を向上することができる。
然し、第１実施形態は、共通電極と共通電極ライン、及び画素電極と画素電極ラインとを電気的に接続させるためにコンタクトホールの形成という追加的な工程が必要であるため、コンタクト不良の問題などが発生するが、以下、これを改善した実施形態を説明する。
図３は本発明の第２実施形態に係るインプレーンスイッチング方式液晶表示装置のアレイ基板の一部を示した平面図で、画素電極を多結晶シリコン薄膜により形成し、前記画素電極と画素電極ラインとを電気的に接続させる第３コンタクトホールのない構造を示している。
前記第２実施形態は、図１に示した第１実施形態のインプレーンスイッチング方式液晶表示装置とは、画素電極の形成方法のみを除いては同じ構成となっている。
図示したように、アレイ基板２１０は、前記基板２１０上に縦横に配列されて画素領域を定義するゲートライン２１６及びデータライン２１７と、それらゲートライン２１６とデータライン２１７との交差領域に形成されたスイッチング素子である薄膜トランジスタ２２０と、から構成される。
このとき、前記薄膜トランジスタ２２０のチャンネル層(図示せず)に下部バックライトの光が入射されることを防止するための光遮断膜２６０は、前記チャンネル層の下部に形成されている。
前記画素領域内には、面内横電界を発生するための少なくとも一対の共通電極２０８と画素電極２１８とが交互に配置されている。前記共通電極２０８は、ゲートライン２１６と平行に配置された共通電極ライン２０８aと少なくとも一つの第２コンタクトホール２７１を通して電気的に接続されており、前記画素電極２１８は、ドレイン領域２２３aと連結されて、前記共通電極ライン２０８aと重畳する画素電極ライン２１８aを延長して形成されている。即ち、前記画素電極２１８は、画素電極ライン２１８aと同様に多結晶シリコン薄膜により形成し、第１実施形態のような前記画素電極ライン２１８aと電気的に接続するための第３コンタクトホールの形成が不要になる。その結果、一つの画素当たりのコンタクトホールを一つずつ減らすことができ、コンタクト不良を減少することができる。
また、前記共通電極ライン２０８aはゲートライン２１６と同一平面上に形成され、画素電極ライン２１８aはデータ領域２２３aと同一平面上に形成され、それらの間に第１絶縁膜が介在されることで、ストレージキャパシタを構成する。
図４は本発明の第３実施形態に係るインプレーンスイッチング方式液晶表示装置のアレイ基板の一部を示した平面図である。
前記第３実施形態は、図１に示した第１実施形態の液晶表示装置とは、画素電極及び共通電極の形成方法のみを除いては同じ構成となっている。
特に、画素電極を多結晶シリコン薄膜により形成し、共通電極を共通電極ラインの形成時に共に形成して、第１実施形態のような第２コンタクトホール及び第３コンタクトホールが不要になった構造である。
図示したように、アレイ基板３１０は、前記基板３１０上に縦横に配列されて画素領域を定義するゲートライン３１６及びデータライン３１７と、それらゲートライン３１６とデータライン３１７との交差領域に形成されたスイッチング素子である薄膜トランジスタ３２０と、から構成される。
このとき、前記薄膜トランジスタ３２０のチャンネル層(図示せず)に下部バックライトの光が入射されることを防止するための光遮断膜３６０は、前記チャンネル層の下部に形成されている。
前記画素領域内には、面内横電界を発生するための少なくとも一対の共通電極３０８と画素電極３１８とが交互に配置されている。前記共通電極３０８は、ゲートライン３１６と平行に配置された共通電極ライン３０８aを延長して形成されており、前記画素電極３１８は、ドレイン領域３２３aと連結されて、前記共通電極ライン３０８aと重畳する画素電極ライン３１８aを延長して形成されている。即ち、前記画素電極３１８は、画素電極ライン３１８aと同様に、多結晶シリコン薄膜により形成し、第１実施形態のような前記画素電極ライン３１８aと電気的に接続するための第３コンタクトホールの形成が不要になり、前記共通電極３０８は、共通電極ライン３０８aと電気的に接続するための第２コンタクトホールの形成が不要になる。その結果、前記第２コンタクトホール及び第３コンタクトホールの形成によるコンタクト不良の問題を防止することができ、収率を向上するとともに、製造工程を単純化することができる。
また、前記共通電極ライン３０８aはゲートライン３１６と同一平面上に形成され、画素電極ライン３１８aはデータ領域２２３aと同一平面上に形成され、これらの間に第１絶縁膜が介在されることで、ストレージキャパシタを構成する。
以上の説明には種々の事項が具体的に記載されているが、これは発明の範囲を限定するものでなく、好ましい実施形態の例示として解析すべきである。従って、本発明は、説明された実施形態によって定められるものでなく、特許請求の範囲及び特許請求の範囲と均等なものによって定められるべきである。
本発明の第１実施形態に係るインプレーンスイッチング方式液晶表示装置のアレイ基板の一部を示した平面図である。 図１Ａに示したインプレーンスイッチング方式液晶表示装置のII-II'線断面図である。 図１Ａに示したインプレーンスイッチング方式液晶表示装置のアレイ基板の製造工程を示した例示図である。 図１Ａに示したインプレーンスイッチング方式液晶表示装置のアレイ基板の製造工程を示した例示図である。 図１Ａに示したインプレーンスイッチング方式液晶表示装置のアレイ基板の製造工程を示した例示図である。 図１Ａに示したインプレーンスイッチング方式液晶表示装置のアレイ基板の製造工程を示した例示図である。 図１Ａに示したインプレーンスイッチング方式液晶表示装置のアレイ基板の製造工程を示した例示図である。 図１Ａに示したインプレーンスイッチング方式液晶表示装置のアレイ基板の製造工程を示した例示図である。 図１Ａに示したインプレーンスイッチング方式液晶表示装置のアレイ基板の製造工程を示した例示図である。 図１Ａに示したインプレーンスイッチング方式液晶表示装置のアレイ基板の製造工程を示した例示図である。 本発明の第２実施形態に係るインプレーンスイッチング方式液晶表示装置のアレイ基板の一部を示した平面図である。 本発明の第３実施形態に係るインプレーンスイッチング方式液晶表示装置のアレイ基板の一部を示した平面図である。 一般のインプレーンスイッチング方式液晶表示装置のアレイ基板の一部を示した平面図である。
符号の説明
１０８：共通電極
１１０：アレイ基板
１１６：ゲートライン
１１７：データライン
１１８：画素電極
１２０：薄膜トランジスタ
１２１：ゲート電極
１２２a：ソース領域
１２３a：ドレイン領域
１２８：連結電極
１６０：光遮断膜
１７０a、１７０b：第１コンタクトホール
１７１：第２コンタクトホール
１７２：第３コンタクトホール

Claims (6)

  1. 基板を提供する段階と、
    前記基板上にデータライン及び光遮断膜を形成する段階と、
    前記基板上に多結晶シリコン薄膜を形成する段階と、
    前記多結晶シリコン薄膜をパターニングして画素電極ライン及びアクティブ領域を形成する段階であって、前記多結晶シリコン薄膜をパターニングしてアクティブパターンを形成する段階と前記アクティブパターンの所定領域に不純物を注入してソース/ドレイン領域を形成する段階とを含む画素電極ライン及びアクティブ領域を形成する段階と、
    前記基板上に第１絶縁膜を形成する段階と、
    前記基板上にゲート電極及び共通電極ラインを形成する段階と、
    前記基板上に第２絶縁膜を形成する段階と、
    前記データライン及びアクティブ領域の一部をそれぞれ露出させる２つの第１コンタクトホールを形成する段階と、
    前記２つの第１コンタクトホールの形成時に、共通電極ラインを露出させる第２コンタクトホール、及び画素電極ラインを露出させる第３コンタクトホールを形成する段階と、
    前記２つの第１コンタクトホールを通して前記露出されたデータラインと前記ソース領域とを連結する、インジウム−スズ−酸化物で形成された透明導電性物質で連結電極を形成する段階と、
    前記第２コンタクトホールを通して共通電極ラインと連結される少なくとも一つの共通電極を形成する段階と、
    前記第３コンタクトホールを通して画素電極ラインと連結される少なくとも一つの画素電極を形成する段階とを含むことを特徴とするインプレーンスイッチング方式液晶表示装置の製造方法。
  2. 前記共通電極ライン及び画素電極ラインは、一部が重畳してストレージキャパシタを形成することを特徴とする請求項１記載のインプレーンスイッチング方式液晶表示装置の製造方法。
  3. 前記共通電極ラインの形成時に前記共通電極ラインを延長して前記少なくとも一つの共通電極を形成する段階と、前記画素電極ラインの形成時に前記画素電極ラインを延長して前記少なくとも一つの画素電極を形成する段階とを更に含むことを特徴とする請求項１記載のインプレーンスイッチング方式液晶表示装置の製造方法。
  4. 前記共通電極または画素電極は、ジグザグ状であることを特徴とする請求項３記載のインプレーンスイッチング方式液晶表示装置の製造方法。
  5. 前記共通電極または画素電極は、不透明金属からなることを特徴とする請求項１記載のインプレーンスイッチング方式液晶表示装置の製造方法。
  6. 前記共通電極または画素電極は、透明導電性物質からなることを特徴とする請求項１記載のインプレーンスイッチング方式液晶表示装置の製造方法。
JP2004179023A 2003-06-27 2004-06-17 インプレーンスイッチング方式液晶表示装置及びその製造方法 Expired - Lifetime JP4309811B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030042833A KR100675631B1 (ko) 2003-06-27 2003-06-27 횡전계방식 액정표시장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
JP2005037913A JP2005037913A (ja) 2005-02-10
JP4309811B2 true JP4309811B2 (ja) 2009-08-05

Family

ID=36573195

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004179023A Expired - Lifetime JP4309811B2 (ja) 2003-06-27 2004-06-17 インプレーンスイッチング方式液晶表示装置及びその製造方法

Country Status (4)

Country Link
US (2) US6998283B2 (ja)
JP (1) JP4309811B2 (ja)
KR (1) KR100675631B1 (ja)
CN (1) CN100335957C (ja)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101146418B1 (ko) * 2004-11-08 2012-05-17 엘지디스플레이 주식회사 폴리 실리콘형 액정 표시 장치용 어레이 기판 및 그 제조방법
KR101133767B1 (ko) 2005-03-09 2012-04-09 삼성전자주식회사 유기 박막 트랜지스터 표시판 및 그 제조 방법
KR101137866B1 (ko) * 2005-06-30 2012-04-23 엘지디스플레이 주식회사 횡전계방식 액정표시소자
KR101157253B1 (ko) * 2005-06-30 2012-06-15 엘지디스플레이 주식회사 액정표시소자
JP5026019B2 (ja) * 2006-08-08 2012-09-12 三菱電機株式会社 薄膜トランジスタ基板、薄膜トランジスタの製造方法、及び表示装置
US8885135B2 (en) 2007-10-29 2014-11-11 Samsung Electronics Co., Ltd. Nanostructure-film LCD devices
JP2009122342A (ja) * 2007-11-14 2009-06-04 Mitsubishi Electric Corp 液晶表示装置、及びその製造方法
TWI355735B (en) * 2008-04-08 2012-01-01 Au Optronics Corp Pixel structure of liquid crystal display panel an
CN101893774B (zh) * 2009-05-22 2014-12-10 上海天马微电子有限公司 液晶显示面板及其制造方法
JP2012118297A (ja) * 2010-12-01 2012-06-21 Sony Corp 表示パネルおよびその製造方法、表示装置、ならびに電子機器
JP5372900B2 (ja) * 2010-12-15 2013-12-18 株式会社ジャパンディスプレイ 液晶表示装置
CN102569187B (zh) * 2011-12-21 2014-08-06 深圳市华星光电技术有限公司 一种低温多晶硅显示装置及其制作方法
CN103367374B (zh) * 2012-04-02 2017-06-09 索尼公司 固体摄像装置及其制造方法、半导体器件的制造装置和方法、电子设备
US10861978B2 (en) 2012-04-02 2020-12-08 Samsung Display Co., Ltd. Display device
KR101923717B1 (ko) * 2012-05-24 2018-11-30 엘지디스플레이 주식회사 액정표시장치 어레이 기판 및 그 제조방법
KR20130136063A (ko) 2012-06-04 2013-12-12 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 그 제조 방법
KR102002858B1 (ko) * 2012-08-10 2019-10-02 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
CN103226272B (zh) 2013-04-16 2015-07-22 合肥京东方光电科技有限公司 一种阵列基板及其制备方法、显示装置
CN103472646B (zh) 2013-08-30 2016-08-31 京东方科技集团股份有限公司 一种阵列基板及其制备方法和显示装置
CN103715138B (zh) * 2013-12-31 2017-01-25 京东方科技集团股份有限公司 一种阵列基板及其制造方法、显示装置
KR102175819B1 (ko) 2014-03-19 2020-11-09 삼성디스플레이 주식회사 액정 표시 장치
CN103928472A (zh) * 2014-03-26 2014-07-16 京东方科技集团股份有限公司 一种阵列基板及其制作方法和显示装置
CN104538454B (zh) * 2014-12-26 2017-12-01 深圳市华星光电技术有限公司 低温多晶硅薄膜晶体管及其制造方法
CN105097831B (zh) 2015-06-23 2019-03-29 京东方科技集团股份有限公司 低温多晶硅背板及其制造方法和发光器件
CN104950540B (zh) * 2015-07-20 2018-09-21 重庆京东方光电科技有限公司 阵列基板及其制作方法和显示装置
CN105448823A (zh) * 2015-12-28 2016-03-30 昆山龙腾光电有限公司 氧化物薄膜晶体管阵列基板及制作方法与液晶显示面板
JP6649788B2 (ja) * 2016-02-17 2020-02-19 株式会社ジャパンディスプレイ 液晶表示装置
KR102602169B1 (ko) * 2016-07-11 2023-11-14 삼성디스플레이 주식회사 표시 장치
KR101920770B1 (ko) * 2016-10-31 2018-11-22 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
CN106597771B (zh) * 2017-01-19 2019-07-26 厦门天马微电子有限公司 阵列基板、液晶显示面板和显示装置
CN108535925B (zh) * 2018-03-20 2021-04-02 厦门天马微电子有限公司 显示面板和显示装置
KR102308189B1 (ko) * 2018-12-18 2021-10-01 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 그 제조 방법
CN110061013B (zh) * 2019-04-23 2021-06-01 武汉华星光电技术有限公司 阵列基板及其制备方法
JP7372832B2 (ja) * 2019-12-26 2023-11-01 シャープ株式会社 液晶表示装置およびその製造方法
JP7299834B2 (ja) * 2019-12-26 2023-06-28 シャープ株式会社 アクティブマトリクス基板、アクティブマトリクス基板を備えたインセルタッチパネル型液晶表示装置、およびアクティブマトリクス基板の製造方法
CN114280864A (zh) * 2021-12-17 2022-04-05 Tcl华星光电技术有限公司 阵列基板及液晶显示面板

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06208132A (ja) * 1990-03-24 1994-07-26 Sony Corp 液晶表示装置
US6208399B1 (en) * 1997-04-11 2001-03-27 Hitachi, Ltd. Liquid crystal display device
KR19990058452A (ko) * 1997-12-30 1999-07-15 김영환 Ips 모드의 액정 표시 소자
JP3029426B2 (ja) 1998-02-24 2000-04-04 株式会社東芝 液晶表示素子のアレイ基板、アレイ基板を備えた液晶表示素子、およびアレイ基板の製造方法
JP3661443B2 (ja) * 1998-10-27 2005-06-15 株式会社日立製作所 アクティブマトリクス液晶表示装置
KR100325072B1 (ko) * 1998-10-28 2002-08-24 주식회사 현대 디스플레이 테크놀로지 고개구율및고투과율액정표시장치의제조방법
WO2001033292A1 (fr) * 1999-10-29 2001-05-10 Hitachi, Ltd. Dispositif d'affichage a cristaux liquides
KR100325079B1 (ko) * 1999-12-22 2002-03-02 주식회사 현대 디스플레이 테크놀로지 고개구율 및 고투과율 액정표시장치의 제조방법
JP3524029B2 (ja) * 2000-01-04 2004-04-26 インターナショナル・ビジネス・マシーンズ・コーポレーション トップゲート型ｔｆｔ構造を形成する方法
JP2002139737A (ja) * 2000-07-31 2002-05-17 Matsushita Electric Ind Co Ltd 液晶表示装置とその製造方法
KR100372577B1 (ko) 2000-08-07 2003-02-17 엘지.필립스 엘시디 주식회사 광시야각 액정 표시 장치
JP3793915B2 (ja) * 2001-02-28 2006-07-05 株式会社日立製作所 液晶表示装置
KR100829785B1 (ko) * 2001-12-11 2008-05-16 엘지디스플레이 주식회사 횡전계형 액정표시장치

Also Published As

Publication number Publication date
US20040266040A1 (en) 2004-12-30
CN1577014A (zh) 2005-02-09
US6998283B2 (en) 2006-02-14
US7220994B2 (en) 2007-05-22
KR100675631B1 (ko) 2007-02-01
JP2005037913A (ja) 2005-02-10
US20060118828A1 (en) 2006-06-08
CN100335957C (zh) 2007-09-05
KR20050001252A (ko) 2005-01-06

Similar Documents

Publication Publication Date Title
JP4309811B2 (ja) インプレーンスイッチング方式液晶表示装置及びその製造方法
KR100666150B1 (ko) 표시장치 및 프로젝터
US8294863B2 (en) Liquid crystal display device and method of producing the same
US8309960B2 (en) Display device
KR100560020B1 (ko) 액정 표시 장치
US8134155B2 (en) Liquid crystal display device capable of reducing leakage current, and fabrication method thereof
WO2010071160A1 (ja) アクティブマトリクス基板の製造方法、および、液晶表示装置の製造方法
JPH1031235A (ja) 液晶表示装置
JP2001051303A (ja) 液晶表示装置及びその製造方法
JP5384088B2 (ja) 表示装置
US11906862B2 (en) Display device and semiconductor device
JP4703258B2 (ja) 薄膜トランジスタ基板及び液晶表示パネル
KR101953141B1 (ko) 에프에프에스 방식 액정표시장치용 어레이기판 및 제조방법
JPH1048663A (ja) 液晶表示装置
US20060131582A1 (en) Thin film transistor array panel and manufacturing method thereof
US9711622B2 (en) Manufacturing method of display apparatus
JP3669082B2 (ja) 液晶表示素子用薄膜トランジスタアレイ
US20060051886A1 (en) Liquid crystal display device and fabrication method thereof
JPH10142636A (ja) アクティブマトリクス型表示回路
JPH10206893A (ja) アクティブマトリクス型液晶表示装置
JPH06258668A (ja) マトリクスアレイ基板とその製造方法およびそれを用いた液晶表示装置
JP4585071B2 (ja) アクティブマトリクス型液晶表示装置
KR101970550B1 (ko) 박막트랜지스터 기판 및 그 제조 방법
JP2000206560A (ja) アクティブマトリクス型液晶表示装置
KR101681287B1 (ko) 공핍형 박막 트랜지스터의 측정방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070813

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20071113

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20071116

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080407

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080707

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090415

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090508

R150 Certificate of patent or registration of utility model

Ref document number: 4309811

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120515

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130515

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130515

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term