KR101157253B1 - 액정표시소자 - Google Patents

액정표시소자 Download PDF

Info

Publication number
KR101157253B1
KR101157253B1 KR1020050058565A KR20050058565A KR101157253B1 KR 101157253 B1 KR101157253 B1 KR 101157253B1 KR 1020050058565 A KR1020050058565 A KR 1020050058565A KR 20050058565 A KR20050058565 A KR 20050058565A KR 101157253 B1 KR101157253 B1 KR 101157253B1
Authority
KR
South Korea
Prior art keywords
substrate
liquid crystal
black matrix
crystal display
display device
Prior art date
Application number
KR1020050058565A
Other languages
English (en)
Other versions
KR20070002869A (ko
Inventor
김유진
윤진모
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020050058565A priority Critical patent/KR101157253B1/ko
Publication of KR20070002869A publication Critical patent/KR20070002869A/ko
Application granted granted Critical
Publication of KR101157253B1 publication Critical patent/KR101157253B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/13606—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit having means for reducing parasitic capacitance

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 블랙 매트릭스에 의한 개구율 저하를 최소화하고, 상기 블랙 매트릭스와 배선 사이에 발생되는 기생 커패시턴스 및 기생 커패시턴스의 편차를 최소화할 수 있는 액정표시소자에 관한 것으로, 본 발명에 따른 액정표시소자는, 제 1 기판; 상기 제 1 기판 상에서 종횡으로 배열되어 단위 화소영역을 정의하는 게이트라인과 데이터라인; 상기 게이트 라인과 데이터 라인의 교차영역에 형성된 스위칭소자; 상기 화소영역에 형성되는 화소전극; 상기 제 1 기판상에 형성되며, 상기 게이트라인 및 데이터라인과 오버랩되는 블랙 매트릭스; 제 2 기판; 상기 제 1 기판과 제 2 기판 사이의 이격공간에 형성되는 액정층을 포함하여 구성되며, 상기 블랙 매트릭스는 상기 게이트라인 및 데이터라인과 오버랩되는 영역에서 소정 형태의 패턴을 갖도록 형성됨을 특징으로 한다.
블랙 매트릭스, 개구율, 패턴, 오픈 영역, 기생 커패시턴스, 액정표시소자

Description

액정표시소자{LIQUID CRYSTAL DISPLAY DEVICE}
도 1은 종래 액정표시소자를 나타내는 사시도.
도 2a는 본 발명의 제 1 실시예에 따른 액정표시소자의 일부를 나타낸 평면도.
도 2b는 도 2a의 I-I'선에 대한 단면도이다.
도 3a는 본 발명의 제 2 실시예에 따른 액정표시소자를 나타내는 평면도.
도 3b는 본 발명의 제 3 실시예에 따른 액정표시소자를 나타내는 평면도.
도 3c는 본 발명의 제 4 실시예에 따른 액정표시소자를 나타내는 평면도.
도 3d는 본 발명의 제 5 실시예에 따른 액정표시소자를 나타내는 평면도.
***도면의 주요부분에 대한 부호의 설명***
16, 116: 게이트라인 17, 117: 데이터라인
50, 150: 블랙 매트릭스 O: 오픈 영역
W1: 중앙영역 W2: 모서리영역
본 발명은 액정표시소자에 관한 것으로, 특히 블랙 매트릭스에 의한 개구율 저하를 최소화하고, 상기 블랙 매트릭스와 배선 사이에 발생되는 기생 커패시턴스 및 기생 커패시턴스의 편차를 최소화할 수 있는 액정표시소자에 관한 것이다.
액정표시소자는 매트릭스(matrix) 형태로 배열된 액정셀들에 화상정보에 따른 데이터신호를 개별적으로 공급하여, 상기 액정셀들의 광투과율을 조절함으로써 원하는 화상을 표시할 수 있도록 한 표시장치이다.
도 1은 종래 액정표시소자를 개략적으로 나타내는 사시도로서, 액정표시소자는 일반적으로 박막트랜지스터 어레이기판인 제 1 기판(10)과 컬러필터기판인 제 2 기판(20) 및 상기 제 1 및 제 2 기판(10, 20) 사이에 형성된 액정층(30)으로 구성된다.
그리고, 상기 제 1 기판(10)에는 복수의 게이트라인(16) 및 데이터라인(17)이 교차되어 화소영역을 정의하고, 상기 게이트라인(16)과 데이터라인(17)이 교차하는 영역에는 스위칭소자인 박막트랜지스터(T)가 형성되어, 각각의 화소영역을 스위칭한다. 상기 화소영역 내에는 액정층(30)의 액정을 구동시키기 위한 화소전극(18)이 형성된다.
그리고, 제 2 기판(20)에는 R(red), G(green), B(blue) 등의 컬러필터(25)들이 제 1 기판(10) 상의 각 화소영역에 일대일로 대응되도록 배치되며, 상기 화소영역들간의 경계영역에서 액정의 비정상적인 동작에 의해 빛샘 현상이 발생하는 부분을 차폐하기 위한 블랙 매트릭스(50)가 바둑판 무늬로 형성된다. 그리고, 상기 컬러필터(25)들의 상부에는 상기 화소전극(18)과 함께 전계를 발생시킴으로써, 액정분자를 구동시키기 위한 공통전극(19)이 형성된다.
그런데, 상기와 같은 종래 액정표시소자는 다음과 같은 이유 때문에 빛이 투과될 수 있는 영역이 제한적이었다.
첫 번째 이유는 데이터라인과 화소전극이 전기적으로 분리되어야 하기 때문에 각각의 패턴을 에칭할 수 있는 공정상의 오차범위를 고려하여 상기 데이터라인과 화소전극이 7～10μm정도 떨어져 형성되며, 상기 화소전극은 게이트라인과도 일정 간격 분리되어 있다. 따라서, 이들 배선들간의 공정마진을 고려하여 각 층들을 형성시켰을 때, 후광을 받아 투명도전막을 통해 투과되는 영역은 제한된 영역이 될 수 밖에 없다.
둘째로, 상기 제 1 기판과 상기 제 2 기판을 합착할 때, 두 기판이 수 μm만큼 어긋나게 되므로 이러한 합착오차(misalign) 범위를 고려하여 투명도전막 부분에도 어느 정도 겹치도록 합착마진(margin)을 고려하여 블랙 매트릭스를 형성한다.
즉, 이와 같은 구조의 종래 액정표시소자는 박막 트랜지스터가 형성되어 있는 제 1 기판과 컬러필터 및 블랙매트릭스 패턴이 형성된 제 2 기판을 합착시 오차범위를 고려하여 제 1 기판 위에 형성된 화소전극 면적보다 적은 개구부를 갖는 블랙매트릭스 패턴을 제 2 기판 위에 형성하기 때문에 빛이 투과될 수 있는 개구영역이 제한되는 것이다. 결국, 상기 블랙매트릭스는 두 기판의 합착오차를 고려한 합착마진을 더하여 형성되므로, 상기 합착마진 만큼 액정패널의 개구율을 떨어뜨리게 된다.
이상에서 기술한 바와 같은 이유로, 액정표시소자의 배면에 위치하는 백라이트를 통해 공급되는 빛이 액정표시소자를 통하여 투과될 수 있는 영역은 줄어들 수 밖에 없었다.
따라서, 본 발명은 상술한 바와 같은 문제점을 감안하여 이루어진 것으로, 블랙 매트릭스를 어레이 기판 상에 형성함으로써, 합착 마진을 최소화하여 투과율을 높일 수 있는 구조의 액정표시소자를 제공함을 목적으로 한다.
또한, 어레이 기판상에서 신호를 전달하는 각 배선들과 상기 블랙 매트릭스의 오버랩 구간이 최소화되도록 블랙 매트릭스를 패터닝함으로서, 상기 배선들과 블랙 매트릭스 간에 발생되는 기생 커패시턴스를 줄이고, 화소별로 상기 기생 커패시턴의 편차를 최소화할 수 있는 액정표시소자를 제공함을 또 다른 목적으로 한다.
본 발명의 다른 목적 및 특징들은 후술되는 발명의 구성 및 특허청구범위에서 설명될 것이다.
따라서, 상기와 같은 목적을 이루기 위한 본 발명의 액정표시소자는, 제 1 기판; 상기 제 1 기판 상에서 종횡으로 배열되어 단위 화소영역을 정의하는 게이트라인과 데이터라인; 상기 게이트 라인과 데이터 라인의 교차영역에 형성된 스위칭소자; 상기 화소영역에 형성되는 화소전극; 상기 제 1 기판상에 형성되며, 상기 게이트라인 및 데이터라인과 오버랩되는 블랙 매트릭스; 제 2 기판; 상기 제 1 기판과 제 2 기판 사이의 이격공간에 형성되는 액정층을 포함하여 구성되며, 상기 블랙 매트릭스는 상기 게이트라인 및 데이터라인과 오버랩되는 영역에서 소정 형태의 패턴을 갖도록 형성됨을 특징으로 한다.
그리고, 상기 패턴은 육각형 형태 또는 마름모 형태 또는 사각형 형태의 복수개의 오픈 영역임을 특징으로 한다.
그리고, 상기 액정표시소자는 버퍼층을 더 포함하여 구성되며, 상기 블랙 매트릭스는 상기 제 1 기판과 상기 버퍼층 사이에 형성됨을 특징으로 한다.
이때, 상기 블랙 매트릭스는 크롬(Cr)과, 크롬 옥사이드(Cr/CrOx)과, 몰리브덴 텅스텐(MoW), 및 알루미늄 네오디뮴(AlNd)으로 이루어진 일군에서 선택된 하나를 포함하여 형성될 수 있다.
그리고, 상기 액정표시소자는, 상기 제 2 기판에 형성되는 컬러필터; 및 상기 화소전극과 함께 전계를 발생시키는 공통전극을 더 포함하여 형성될 수 있다.
또한, 본 발명에 따른 액정표시소자는, 제 1 기판; 상기 어레이 기판 상에 형성되어 신호를 전달하는 복수의 배선; 상기 제 1 기판상에 형성되며, 상기 배선들과 오버랩되는 블랙 매트릭스; 제 2 기판; 및 상기 제 1 기판과 제 2 기판 사이의 이격공간에 형성되는 액정층을 포함하여 구성되며, 상기 블랙 매트릭스는 상기 배선들과 오버랩되는 영역에 소정 형태의 패턴이 형성됨을 특징으로 한다.
그리고, 상기 패턴은 복수개의 오픈 영역임을 특징으로 한다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 액정표시소자를 상세히 설명한다.
먼저, 도 2a는 본 발명의 제 1 실시예에 따른 액정표시소자의 일부를 나타낸 평면도이고, 도 2b는 도 2a의 I-I'선에 대한 단면도이다.
실제의 액정표시소자에서는 N개의 게이트 라인과 M개의 데이터 라인이 교차 하여 N×M개의 단위 화소가 존재하지만 설명을 간단하게 하기 위해 도면에는 단지 하나의 단위 화소만을 나타내었다.
도면에 도시된 바와 같이, 제 1 기판(110)인 어레이 기판(110)은 종횡으로 배열되어 단위 화소영역을 정의하는 게이트 라인(116)과 데이터 라인(117), 상기 게이트 라인(116)과 데이터 라인(117)의 교차영역에 형성된 스위칭소자인 박막트랜지스터, 그리고, 상기 화소영역에 형성되는 화소전극(118)으로 이루어진다.
상기 박막트랜지스터는 게이트 라인(116)에 연결된 게이트전극(121), 데이터 라인(117)에 연결된 소오스 전극(122) 및 화소전극(118)에 연결된 드레인 전극(123)으로 구성된다. 또한, 상기 박막트랜지스터는 게이트전극(121)과 소오스/드레인 전극(122, 123)의 절연을 위한 제 1 절연막(121)과 제 2 절연막(122) 및 상기 게이트전극(121)에 공급되는 게이트 전압에 의해 소오스 전극(122)과 드레인 전극(123) 간에 전도채널(conductive channel)을 형성하는 다결정 실리콘의 액티브층(124)을 포함한다.
이 때, 상기 제 1 절연막(121)과 제 2 절연막(122)에 형성된 제 1 콘택홀(140a)을 통해 상기 소오스 전극(122)은 액티브층(124)의 소오스영역과 전기적으로 접속하며 상기 드레인 전극(123)은 액티브층(124)의 드레인영역과 전기적으로 접속하게 된다. 또한, 상기 드레인 전극(123) 위에는 제 2 콘택홀(140b)이 형성된 제 3 절연막(123)이 있어, 상기 제 2 콘택홀(140b)을 통해 상기 드레인 전극(123)과 화소전극(118)이 전기적으로 접속되게 된다.
한편, 도면에 도시하지는 않았지만, 어레이 기판의 외곽부에는 게이트 구동 회로부 및 데이터 구동회로부가 각각 형성되어, 화소부 내의 게이트 라인들 및 데이터 라인들에 주사신호와 화상정보를 공급함으로써, 각각의 단위 화소들을 구동시킨다.
이때, 상기 데이터 구동회로부와 게이트 구동회로부는 입력되는 신호를 적절하게 출력시키기 위하여 인버터(inverter)인 CMOS(Complementary Metal Oxide Semiconductor) 구조의 다결정 실리콘 박막 트랜지스터 또는 PMOS(Positive Metal Oxide Semiconductor)를 사용하게 된다.
그리고, 상기 어레이 기판(110)에 대응되는 제 2 기판(미도시), 즉, 컬러필터 기판에는 R(red), G(green), B(blue), Y(yellow) 등의 컬러필터(미도시)들이 어레이 기판(110) 상의 각 화소영역에 일대일로 대응되도록 배치되며, 상기 컬러필터들의 상부에는 상기 화소전극(118)과 함께 전계를 발생시킴으로써, 액정분자를 구동시키기 위한 공통전극(미도시)이 상기 컬러필터 기판의 전면에 걸쳐 형성된다.
또한, 상기 어레이 기판(110)과 컬러필터 기판 사이에는 액정층(미도시)이 형성된다.
한편, 본 발명의 제 1 실시예에 따른 액정표시소자에서는 도면에 도시된 바와 같이, 상기 화소영역들간의 경계영역에서 액정의 비정상적인 동작에 의해 빛샘 현상이 발생하는 부분을 차폐하기 위한 블랙 매트릭스(150)가 어레이 기판(110) 상에 형성된다.
따라서, 블랙 매트릭스(150)를 설계할 때 상기 어레이 기판(110) 및 컬러필터 기판의 합착 오정렬에 의한 마진을 고려할 필요가 없어진다.
즉, 액정의 이상배열이 발생하는 영역(예를 들어, 데이터라인(117)과 화소전극(118)의 이격영역 및 게이트라인(116)과 화소전극(118)의 이격영역)만을 블랙 매트릭스(150)로 가려주어, 합착 마진을 최소화하고, 상기 마진 폭만큼 개구율이 개선되는 결과를 얻을 수 있다.
이때, 상기 블랙 매트릭스(150)는 크롬(Cr) 또는 크롬/옥사이드(Cr/CrOx) 등으로 형성되며, 상기 블랙 매트릭스(150)와 액티브층(124) 사이의 버퍼층(120)은 벤조사이클로부텐(BCB)과 아크릴(Acryl)계 수지(resin)을 포함하는 유기절연물질 그룹 또는 질화 실리콘(SiNx)과 산화 실리콘(SiO2)을 포함하는 유기절연물질 그룹 중 선택된 하나를 도포 또는 증착하여 형성할 수 있다.
한편, 상기 블랙 매트릭스(150)는 게이트라인(116) 및 데이터라인(117) 등 신호를 전달하는 배선(116, 117)들의 하부에서 소정의 형태로 패터닝되어, 상기 배선(116, 117)들과 오버랩되는 영역이 최소화된다.
도면에 도시된 바와 같이, 게이트라인(116) 및 데이터라인(117)의 중앙영역(W1)에 대응되는 영역에서는 블랙 매트릭스(150)가 제거되어, 상기 배선(116, 117)들과의 오버랩 영역이 감소한다. 즉, 블랙 매트릭스(150)와 배선(116, 117)들간의 패턴 형태 오차를 고려한 영역, 즉 모서리영역(W2)을 제외한 중앙영역(W1)에서는 블랙 매트릭스(150)를 제거함으로써, 상기 블랙 매트릭스(150)와 배선(116, 117)들간의 기생 커패시턴스(parastic capacitance)의 발생량을 최소화 한다.
다시 말해, 배선(116, 117) 하부에서 상기 블랙 매트릭스(150)를 패터닝하여, 상기 블랙 매트릭스(150)와 배선(116, 117)들간의 기생 커패시턴스 발생량을 최소화함으로써, 상기 기생 커패시턴스에 의한 RC 지연을 방지하고, 액정표시소자의 화질 특성을 개선할 수 있다.
그런데, 상기와 같이, 배선의 하부 중앙영역에서 블랙 매트릭스를 완전히 분리된 패턴으로 형성하기는 실질적으로 매우 어렵다. 특히, 고해상도 액정표시소자의 미세 배선 하부에서 블랙 매트릭스를 완벽히 분리해 내기란 쉬지 않다. 만일, 상기 블랙 매트릭스가 배선의 하부에서 완벽히 분리되지 않고, 소정 영역이 또는 전체적으로 연결되어 버리면, 기생 커패시턴스 발생량의 정확한 예측이 어려워지며, 이로 인해, 패널 설계에 어려움이 따르게 된다.
따라서, 본 발명의 제 2, 제 3, 제 4 및 제 5 실시예에서는 배선 하부 중앙영역에서 블랙 매트릭스의 패턴을 완전히 분리시키지 않고, 소정의 형태로 연결시키는 패턴을 형성하여, 블랙 매트릭스와 배선 간 기생 커패시턴스의 발생량을 예측 가능하게 하고, 이를 통해, 패널 설계를 용이하게 한다.
제 2, 제 3, 제 4 및 제 5 실시예의 구성은 제 1 실시예와 유사하므로, 도면을 참조하여, 그 차이점만을 설명한다. 그리고, 도면에서 동일 부호는 동일한 구성을 의미한다.
도 3a ~ 3d는 각각 본 발명의 제 2, 제 3, 제 4 및 제 5 실시예를 나타내는 도면으로서, 도면에 도시된 바와 같이, 본 발명에 따른 블랙 매트릭스(250)는 배선(217)(예를 들어, 게이트라인 또는 데이터라인)의 하부에서 특정한 형태로 패터닝되어 형성된다.
먼저, 제 2 실시예에서는 배선(217)의 일측 모서리를 따라 오버랩되어 있는 좌측 블랙 매트릭스(250a)의 소정 영역이 삼각형 형태로 돌출되어 타측 모서리를 따라 오버랩되어 있는 우측 블랙 매트릭스(250b)의 삼각형 형태 돌출부와 연결되어 형성된다.
즉, 블랙 매트릭스(250)가 배선(217)과 오버랩되는 영역에서 육각형 형태의 오픈 영역(O)이 복수개 형성되도록 구성된다.
이때, 상기 좌, 우측의 블랙 매트릭스(250a, 250b)는 최소한의 면적에서 연결되도록 상기 오픈 영역(O)을 최대한 근접하게 형성하여, 좌, 우측 블랙 매트릭스(250a, 250b)간의 저항을 최대화시키는 방향으로 설계한다.
이러한 형태의 패턴에서는 블랙 매트릭스(250)와 배선(217)간의 오버랩 면적이 작아 기생 커패시턴스의 발생량이 작을 뿐 아니라, 블랙 매트릭스(250)와 배선(217)을 이미 연결시켜 패터닝함으로 식각 편차가 발생될 가능성이 감소한다. 따라서, 전체적인 기생 커패시턴스가 균일화되고, 그 편차가 줄어들게 되어, 기생 커패시턴스의 발생량을 정확히 예측이 가능하게 되고, 이로 인해, 패널 설계가 용이하게 되는 효과를 얻는다.
한편, 도 3b ~ 3d에 도시된 바와 같이, 배선(250)의 좌, 우측 블랙 매트릭스(250a, 250b)는 여러 가지 형태로 연결될 수 있다.
일례로, 도 3b에서와 같이 각 블랙 매트릭스(250a, 250b)의 일측을 따라 연속적으로 형성되는 삼각형 형태의 돌출부에 의해 연결될 수 있는데, 이때는, 상기 배선(217)과 오버랩되는 블랙 매트릭스(250) 상에 마름모 형태의 오픈 영역(O)이 복수개 형성되게 된다.
또한, 도 3c에서와 같이, 사다리꼴 형태의 돌출부에 의해 연결될 수도 있다. 이 경우, 배선(217)과 오버랩되는 블랙 매트릭스(250) 상에는 도 3b와 달리 마름모 형태의 오픈 영역(O)의 사이즈가 상대적으로 작게 형성된다.
또한, 좌, 우측 블랙 매트릭스(250a, 250b)를 도 3d에서와 같이, 직사각형 또는 정사각형의 연결부를 통해 연결시켜 구성할 수도 있다. 이때는 상기 배선(217)과 오버랩되는 블랙 매트릭스(250) 상에 사각형 형태의 오픈 영역(O)이 형성되도록 패터닝된다.
한편, 본 발명에 따른 블랙 매트릭스 패턴은 상기한 실시예들에서 제시된 형태에 한정되지 않으며, 다양한 형태로 구성될 수 있다.
또한, 어레이 기판 상에서 반드시 배선의 하부에 배치되어야 하는 것이 아니며, 필요에 따라 배선의 상부에 배치될 수도 있고, 액저표시소자의 화면표시 영역외에 패드부에서도 동일한 원리로 적용이 가능하다.
즉, 상기한 설명에 많은 사항이 구체적으로 기재되어 있으나 이것은 발명의 범위를 한정하는 것이라기보다 바람직한 실시예의 예시로서 해석되어야 한다. 따라서 발명은 설명된 실시예에 의하여 정할 것이 아니고 특허청구범위와 특허청구범위에 균등한 것에 의하여 정하여져야 한다.
따라서, 상술한 바와 같이, 본 발명은 박막트랜지스터 어레이 기판의 하부에 블랙매트릭스를 형성함으로써, 상기 블랙매트릭스를 설계할 때 종래와 달리 합착마진을 고려하지 않아도 되므로 빛의 투과율, 즉, 개구율을 개선할 수 있는 효과가 있다.
또한, 배선과 블랙 매트릭스 간의 기생 커패시턴스 발생을 최소화함으로써, 의 기생용량에 의한 RC 지연을 방지하여 화질 특성을 개선할 수 있는 장점을 가지고, 기생 커패시턴스의 편차가 크게 나타나지 않기 때문에 화소전극에 인가되는 화소전압의 왜곡 현상을 방지하고, 선명한 화질을 구현할 수 있게 된다.

Claims (10)

  1. 제 1 기판;
    상기 제 1 기판 상에서 종횡으로 배열되어 단위 화소영역을 정의하는 게이트라인과 데이터라인;
    상기 게이트 라인과 데이터 라인의 교차영역에 형성된 스위칭소자;
    상기 화소영역에 형성되는 화소전극;
    상기 제 1 기판상에 형성되며, 상기 게이트라인 및 데이터라인과 오버랩되는 블랙 매트릭스;
    제 2 기판;
    상기 제 1 기판과 제 2 기판 사이의 이격공간에 형성되는 액정층을 포함하여 구성되며,
    상기 블랙 매트릭스는 상기 게이트라인 및 데이터라인과 오버랩되는 영역에서 소정 형태의 패턴을 갖도록 형성됨을 특징으로 하는 액정표시소자.
  2. 제 1 항에 있어서, 상기 패턴은 육각형 형태의 복수개의 오픈 영역임을 특징으로 하는 액정표시소자.
  3. 제 1 항에 있어서, 상기 패턴은 마름모 형태의 복수개의 오픈 영역임을 특징으로 하는 액정표시소자.
  4. 제 1 항에 있어서, 상기 패턴은 사각형 형태의 복수개의 오픈 영역임을 특징으로 하는 액정표시소자.
  5. 제 1 항에 있어서, 버퍼층을 더 포함하여 구성됨을 특징으로 하는 액정표시소자.
  6. 제 5 항에 있어서, 상기 블랙 매트릭스는 상기 제 1 기판과 상기 버퍼층 사이에 형성됨을 특징으로 하는 액정표시소자.
  7. 제 1 항에 있어서, 상기 블랙 매트릭스는 크롬(Cr)과, 크롬 옥사이드(Cr/CrOx)과, 몰리브덴 텅스텐(MoW), 및 알루미늄 네오디뮴(AlNd)으로 이루어진 일군에서 선택된 하나를 포함하여 형성됨을 특징으로 하는 액정표시소자.
  8. 제 1 항에 있어서,
    상기 제 2 기판에 형성되는 컬러필터; 및
    상기 화소전극과 함께 전계를 발생시키는 공통전극을 더 포함하여 형성됨을 특징으로 하는 액정표시소자.
  9. 제 1 기판;
    상기 제 1 기판 상에 형성되어 신호를 전달하는 복수의 배선;
    상기 제 1 기판상에 형성되며, 상기 배선들과 오버랩되는 블랙 매트릭스;
    제 2 기판; 및
    상기 제 1 기판과 제 2 기판 사이의 이격공간에 형성되는 액정층을 포함하여 구성되며,
    상기 블랙 매트릭스는 상기 배선들과 오버랩되는 영역에 소정 형태의 패턴이 형성됨을 특징으로 하는 액정표시소자.
  10. 제 9 항에 있어서, 상기 패턴은 복수개의 오픈 영역임을 특징으로 하는 액정표시소자.
KR1020050058565A 2005-06-30 2005-06-30 액정표시소자 KR101157253B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050058565A KR101157253B1 (ko) 2005-06-30 2005-06-30 액정표시소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050058565A KR101157253B1 (ko) 2005-06-30 2005-06-30 액정표시소자

Publications (2)

Publication Number Publication Date
KR20070002869A KR20070002869A (ko) 2007-01-05
KR101157253B1 true KR101157253B1 (ko) 2012-06-15

Family

ID=37869799

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050058565A KR101157253B1 (ko) 2005-06-30 2005-06-30 액정표시소자

Country Status (1)

Country Link
KR (1) KR101157253B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101890735B1 (ko) * 2012-09-12 2018-08-22 엘지디스플레이 주식회사 프린지 필드형 액정표시장치 및 그 제조방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030073006A (ko) * 2002-03-08 2003-09-19 삼성전자주식회사 저유전율 절연막을 사용하는 박막 트랜지스터 기판 및 그제조 방법
KR20050001252A (ko) * 2003-06-27 2005-01-06 엘지.필립스 엘시디 주식회사 횡전계방식 액정표시장치 및 그 제조방법
KR20050001948A (ko) * 2003-06-28 2005-01-07 엘지.필립스 엘시디 주식회사 액정표시장치 및 그의 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030073006A (ko) * 2002-03-08 2003-09-19 삼성전자주식회사 저유전율 절연막을 사용하는 박막 트랜지스터 기판 및 그제조 방법
KR20050001252A (ko) * 2003-06-27 2005-01-06 엘지.필립스 엘시디 주식회사 횡전계방식 액정표시장치 및 그 제조방법
KR20050001948A (ko) * 2003-06-28 2005-01-07 엘지.필립스 엘시디 주식회사 액정표시장치 및 그의 제조방법

Also Published As

Publication number Publication date
KR20070002869A (ko) 2007-01-05

Similar Documents

Publication Publication Date Title
US11402956B2 (en) Display device including position input function
KR101177720B1 (ko) 액정표시장치와 그 제조방법
US9798203B2 (en) Semiconductor device and display device
KR101359923B1 (ko) 표시 장치 및 그 구동 방법
US20130293595A1 (en) Liquid crystal display device and method of fabricating the same
KR20150078248A (ko) 표시소자
JP2004199049A (ja) 液晶表示装置用アレイ基板とその製造方法
US9507231B2 (en) Display device
JP2018138961A (ja) 液晶表示パネルおよび液晶表示装置
US9733532B2 (en) Display device and method of manufacturing thin film transistor
KR101109963B1 (ko) 액정표시장치 및 그 제조방법
KR101157253B1 (ko) 액정표시소자
US9897866B2 (en) Liquid crystal display and method for manufacturing the same
JP5221408B2 (ja) 表示装置及びその製造方法
JPH11295760A (ja) 表示装置用アレイ基板及びその製造方法
JP3552086B2 (ja) 液晶表示装置
KR20020050021A (ko) 액정 표시 장치용 어레이 기판 및 그의 제조 방법
US10497725B2 (en) Method of producing display panel board
US20180120610A1 (en) Liquid crystal display device and method of manufacturing same
CN110783344B (zh) 薄膜晶体管基板和薄膜晶体管基板的制造方法
KR20060119447A (ko) 표시장치
KR20070033069A (ko) 액정표시장치와 그 제조방법
KR20050031142A (ko) 액정표시장치
KR20110078892A (ko) 고 개구율을 갖는 액정표시장치 및 그 제조 방법
JPH09244042A (ja) 液晶表示装置およびその駆動方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150528

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180515

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190515

Year of fee payment: 8