JPH10206893A - アクティブマトリクス型液晶表示装置 - Google Patents

アクティブマトリクス型液晶表示装置

Info

Publication number
JPH10206893A
JPH10206893A JP1982597A JP1982597A JPH10206893A JP H10206893 A JPH10206893 A JP H10206893A JP 1982597 A JP1982597 A JP 1982597A JP 1982597 A JP1982597 A JP 1982597A JP H10206893 A JPH10206893 A JP H10206893A
Authority
JP
Japan
Prior art keywords
active matrix
display device
source line
metal wiring
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1982597A
Other languages
English (en)
Other versions
JP3808155B2 (ja
Inventor
Hisashi Otani
久 大谷
Yasushi Ogata
靖 尾形
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP1982597A priority Critical patent/JP3808155B2/ja
Priority to US09/008,412 priority patent/US6088070A/en
Priority to KR10-1998-0002074A priority patent/KR100489142B1/ko
Publication of JPH10206893A publication Critical patent/JPH10206893A/ja
Priority to US09/588,996 priority patent/US7397518B1/en
Application granted granted Critical
Publication of JP3808155B2 publication Critical patent/JP3808155B2/ja
Priority to US12/168,185 priority patent/US7898605B2/en
Priority to US13/034,805 priority patent/US8218100B2/en
Priority to US13/474,915 priority patent/US8860899B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 トップゲイト型もしくはボトムゲイト型の薄
膜トランジスタトランジスタ(TFT)を用いたアクテ
ィブマトリクス型液晶表示装置において、画素の補助容
量の形成方法に関する新規な構造を提供する。 【解決手段】 ソースライン18と、それと同一層内の
金属配線19を覆って、窒化珪素の如き誘電率の高い第
1の絶縁性薄膜20を形成し、さらにその上に平坦性に
優れた第2の絶縁膜21を形成する。そして、第2の絶
縁膜21をエッチングして、開孔部22を設け、第1の
絶縁膜20を選択的に露出させる。この上に遮光膜とし
て機能する導電性被膜23を形成し、これと金属配線1
9の間に絶縁膜20を誘電体とする容量を形成し、これ
を画素の補助容量とする。また、補助容量は液晶分子の
配向乱れ(ディスクリネーション)の影響の大きな部分
に選択的に設けることにより、実質的な開口率を向上で
きる。

Description

【発明の詳細な説明】
【0001】
【発明が属する技術分野】本明細書で開示する発明は、
薄膜トランジスタを用い、かつ、ゲイトライン上にソー
スラインを有するアクティブマトリクス型の表示装置の
画素領域の回路構成・配置に関する。特に、補助容量の
構成に関する。
【0002】
【従来の技術】最近、安価なガラス基板上に薄膜トラン
ジスタ(TFT)を作製する技術が急速に発達してきて
いる。その理由は、アクティブマトリクス型液晶表示装
置の需要が高まったことにある。アクティブマトリクス
型液晶表示装置は、マトリクス状に配置された数十〜数
百万個もの各画素のそれぞれに薄膜トランジスタを配置
し、各画素電極に出入りする電荷を薄膜トランジスタの
スイッチング機能により制御するものである。
【0003】各画素電極と対向電極との間には液晶が挟
み込まれ、一種のコンデンサを形成している。従って、
薄膜トランジスタによりこのコンデンサへの電荷の出入
りを制御することで液晶の電気光学特性を変化させ、液
晶パネルを透過する光を制御して画像表示を行うことが
出来る。
【0004】また、このような構成でなるコンデンサは
電流のリークにより次第にその保持電圧が減少するた
め、液晶の電気光学特性が変化して画像表示のコントラ
ストが悪化するという問題を持つ。そこで、液晶で構成
されるコンデンサと直列に補助容量と呼ばれる別のコン
デンサを設置し、リーク等で損失した電荷を液晶で構成
されるコンデンサに供給する構成が一般的となってい
る。
【0005】従来のアクティブマトリクス型液晶表示装
置の回路図を図1に示す。アクティブマトリクス型表示
回路は、大きく3つの部分に分けられる。すなわち、ゲ
イトライン(ゲイト配線、スキャン配線、走査配線)4
を駆動するためのゲイトドライバー回路2、ソースライ
ン(データ配線、ソース配線、信号配線)5を駆動する
ためのデータドライバー回路1、画素の設けられたアク
ティブマトリクス回路3である。このうち、データドラ
イバー回路1とゲイトドライバー回路2は周辺回路と総
称される。
【0006】アクティブマトリクス回路3は、多数のゲ
イトライン4とソースライン5が互いに交差するように
設けられ、各々の交点には画素電極7が設けられる。そ
して、画素電極に出入りする電荷を制御するためのスイ
ッチング素子(薄膜トランジスタ)6が設けられる。薄
膜トランジスタとしては、トップゲイト型(活性層上に
ゲイト電極を有するもの)、ボトムゲイト型(ゲイト電
極上に活性層を有するもの)が、必要とする回路構造、
作製工程、特性等に応じて使い分けられる。また、上述
のようにリーク電流により画素の電圧の変動を抑制する
目的で、補助容量8が画素のコンデンサーと並列に設け
られる。(図1)
【0007】一方、薄膜トランジスタは光の照射により
導電性が変動するので、それを防止するために遮光性を
有する被膜(ブラックマトリクス)を薄膜トランジスタ
に重ねる必要がある。また、画素間の色、明るさが混合
することや、画素の境界部分での電界の乱れによる表示
不良を防止するためにも、画素間にも上記の遮光性の被
膜を形成する。
【0008】このため、この遮光性被膜はマトリクス状
の形状を呈し、ブラックマトリクス(BM)と呼ばれ
る。BMは、当初は製造工程上の有利さからアクティブ
マトリクス回路の設けられた基板に対向する基板(対向
基板)に設けられたが、画素の面積を大きくする(開口
率を上げる)必要から、アクティブマトリクス回路の設
けられた基板に設けることが提案されている。
【0009】
【発明が解決しようとする課題】補助容量の構成に関し
ては、様々なものが提案されているが、画素の開口部分
(光の透過部分)を維持しつつ、大きな容量を得ること
は難しかった。本発明はこのような現状に鑑みてなされ
たものである。
【0010】
【課題を解決するための手段】本明細書で開示する発明
は、遮光膜をアクティブマトリクス側の基板に形成する
際に、この遮光膜を導電性のものとして、一定の電位に
保持し、これを補助容量の電極として用いることによ
り、上記の課題を解決することを特徴とする。そもそも
遮光膜は、光を透過させないので、これを補助容量の電
極に用いることによる開口率の低下はない。
【0011】本発明のアクティブマトリクス型表示装置
は、 薄膜トランジスタ、 ゲイトラインと、その上に形成されたソースライン、 遮光膜として機能し、一定の電位に保持された導電性
被膜、 薄膜トランジスタのドレインに接続し、ソースライン
と同じ層の金属配線 導電性被膜とソースラインの間にあり、少なくとも2
層の絶縁物層よりなる層間絶縁物 とを有する。
【0012】本発明においては、上記の条件を満たせば
薄膜トランジスタはトップゲイト、ボトムゲイトいずれ
も使用できる。なぜならば、本発明の主たる改良点が、
ソースラインより上の構造に関するものであるので、ソ
ースラインより下の構造(すなわち、ゲイトラインと活
性層の位置関係)に関しては、何ら問題とならないから
である。また、層間絶縁物の層構造は3層以上であって
もよい。
【0013】本発明の第1は、上記の構造において、層
間絶縁物の上層の絶縁物層がエッチングされた部分に、
上記の金属配線と導電性被膜(遮光膜)を両電極とし、
少なくとも層間絶縁物の下層の絶縁物層を誘電体とする
補助容量が形成されていることを特徴とする。誘電体は
2層以上の絶縁物層よりなっていてもよい。
【0014】本発明の第2は、上記の構造において、前
記層間絶縁物において、導電性被膜(遮光膜)は、金属
配線と重なる部分において、層間絶縁物の下層の絶縁物
層と接する部分を有することを特徴とする。上記の発明
の第1、第2において、層間絶縁物の下層を半導体プロ
セスで安定して生産でき、比誘電率も高い窒化珪素を主
成分とすることは有効である。その場合には、補助容量
の誘電体としては、窒化珪素層のみとすることも,他の
被膜(例えば、酸化珪素)との多層構造とすることも可
能である。
【0015】この場合には、誘電体が薄くなり、かつ、
誘電率の大きい窒化珪素を用いることにより、より大き
な容量が得られる。本発明においては、窒化珪素層の厚
さは1000Å以下、好ましくは500Å以下とすると
よい。また、このような構造においては、窒化珪素膜が
ソースライン上からアクティブマトリクス回路を覆うこ
とになり、窒化珪素の耐湿性、耐イオン性等のバリア機
能が有効に利用できる。
【0016】また、上記の発明において、層間絶縁物の
上層を平坦化の容易な有機樹脂(例えば、ポリイミド、
ポリアミド、ポリイミドアミド、エポキシ、アクリル
等)を用いて形成することも有効であるが、有機樹脂は
耐湿性や耐イオン性等のバリヤ機能が弱いので、下層は
窒化珪素、酸化アルミニウム、窒化アルミニウム等のバ
リヤ機能の高い材料とすることが望まれる。
【0017】さらに、上記の発明において、金属配線
を、画素において、ディスクリネーション(凹凸や横電
界の影響による液晶分子の配向乱れ)の発生しやすい部
分に設けることは以下の理由で効果がある。ディスクリ
ネーションのうち、ゴミ等に起因するものは、製造工程
の清浄化により対処できるが、素子構造の凹凸(例え
ば、画素電極のコンタクト付近の凹凸)や横電界による
ものに対しては抜本的な処置は不可能である。ディスク
リネーションの発生する部分は画素として用いるのに不
適切であり、従来、そのような部分は遮光膜で覆い、画
素として機能しないような処置が施されてきたが、本発
明ではそのような部分に補助容量を設けることができ、
面積を有効に利用できる。
【0018】
【実施例】
〔実施例1〕本実施例の作製工程断面図を図3に、ま
た、作製工程上面図を図2に示す。図2と図3の番号は
対応する。以下の例における膜厚その他の数値は一例で
あり、最適なものであるとは限らない。さらに、本発明
を実施する者が必要に応じて変更しても何ら差し支えな
い。
【0019】まず、ガラス基板11上に非晶質珪素膜を
500Åの厚さにプラズマCVD法または減圧熱CVD
法で成膜する。ガラス基板上には、下地膜として酸化珪
素膜を3000Åの厚さにスパッタ法またはプラズマC
VD法で成膜されることが好ましいが、石英ガラス基板
上であれば、特に下地膜を設けなくともよい。次に、加
熱またはレーザー光の照射等の公知のアニール技術によ
って、非晶質珪素膜を結晶性珪素膜とし、これをエッチ
ングすることにより、薄膜トランジスタの活性層12を
得る。
【0020】次にゲイト絶縁膜として酸化珪素膜13を
プラズマCVD法または減圧熱CVD法またはスパッタ
法により、1000Åの厚さに成膜する。そして、燐を
有する多結晶珪素膜を減圧CVD法で5000Åの厚さ
に成膜し、これをエッチングすることにより、ゲイトラ
イン(ゲイト電極)14を得る。(図3(A))
【0021】次に,N型を付与する不純物であるリンの
イオンを5×1014〜5×1015原子/cm3 のドーズ
量で注入することにより、ソース15とドレイン16と
を形成する。いずれもN型となる。不純物イオンの注入
後、加熱処理またはレーザー光の照射、または強光の照
射を行うことにより、不純物イオンの注入が行われた領
域の活性化を行う。
【0022】次に、公知の絶縁物層形成技術により、厚
さ5000Åの酸化珪素の層間絶縁物17を形成し、層
間絶縁物17とゲイト絶縁膜13をエッチングして、ソ
ース15、ドレイン16に達するコンタクトホールを開
孔する。そして、公知の金属配線形成技術によりソース
ライン18、金属配線(補助容量電極)19を形成す
る。(図3(B)) ここまでの工程で得られた回路を上から見た様子を図2
(A)に示す。番号は図3のものに対応する。(図5
(A))
【0023】次に窒化珪素膜20をシランとアンモニ
ア、またはシランとN2 O、またはシランとアンモニア
とN2 Oを用いたプラズマCVD法により形成する。こ
の窒化珪素膜7は250〜1000Å、ここでは500
Åの厚さに成膜する。この窒化珪素膜の成膜方法は、ジ
クロールシランとアンモニアを用いる方法でもよい。ま
た減圧熱CVD法や光CVD法を用いるのでも、さらに
その他の方法によるものでもよい。
【0024】続いて、スピンコーティング法によって、
ポリイミド層21を少なくとも8000Å以上、好まし
くは1.5μmの厚さに成膜する。ポリイミド層の表面
は平坦に形成される。かくして、窒化珪素層20とポリ
イミド層21よりなる層間絶縁物を形成する。そして、
ポリイミド層21をエッチングして、補助容量用の開孔
部22を形成する。(図3(C))
【0025】なお、ポリイミド層21のエッチングの際
に、用いるエッチャントによっては、窒化珪素をエッチ
ングする場合もあるので、窒化珪素の保護のために、厚
さ50〜500Å、例えば、200Åの酸化珪素膜を窒
化珪素層とポリイミド層の間に設けてもよい。さらに、
厚さ1000Åのチタン膜をスパッタリング法で成膜す
る。もちろん、クロム膜やアルミニウム膜等の金属膜を
用いてもよいし、他の成膜方法を用いてもよい。そし
て、これをエッチングし、ブラックマトリクス23を形
成する。ブラックマトリクス23は先に形成した補助容
量用の孔を覆うように形成する。(図3(D))
【0026】ここまでの工程で得られる補助容量用の孔
22とブラックマトリクス23を上から見た様子を図2
(B)に示す。番号は図1のものに対応する。補助容量
用の孔22とブラックマトリクス23の重なった部分に
補助容量が形成される。(図2(B))
【0027】さらに、層間絶縁物として、厚さ5000
Åのポリイミド膜24を成膜し、ポリイミド膜21およ
び24と窒化珪素層20をエッチングして、金属配線1
9に達するコンタクトホールを形成する。さらに、スパ
ッタリング法により厚さ1000ÅのITO(インディ
ウム錫酸化物)膜を形成し、これをエッチングして、画
素電極25を形成する。(図3(E))
【0028】かくして、アクティブマトリクス回路が完
成する。本実施例のように、ポリイミド膜により絶縁層
を形成すると平坦化が容易であり、効果が大きい。本実
施例では、補助容量はブラックマトリクス23とドレイ
ン16の重なる部分22に得られ、誘電体は窒化珪素層
17である。
【0029】〔実施例2〕本実施例の作製工程の上面図
を図4に示す。本実施例も作製工程自体は実施例1とほ
とんど同じであり、番号は実施例1のものに対応する。
本実施例は、回路配置が実施例1と異なっており、ディ
スクリネーションの発生しやすい部分に補助容量を設け
ることにより、画素を有効に形成する(実質的な開口率
を高める)方法を示す。
【0030】まず、ディスクリネーションの発生につい
て図5を用いて説明する。図5は実施例1で作製した画
素と同じ回路配置のものである。図5に示すように、画
素の右上に画素電極のコンタクト31が設けられ、図の
右上から左下の方向(左下から右上とは異なることに注
意)にラビングがおこなわれ、かつ、ソースライン反転
駆動(隣接するソースライン間に印加される信号を互い
に逆極性のものとする駆動方法、ドット反転駆動も含
む)をおこなう表示装置においては、画素の右上の部分
30にディスクリネーションが生じやすい。この部分は
表示に用いるには不適当であるので、BMで覆うことが
望まれる。(図5)
【0031】そこで、図4(A)に示すように、金属配
線19の配置を実施例1のように、画素の上に設けるの
ではなく、画素の右側に設ける。(図4(A)) さらに、金属配線19上に開孔部22を形成し、その上
にBM23を設ける。画素電極のコンタクト31も図4
(B)に示すように、右下に設けると効果的である。
(図4(B))
【0032】かくして、ディスクリネーションの生じや
すい部分には補助容量が形成される。本実施例は、実施
例1の回路において、画素の上側に設けられたの補助容
量を左に移動させたもので、回路設計上の開口部の面積
は同じである。しかしながら、ディスクリネーションと
補助容量(もしくはBM)を重ねることにより、実質的
にはより大きな開口面積を得ることができる。
【0033】〔実施例3〕本実施例の作製工程の上面図
を図6に示す。本実施例も作製工程自体は実施例1とほ
とんど同じであり、番号は実施例1のものに対応する。
本実施例は、補助容量の配置は実施例2と実質的に同一
であるが、薄膜トランジスタの活性層の配置を変更する
ことにより、より面積の有効な利用をはかったものであ
る。
【0034】本実施例ではラビングの方向は左下から右
上であり、この場合は画素の左下の部分にディスクリネ
ーションが生じやすい。実施例2においては、このよう
なディスクリネーションの生じやすい部分に補助容量を
設けることを示したが、本実施例においては、次行の薄
膜トランジスタの活性層の一部をもこの部分に設ける。
すなわち、図6(A)に示すように、金属配線19の配
置を画素の左側に配置すると同時に、ゲイトラインの枝
部を除去して直線状にし、活性層がこれを横断するよう
に配置する。(図6(A))
【0035】さらに、金属配線19上に開孔部22を形
成し、その上にBM23を設ける。(図6(B)) かくして、ディスクリネーションの生じやすい部分には
補助容量と薄膜トランジスタの一部が形成される。本実
施例は、実施例2の回路において、ゲイトラインの枝部
が不要になった分、面積の効率的な利用が可能となっ
た。
【0036】〔実施例4〕本実施例の作製工程の上面図
を図8に、また、本実施例の薄膜トランジスタの主要部
および回路図を図7に示す。本実施例も作製工程自体は
実施例1とほとんど同じであり、番号は実施例1のもの
に対応する。また、図7と図8の番号も相互に対応す
る。本実施例は、補助容量の配置は実施例2と実質的に
同一であるが、薄膜トランジスタの活性層およびゲイト
電極の配置を変更することにより、薄膜トランジスタの
特性を高めより面積の有効な利用をはかったものであ
る。
【0037】本実施例も、実施例3と同じくラビングが
左下から右上になされるので、画素の左下の部分にディ
スクリネーションが生じやすい。実施例2においては、
このような部分に補助容量を設けることを示し、また、
実施例3においては、補助容量とシングルゲイト(単ゲ
イト)の薄膜トランジスタの活性層の一部を設けること
を示したが、本実施例においては、トリプルゲイト(3
重ゲイト)の薄膜トランジスタの活性層とゲイト電極を
もこの部分に設ける。
【0038】まず、図7(A)を用いて、本実施例のト
リプルゲイト薄膜トランジスタの概要について説明す
る。この薄膜トランジスタはゲイトライン14に枝部2
9を設け、活性層12がゲイトラインとその枝部と図に
示すように重なる構造とする。交差した部分26〜28
はそれぞれトランジスタとなる(図7(A))
【0039】すなわち、図7(B)に示すように、ソー
スライン18と金属配線19の間に3つの薄膜トランジ
スタが直列に接続した構造となる。(図7(B))この
ような多重トランジスタはアクティブマトリクスのスイ
ッチングトランジスタとして用いると特に有効であるこ
とが知られている(特公平5−44195)。
【0040】このような構造の薄膜トランジスタは次行
の画素の左下の部分を占有するが、この部分はディスク
リネーションの発生しやすい領域であるので、実施例
2、3と同様、このことが開口率の低下をもたらすこと
はない。すなわち、図8(A)に示すように、ゲイトラ
イン14に枝部29を設け、活性層12がゲイトライン
14およびその枝部29と3回交差するように配置す
る。さらに、金属配線19を図に示すように画素の左側
に配置する。(図8(A))
【0041】さらに、金属配線19上に開孔部22を形
成し、その上にBM23を設ける。(図8(B)) かくして、ディスクリネーションの生じやすい部分には
補助容量と薄膜トランジスタの一部が形成される。本実
施例は、実施例2の回路と同様にゲイトラインの枝部が
必要である点で実施例3のものより不利であるが、3重
ゲイト薄膜トランジスタとすることにより、補助容量は
はるかに小さくてもよい。したがって、総合的には、本
実施例の方が、実施例3のものより特性が優れている。
【0042】
【発明の効果】以上に示したごとく、ブラックマトリク
スとして用いられる導電性被膜を電極とし、これとソー
スラインと同層の金属配線との間で補助容量を形成する
方法が提案された。実施例ではトップゲイト型の薄膜ト
ランジスタを用いる例を示したが、本発明がソースライ
ンよりも上の構造に関する改良であることから、ボトム
ゲイト型の薄膜トランジスタにおいても同様に実施でき
ることは明らかである。このように本発明は産業上、有
益である。
【図面の簡単な説明】
【図1】 一般的なアクティブマトリクス回路の回路図
を示す。
【図2】 実施例1のアクティブマトリクス回路の作製
工程上面図を示す。
【図3】 実施例1のアクティブマトリクス回路の作製
工程断面図を示す。
【図4】 実施例2のアクティブマトリクス回路の作製
工程上面図を示す。
【図5】 ディスクリネーションを説明する図。
【図6】 実施例3のアクティブマトリクス回路の作製
工程上面図を示す。
【図7】 実施例4の薄膜トランジスタの概要と回路図
を示す。
【図8】 実施例4のアクティブマトリクス回路の作製
工程上面図を示す。
【符号の説明】
1 データドライバー回路 2 ゲイトドライバー回路 3 アクティブマトリクス回路領域 4 ゲイトライン 5 ソースライン 6 薄膜トランジスタ(TFT) 7 画素電極 8 補助容量 11 ガラス基板 12 活性層 13 酸化珪素膜(ゲイト絶縁膜) 14 ゲイトライン(ゲイト電極) 15 ソース 16 ドレイン 17 酸化珪素(層間絶縁物) 18 ソースライン 19 金属配線(補助容量電極) 20 窒化珪素層 21、24 ポリイミド層 22 開孔部(補助容量) 23 遮光膜(ブラックマトリクス) 25 画素電極 26、27、28 薄膜トランジスタ 29 ゲイトラインの枝部 30 ディスクリネーションの生じや
すい部分

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 スイッチング素子として薄膜トランジス
    タを用いたアクティブマトリクス型液晶表示装置におい
    て、 ゲイトライン上に形成されたソースラインと、 遮光膜として機能し、一定の電位に保持され、前記ソー
    スラインと画素電極の中間の層にある導電性被膜と、 ソースラインと前記導電性被膜との間に形成された層間
    絶縁物と、を有し、 前記層間絶縁物は、下層の絶縁物層上に、異種の材料よ
    りなる上層の絶縁物層があり、 前記層間絶縁物には、その上層の絶縁物層を選択的にエ
    ッチングすることによって得られた開孔部が設けられ、 前記開孔部において、前記導電性被膜と、下層の金属配
    線を両電極とし、前記下層の絶縁物層を誘電体とする補
    助容量が形成されており、 前記下層の金属配線は、ソースラインと同層で、かつ、
    ソースラインと物理的に絶縁し、薄膜トランジスタのド
    レインと画素電極との間にコンタクトを有することを特
    徴とする。
  2. 【請求項2】 薄膜トランジスタと、 ゲイトライン上に形成されたソースラインと、 前記薄膜トランジスタのドレインに接続し、前記ソース
    ラインと同層の金属配線と、 前記金属配線に接続する画素電極と、 遮光膜として機能し、一定の電位に保持され、前記ソー
    スラインと画素電極の中間の層にある導電性被膜と、 前記導電性被膜と前記ソースラインとの間にあり、少な
    くとも2層の絶縁物層よりなる層間絶縁物と、を有し、 前記導電性被膜は、前記金属配線と重なる部分におい
    て、前記層間絶縁物の下層の絶縁物層と接する部分を有
    することを特徴とするアクティブマトリクス型表示装
    置。
  3. 【請求項3】 請求項1もしくは請求項2において、層
    間絶縁物の下層は窒化珪素を主成分とすることを特徴と
    するアクティブマトリクス型表示装置。
  4. 【請求項4】 請求項1もしくは請求項2において、層
    間絶縁物の上層は有機樹脂を主成分とすることを特徴と
    するアクティブマトリクス型表示装置。
  5. 【請求項5】 請求項1において、前記補助容量は、誘
    電体として、窒化珪素のみからなることを特徴とするア
    クティブマトリクス型表示装置。
  6. 【請求項6】 請求項3において、前記窒化珪素を主成
    分とする層の厚さは1000Å以下であることを特徴と
    するアクティブマトリクス型表示装置。
  7. 【請求項7】 請求項1もしくは請求項2において、前
    記金属配線は、画素において、ディスクリネーションの
    発生しやすい部分に設けられることを特徴とするアクテ
    ィブマトリクス型表示装置。
JP1982597A 1997-01-17 1997-01-17 アクティブマトリクス型液晶表示装置 Expired - Fee Related JP3808155B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP1982597A JP3808155B2 (ja) 1997-01-17 1997-01-17 アクティブマトリクス型液晶表示装置
US09/008,412 US6088070A (en) 1997-01-17 1998-01-16 Active matrix liquid crystal with capacitor between light blocking film and pixel connecting electrode
KR10-1998-0002074A KR100489142B1 (ko) 1997-01-17 1998-01-17 액티브 매트릭스 디바이스
US09/588,996 US7397518B1 (en) 1997-01-17 2000-06-06 Active matrix liquid crystal with capacitor below disclination region
US12/168,185 US7898605B2 (en) 1997-01-17 2008-07-07 Active matrix liquid crystal with capacitor below disclination region
US13/034,805 US8218100B2 (en) 1997-01-17 2011-02-25 Active matrix liquid crystal display device
US13/474,915 US8860899B2 (en) 1997-01-17 2012-05-18 Active matrix liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1982597A JP3808155B2 (ja) 1997-01-17 1997-01-17 アクティブマトリクス型液晶表示装置

Publications (2)

Publication Number Publication Date
JPH10206893A true JPH10206893A (ja) 1998-08-07
JP3808155B2 JP3808155B2 (ja) 2006-08-09

Family

ID=12010088

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1982597A Expired - Fee Related JP3808155B2 (ja) 1997-01-17 1997-01-17 アクティブマトリクス型液晶表示装置

Country Status (1)

Country Link
JP (1) JP3808155B2 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10274789A (ja) * 1997-03-28 1998-10-13 Semiconductor Energy Lab Co Ltd アクティブマトリクス型液晶表示装置
EP1052701A2 (en) * 1999-05-14 2000-11-15 Semiconductor Energy Laboratory Co., Ltd. Capacitor, semiconductor device, and manufacturing method thereof
JP2001281684A (ja) * 2000-01-24 2001-10-10 Nec Corp 液晶表示装置及び液晶プロジェクタ装置
JP2002072925A (ja) * 2000-08-31 2002-03-12 Seiko Epson Corp 電気光学装置
JP2004170908A (ja) * 2002-10-31 2004-06-17 Seiko Epson Corp 電気光学装置及び電子機器
JP2004170909A (ja) * 2002-10-31 2004-06-17 Seiko Epson Corp 電気光学装置及び電子機器
CN1316631C (zh) * 2000-02-22 2007-05-16 株式会社半导体能源研究所 半导体器件及其制造方法
JP2010072661A (ja) * 2002-10-31 2010-04-02 Seiko Epson Corp 電気光学装置及び電子機器
US7834830B2 (en) 1998-10-30 2010-11-16 Semiconductor Energy Laboratory Co., Ltd. Field sequential liquid crystal display device and driving method thereof, and head mounted display
US9052551B2 (en) 1999-07-06 2015-06-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10274789A (ja) * 1997-03-28 1998-10-13 Semiconductor Energy Lab Co Ltd アクティブマトリクス型液晶表示装置
US7834830B2 (en) 1998-10-30 2010-11-16 Semiconductor Energy Laboratory Co., Ltd. Field sequential liquid crystal display device and driving method thereof, and head mounted display
US8259048B2 (en) 1998-10-30 2012-09-04 Semiconductor Energy Laboratory Co., Ltd. Field sequential liquid crystal display device and driving method thereof, and head mounted display
EP1052701A2 (en) * 1999-05-14 2000-11-15 Semiconductor Energy Laboratory Co., Ltd. Capacitor, semiconductor device, and manufacturing method thereof
EP1052701A3 (en) * 1999-05-14 2005-01-12 Semiconductor Energy Laboratory Co., Ltd. Capacitor, semiconductor device, and manufacturing method thereof
US7391055B1 (en) 1999-05-14 2008-06-24 Semiconductor Energy Laboratory Co., Ltd. Capacitor, semiconductor device and manufacturing method thereof
US9395584B2 (en) 1999-07-06 2016-07-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US9069215B2 (en) 1999-07-06 2015-06-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US9052551B2 (en) 1999-07-06 2015-06-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
JP2001281684A (ja) * 2000-01-24 2001-10-10 Nec Corp 液晶表示装置及び液晶プロジェクタ装置
CN1316631C (zh) * 2000-02-22 2007-05-16 株式会社半导体能源研究所 半导体器件及其制造方法
JP2002072925A (ja) * 2000-08-31 2002-03-12 Seiko Epson Corp 電気光学装置
JP2004170908A (ja) * 2002-10-31 2004-06-17 Seiko Epson Corp 電気光学装置及び電子機器
JP4506133B2 (ja) * 2002-10-31 2010-07-21 セイコーエプソン株式会社 電気光学装置及び電子機器
JP2010072661A (ja) * 2002-10-31 2010-04-02 Seiko Epson Corp 電気光学装置及び電子機器
US7253795B2 (en) 2002-10-31 2007-08-07 Seiko Epson Corporation Electro-optical device and electronic apparatus
JP2004170909A (ja) * 2002-10-31 2004-06-17 Seiko Epson Corp 電気光学装置及び電子機器

Also Published As

Publication number Publication date
JP3808155B2 (ja) 2006-08-09

Similar Documents

Publication Publication Date Title
JP3784491B2 (ja) アクティブマトリクス型の表示装置
KR100442898B1 (ko) 액정표시장치및그제조방법
JP4309811B2 (ja) インプレーンスイッチング方式液晶表示装置及びその製造方法
US5459595A (en) Active matrix liquid crystal display
KR100560020B1 (ko) 액정 표시 장치
US7671931B2 (en) Liquid crystal display device and method of fabricating the same
US20030122127A1 (en) Thin film transistor array and its manufacturing method
JP3657371B2 (ja) アクティブマトリクス型表示装置
JPH10206893A (ja) アクティブマトリクス型液晶表示装置
US7349036B2 (en) Liquid crystal display storage device and method of fabricating the same
JP3286843B2 (ja) 液晶パネル
JP4187027B2 (ja) 表示装置
JPH10133233A (ja) アクティブマトリクス型表示回路およびその作製方法
JP4408117B2 (ja) アクティブマトリクス回路
JP2000206565A (ja) 表示装置用半導体素子及びこれを用いた液晶表示装置
JP2862739B2 (ja) 液晶表示装置
JPH0748563B2 (ja) 薄膜トランジスタ装置
JP2001091959A (ja) 液晶表示装置およびその製造方法
JPH10213813A (ja) 液晶表示装置およびその製造方法
JPH08101406A (ja) アクティブマトリクスパネル
JP2005128053A (ja) 液晶表示装置
JPH07281211A (ja) 電気光学素子
KR20040020168A (ko) 탑 게이트형 폴리 실리콘 박막트랜지스터 및 그제조방법
JP2007310049A (ja) 表示装置およびその製造方法
KR20050001940A (ko) 액정표시패널 및 그 제조 방법

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040115

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040115

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060221

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060516

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060517

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090526

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100526

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100526

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100526

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110526

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110526

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120526

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120526

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130526

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130526

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140526

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees