JPH08101406A - アクティブマトリクスパネル - Google Patents
アクティブマトリクスパネルInfo
- Publication number
- JPH08101406A JPH08101406A JP7232707A JP23270795A JPH08101406A JP H08101406 A JPH08101406 A JP H08101406A JP 7232707 A JP7232707 A JP 7232707A JP 23270795 A JP23270795 A JP 23270795A JP H08101406 A JPH08101406 A JP H08101406A
- Authority
- JP
- Japan
- Prior art keywords
- active matrix
- pixel electrode
- gate
- lines
- tft
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
Abstract
(57)【要約】
【課題】画素電極とデータ線の隙間から漏れる光によ
り、コントラスト比の低下を招く。 【解決手段】隣りのゲート線を画素電極とデータ線の隙
間を覆うように延在して形成して、画素電極とデータ線
の隙間から漏れる光を遮断する。
り、コントラスト比の低下を招く。 【解決手段】隣りのゲート線を画素電極とデータ線の隙
間を覆うように延在して形成して、画素電極とデータ線
の隙間から漏れる光を遮断する。
Description
【０００１】
【発明の属する技術分野】本発明はアクティブマトリク
スパネルの構造に関する。
スパネルの構造に関する。
【０００２】
【従来の技術】従来アクティブマトリクスパネルの構造
は「日経エレクトロニクス １９８４年９月１０日号Ｎ
ｏ３５１Ｐ２２１〜２４０」に示されるようなものであ
った。図２はアクティブマトリクスパネルの画素部分の
平面図の例てある。２２はポリシリコンまたはアモルフ
ァスシリコンの薄膜でＴＦＴのチャネル部及びソース・
ドレイソ電極を形成している。
は「日経エレクトロニクス １９８４年９月１０日号Ｎ
ｏ３５１Ｐ２２１〜２４０」に示されるようなものであ
った。図２はアクティブマトリクスパネルの画素部分の
平面図の例てある。２２はポリシリコンまたはアモルフ
ァスシリコンの薄膜でＴＦＴのチャネル部及びソース・
ドレイソ電極を形成している。
【０００３】２４はポリシリコンや金属からなる薄膜で
ＴＦＴのゲート電極及び走査線を形成している。２６は
画素電極、２７はデータ線である。
ＴＦＴのゲート電極及び走査線を形成している。２６は
画素電極、２７はデータ線である。
【０００４】
【発明が解決しようとする課題】しかし前述の従来技術
では以下に述べるような問題点を生じる。まず第１に、
液晶に印加される電圧は液晶自身の時定数に依存するた
め、温度が変化すると液晶の時定数が変化して表示状態
も変化するという問題点である。特に高温においては液
晶の抵抗が小さくなり時定数も短くなるためコントラス
ト比が減少する。第２の問題点は、液晶は交流流駆動す
る必要があるため通常はビデオ信号を交流反転して用い
るが、この信号の極性の違いによりＴＦＴの書き込み及
び保持の状態も異なるため、液晶に印加される電圧が非
対称な成分を持ち、フリッカーを生じるというものであ
る。
では以下に述べるような問題点を生じる。まず第１に、
液晶に印加される電圧は液晶自身の時定数に依存するた
め、温度が変化すると液晶の時定数が変化して表示状態
も変化するという問題点である。特に高温においては液
晶の抵抗が小さくなり時定数も短くなるためコントラス
ト比が減少する。第２の問題点は、液晶は交流流駆動す
る必要があるため通常はビデオ信号を交流反転して用い
るが、この信号の極性の違いによりＴＦＴの書き込み及
び保持の状態も異なるため、液晶に印加される電圧が非
対称な成分を持ち、フリッカーを生じるというものであ
る。
【０００５】本発明はこれらの問題を解決するものであ
り、その目的とするところは、高温でもコントラスト比
が減少することなく、かつフリッカーの少ないアクティ
ブマトリクスパネルの構造を与えるところにある。
り、その目的とするところは、高温でもコントラスト比
が減少することなく、かつフリッカーの少ないアクティ
ブマトリクスパネルの構造を与えるところにある。
【０００６】
【課題を解決するための手段】本発明のアクティブマト
リクスパネルは、前段の走査線の上部または下部にＴＦ
Ｔのチャネル部と同じ導電膜をゲート絶縁膜を介して配
置し、前記導電膜が画素電極に接続されていることを特
徴とする。
リクスパネルは、前段の走査線の上部または下部にＴＦ
Ｔのチャネル部と同じ導電膜をゲート絶縁膜を介して配
置し、前記導電膜が画素電極に接続されていることを特
徴とする。
【０００７】
【作用】本発明の上記の構造によれば、液晶の容量と並
列にゲート絶縁膜の容量が付加されることとなり液晶の
時定数が長くなるためコントラスト比が大きくなる。ま
た、温度が上昇して液晶の時定数が小さくなってもゲー
ト絶縁膜の容量は変化しないため、コントラスト比の減
少を抑えることができる。さらにビデオ信号の極性の違
いにより生ずるＴＦＴの書き込み及び保持における非対
称な動作の影響を受けにくくなりフリッカーが減少す
る。
列にゲート絶縁膜の容量が付加されることとなり液晶の
時定数が長くなるためコントラスト比が大きくなる。ま
た、温度が上昇して液晶の時定数が小さくなってもゲー
ト絶縁膜の容量は変化しないため、コントラスト比の減
少を抑えることができる。さらにビデオ信号の極性の違
いにより生ずるＴＦＴの書き込み及び保持における非対
称な動作の影響を受けにくくなりフリッカーが減少す
る。
【０００８】
〔実施例１〕図１（ａ）は本発明の一実施例を示すアク
ティブマトリクスパネルの平面図であり、同図（ｂ）及
び（ｃ）はそれぞれ同図（ａ）のＡーＢ及びＣ一Ｄにお
ける断面図である。この図を用いて製造工程に従い説明
する。まず絶縁基板１上にポリシリコンまたはアモルフ
ァスシリコンの薄膜２をデポジットし図のようにパター
ニングする。この薄膜はＴＦＴのチャネル部及びソース
・ドレイン電極、そして容量を作り込むための電極とな
る。次にゲート絶縁膜３を形成し、その上にゲート電極
も兼ねる走査線４を形成する。その材料としてはポリシ
リコンＴＦＴの場合にはポリシリコンや高融点金属が、
アモルファスシリコンＴＦＴの場合には通常の金属や透
明導電膜等が用いられている。この上に層間絶縁膜５を
デポジットし、コンタクトホールを開ロし、画素電極６
及びデータ線７を形成したものがアクティブマトリクス
基板である。この基板と数μｍの空間を介して、共通電
極を有するもう一つの基板を対向させ、この空間に液晶
を封入したものがアクティブマトリクスパネルである。
ティブマトリクスパネルの平面図であり、同図（ｂ）及
び（ｃ）はそれぞれ同図（ａ）のＡーＢ及びＣ一Ｄにお
ける断面図である。この図を用いて製造工程に従い説明
する。まず絶縁基板１上にポリシリコンまたはアモルフ
ァスシリコンの薄膜２をデポジットし図のようにパター
ニングする。この薄膜はＴＦＴのチャネル部及びソース
・ドレイン電極、そして容量を作り込むための電極とな
る。次にゲート絶縁膜３を形成し、その上にゲート電極
も兼ねる走査線４を形成する。その材料としてはポリシ
リコンＴＦＴの場合にはポリシリコンや高融点金属が、
アモルファスシリコンＴＦＴの場合には通常の金属や透
明導電膜等が用いられている。この上に層間絶縁膜５を
デポジットし、コンタクトホールを開ロし、画素電極６
及びデータ線７を形成したものがアクティブマトリクス
基板である。この基板と数μｍの空間を介して、共通電
極を有するもう一つの基板を対向させ、この空間に液晶
を封入したものがアクティブマトリクスパネルである。
【０００９】図３は、Ｎ型のＭＯＳキャパシタのゲート
電圧依存性を示したものである。ゲート電圧ＶG がしき
い値電圧Ｖｔｈを越えると容量は増大しＣO となりしき
い値電圧以下では重なり容量Ｃgso なる。従ってＶG ＞
Ｖｔｈの領域でＭＯＳ容量を使うことが望ましいが、本
実施例においては図１（Ｃ）の前段の走査線４の下に作
り込んだＭＯＳ容量はＴＦＴと同じ導電型であり、例え
ばＮ型の場合にはＴＦＴがＯＦＦしている通常の状態で
はＶG ＜ＶｔｈであるためにＣgso のみの容量となる。
しかし、ゲート膜の厚さは液晶の封入される空間に対し
て十分薄いため、単位面績あたりの容量が大きくなり図
１（ａ）に示すようなパターンの重なり容量Ｃgso のみ
でも、画素電極６によって駆動される液晶の容量の３０
〜５０％程度の容量となる。このＭＯＳ容量は液晶の容
量と並列に付加されるため、見かけ上液晶の時定数が増
大し、表示性能が大巾に向上する。これを図４を用いて
説明する。この図はアクティブマトリクスパネルの各部
の電位を示す図であり、横軸に時刻、縦軸に電位をとっ
てある。周知のように、ＮＴＳＣのビデオ信号はインタ
ーレースされた２つのフィールド、すなわち奇数フィー
ルドと偶数フィールドによって１フレームが構成され１
つの画面が完成される。液晶は交流駆動しなくてはなら
ないため、データ線の信号は４２のように交流反転させ
たものを用いる。４１は走査線の信号であり、Ｎチャネ
ルのＴＦＴで駆動する場合にはこのようなパルスが必要
となる。４４及び４５はそれそれ従来例と本発明の実施
例における画素電極の電位であり、４３は共通電極の電
位である。この共通電極と画素電極の間の電位差が液晶
に印加される電圧である。時刻ｔ0から時刻ｔ3までを奇
数フィールド、時刻ｔ3からｔ6 までを偶数フィールド
とすると、まず奇数フィールドにおいて時刻ｔ1 におい
てＴＦＴがＯＮし、画素電極にデータ線の信号が書き込
まれ、時刻ｔ2 においてＴＦＴがＯＦＦするとある時定
数で画素電極電位は共通電極電位に向かって放電する。
同様に偶数フィールドにおいても、時刻ｔ4 においてＴ
ＦＴがＯＮし、画素電極にデータ線の信号が書き込ま
れ、時刻ｔ5においてＴＦＴがＯＦＦすると画素電極電
位は共通電極電位に向かって放電していく。斜線で示し
た部分は本実施において液晶に印加される電圧であり、
従来例に比べて時定数が長くなったこととより、より大
きな電圧を印加することがてきることがわかる。このた
めコン卜ラスト比が増大する。また、ＭＯＳ容量とＴＦ
Ｔのドレイン電極との間の配線部は図１（ａ）のように
データ線と画素電極の間に配置することにより、このす
き間からもれる光を遮断する働きもあるため、コントラ
スト比を増大させるとともに、画像のきれがよくなる。
さらに、温度の変化に対して液晶の時定数が多少変動し
ても、付加したＭＯＳ容量は変化しないため図３の斜線
部の面積はあまり変動しない。すなわち、広い温度範囲
で再現性のよい表示画面を得ることがてきる。その上、
フリッカーも従来例に対して３〜５ｄＢ下がることが出
願人の実験で確かめられた。これは奇数フィールドと偶
数フィールドでのＴＦＴの書き込み及び保持における非
対称な動作の影響をうけにくくなるためである。
電圧依存性を示したものである。ゲート電圧ＶG がしき
い値電圧Ｖｔｈを越えると容量は増大しＣO となりしき
い値電圧以下では重なり容量Ｃgso なる。従ってＶG ＞
Ｖｔｈの領域でＭＯＳ容量を使うことが望ましいが、本
実施例においては図１（Ｃ）の前段の走査線４の下に作
り込んだＭＯＳ容量はＴＦＴと同じ導電型であり、例え
ばＮ型の場合にはＴＦＴがＯＦＦしている通常の状態で
はＶG ＜ＶｔｈであるためにＣgso のみの容量となる。
しかし、ゲート膜の厚さは液晶の封入される空間に対し
て十分薄いため、単位面績あたりの容量が大きくなり図
１（ａ）に示すようなパターンの重なり容量Ｃgso のみ
でも、画素電極６によって駆動される液晶の容量の３０
〜５０％程度の容量となる。このＭＯＳ容量は液晶の容
量と並列に付加されるため、見かけ上液晶の時定数が増
大し、表示性能が大巾に向上する。これを図４を用いて
説明する。この図はアクティブマトリクスパネルの各部
の電位を示す図であり、横軸に時刻、縦軸に電位をとっ
てある。周知のように、ＮＴＳＣのビデオ信号はインタ
ーレースされた２つのフィールド、すなわち奇数フィー
ルドと偶数フィールドによって１フレームが構成され１
つの画面が完成される。液晶は交流駆動しなくてはなら
ないため、データ線の信号は４２のように交流反転させ
たものを用いる。４１は走査線の信号であり、Ｎチャネ
ルのＴＦＴで駆動する場合にはこのようなパルスが必要
となる。４４及び４５はそれそれ従来例と本発明の実施
例における画素電極の電位であり、４３は共通電極の電
位である。この共通電極と画素電極の間の電位差が液晶
に印加される電圧である。時刻ｔ0から時刻ｔ3までを奇
数フィールド、時刻ｔ3からｔ6 までを偶数フィールド
とすると、まず奇数フィールドにおいて時刻ｔ1 におい
てＴＦＴがＯＮし、画素電極にデータ線の信号が書き込
まれ、時刻ｔ2 においてＴＦＴがＯＦＦするとある時定
数で画素電極電位は共通電極電位に向かって放電する。
同様に偶数フィールドにおいても、時刻ｔ4 においてＴ
ＦＴがＯＮし、画素電極にデータ線の信号が書き込ま
れ、時刻ｔ5においてＴＦＴがＯＦＦすると画素電極電
位は共通電極電位に向かって放電していく。斜線で示し
た部分は本実施において液晶に印加される電圧であり、
従来例に比べて時定数が長くなったこととより、より大
きな電圧を印加することがてきることがわかる。このた
めコン卜ラスト比が増大する。また、ＭＯＳ容量とＴＦ
Ｔのドレイン電極との間の配線部は図１（ａ）のように
データ線と画素電極の間に配置することにより、このす
き間からもれる光を遮断する働きもあるため、コントラ
スト比を増大させるとともに、画像のきれがよくなる。
さらに、温度の変化に対して液晶の時定数が多少変動し
ても、付加したＭＯＳ容量は変化しないため図３の斜線
部の面積はあまり変動しない。すなわち、広い温度範囲
で再現性のよい表示画面を得ることがてきる。その上、
フリッカーも従来例に対して３〜５ｄＢ下がることが出
願人の実験で確かめられた。これは奇数フィールドと偶
数フィールドでのＴＦＴの書き込み及び保持における非
対称な動作の影響をうけにくくなるためである。
【００１０】〔実施例２〕図５（ａ）は本発明の第２の
実施例におけるアクティグマトリクスパネルの平面図で
あり、同図（ｂ）及び（ｃ）はそれぞれ同図（ａ）のＡ
ーＢ及びＣ一Ｄにおける断面図でもる。このアクティグ
マトリクスパネルは第１の実施例と全く同じ工程を用い
て製造することができる。６１〜６７はそれぞれ図１の
１〜７に対応しており、６１は絶縁基板、６２はポリシ
リコンまたはアモルファスシリコンの薄膜、６３はゲー
ト絶縁膜、６４は走査線、６５は層間絶縁膜、６６は画
素電極、６７はデータ線である。透過型の場合は、６６
の画素電極には透明導電膜を用い、６７のデータ線には
画素電極と同じ透明導電膜または金属の薄膜を用いる。
実施例におけるアクティグマトリクスパネルの平面図で
あり、同図（ｂ）及び（ｃ）はそれぞれ同図（ａ）のＡ
ーＢ及びＣ一Ｄにおける断面図でもる。このアクティグ
マトリクスパネルは第１の実施例と全く同じ工程を用い
て製造することができる。６１〜６７はそれぞれ図１の
１〜７に対応しており、６１は絶縁基板、６２はポリシ
リコンまたはアモルファスシリコンの薄膜、６３はゲー
ト絶縁膜、６４は走査線、６５は層間絶縁膜、６６は画
素電極、６７はデータ線である。透過型の場合は、６６
の画素電極には透明導電膜を用い、６７のデータ線には
画素電極と同じ透明導電膜または金属の薄膜を用いる。
【００１１】本実施例においては第１の実施例と同じ
く、前段の走査線６４の下にＴＦＴと同じ導電型のＭＯ
Ｓ容量を作り込んであるため、ＴＦＴがＯＦＦしている
通常の状態では重なり容量のみが有効である。しかし、
本実施例においては、走査線６４が図４一（ａ）のよう
にデータ線と平行につき出た形状となっており、この部
分にもＭ０Ｓ容量を作り込むことがてきるため、第１の
実施例の約２倍の容量を付加することがてきる。したが
ってより広い温度範囲で、よりコントラスト比が大きく
フリッカーの少ない高品質な表示画面を得ることがてき
る。しかも、図４一（ａ）のように画素電極とデータ線
のすき間を覆うようにＭ０Ｓ容量を作り込むことによ
り、このすき間からもれる光を遮断することができ、コ
ントラスト比の増大に寄与する。
く、前段の走査線６４の下にＴＦＴと同じ導電型のＭＯ
Ｓ容量を作り込んであるため、ＴＦＴがＯＦＦしている
通常の状態では重なり容量のみが有効である。しかし、
本実施例においては、走査線６４が図４一（ａ）のよう
にデータ線と平行につき出た形状となっており、この部
分にもＭ０Ｓ容量を作り込むことがてきるため、第１の
実施例の約２倍の容量を付加することがてきる。したが
ってより広い温度範囲で、よりコントラスト比が大きく
フリッカーの少ない高品質な表示画面を得ることがてき
る。しかも、図４一（ａ）のように画素電極とデータ線
のすき間を覆うようにＭ０Ｓ容量を作り込むことによ
り、このすき間からもれる光を遮断することができ、コ
ントラスト比の増大に寄与する。
【００１２】〔実施例３〕図６（ａ）は本発明の第３の
実施例におけるアクティブマトリクスパネルの平面図で
あり、同図（ｂ）及び（ｃ）はそれぞれ同図（ａ）のＡ
ーＢ及びＣ一Ｄにおける断面図である。本実施例は第１
および第２の実施例と異なり、ＴＦＴと異なる導電型の
ＭＯＳ容量を作り込む。例えば、ＣＭＯＳ型のドラィバ
一を内蔵したアクティブマトリクスパネルなどには有効
である。
実施例におけるアクティブマトリクスパネルの平面図で
あり、同図（ｂ）及び（ｃ）はそれぞれ同図（ａ）のＡ
ーＢ及びＣ一Ｄにおける断面図である。本実施例は第１
および第２の実施例と異なり、ＴＦＴと異なる導電型の
ＭＯＳ容量を作り込む。例えば、ＣＭＯＳ型のドラィバ
一を内蔵したアクティブマトリクスパネルなどには有効
である。
【００１３】図５を用いて本実施例のアクティブマトリ
クスパネルの構造を説明する。まず絶縁基板８１上にポ
リシリコンまたはアモルファスシリコン薄膜８２及び８
８をデポジットし図のようにパターニングする。８２は
ＴＦＴのチャネル部及びソースドレィン電極となり、８
８はＭ０Ｓ容量を作り込むための電極となる。次にゲー
ト絶縁膜８３を形成し、その上にゲート電極を兼ねる走
査線８４を形成する。その後選択的にイオン注入を行な
い、８２をＮチャネルＴＦＴとし、８８をＰチャネルの
ＭＯＳキャパシタとする。以後の工程は実施例１と同じ
で、８５は層間絶縁膜、８６は画素電極、８７はデータ
線である。
クスパネルの構造を説明する。まず絶縁基板８１上にポ
リシリコンまたはアモルファスシリコン薄膜８２及び８
８をデポジットし図のようにパターニングする。８２は
ＴＦＴのチャネル部及びソースドレィン電極となり、８
８はＭ０Ｓ容量を作り込むための電極となる。次にゲー
ト絶縁膜８３を形成し、その上にゲート電極を兼ねる走
査線８４を形成する。その後選択的にイオン注入を行な
い、８２をＮチャネルＴＦＴとし、８８をＰチャネルの
ＭＯＳキャパシタとする。以後の工程は実施例１と同じ
で、８５は層間絶縁膜、８６は画素電極、８７はデータ
線である。
【００１４】本実施例においてはＴＦＴとＭＯＳ容量の
導電型が異なっている。ＰチャネルのＭＯＳキャパシタ
のゲート電圧依存性は図３のＮチャネルの場合と対称
で、ＶG ＜ＶｔｈでＣO ，ＶG ＞ＶｔｈでＣgso とな
る。従ってＴＦＴのＯＦＦする通常の状態では、ＶG ＜
Ｖｔｈであるから、電極８８と走査線８４の重なっな面
積がすべて容量の電極として働き、本来のＭＯＢ容量Ｃ
O が付加されることになる。この容量の大きさは、画素
電極８６によって駆動される液晶の容量の１００〜２０
％程度となり、第１や第２の実施例に比べてはるかに大
きい。従ってその効果も大きくなる。また、前段の走査
線が選択される期間は、ＭＯＳ容量はＯＦＦして重なり
容量Ｃｇｓｏのみとなるにめ、走査線の波形をなまらせ
ることもなく、容量を付加したことによって駆動状態は
変化しない。
導電型が異なっている。ＰチャネルのＭＯＳキャパシタ
のゲート電圧依存性は図３のＮチャネルの場合と対称
で、ＶG ＜ＶｔｈでＣO ，ＶG ＞ＶｔｈでＣgso とな
る。従ってＴＦＴのＯＦＦする通常の状態では、ＶG ＜
Ｖｔｈであるから、電極８８と走査線８４の重なっな面
積がすべて容量の電極として働き、本来のＭＯＢ容量Ｃ
O が付加されることになる。この容量の大きさは、画素
電極８６によって駆動される液晶の容量の１００〜２０
％程度となり、第１や第２の実施例に比べてはるかに大
きい。従ってその効果も大きくなる。また、前段の走査
線が選択される期間は、ＭＯＳ容量はＯＦＦして重なり
容量Ｃｇｓｏのみとなるにめ、走査線の波形をなまらせ
ることもなく、容量を付加したことによって駆動状態は
変化しない。
【００１５】
【発明の効果】以上述べたように、本発明によるアクテ
ィブマトリクスパネルは工程を増やすことなく、画素に
容量を作り込むことができる。容量を付加することによ
り、コントラスト比が増大し、フリッカ一は減少し、広
い温度範囲で再現性のよい画面を得ることがてきる。ま
た、データ線と画素電極の容量結合によるクロストーク
や、画面内での絵素のバラツキをおさえる効果もあり、
総合的に画質は向上する。
ィブマトリクスパネルは工程を増やすことなく、画素に
容量を作り込むことができる。容量を付加することによ
り、コントラスト比が増大し、フリッカ一は減少し、広
い温度範囲で再現性のよい画面を得ることがてきる。ま
た、データ線と画素電極の容量結合によるクロストーク
や、画面内での絵素のバラツキをおさえる効果もあり、
総合的に画質は向上する。
【図１】（ａ）アクティブマトリクスパネルの構造を示
す平面図、（ｂ），（ｃ）はその断面図。
す平面図、（ｂ），（ｃ）はその断面図。
【図２】従来のアクティブマトリクスパネルの構造を示
す平面図。
す平面図。
【図３】ＮチャネルのＭＯＳ容量のゲート電圧依存性を
示す図。
示す図。
【図４】アクティブマトリクスパネルの各部の電位を示
す図。
す図。
【図５】（ａ）はアクティブマトリクスパネルの構造を
示す平面図、（ｂ）、（ｃ）はその断面図。
示す平面図、（ｂ）、（ｃ）はその断面図。
【図６】（ａ）はアクティブマトリクスパネルの構造を
示す平面図、（ｂ）、（ｃ）はその断面図。
示す平面図、（ｂ）、（ｃ）はその断面図。
２，６２，８２・・・ポリシリコンまたはアモルファス
シリコン薄膜 ３，６３，８３・・・ゲート絶縁膜 ４，６４，８４・・・走査線
シリコン薄膜 ３，６３，８３・・・ゲート絶縁膜 ４，６４，８４・・・走査線
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成７年１０月１１日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００４
【補正方法】変更
【補正内容】
【０００４】
【発明が解決しようとする課題】しかし前述の従来技術
では画素電極とデータ線との隙間から光が漏れることに
より、コントラストの低下を招くこととなる。
では画素電極とデータ線との隙間から光が漏れることに
より、コントラストの低下を招くこととなる。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００５
【補正方法】変更
【補正内容】
【０００５】本発明はこれらの問題を解決するものであ
り、その目的とするところは、画素電極とデータ線の隙
間から漏れる光を遮断して、コントラスト比の高い液晶
表示装置を提供するところにある。
り、その目的とするところは、画素電極とデータ線の隙
間から漏れる光を遮断して、コントラスト比の高い液晶
表示装置を提供するところにある。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正内容】
【０００６】
【課題を解決するための手段】本発明は、一対の基板間
に液晶が封入され、該基板の一方の基板上には、複数の
ゲート線と、該複数のゲート線と交差してなる複数のデ
ータ線と、該複数のゲート線と該複数のデータ線に接続
された薄膜トランジスタと、該薄膜トランジスタに接続
された画素電極を有してなる液晶表示装置において、当
該薄膜トランジスタに接続されるゲート線に対して隣り
のゲート線は当該薄膜トランジスタに接続される該画素
電極と該画素電極に沿って形成される該データ線との間
隙に沿って延在し、延在された該隣りのゲート線は該画
素電極及び／または該データ線と第１絶縁膜を介して重
なるように形成されてなることを特徴とする。 本発明
は、該薄膜トランジスタのソース及びドレイン領域はシ
リコン層からなり、該ドレイン領域となるシリコン層は
該画素電極と該画素電極に沿って形成される該データ線
との間隙に沿って延在し、延在された該シリコン層は延
在された該隣りのゲート線との間に第２絶縁膜を介して
重なるように形成されてなることを特徴とする。
に液晶が封入され、該基板の一方の基板上には、複数の
ゲート線と、該複数のゲート線と交差してなる複数のデ
ータ線と、該複数のゲート線と該複数のデータ線に接続
された薄膜トランジスタと、該薄膜トランジスタに接続
された画素電極を有してなる液晶表示装置において、当
該薄膜トランジスタに接続されるゲート線に対して隣り
のゲート線は当該薄膜トランジスタに接続される該画素
電極と該画素電極に沿って形成される該データ線との間
隙に沿って延在し、延在された該隣りのゲート線は該画
素電極及び／または該データ線と第１絶縁膜を介して重
なるように形成されてなることを特徴とする。 本発明
は、該薄膜トランジスタのソース及びドレイン領域はシ
リコン層からなり、該ドレイン領域となるシリコン層は
該画素電極と該画素電極に沿って形成される該データ線
との間隙に沿って延在し、延在された該シリコン層は延
在された該隣りのゲート線との間に第２絶縁膜を介して
重なるように形成されてなることを特徴とする。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正内容】
【０００７】
【作用】本発明の上記の構造によれば、データ線と画素
電極の隙間を隣りのゲート線で覆うため、データ線と画
素電極との隙間からもれる光を遮断することができ、コ
ントラスト比の増大に寄与する。
電極の隙間を隣りのゲート線で覆うため、データ線と画
素電極との隙間からもれる光を遮断することができ、コ
ントラスト比の増大に寄与する。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】変更
【補正内容】
【００１５】
【発明の効果】以上述べたように、ゲート線が画素電極
とデータ線との隙間を覆うように形成されているため、
隙間から漏れる光を遮断することができ、コントラスト
比の高い高画質を提供することができる。
とデータ線との隙間を覆うように形成されているため、
隙間から漏れる光を遮断することができ、コントラスト
比の高い高画質を提供することができる。
Claims (4)
- 【請求項１】 絶縁基板上に設けられた、走査線群、デ
ータ線群、及び前記走査線とデータ線の交点に設けられ
た薄膜トランジスタ（以下、ＴＦＴと略記）アレイによ
って画素電極を駆動し、前記画素電極と対向電極との間
の電界で液晶を駆動して成るアクティブマトリクスパネ
ルにおいて、前記画素電極の前段の走査線の上部または
下部にＴＦＴのチャネル部と同じ導電膜をゲート絶縁膜
を介して配置し、前記導電膜が前記画素電極に接続され
ていることを特徴とするアクティブマトリクスパネル。 - 【請求項２】前記導電膜の導電型が前記ＴＦＴと同じで
あることを特徴とする特許請求の範囲第１項記載のアク
ティブマトリクスパネル。 - 【請求項３】前記データ線と前記画素電極の間のすき間
の一部を前記導電膜または走査線の一部を用いて覆うよ
うな配置としたことを特微とする特許請求の範囲第２項
記載のアクティブマトリクスパネル。 - 【請求項４】前記導電膜の導電型が前記ＴＦＴと異なる
ことを特徴とする特許請求の範囲第１項記載のアクティ
ブマトリクスパネル。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23270795A JP2626638B2 (ja) | 1995-09-11 | 1995-09-11 | アクティブマトリクスパネル |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23270795A JP2626638B2 (ja) | 1995-09-11 | 1995-09-11 | アクティブマトリクスパネル |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61215418A Division JPH0823640B2 (ja) | 1986-09-12 | 1986-09-12 | 液晶表示装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16258096A Division JP2626650B2 (ja) | 1996-06-24 | 1996-06-24 | アクティブマトリクスパネルの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08101406A true JPH08101406A (ja) | 1996-04-16 |
| JP2626638B2 JP2626638B2 (ja) | 1997-07-02 |
Family
ID=16943526
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23270795A Expired - Lifetime JP2626638B2 (ja) | 1995-09-11 | 1995-09-11 | アクティブマトリクスパネル |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2626638B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100740927B1 (ko) * | 1999-12-07 | 2007-07-19 | 삼성전자주식회사 | 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법 |
-
1995
- 1995-09-11 JP JP23270795A patent/JP2626638B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100740927B1 (ko) * | 1999-12-07 | 2007-07-19 | 삼성전자주식회사 | 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2626638B2 (ja) | 1997-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5459595A (en) | Active matrix liquid crystal display | |
| US5463483A (en) | Electro-optical device having an anodic oxide film | |
| JP2797972B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| JPH0823640B2 (ja) | 液晶表示装置 | |
| US6577295B2 (en) | Active matrix liquid crystal display device | |
| JP2002040480A (ja) | 液晶表示装置 | |
| US6927807B2 (en) | Liquid crystal display device | |
| JP3205155B2 (ja) | 液晶表示装置 | |
| JP2006330609A (ja) | 液晶表示装置 | |
| JP3251490B2 (ja) | 液晶表示装置 | |
| JPH10206893A (ja) | アクティブマトリクス型液晶表示装置 | |
| JP3518851B2 (ja) | アクティブマトリクス基板の駆動方法 | |
| JP3157186B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| JPH04318512A (ja) | 薄膜トランジスタ型液晶表示装置 | |
| JP2755683B2 (ja) | アクテブマトリクス型液晶表示装置 | |
| JP2737757B2 (ja) | 液晶装置 | |
| JPH08101406A (ja) | アクティブマトリクスパネル | |
| JP2626650B2 (ja) | アクティブマトリクスパネルの製造方法 | |
| JPH0922029A (ja) | アクティブマトリクスパネル | |
| JPS61235820A (ja) | アクテイブマトリクスパネル | |
| JP2002296619A (ja) | アクティブマトリクス型表示装置 | |
| JP2000206565A (ja) | 表示装置用半導体素子及びこれを用いた液晶表示装置 | |
| JPH09325360A (ja) | 液晶表示装置 | |
| JPH0915646A (ja) | アクティブマトリクス液晶表示素子 | |
| JPH02285327A (ja) | アクティブマトリクス型液晶表示素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |