JP2737757B2 - 液晶装置 - Google Patents

Description

【発明の詳細な説明】 【０００１】 【発明の属する技術分野】本発明はアクティブマトリク
スパネルを用いた液晶装置に関する。 【０００２】 【従来の技術】従来アクテイブマトリクスパネルの構造
は「日経エレクトロニクス １９８４年９月１０日号Ｎ
ｏ３５１Ｐ２２１〜２４０」に示されるようなものであ
った。図２はアクテイブマトリクスパネルの画素部分の
平面図の例である。２２はポリシリコンまたはアモルフ
ァスシリコンの薄膜でＴＦＴのチヤネル部及びソース・
ドレイソ電極を形成している。 【０００３】２４はポリシリコンや金属からなる薄膜で
ＴＦＴのゲート電極及び走査線を形成している。２６は
画素電極、２７はデータ線である。 【０００４】 【発明が解決しようとする課題】しかし前述の従来技術
では以下に述べるような問題点を生じる。まず第１に、
液晶に印加される電圧は液晶自身の時定数に依存するた
め、温度が変化すると液晶の時定数が変化して表示状態
も変化するという問題点である。特に高温においては液
晶の抵抗が小さくなり時定数も短くなるためコントラス
ト比が滅少する。第２の問題点は、液晶は交流駆動する
必要があるため通常はビデオ信号を交流反転して用いる
が、この信号の極性の違いによりＴＦＴの書き込み及び
保持の状態も異なるため、液晶に印加される電圧が非対
称な成分を持ち、フリッカーを生じるというものであ
る。 【０００５】本発明はこれらの問題を解決するものであ
り、その目的とするところは、高温でもコントラスト比
か減少することなく、かつフリッカーの少ないアクティ
ブマリクスパネルの構造を与えるところにある。 【０００６】 【課題を解決するための手段】本発明は、一対の基板間
に液晶が封入されてなり、該一対の基板の一方の基板上
には、複数のゲート線と、該複数のゲート線に交差する
複数のデータ線と、該各ゲート線とデータ線に接続され
た薄膜トランジスタと、該薄膜トランジスタに接続され
た画素電極とを有してなる液晶装置において、該薄膜ト
ランジスタのソース・ドレイン領域を構成するシリコン
層と同一層で、且つ当該薄膜トランジスタの接続される
ゲート線に対して隣りのゲート線に沿って島状に形成さ
れてなる第１電極と、当該薄膜トランジスタに接続され
るゲート線に対して隣りのゲート線からなる第２電極
と、該第１電極と第２電極との間に該薄膜トランジスタ
のゲート絶縁膜と同一層で形成された第１絶縁膜とが形
成され、該第１絶縁膜を介して該第１電極が該第２電極
とが重なるように形成されることにより容量が形成され
てなり、該第１及び第２電極上には第２絶縁膜を介して
該画素電極が形成されてなり、該第１電極は該第１及び
第２絶縁膜に形成されたコンタクトホールを介して該画
素電極に接続されてなることを特徴とする。 【０００７】 【作用】本発明の上記の構造によれば、液晶の容量と並
列にゲート絶縁膜の容量が付加されることとなり液晶の
時定数が長くなるためコントラスト比が大きくなる。ま
た、温度が上昇して液晶の時定数か小さくなってもゲー
ト絶縁膜の容量は変化しないため、コントラスト比の減
少を抑えることかできる。さらにビデオ信号の極性の違
いにより生ずるＴＦＴの書き込み及び保持における非対
称な動作の影響を受けにくくなりフリッカーが減少す
る。 【０００８】 【発明の実施の形態】〔参考例１〕 図１（ａ）は本発明の一参考例を示すアクティブマトリ
クスパネルの平面図であり、同図（ｂ）及び（ｃ）はそ
れぞれ同図（ａ）のＡーＢ及びＣーＤにおける断面図で
ある。この図を用いて製造工程に従い説明する。まず絶
縁基板１上にポリシリコンまたはアモルファスシリコン
の薄膜２をデポジットし図のようにパターニングする。
この薄膜はＴＦＴのチヤネル部及びソース・ドレイン電
極、そして容量を作り込むための電極となる。次にゲー
ト絶縁膜３を形成し、その上にゲート電極も兼ねる走査
線４を形成する。その材料としてはポリシリコンＴＦＴ
の場合にはポリシリコンや高融点金属が、アモルファス
シリコンＴＦＴの場合には通常の金属や透明導電膜等が
用いられている。この上に層間絶縁膜５をデポジット
し、コンタクトホールを開ロし、画素電極６及びデータ
線７を形成したものがアクテイブマトリクス基板であ
る。この基板と数μｍの空間を介して、共通電極を有す
るもう一つの基板を対向させ、この空間に液晶を封入し
たものがアクティブマトリクスパネルである。 【０００９】図３は、Ｎ型のＭＯＳキャパシタのゲート
電圧依存性を示したものである。ゲート電圧ＶＧがしき
い値電圧Ｖｔｈを越えると容量は増大しＣ０となりしき
い値電圧以下では重なり容量Ｃｇｓｏ なる。従ってＶ
Ｇ ＞Ｖｔｈの領域でＭＯＳ容量を使うことか望ましい
が、本参考例においては図１（Ｃ）の前段の走査線４の
下に作り込んだＭＯＳ容量はＴＦＴと同じ導電型であ
り、例えばＮ型の場合にはＴＦＴがＯＦＦしている通常
の状態ではＶＧ＜ＶｔｈであるためにＣｇｓｏのみの容
量となる。しかし、ゲート膜の厚さは液晶の封入される
空間に対して十分薄いため、単位面績あたりの容量が大
きくなり図１（ａ）に示すようなパターンの重なり容量
のＣｇｓｏのみでも、画素電極６によって駆動される液
晶の容量の３０〜５０％程度の容量となる。このＭＯＳ
容量は液晶の容量と並列に付加されるため、見かけ上液
晶の時定数が増大し、表示性能が大巾に向上する。これ
を図４を用いて説明する。この図はアクテイプマトリク
スパネルの各部の電位を示す図であり、横軸に時刻、縦
軸に電位をとってある。周知のように、ＮＴＳＣのビデ
オ信号はインターレースされた２つのフイールド、すな
わち奇数フィールドと偶数フィールドによって１フレー
ムが構成され１つの画面か完成される。液晶は交流駆動
しなくてはならないため、データ線の信号は４２のよう
に交流反転させたものを用いる。４１は走査線の信号で
あり、ＮチヤネルのＴＦＴで駆動する場合にはこのよう
なパルスが必要となる。４４及び４５はそれぞれ従来例
と本発明の実施例における画素電極の電位であり、４３
は共通電極の電位である。この共通電極と画素電極の間
の電位差か液晶に印加される電圧である。時刻ｔ０から
時刻ｔ３までを奇数フイールド、時刻ｔ３からｔ６まで
を偶数フィールドとすると、まず奇数フィールドにおい
て時刻ｔ１ においてＴＦＴがＯＮし、画素電極にデー
タ線の信号が書き込まれ、時刻ｔ２ においてＴＦＴが
ＯＦＦするとある時定数で画素電極電位は共通電極電位
に向かって放電する。同様に偶数フィールドにおいて
も、時刻ｔ４においてＴＦＴがＯＮし、画素電極にデー
タ線の信号が書き込まれ、時刻ｔ５ においてＴＦＴが
ＯＦＦすると画素電極電位は共通電極電位に向かって放
電していく。斜線で示した部分は本実施において液晶に
印加される電圧であり、従来例に比べて時定数が長くな
ったことにより、より大きな電圧を印加することができ
ることがわかる。このためコン卜ラスト比が増大する。
また、ＭＯＳ容量とＴＦＴのドレイン電極との間の配線
部は図１（ａ）のようにデータ線と画素電極の間に配置
することにより、このすき間からもれる光を遮断する働
きもあるため、コントラスト比を増大させるとともに、
画像のきれがよくなる。さらに、温度の変化に対して液
晶の時定数が多少変動しても、付加したＭＯＳ容量は変
化しないため図３の斜線部の面積はあまり変動しない。
すなわち、広い温度範囲で再現性のよい表示画面を得る
ことができる。その上、フリッカーも従来例に対して３
〜５ｄＢ下がることが出願人の実験で確かめられた。こ
れは奇数フィールドと偶数フイールドでのＴＦＴの書き
込み及び保持における非対称な動作の影響をうけにくく
なるためである。 【００１０】〔参考例２〕 図５（ａ）は本発明の参考例２におけるアクティブマト
リクスパネルの平面図であり、同図（ｂ）及び（ｃ）は
それぞれ同図（ａ）のＡーＢ及びＣーＤにおける断面図
である。このアクテブマトリクスパネルは第１の参考例
と全く同じ工程を用いて製造することかできる。６１〜
６７はそれぞれ図１の１〜７に対応しており、６１は絶
縁基板、６２はポリシリコンまたはアモルファスシリコ
ンの薄膜、６３はゲート絶縁膜、６４は走査線、６５は
層間絶縁膜、６６は画素電極、６７はデータ線である。
透過型の場合は、６６の画素電極には透明導電膜を用
い、６７のデータ線には画素電極と同じ透明導電膜また
は金属の薄膜を用いる。 【００１１】本参考例においては第１の参考例と同じ
く、前段の走査線６４の下にＴＦＴと同じ導電型のＭＯ
Ｓ容量を作り込んであるため、ＴＦＴがＯＦＦしている
通常の状態では重なり容量のみが有効である。しかし、
本参考例においては、走査線６４が図５（ａ）のように
データ線と平行につき出た形状となっており、この部分
にもＭＯＳ容量を作り込むことができるため、第１の参
考例の約２倍の容量を付加することができる。したがっ
てより広い温度範囲で、よりコントラスト比が大きくフ
リッカーの少ない高品質な表示画面を得ることができ
る。しかも、図５（（ａ）のように画素電極とデータ線
のすき間を覆うようにＭＯＳ容量を作り込むことによ
り、このすき間からもれる光を遮断することができ、コ
ントラスト比の増大に寄与する。 【００１２】〔実施例〕 図６（ａ）は本発明の実施例におけるアクティブマトリ
クスパネルの平面図であり、同図（ｂ）及び（Ｃ）はそ
れぞれ同図（ａ）のＡーＢ及びＣーＤにおける断面図で
ある。本実施例は第１参考例および第２参考例と異な
り、ＴＦＴと異なる導電型のＭＯＳ容量を作り込む。例
えば、ＣＭＯＳ型のドライバーを内蔵したアクテイブマ
トリクスパネルなどには有効である。 【００１３】図６を用いて本実施例のアクテイブマトリ
クスパネルの構造を説明する。まず絶縁基板８１上にポ
リシリコンまたはアモルファスシリコン薄膜８２及び８
８をデポジットし図のようにパターニングする。８２は
ＴＦＴのチヤネル部及びソースドレイン電極となり、８
８はＭＯＳ容量を作り込むための電極となる。次にゲー
ト絶縁膜８３を形成し、その上にゲート電極を兼ねる走
査線８４を形成する。その後選択的にイオン注入を行な
い、８２をＮチヤネルＴＦＴとし、８８をＰチヤネルの
ＭＯＳキヤパシタとする。以後の工程は実施例１と同じ
で、８５は層間絶縁膜、８６は画素電極、８７はデータ
線である。本実施例においてはＴＦＴとＭＯＳ容量の導
電型が違っている。ＰチャネルのＭＯＳキャパシタのゲ
ート電圧依存性は図３のＮチャネルの場合と対称で、Ｖ
Ｇ＜ＶｔｈでＣ０，ＶＧ＞ＶｔｈでＣｇｓｏ となる。
従ってＴＦＴのＯＦＦする通常の状態では、ＶＧ＜Ｖｔ
ｈであるから、電極８８と走査線８４の重なっな面積が
すべて容量の電極として働き、本来のＭＯＳ容量Ｃ０が
付加されることになる。この容量の大きさは、画素電極
８６によって駆動される液晶の容量の１００〜２０％程
度となり、第１や第２の参考例に比べてはるかに大き
い。従ってその効果も大きくなる。また、前段の走査線
が選択される期間は、ＭＯＳ容量はＯＦＦして重なり容
量Ｃｇｓｏのみとなるにめ、走査線の波形をなまらせる
こともなく、容量を付加したことによって駆動状態は変
化しない。 【００１４】 【発明の効果】以上述べたように、本発明によるアクテ
ィブマトリクスパネルは工程を増やさずに画素に容量を
作り込むことができる。また、ソース・ドレイン層と同
一層で形成された第１電極は、隣りのゲート線に沿って
島状に形成されているため、容量により開口率の低下を
抑えることができる。また、容量を付加することによ
り、コントラスト比が増大し、再現性のよい画面を得る
ことができる。

【図面の簡単な説明】 【図１】（ａ）は第１の参考例のアクテイブマトリクス
パネルの構造を示す平面図、（ｂ），（ｃ）はその断面
図。 【図２】従来のアクティブマトリクスパネルの構造を示
す平面図。 【図３】ＮチヤネルのＭＯＳ容量のゲート電圧依存性を
示す図。 【図４】アクテイブマトリクスパネルの各部の電位を示
す図。 【図５】（ａ）は本発明の第２の参考例のアクテイブマ
トリクスパネルの構造を示す平面図、（ｂ）、（Ｃ）は
その断面図。 【図６】（ａ）は本発明の実施例のアクティプマトリク
スパネルの構造を示す平面図、（ｂ）、（Ｃ）はその断
面図。 【符号の説明】 ２，６２，８２・・・ポリシリコンまたはアモルファス
シリコン薄膜 ３，６３，８３・・・ゲート絶縁膜 ４，６４，８４・・・走査線

Claims (1)

1. (57)【特許請求の範囲】 １．一対の基板間に液晶が封入されてなり、該一対の基
   板の一方の基板上には、複数のゲート線と、該複数のゲ
   ート線に交差する複数のデータ線と、該各ゲート線とデ
   ータ線に接続された薄膜トランジスタと、該薄膜トラン
   ジスタに接続された画素電極とを有してなる液晶装置に
   おいて、 該薄膜トランジスタのソース・ドレイン領域を構成する
   シリコン層と同一層で、且つ当該薄膜トランジスタの接
   続されるゲート線に対して隣りのゲート線に沿って島状
   に形成されてなる第１電極と、当該薄膜トランジスタに
   接続されるゲート線に対して隣りのゲート線からなる第
   ２電極と、該第１電極と第２電極との間に該薄膜トラン
   ジスタのゲート絶縁膜と同一層で形成された第１絶縁膜
   とが形成され、 該第１絶縁膜を介して該第１電極が該第２電極とが重な
   るように形成されることにより容量が形成されてなり、
   該第１及び第２電極上には第２絶縁膜を介して該画素電
   極が形成されてなり、該第１電極は該第１及び第２絶縁
   膜に形成されたコンタクトホールを介して該画素電極に
   接続されてなることを特徴とする液晶装置。