CN100451795C - 像素结构 - Google Patents

Abstract

本发明为一种像素结构，所述的像素结构包括以下部件。扫描线及数据线位于基板上。第一、第二及第三薄膜晶体管分别与数据线及扫描线电连接，其中第二与第三薄膜晶体管的信道宽长比相同，且大于第一薄膜晶体管的信道宽长比。第一、第二及第三像素电极分别与第一、第二及第三薄膜晶体管电连接。第一、第二及第三共享线分别配置于第一、第二及第三像素电极的下方，其中第一与第二共享线会电连接至第一电压，且第三共享线会电连接至一第二电压。当驱动此像素结构时，第一、第二与第三薄膜晶体管会产生不同的充电率，藉以改善色偏的现象。

Description

像素结构

技术领域

本发明是有关于一种像素结构，且特别是有关于一种液晶显示器的像素结构。

背景技术

薄膜晶体管液晶显示器(TFT-LCD)由于具有高画质、空间利用效率佳、低消耗功率、无辐射等优越特性，因而已逐渐成为市场的主流。目前，市场对于液晶显示器的性能要求是朝向高对比(High Contrast Ratio)、快速反应与广视角等特性。目前能够达成广视角要求的技术，例如有多域垂直配向(Multi-domain Vertically Alignment，MVA)、多域水平配向(Multi-domainHorizontal Alignment，MHA)、扭转向列加视角扩大膜(Twisted Nematic plus wideviewing film，TN+film)及横向电场形式(In-Plane Switching，IPS)。

虽然多域垂直配向的薄膜晶体管液晶显示器可以达到广视角的目的，但是其存在色偏(color washout)的问题也是为人所诟病。所谓色偏指的是当使用者以不同的观赏角度观看显示器所显示的影像时，会看见不同色彩阶调的影像，例如使用者在以较偏斜的角度观看时会看见偏白的影像。

目前已经有人提出解决上述色偏的方法，其包括采用组合A板(A-plate)及C板(C-plate)的补偿膜(retardation film)、降低晶穴间隙(cell gap)或在单一像素结构内形成两种液晶电容。然而，采用组合A板及C板的补偿膜补偿的效果有限，而降低晶穴间隙会减少良率及亮度(brightness)。至于在单一像素结构内形成两种液晶电容的方法，由于需使用额外的介电层，因此会造成显示不均匀(mura)及残像等问题。

发明内容

本发明的目的是提供一种像素结构，以改善色偏的问题，维持良率及亮度，并解决显示不均匀及残像的问题。

为达上述或是其它目的，本发明提出一种像素结构。此像素结构包括数据线、至少一条扫描线、第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管、第一像素电极、第二像素电极、第三像素电极、第一共享线、第二共享线以及第三共享线。其中数据线以及扫描线配置于一基板上。第一薄膜晶体管、第二薄膜晶体管以及第三薄膜晶体管分别与数据线以及扫瞄线电连接，且第一、第二以及第三薄膜晶体管分别具有第一信道宽长比、第二信道宽长比以及第三信道宽长比，其中第一信道宽长比小于第二信道宽长比，且第二信道宽长比与第三信道宽长比相同。此外，第一像素电极、第二像素电极以及第三像素电极分别与第一、第二以及第三薄膜晶体管电连接。另一方面，第一共享线、第二共享线以及第三共享线分别配置于第一、第二以及第三像素电极的下方，其中第一与第二共享线会电连接至一第一电压，且第三共享线会电连接至一第二电压。

在本发明的一实施例中，所述的的第一、第二以及第三薄膜晶体管是共同以扫瞄线的一部分作为其栅极。此外，第一、第二以及第三薄膜晶体管是共同以与数据线电连接的一个源极作为源极。另外，第一、第二以及第三薄膜晶体管的漏极是分别与第一、第二及第三像素电极电连接。

在本发明的一实施例中，所述的至少一条扫描线包括第一扫描线以及第二扫描线。第一与第二薄膜晶体管会与第一扫描线电连接，第三薄膜晶体管会与第二扫描线电连接。此外，第一与第二薄膜晶体管是共同以第一扫瞄线的一部分作为其栅极，且第一与第二薄膜晶体管是共同以与数据线电连接的源极作为其源极。另外，第一与第二薄膜晶体管的漏极是分别与第一与第二像素电极电连接。另一方面，第三薄膜晶体管是以第二扫瞄线的一部分作为其栅极。第三薄膜晶体管的源极会与数据线电连接，而第三薄膜晶体管的漏极会与第三像素电极电连接。

在本发明的一实施例中，所述的的第二电压是交流电压。

在本发明的一实施例中，所述的的像素结构更包括数个凸起物(protrusions)，配置于第一、第二以及第三像素电极的上方。

在本发明的一实施例中，所述的的第一、第二以及第三像素电极中更包括配置有数个狭缝(slits)。

在本发明的一实施例中，所述的的像素结构更包括第一接触窗、第二接触窗以及第三接触窗，用以使第一、第二以及第三像素电极分别与第一、第二以及第三薄膜晶体管电连接，其中第一、第二以及第三接触窗是分别对应配置于第一、第二以及第三共享线的上方。

为达所述的或其它目的，本发明再提出一种像素结构。此像素结构包括数据线、至少一条扫描线、第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管、阻抗层、第一像素电极、第二像素电极、第三像素电极、第一共享线、第二共享线以及第三共享线。其中数据线与扫描线配置于一个基板上。第一薄膜晶体管、第二薄膜晶体管以及第三薄膜晶体管分别与数据线以及扫瞄线电连接，且分别具有第一信道宽长比、第二信道宽长比以及第三信道宽长比。其中第一信道宽长比、第二信道宽长比与第三信道宽长比相同。此外，阻抗层与第一薄膜晶体管串接。第一像素电极、第二像素电极以及第三像素电极分别与第一、第二以及第三薄膜晶体管电连接。第一共享线、第二共享线以及第三共享线分别配置于第一、第二以及第三像素电极的下方。其中第一与第二共享线会电连接至第一电压，且第三共享线会电连接至第二电压。

在本发明的一实施例中，所述的的阻抗层是非晶硅层。

在本发明的一实施例中，所述的的阻抗层是与第一薄膜晶体管的漏极串接。

在本发明的一实施例中，所述的的第一、第二以及第三薄膜晶体管是共同使用一部分的该扫瞄线作为其栅极。第一、第二以及第三薄膜晶体管是共同以与数据线电连接的一个源极作为其源极，且第一、第二以及第三薄膜晶体管的漏极是分别与第一、第二及第三像素电极电连接。

在本发明的一实施例中，所述的的至少一条扫描线包括第一扫描线以及第二扫描线。第一与第二薄膜晶体管会与第一扫描线电连接，第三晶体管会与第二扫描线电连接。此外，第一与第二薄膜晶体管是共同使用一部分的第一扫瞄线作为其栅极，且第一与第二薄膜晶体管是共同以与数据线电连接的一个源极作为其源极。第一与第二薄膜晶体管的漏极是分别与第一与第二像素电极电连接。另外，第三薄膜晶体管是以一部分的第二扫瞄线作为其栅极。第三薄膜晶体管的源极会与数据线电连接，而第三薄膜晶体管的漏极会与第三像素电极电连接。

在本发明的一实施例中，所述的的第二电压是交流电压。

在本发明的一实施例中，所述的的像素结构更包括数个凸起物(protrusions)，其配置于第一、第二以及第三像素电极的上方。

在本发明的一实施例中，所述的的第一、第二以及第三像素电极中更包括配置有数个狭缝(slits)。

在本发明的一实施例中，所述的的像素结构更包括第一接触窗、第二接触窗以及第三接触窗，用以使第一、第二以及第三像素电极分别与第一、第二以及第三薄膜晶体管电连接。其中第一、第二以及第三接触窗是分别对应配置于第一、第二以及第三共享线的上方。

本发明因采用所述的的结构，因此在驱动此像素结构时，第一像素电极、第二像素电极及第三像素电极会有不同的电压值，如此可以使得像素结构上的液晶分子具有多种倾斜角度，从而改善色偏的问题。

附图说明

图1A是本发明的第一实施例的一种像素结构的上视图。

图1B是沿图1A的剖面线I-I所绘示的剖面图。

图1C是图1A的标示范围C1的放大图。

图1D是图1A的标示范围C2的放大图。

图2是本发明另一实施例的一种像素电极的上视图。

图3A是本发明的第二实施例的一种像素结构的上视图。

图3B是沿图3A的剖面线II-II所绘示的剖面图。

图4是本发明又一实施例的像素结构的上视图。

附图标号：

100：基板

102：数据线

102a：源极

103a：第一漏极

103b：第二漏极

103c：第三漏极

104a：第一扫描线

104b：第二扫描线

106a：第一薄膜晶体管

106b：第二薄膜晶体管

106c：第三薄膜晶体管

107a：第一信道

107b：第二信道

107c：第三信道

108a：第一像素电极

108b：第二像素电极

108c：第三像素电极

109：介电层

110a：第一共享线

110b：第二共享线

110c：第三共享线

111：凸起物或狭缝

112：栅绝缘层

114、118a：半导体层

114a、118b：欧姆接触层

116a：第一接触窗

116b：第二接触窗

116c：第三接触窗

118：阻抗层

I-I、II-II：剖面线

C1、C2：标示范围

L1、L2、L3：长度

V1：第一电压

V2：第二电压

W1、W2、W3：宽度

W1/L1：第一信道宽长比

W2/L2：第二信道宽长比

W3/L3：第三信道宽长比

具体实施方式

为让本发明的所述的和其它目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附图式，作详细说明如下。

为了解决多域垂直配向的薄膜晶体管液晶显示器的色偏现象，本发明提出一种像素结构，其具有三个像素电极。这三个像素电极分别与三个薄膜晶体管电连接。当驱动此像素结构时，这三个薄膜晶体管会产生不同的充电率，因而可以使得此像素结构上的液晶分子产生不同的倾斜角度，进而解决色偏的问题。更详细而言，设计者可以调整薄膜晶体管的信道长度与信道宽度的比值、共享线的电路配置以及漏极的电阻率，从而产生不同的充电率。以下利用第一实施例及第二实施例来进行详细的说明。

第一实施例：

图1A是本发明的第一实施例的一种像素结构的上视图，图1B是沿图1A的剖面线I-I所绘示的剖面图，图1C是图1A的标示范围C1的放大图，图1D是图1A的标示范围C2的放大图。

请同时参照图1A及图1B，本发明的像素结构包括基板100、数据线102、第一扫描线104a、第二扫描线104b、第一薄膜晶体管106a、第二薄膜晶体管106b、第三薄膜晶体管106c、第一像素电极108a、第二像素电极108b、第三像素电极108c、第一共享线110a、第二共享线110b以及第三共享线110c。其中数据线102、第一扫描线104a及第二扫描线104b配置于基板100上。第一薄膜晶体管106a、第二薄膜晶体管106b及第三薄膜晶体管106c分别与数据线102以及第一扫描线104a和第二扫描线104b电连接。此外，第一像素电极108a、第二像素电极108b及第三像素电极108c分别与第一薄膜晶体管106a、第二薄膜晶体管106b及第三薄膜晶体管106c电连接。

另外，第一共享线110a、第二共享线110b以及第三共享线110c分别配置于第一像素电极108a、第二像素电极108b及第三像素电极108c的下方。此外，此像素结构还包括一层介电层109，其配置于第一像素电极108a、第二像素电极108b及第三像素电极108c之下，并位于基底100上方，用以使第一像素电极108a、第二像素电极108b及第三像素电极108c与数据线102电性隔离。第一共享线110a、第二共享线110b及第三共享线110c是作为储存电容器(storagecapacitor)的下电极。第一薄膜晶体管106a、第二薄膜晶体管106b及第三薄膜晶体管106c分别具有第一漏极103a、第二漏极103b、第三漏极103c，分别作为储存电容器的上电极，而位于上、下电极之间的介电层(例如介电层112)是作为储存电容器的电容介电层。

请同时参照图1A至图1D，第一薄膜晶体管106a、第二薄膜晶体管106b与第三薄膜晶体管106c分别具有第一信道107a、第二信道107b及第三信道107c。第一信道107a、第二信道107b及第三信道107c分别具有长度L1、L2、L3、宽度W1、W2及W3。值得一提的是，本发明的像素结构更利用信道宽度与信道长度的比值以使对应像素电极具有不同的充电率电压值。更详细而言，第一薄膜晶体管106a、第二薄膜晶体管106b与第三薄膜晶体管106c分别具有第一信道宽长比W1/L1、第二信道宽长比W2/L2及第三信道宽长比W3/L3。其中第一信道宽长比W1/L1小于第二信道宽长比W2/L2，且第二信道宽长比W2/L2与第三信道宽长比W3/L3相同。

另一方面，第一共享线110a及第二共享线110b会电连接至第一电压V1，且第三共享线110c会电连接至第二电压V2。其中第一电压V1例如是一固定电压或接地(grounded)，而第二电压V2例如是交流电压。此交流电压在正极性(positive polarity)的图框时间(frame time)是一个上升的信号，而在负极性(negative polarity)的图框时间是一个下降的信号。如此一来，在驱动此像素结构时，第三像素电极108c将会因为此交流电压电容耦合效应使得其具有较大的电压(大于第一像素电极108a及第二像素电极108b的电压)，如此可使第三像素电极108c上方的液晶分子与第一像素电极108a及第二像素电极108b上方的液晶分子具有不同的倾斜角度，从而改善色偏的问题。

再者，本实施例是以一种多区域垂直配向的液晶显示器的像素结构为例，因此第一像素电极108a、第二像素电极108b及第三像素电极108c上方配置有凸起物(protrusion)111。在另一实施例中，各像素电极是配置有多个狭缝(slits)111。然而本发明并不限于此，或者说，此像素结构还可以应用在其它种类的液晶显示器。

通过所述的的设计，与第二薄膜晶体管106b电连接的第二像素电极108b的电压值会等于与第三薄膜晶体管106c的第三像素电极108c的电压值，且与第二薄膜晶体管106b电连接的第二像素电极108b的电压值会大于第一薄膜晶体管106a电连接的第一像素电极108a的电压值。而由于第三像素电极108c会因为交流电压耦合效应，因此第三像素电极108c的电压会大于第二像素电极108b的电压，第二像素电极108b的电压会又大于第一像素电极108a的电压。

由此可知，若只考虑信道宽长比所造成的影响，则在驱动此像素结构时，第二像素电极108b的电压值会等于第三像素电极108c的电压值，且第二像素电极108b的电压值会大于第一像素电极108a的电压值。然而由所述的可知，因为第二电压V2会进一步提高第三像素电极108c的电压值，所以在驱动此像素结构时，第一像素电极108a、第二像素电极108b及第三像素电极108c将会具有三种不同的电压值。如此，由于此像素结构上方的液晶分子会具有三种不同的倾斜角度，因此可以有效地改善色偏的问题。而若是将此像素结构应用于多区域垂直配向的液晶显示器，这种使各像素结构具有三种不同电压值的设计，将可以使得此多区域垂直配向的液晶显示器具有更多区域(domains)，以改善色偏的问题。

请继续参照图1A至图1D，第一薄膜晶体管106a、第二薄膜晶体管106b与第三薄膜晶体管106c的部件包括源极102A、第一漏极103a、第二漏极103b、第三漏极103c、栅绝缘层112、半导体层114及欧姆接触层114a。其中第一漏极103a、第二漏极103b、第三漏极103c分别属于第一薄膜晶体管106a、第二薄膜晶体管106b与第三薄膜晶体管106c。此外，源极102a、栅绝缘层112、半导体层114及欧姆接触层114a在不同的位置分别是第一薄膜晶体管106a、第二薄膜晶体管106b与第三薄膜晶体管106c的部件。其中栅绝缘层112覆盖基底100、第一扫描线104a及第二扫描线104b。半导体层114位于第一扫描线104a及第二扫描线104b上方的栅绝缘层112上。源极102a位于半导体层114上。第一漏极103a及第二漏极103b位于第一扫描线104a上方的栅绝缘层112上，且第三漏极103c位于第二扫描线104b上方的栅绝缘层112上。欧姆接触层114a位于源极102a、第一漏极103a、第二漏极103b、第三漏极103c与半导体层114之间。

此外，第一薄膜晶体管106a及第二薄膜晶体管106b例如与第一扫描线104a电连接，且第三薄膜晶体管106c例如与第二扫描线104a电连接。在本实施例中，第一薄膜晶体管106a及第二薄膜晶体管106b例如是共同以第一扫描线104a的一部分作为栅极，并共同以与数据线102电连接的一个源极102a作为源极。另外，第三薄膜晶体管106c例如是以第二扫描线104b的一部分作为栅极。第三薄膜晶体管106c的源极102a例如会与数据线102电连接，且第三薄膜晶体管106c的第三漏极103c例如会与第三像素电极108c电连接。在本实施例中，因为三个薄膜晶体管均是以扫描线作为栅极，所以此像素电极具有较高的开口率(aperture ratio)。

图2是本发明另一实施例的一种像素电极的上视图。请参照图2，在另一实施例中，三个薄膜晶体管更可以全部以第一扫描线104a作为栅极，并省略第二扫描线104b，如图2所示。在图2中，第一薄膜晶体管106a、第二薄膜晶体管106b及第三薄膜晶体管106c例如是共同以与数据线102电连接的源极102a作为其源极，且其第一漏极103a、第二漏极103b及第三漏极103c例如是分别与第一像素电极108a、第二像素电极108b及第三像素电极108c电连接。由于各薄膜晶体管均是以扫描线的一部分作为栅极，因此这个像素结构可以具有更高的开口率。其中，图2与图1A只具有所述的的差别，且相同的部件采用相同的标号，并不再重复说明这些部件。当然，本发明的像素结构并不以此为限，或者说，各薄膜晶体管也可以采用电连接扫描线的各种栅极。

请继续参照图1A，这个像素结构更可以包括第一接触窗116a、第二接触窗116b及第三接触窗116c，用以使第一像素电极108a、第二像素电极108b及第三像素电极108c分别与第一薄膜晶体管106a、第二薄膜晶体管106b及第三薄膜晶体管106c电连接。其中第一接触窗116a、第二接触窗116b以及第三接触窗116c例如是分别对应配置于第一共享线110a、第二共享线110b以及第三共享线110c的上方。

在本发明中，是通过调整薄膜晶体管的信道的宽度与长度的比值以及于共享线施予不同的电压，以使单一像素结构的三个区域内的薄膜晶体管具有不同的充电率。因此，当驱动像素结构时，三个像素电极会具有不同的电压。以下利用第二实施例的像素结构来说明这种概念的另一种应用方式。

第二实施例：

图3A是本发明的第二实施例的一种像素结构的上视图，图3B是沿图3A的剖面线II-II所绘示的剖面图。其中与第一实施例的像素结构相同的部件将以相同的标号来表示，且只针对与第一实施例不同的部分进行说明。此外，第一实施例的像素结构的各种延伸的应用方式也可以应用在第二实施例的像素结构。

请参照图3A及图3B，与第一实施例的像素结构不同的是，此像素结构的第一信道宽长比W1/L1、第二信道宽长比W2/L2及第三信道宽长比W3/L3三者皆相同。另外，类似地，第一共享线110a及第二共享线110b是与第一电压V1电连接，而第三共享线110c与第二电压V2电连接。其中，第一电压V1例如是直流电或接地，而第二电压V2例如是交流电压。另外，此像素结构更具有一层阻抗层118，其用以增加第一漏极103a的电阻值，使第一漏极103a的电阻值大于第二漏极103b及第三漏极103c。

在此实施例中，虽然第一信道宽长比W1/L1、第二信道宽长比W2/L2及第三信道宽长比W3/L3三者皆相同，但是因为第一薄膜晶体管的第一漏极103a具有较高的电阻值，且第三共享线110c会与第二电压V2电连接，因此在驱动此像素结构时，第一像素电极108a的电压值小于第二像素电极108b的电压值，而第三像素电极108c将因为交流电压的耦合效应使得其电压上升。如此一来，第一像素电极108a、第二像素电极108b及第三像素电极108c会具有三种不同的电压值，因此这个像素结构上的液晶分子会具有三种倾斜角度，以改善色偏的问题。

请继续参照图3B，阻抗层118例如是由半导体层118a及欧姆接触层118b所构成。在这个像素结构的制造过程中，半导体层118a例如是与半导体层114同时形成。半导体层114及半导体层118a例如是一层非晶硅层。此外，欧姆接触层114a及118b例如也是同时形成，其形成方法例如是对所述的的非晶硅层进行掺杂。值得注意的是，在本实施例中，阻抗层118例如是与第一薄膜晶体管106a的第一漏极103a串接，从而增加第一漏极103a的电阻值。当然，第二漏极103b或第三漏极103c也可以与其它的阻抗层串接，以调整各漏极的电阻值，从而符合各种设计规范。

为了增加此像素结构的开口率，也可以采用图4的设计。图4是本发明又一实施例的像素结构的上视图。请参照图4，第一薄膜晶体管106a、第二薄膜晶体管106b及第三薄膜晶体管106c均是以第一扫描线104a作为栅极。另外，此像素结构也省略了第二扫描线104b，以及第二扫描线104b上的部分源极102a。

在所述的的各实施例的三个薄膜晶体管中，为了使得其信道宽长比有特定的关系，可以将信道设计成各种形状。然而，本发明不限制薄膜晶体管的信道的形状，只要是可以使其信道宽长比具有其特定的关系即可。

虽然本发明已以较佳实施例揭示如上，然其并非用以限定本发明，任何熟习此技艺者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视权利要求所界定者为准。

Claims (19)

1.一种像素结构，所述的像素结构包括：

一数据线以及至少一扫描线，配置于一基板上；

一第一薄膜晶体管、一第二薄膜晶体管以及一第三薄膜晶体管，分别与所述的数据线电连接，且该第一、第二以及第三薄膜晶体管分别与所述的扫描线电连接，且该第一、第二以及第三薄膜晶体管分别具有一第一信道宽长比、一第二信道宽长比以及一第三信道宽长比，其中该第一信道宽长比小于该第二信道宽长比，该第二信道宽长比与该第三信道宽长比相同；

一第一像素电极、一第二像素电极以及一第三像素电极，分别与所述的第一、第二以及第三薄膜晶体管电连接；以及

一第一共享线、一第二共享线以及一第三共享线，分别配置于所述的第一、第二以及第三像素电极的下方，其中该第一与第二共享线会电连接至一第一电压，该第三共享线会电连接至一第二电压。

2.如权利要求1所述的像素结构，其中所述的第一、第二以及第三薄膜晶体管是共同以所述的扫瞄线的一部分作为其栅极，该第一、第二以及第三薄膜晶体管是共同以与所述的数据线电连接的一源极作为其源极，且该第一、第二以及第三薄膜晶体管的漏极是分别与所述的第一、第二与第三像素电极电连接。

3.如权利要求1所述的像素结构，其中所述的至少一扫描线包括一第一扫描线以及一第二扫描线，所述的第一与第二薄膜晶体管会与该第一扫描线电连接，所述的第三薄膜晶体管会与该第二扫描线电连接。

4.如权利要求3所述的像素结构，其中所述的第一与第二薄膜晶体管是共同以所述的第一扫瞄线的一部分作为其栅极，该第一与第二薄膜晶体管是共同以与所述的数据线电连接的一源极作为其源极，该第一与第二薄膜晶体管的漏极是分别与所述的第一与第二像素电极电连接。

5.如权利要求3所述的像素结构，其中所述的第三薄膜晶体管是以所述的第二扫瞄线的一部分作为其栅极，且该第三薄膜晶体管的源极会与所述的数据线电连接，而第三薄膜晶体管的漏极会与所述的第三像素电极电连接。

6.如权利要求1所述的像素结构，其中所述的第二电压是一交流电压。

7.如权利要求1所述的像素结构，更包括多个凸起物，配置于所述的第一、第二以及第三像素电极的上方。

8.如权利要求1或7所述的像素结构，其中所述的第一、第二以及第三像素电极中更包括配置有多个狭缝。

9.如权利要求1所述的像素结构，更包括一第一接触窗、一第二接触窗以及一第三接触窗，用以使所述的第一、第二以及第三像素电极分别与所述的第一、第二以及第三薄膜晶体管电连接，其中该第一、第二以及第三接触窗是分别对应配置于所述的第一、第二以及第三共享线的上方。

10.一种像素结构，所述的像素结构包括：

一数据线以及至少一扫描线，配置于一基板上；

一第一薄膜晶体管、一第二薄膜晶体管以及一第三薄膜晶体管，分别与所述的数据线电连接，且该第一、第二以及第三薄膜晶体管分别与所述的扫描线电连接，且该第一、第二以及第三薄膜晶体管分别具有一第一信道宽长比、一第二信道宽长比以及一第三信道宽长比，其中该第一信道宽长比、该第二信道宽长比与该第三信道宽长比相同；

一阻抗层，与所述的第一薄膜晶体管的漏极串接；

一第一像素电极、一第二像素电极以及一第三像素电极，分别与所述的第一、第二以及第三薄膜晶体管电连接；以及

一第一共享线、一第二共享线以及一第三共享线，分别配置于所述的第一、第二以及第三像素电极的下方，其中该第一与第二共享线会电连接至一第一电压，该第三共享线会电连接至一第二电压。

11.如权利要求10所述的像素结构，其中所述的阻抗层包括一非晶硅层。

12.如权利要求10所述的像素结构，其中所述的第一、第二以及第三薄膜晶体管是共同使用一部分的所述的扫瞄线作为其栅极，该第一、第二以及第三薄膜晶体管是共同以与所述的数据线电连接的一源极作为其源极，且该第一、第二以及第三薄膜晶体管的漏极是分别与所述的第一、第二及第三像素电极电连接。

13.如权利要求10所述的像素结构，其中所述的至少一扫描线包括一第一扫描线以及一第二扫描线，所述的第一与第二薄膜晶体管会与该第一扫描线电连接，所述的第三晶体管会与该第二扫描线电连接。

14.如权利要求13所述的像素结构，其中所述的第一与第二薄膜晶体管共同以第一扫描线的一部分作为栅极，该第一与第二薄膜晶体管是共同以与所述的数据线电连接的一源极作为其源极，该第一与第二薄膜晶体管的漏极是分别与所述的第一与第二像素电极电连接。

15.如权利要求13所述的像素结构，其中所述的第三薄膜晶体管是以所述的第二扫瞄线的一部分作为其栅极，且该第三薄膜晶体管的源极会与所述的数据线电连接，而第三薄膜晶体管的漏极会与所述的第三像素电极电连接。

16.如权利要求10所述的像素结构，其中所述的第二电压是一交流电压。

17.如权利要求10所述的像素结构，更包括多个凸起物，配置于所述的第一、第二以及第三像素电极的上方。

18.如权利要求10或17所述的像素结构，其中所述的第一、第二以及第三像素电极中更包括配置有多个狭缝。

19.如权利要求10所述的像素结构，更包括一第一接触窗、一第二接触窗以及一第三接触窗，用以使所述的第一、第二以及第三像素电极分别与所述的第一、第二以及第三薄膜晶体管电连接，其中该第一、第二以及第三接触窗是分别对应配置于所述的第一、第二以及第三共享线的上方。

Images