CN102253551B

CN102253551B - 像素结构

Info

Publication number: CN102253551B
Application number: CN2011102152518A
Authority: CN
Inventors: 庄咏然; 林敬桓; 刘竹育
Original assignee: AU Optronics Corp
Current assignee: AU Optronics Corp
Priority date: 2010-12-29
Filing date: 2011-07-25
Publication date: 2013-03-13
Anticipated expiration: 2031-07-25
Also published as: TW201227117A; CN102253551A; US8558980B2; TWI412858B; US20120169982A1

Abstract

本发明提供一种像素结构，该像素结构包括一扫描线、一第一数据线、一第二数据线、一第一有源元件、一第二有源元件、一第一像素电极、一第二像素电极以及一共用电极。第一数据线与第二数据线分别相交于扫描线。第一像素电极通过第一有源元件电性连接第一数据线。第二像素电极通过第二有源元件电性连接第二数据线。第一像素电极以及第二像素电极位于第一数据线以及第二数据线之间。共用电极配置于第一像素电极与基板以及第二像素电极下方。第一像素电极的一第一电压以及第二像素电极的一第二电压皆不等于共用电极的一第三电压。本发明的像素结构可以提供较大的驱动电场以及具有较大的存储电容。

Description

像素结构

技术领域

本发明涉及一种像素结构，且特别涉及一种可有效驱动蓝相液晶分子的像素结构。

背景技术

随着显示科技的蓬勃发展，消费大众对于显示器显像品质的要求越来越高。消费大众除了对显示器之解析度(resolution)、对比(contrast ratio)、视角(viewing angle)、灰阶反转(grey level inversion)、色饱和度(color saturation)有所要求外，对显示器之反应时间(response time)之要求也日渐提高。

为了因应消费大众之需求，显示器相关业者纷纷投入具有快速应答特性之蓝相(blue phase)液晶显示器的开发。以正型蓝相(blue phase)液晶材料为例，其需要一横向电场来进行操作以使其具有光阀之功能。目前已经有人采用共面转换IPS(In-Plane Switching)显示面板或是边缘电场切换FFS(Fringe FieldSwitching)显示面板之电极设计来驱动蓝相(blue phase)液晶显示器中的正型蓝相液晶分子。

蓝相液晶分子具有较高的介电系数，因而需要以较大的存储电容来维持显示画面的品质。一般而言，存储电容多以金属导线作为电容下电极，所以增加存储电容势必意味着增加金属导线的配置面积而限制了显示开口率。所以，要如何兼具存储电容以及显示开口率的大小实为当前的一大课题。

发明内容

本发明提供一种像素结构，可具有理想的存储电容以及增强的驱动电场。

本发明提出一种像素结构，配置于一基板上，用以驱动一显示介质。像素结构包括一扫描线、一第一数据线、一第二数据线、一第一有源元件、一第二有源元件、一第一像素电极、一第二像素电极以及一共用电极。第一数据线与第二数据线分别相交于扫描线。第一有源元件电性连接第一数据线。第二有源元件电性连接第二数据线。第一像素电极电性连接于第一有源元件。第二像素电极电性连接于第二有源元件。第一像素电极以及第二像素电极位于第一数据线以及第二数据线之间。共用电极配置于第一像素电极与基板之间且配置于第二像素电极与基板之间。第一像素电极的一第一电压以及第二像素电极的一第二电压皆不等于共用电极的一第三电压。

基于上述，本发明利用交错配置的第一像素电极与第二像素电极来构成驱动显示介质所需的驱动电场。因此，驱动电场的大小可以是驱动晶片能够承受之最大压差，而有助于增强驱动电场的大小。另外，本发明在第一像素电极与第二像素电极下方利用透明导电材料形成共用电极以使存储电容增大而有助于维持像素结构的显示品质。

为让本发明之上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。

附图说明

图1示出为本发明第一实施例的像素结构的上视示意图。

图2A至图2F为本发明第二实施例的的像素结构的制作流程。

图3示出为图2F的像素结构沿剖线A-A’的剖面结构。

图4A至图4F为本发明第三实施例的的像素结构的制作流程。

图5示出为图4F的像素结构沿剖线B-B’的一种剖面结构。

图6A至图6F为本发明第四实施例的的像素结构的制作流程。

图7示出为图6F的像素结构沿剖线C-C’的一种剖面结构。

其中，附图标记说明如下：

10：基板

100、100A～100D：像素结构

110：扫描线

120：第一数据线

130：第二数据线

140：第一有源元件

150：第二有源元件

160：第一像素电极

162：第一条状部

164：第一纵向连接部

166A、166B：第一横向连接部

170：第二像素电极

172：第二条状部

174：第二纵向连接部

176：第二横向连接部

180：共用电极

190：共用线

A-A’、B-B’、C-C’：剖线

C1、C2：沟道层

D1、D2：漏极

G1、G2：栅极

I、II：配向区域

I1、I2、I3：绝缘层

S1、S2：源极

TH1～TH5：接触窗

具体实施方式

图1示出为本发明第一实施例的像素结构的上视示意图。请参照图1，像素结构100包括一扫描线110、一第一数据线120、一第二数据线130、一第一有源元件140、一第二有源元件150、一第一像素电极160、一第二像素电极170以及一共用电极180。第一数据线120与第二数据线130分别相交于扫描线110。第一有源元件140电性连接第一数据线120。第二有源元件150电性连接第二数据线130。第一像素电极160电性连接于第一有源元件140。第二像素电极170电性连接于第二有源元件150。第一像素电极160以及第二像素电极170位于第一数据线120以及第二数据线130之间。共用电极180配置于第一像素电极160以及第二像素电极170下方。

具体而言，像素结构100例如是应用于一显示面板(未示出)中以驱动一显示介质(未示出)。并且，像素结构100进行显示时，第一像素电极160的一第一电压以及第二像素电极170的一第二电压皆不等于共用电极180的一第三电压。在本实施例中，第一像素电极160的第一电压以及第二像素电极170的第二电压用以驱动显示介质(未示出)。也就是说，显示介质(未示出)的驱动电场实质上等于第一电压与第二电压之差。

值得一提的是，第一像素电极160与第二像素电极170在本实施例中分别连接至第一数据线120以及第二数据线130。因此，第一电压与第二电压可以由同一驱动晶片所输出。此时，仅需调整第一电压与第二电压的相对大小就可以实现驱动电场的正负极性交替。并且，第一电压与第二电压之最大差值，也即像素结构100所能提供之最大驱动电场，可以是驱动晶片所能承受之最大压差。当驱动晶片所能承受之最大压差为10伏特时，第一电压与第二电压的最大差值，也即像素结构100所能提供之最大驱动电场，可以高达10伏特。当然，驱动晶片所能承受之最大压差大于10伏特时，像素结构100所能提供之驱动电场可以大于10伏特。

相较于之下，公知的像素结构中利用驱动晶片输出给像素电极的电压与预定的共用电压之间的差值来形成显示介质的驱动电场。此时，因为共用电压为定值的关系，若为了实现驱动电场的正负极性交替，公知的像素结构所能提供的最大驱动电场仅约驱动晶片所能承受之最大压差的一半。举例而言，当驱动晶片所能承受之电压范围为0-10伏特，而共用电压设定为5伏特时，公知像素结构所能提供之最大驱动电场仅约5伏特，其为本实施例的像素结构100所能提供之最大驱动电场的一半。

在一实施例中，当设计者使用介电系数较大的材料作为显示介质(例如蓝相液晶材料)时，往往需要较大的驱动电场(例如10伏特或是以上)。此时，设计者若使用公知像素结构，往往会面临到目前所使用的驱动晶片无法提供足够的驱动电场的问题。因此，设计者需要购买或是设计新的驱动晶片以实现较大的驱动电场。不过，设计者若采用本实施例的像素结构100，则不需更换驱动晶片就可以提供足够的驱动电场。由此可知，在本实施例的设计下，像素结构100所能提供的驱动电场大小可以随不同的需求而有所调整。因此，本实施例的像素结构100可在不改变驱动晶片的规格下，驱动各种不同的显示介质，而有助于降低购买或是设计驱动晶片所需的成本。

除此之外，在本实施例中，共用电极180例如由矩形的电极图案所构成，其位在第一像素电极160与第二像素电极170下方。并且，共用电极180的第三电压不同于第一电压或是第二电压。在一实施例中，第三电压可以介于第一电压与第二电压之间，或是第三电压可以是第一电压与第二电压的平均值。如此一来，共用电极180可与第一像素电极160之间形成一第一存储电容，而与第二像素电极170之间形成一第二存储电容。

第一存储电容与第二存储电容的存在有助于在像素结构100进行显示时使得第一像素电极160的第一电压以及第二像素电极170的第二电压维持稳定。因此，像素结构100可具有良好的显示稳定性。此外，共用电极180例如是由透明导电材料制作而成，所以共用电极180设置于第一像素电极160与第二像素电极170下方可以不影响像素结构100的显示开口率。

换言之，本实施例可以在显示开口率不受到负面影响的前提下，使像素结构100具有第一存储电容与第二存储电容以维持像素结构100的显示品质。并且，本实施例的共用电极180整面地布设于第一像素电极160与第二像素地170下方。因此，共用电极180与第一像素电极160之间的电容耦合作用因为彼此重叠面积的增大而提高。同样地，共用电极180与第二像素电极170之间的电容耦合作用也因为彼此重叠面积的增大而提高。在这样的设计下，即使像素结构100用以驱动介电系数较高的显示介质，仍可具有足够的存储电容以有效地维持第一像素电极160与第二像素电极170的电压。

具体而言，像素结构100实质上还包括一共用线190，其电性连接于共用电极180，且实质上平行于扫描线110，在本实施例中，共用线190例如将像素结构100划分出两个配向区域I、II。并且，第一像素电极160与第二像素电极170具有特定的图案以在配向区域I、II中定义出适当的配向方向。

详言之，第一像素电极160与第二像素电极170分别包括多个第一条状部162以及多个第二条状部172。位在不同配向区域I、II中的第一条状部162沿不同方向延伸，位在不同配向区域I、II中的第二条状部172沿不同方向延伸，且第一条状部162与第二条状部172彼此交替排列。具体来说，位在配向区域I的第一条状部162与第二条状部172例如沿相同的方向延伸并且彼此交替排列。在配向区域I中，第一条状部162与第二条状部172的延伸方向例如是由扫描线110的延伸方向沿顺时针旋转45度。另外，位在另一配向区域II的第一条状部162与第二条状部172例如沿相同的方向延伸并且彼此交替排列。在配向区域II中，第一条状部162与第二条状部172的延伸方向例如是由扫描线110的延伸方向沿顺时针旋转135度。不过，上述角度仅是举例说明之用，并非用以限定本发明。在其他实施例中，第一条状部162与第二条状部172只要在配向区域I、II中定义出不同的配向方向就符合本发明之精神。

进一步而言，第一像素电极160还包括一第一纵向连接部164以及两个第一横向连接部166A、166B。本实施例以两个第一横向连接部166A、166B为例，但在其他实施例中，第一横向连接部的数量可以仅有一个。第一纵向连接部164位在第一条状部162与第一数据线120之间，并且第一纵向连接部164实质上平行于第一数据线120。第一横向连接部166A、166B连接于第一纵向连接部164，实质上平行于扫描线110。部分的第一条状部162连接于第一纵向连接部164，而其他的第一条状部162连接于第一横向连接部166A、166B。第一横向连接部166A实质上位于这些第一条状部162邻近于扫描线110的一侧，而第一横向连接部166B实质上位于这些第一条状部162远离扫描线110的一侧。也就是说，第一纵向连接部164与第一横向连接部166A、166B实质上构成一「ㄈ」形图案，而所有的第一条状部162都位在「ㄈ」形图案所围的区域中。

另一方面，第二像素电极170可以还包括一第二纵向连接部174以及一第二横向连接部176。第二纵向连接部174位在第二条状部172与第二数据线130之间，并且实质上平行于第二数据线130。第二横向连接部176连接于第二纵向连接部174，实质上平行于扫描线110，并重叠于共用线190。部分的第二条状部172连接于第二纵向连接部174，其他的第二条状部172连接于第二横向连接部176。

本实施例是以直线状的共用线190为例以进行说明。不过，在其他实施例中，共用线190可以为H型的图案。此时，共用线190例如具有一第一分支(未示出)以及一第二分支(未示出)，其分别与第一纵向连接部164以及第二纵向连接部174重叠。具体而言，图1所示出的像素结构100中，各构件的叠置顺序并非特别地限定。实际上，像素结构100可以采用多种不同的制作顺序加以制作，其中各构件的叠置顺序也将有所不同。因此，以下将以多个例子说明像素结构的制作顺序及对应的多种剖面结构。

图2A至图2F为本发明第二实施例的像素结构的制作流程，而图3示出为图2F的像素结构沿剖线A-A’的剖面结构。请先参照图3，像素结构100A例如配置于一基板10上。并且，像素结构100A中，第一有源元件140例如包括有栅极G1、沟道层C1、源极S1以及漏极D1，而第二有源元件150例如包括有栅极G2、沟道层C2、源极S2以及漏极D2。以本实施例而言，栅极G1以及栅极G2分别为扫描线110的一部分，源极S1为第一数据线120的一部分，而源极S2为第二数据线130的一部分。不过，在其他实施例中，栅极G1以及栅极G2可以由扫描线110所延伸出来的图案构成，而源极S1与源极S2可以分别由第一数据线120与第二数据线130所延伸出来的图案构成。此外，像素结构100A还包括有绝缘层I1与I2。

请同时参照图2A与图3，像素结构100A的制作方法例如是先将扫描线110与共用线190配置于基板10上。在本实施例中，扫描线110与共用线190可以由相同的导电材料层制作而成，且扫描线110与共用线190彼此平行。

然后，请同时参照图2B与图3，在共用线190上形成共用电极180，其中共用电极180例如是一矩形导电图案，且共用电极180的材质可以是透明导电材料，例如铟锡氧化物、铟锌氧化物等。随之，在共用电极180以及扫描线110上形成一完整的绝缘层I1。

之后，请同时参照图2C与图3，于绝缘层I1上形成沟道层C1以及C2，其例如位在扫描线110上方以定义出第一有源元件140以及第二有源元件150的位置。此时，对应于沟道层C1的部分扫描线110例如可定义为栅极G1，对应于沟道层C2的部分扫描线110例如定义为栅极G2。

接着，请参照图2D与图3，在绝缘层I1以及沟道层C1、C2上以一导电材料层形成第一数据线120、第二数据线130、源极S1、S2以及漏极D1、D2。源极S1与漏极D1彼此相对并且位于栅极G1上方的沟道层C1上，以构成第一有源元件140，而源极S2与漏极D2彼此相对并且位于栅极G2上方的沟道层C2上，以构成第二有源元件150。另外，源极S1例如是由第一数据线120的一部分所构成，而源极S2例如是由第二数据线130的一部分所构成。

随之，请参照图2E以及图3，在基板10上全面地形成绝缘层I2以覆盖住第一有源元件140与第二有源元件150。并且，在绝缘层I2上形成接触窗TH1以及TH2，其分别暴露出漏极D1以及D2。

之后，请参照图2F与图3，在绝缘层I2上形成第一像素电极160以及第二像素电极170，其中第一像素电极160通过接触窗TH1电性连接于第一有源元件140的漏极D1，而第二像素电极170通过接触窗TH2电性连接第二有源元件150的漏极D2。此外，由图3的剖面可知，共用电极180系位于第一像素电极160与基板10之间以及位于第二电极170与基板10之间。此外，共用线190位于共用电极180与基板10之间。不过，本发明不以此为限。

图4A至图4F为本发明第三实施例的像素结构的制作流程，而图5示出为图4F的像素结构沿剖线B-B’的剖面结构。请先参照图4A以及图5，本实施例与前述实施例之不同处主要在于，本实施例系先在基板10上以一透明导电材料层形成共用电极180。接着，请同时参照图4B及图5，在形成有共用电极180的基板10上形成扫描线110、共用线190以及绝缘层I1，其中扫描线110例如与共用线190平行，共用线190电性连接于共用电极180，且绝缘层I1覆盖扫描线110与共用线190。随后，请参照图4C与图5，在扫描线110上方的绝缘层I1上形成沟道层C1以及C2，其中对应于沟道层C1以及C2的部分扫描线110例如定义为栅极G1、G2。

之后，请参照图4D与图5，在绝缘层I1以及沟道层C1、C2上以一导电材料层形成第一数据线120、第二数据线130、源极S1、S2以及漏极D1、D2。此时，栅极G1、沟道层C1、源极S1以及漏极D1共同构成第一有源元件140，而栅极G2、沟道层C2、源极S2以及漏极D2共同构成第二有源元件150。随之，请参照图4E以及图5，在基板10上全面地形成绝缘层I2以覆盖住第一有源元件140与第二有源元件150。并且，在绝缘层I2上形成接触窗TH1以及TH2，其分别暴露出漏极D1以及D2。之后，请参照图4F与图5，在绝缘层I2上形成第一像素电极160以及第二像素电极170。第一像素电极160通过接触窗TH1电性连接于第一有源元件140的漏极D1，而第二像素电极170通过接触窗TH2电性连接于第二有源元件150的漏极D2。如此一来，即完成像素结构100B。值得一提的是，在本实施例中，共用电极180位于共用线190与基板10之间。

图6A至图6F为本发明第四实施例的的像素结构的制作流程，而图7示出为图6F的像素结构沿剖线C-C’的剖面结构。请先同时参照图6A以及图7，本实施例系先在基板10上形成扫描线110、共用线190以及绝缘层I1，其中扫描线110例如与共用线190平行。接着，请同时参照图6B及图7，在扫描线110上方的绝缘层I1上形成沟道层C1以及C2，其中对应于沟道层C1、C2的部分扫描线110例如分别定义为栅极G1、G2。随后，请参照图6C与图7，在绝缘层I1以及沟道层C1、C2上以一导电材料层形成第一数据线120、第二数据线130、源极S1、S2以及漏极D1、D2。此时，栅极G1、沟道层C1、源极S1以及漏极D1共同构成第一有源元件140，而栅极G2、沟道层C2、源极S2以及漏极D2共同构成第二有源元件150。并且，在基板10上全面地形成绝缘层I2以覆盖住第一有源元件140与第二有源元件150。随之，在绝缘层I2上形成接触窗TH3，且接触窗TH3贯穿绝缘层I1与绝缘层I2并暴露出共用线190。

之后，请参照图6D与图7，于绝缘层I2上，以一透明导电材料层形成共用电极180，其中共用电极180通过接触窗TH3电性连接于共用线190。随之，请参照图6E以及图7，于共用电极180以及绝缘层I2上形成绝缘层I3，其中绝缘层I3覆盖住第一有源元件140以及第二有源元件150。并且，在绝缘层I3以及绝缘层I2中形成接触窗TH4以及TH5，其分别暴露出漏极D1以及D2。然后，请参照图6F与图7，在绝缘层I3上形成第一像素电极160以及第二像素电极170，其中第一像素电极160通过接触窗TH4电性连接于第一有源元件140的漏极D1，而第二像素电极170通过接触窗TH5电性连接于第二有源元件150的漏极D2。如此一来，即完成像素结构100C，其中共用电极180位在绝缘层I2与绝缘层I3之间，而绝缘层I3位在共用电极180与像素电极160、170之间。

上述多个例子具体地说明数种制程顺序下所制作的像素结构100A～100C在剖面上的态样。不过，上述例子仅是举例说明之用并非用以限定本发明。在其他实施例中，有源元件可以选择性地是顶栅型的薄膜电晶体或是其他的实施态样。

综上所述，本发明采用第一像素电极的第一电压与第二像素电极的第二电压之间的差值作为驱动显示介质的驱动电场。如此一来，在相同的驱动晶片驱动之下，相对于公知像素结构而言，本发明的像素结构可以提供较大的驱动电场以及具有较大的存储电容。尤其是，像素结构用以驱动介电系数较大的显示介质时，可不需改变驱动晶片的规格，而有助于节省驱动晶片的购买及重新设计的成本。并且，本发明将共用电极设置于第一像素电极与第二像素电极下方，以构成足够的存储电容。本发明使用透明的导电材料制作共用电极，因此像素结构的显示开口率不因共用电极的存在而受到负面影响。换言之，本实施例的像素结构除了可提供足够的驱动电场外，更可以在理想的显示开口率下具有足够的存储电容。

虽然本发明已以实施例揭示如上，然而其并非用以限定本发明，任何本领域普通技术人员，在不脱离本发明之精神和范围内，当可作些许之更动与润饰，故本发明之保护范围当视随附之权利要求所界定的范围为准。

Claims

1.一种像素结构，配置于一基板上，用以驱动一显示介质，该像素结构包括：

一扫描线；

一第一数据线，与该扫描线相交；

一第二数据线，与该扫描线相交；

一第一有源元件，电性连接该第一数据线；

一第二有源元件，电性连接该第二数据线；

一第一像素电极，电性连接于该第一有源元件；

一第二像素电极，电性连接于该第二有源元件，该第一像素电极以及该第二像素电极位于该第一数据线以及该第二数据线之间；以及

一共用电极，配置于该第一像素电极与该基板之间且配置于该第二像素电极与该基板之间，其中该第一像素电极的一第一电压以及该第二像素电极的一第二电压皆不等于该共用电极的一第三电压，其中该第一电压与该第二电压之差构成该显示介质的一驱动电场。

2.如权利要求1所述的像素结构，该第一电压与该第二电压之差大于10伏特。

3.如权利要求1所述的像素结构，其中该第三电压介于该第一电压与该第二电压之间。

4.如权利要求1所述的像素结构，其中该第三电压为该第一电压与该第二电压的平均值。

5.如权利要求1所述的像素结构，其中该显示介质的材质包括蓝相液晶材料。

6.如权利要求1所述的像素结构，还包括一共用线，电性连接于该共用电极，且实质上平行于该扫描线，该共用线将该像素结构划分出两个配向区域。

7.如权利要求6所述的像素结构，其中该第一像素电极包括多个第一条状部，而该第二像素电极包括多个第二条状部，位在不同配向区域中的该些第一条状部沿不同方向延伸，位在不同配向区域中的该些第二条状部沿不同方向延伸，且该些第一条状部与该些第二条状部彼此交替排列。

8.如权利要求7所述的像素结构，其中该第一像素电极还包括：

一第一纵向连接部，位在该些第一条状部与该第一数据线之间，实质上平行于该第一数据线；以及

至少一第一横向连接部，连接于该第一纵向连接部，实质上平行于该扫描线，且部分的该些第一条状部连接于该第一纵向连接部，而其他的该些第一条状部连接于该至少一第一横向连接部，其中该共用线具有一第一分支，与该第一纵向连接部重叠。

9.如权利要求7所述的像素结构，其中该第二像素电极还包括：

一第二纵向连接部，位在该些第二条状部与该第二数据线之间，实质上平行于该第二数据线；以及

一第二横向连接部，连接于该第二纵向连接部，实质上平行于该扫描线，并重叠于该共用线，且部分的第二条状部连接于第二纵向连接部，其他的第二条状部连接于第二横向连接部，其中该共用线具有一第二分支，与该第二纵向连接部重叠。

10.如权利要求1所述的像素结构，其中该共用电极的材质为透明导电材料。