CN108873531B - 阵列基板及其驱动方法、液晶显示装置 - Google Patents

阵列基板及其驱动方法、液晶显示装置 Download PDF

Info

Publication number
CN108873531B
CN108873531B CN201810871758.0A CN201810871758A CN108873531B CN 108873531 B CN108873531 B CN 108873531B CN 201810871758 A CN201810871758 A CN 201810871758A CN 108873531 B CN108873531 B CN 108873531B
Authority
CN
China
Prior art keywords
electrode
sub
sharing
voltage
common electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810871758.0A
Other languages
English (en)
Other versions
CN108873531A (zh
Inventor
严允晟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201810871758.0A priority Critical patent/CN108873531B/zh
Publication of CN108873531A publication Critical patent/CN108873531A/zh
Application granted granted Critical
Publication of CN108873531B publication Critical patent/CN108873531B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3648Control of matrices with row and column drivers using an active matrix
    • G09G3/3659Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3696Generation of voltages supplied to electrode drivers

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本发明提供了一种阵列基板,涉及显示技术领域,以解决多畴结构的液晶显示器中像素电压较低的子电极所出现的严重闪烁问题,并提升显示效果。所述阵列基板包括:设置于第一子电极和第二子电极之间的分享开关管和第一公共电极线,分享开关管的源极与第二子电极电连接,分享开关管的漏极与第一公共电极线形成分享电容,第一公共电极线配置为传输公共电压信号Vcom;第二公共电极线,分享开关管的栅极与第二公共电极线电连接,第二公共电极线配置为在充电阶段传输第一电压信号V1,在分享阶段传输第二电压信号V2,在显示阶段传输第三电压信号V3。所述阵列基板用于多畴结构的液晶显示器的显示中。

Description

阵列基板及其驱动方法、液晶显示装置
技术领域
本发明涉及显示技术领域,尤其涉及一种阵列基板及其驱动方法、液晶显示装置。
背景技术
液晶显示器(Liquid Crystal Display,简称LCD)是目前的主流显示器件之一。为了增大液晶显示器的视角,改善其斜视角色偏差的问题,常见的做法是在液晶显示器中的形成多畴(Domain)结构。
在多畴结构的液晶显示器中,薄膜晶体管(Thin Film Transistor,简称TFT)阵列基板上的像素电极(Pixel)被分割成两个子电极,每个子电极对应N种取向方向(N≥2),并且驱动时其中一个子电极的像素电压大于另外一个子电极的像素电压,从而形成2N畴结构。
上述多畴结构的液晶显示器往往会存在如下问题:像素电压较低的子电极会发生严重的闪烁(Flicker)问题,影响显示效果。
发明内容
针对上述现有技术中所存在的问题,本发明的实施例提供一种阵列基板及其驱动方法、液晶显示装置,以解决多畴结构的液晶显示器中像素电压较低的子电极所出现的严重闪烁问题,提升显示效果。
为达到上述目的,本发明的实施例采用如下技术方案:
第一方面,本发明实施例提供了一种阵列基板,包括衬底基板,及设置于所述衬底基板上的多个像素电极,每个所述像素电极包括第一子电极和第二子电极,其特征在于,所述阵列基板还包括:设置于所述第一子电极和所述第二子电极之间的分享开关管和第一公共电极线,所述分享开关管的源极与所述第二子电极电连接所述第一公共电极线配置为传输公共电压信号Vcom;第二公共电极线,所述分享开关管的栅极与所述第二公共电极线电连接,所述第二公共电极线配置为在充电阶段传输第一电压信号V1,在分享阶段传输第二电压信号V2,在显示阶段传输第三电压信号V3;其中,Vgl≤V1≤Vcom
Figure BDA0001752318000000021
V3=Vcom,且|V1-V2|<|Vgl-Vgh|;Vgl为所述第二子电极的驱动管的关闭电压,Vgh为所述第二子电极的驱动管的打开电压,
Figure BDA0001752318000000022
为所述第二子电极在灰阶为零时的正反转像素电压,ΔVP为所述第二子电极的驱动管在由打开切换为关闭的瞬间像素电压的下降量;所述充电阶段、所述分享阶段和所述显示阶段的持续时间之和为一帧的时间。
在上述阵列基板中,像素电极包括第一子电极和第二子电极,即上述阵列基板为多畴结构。其第二公共电极线配置为在充电阶段传输第一电压信号V1,在分享阶段传输第二电压信号V2,在显示阶段传输第三电压信号V3。由于Vgl≤V1≤Vcom,因此栅极与第二公共电极线电连接的分享开关管在充电阶段关闭,第一子电极和第二子电极均充电;由于
Figure BDA0001752318000000023
因此分享开关管在分享阶段打开,分享电容分享第二子电极上的一部分电荷,使得第二子电极的像素电压小于第一子电极的像素电压;由于V3=Vcom,因此第二公共电极线在显示阶段发挥公共电极的作用,第一子电极和第二子电极均放电,子像素正常显示。
可见,上述阵列基板实现了对第二公共电极线的分时复用,在由充电阶段切换为分享阶段时,即第二公共电极线上的电压由第一电压信号V1上升为第二电压信号V2时,由于分享开关管的栅源寄生电容所引起电压变化量正比于|Vgl-Vgh|,而本方案中|V1-V2|<|Vgl-Vgh|,因此本方案中在由充电阶段切换为分享阶段时分享开关管的栅源寄生电容所引起电压变化量得以减小,从而避免了由于栅源寄生电容引起电压变化量太大而致使第二子电极(即像素电压较低的子电极)发生严重闪烁的问题,提升了显示效果。
可选的,所述第二公共电极线设置于所述第二子电极朝向或背向所述衬底基板的一侧。
可选的,所述第二子电极对应四个畴,所述四个畴排列成两行两列,所述第二公共电极线位于两行畴之间。
可选的,对于属于同一像素电极的第一子电极和第二子电极,所述第二公共电极线设置于所述第二子电极远离所述第一子电极的一侧;且所述第二公共电极线位于相邻两行像素电极之间。
可选的,各所述第二公共电极线之间相互绝缘;或者,
全部所述第二公共电极线分成至少两组,每组包括相邻的至少两条第二公共电极线,每组的第二公共电极线之间电连接,不同组的第二公共电极线之间相互绝缘。
可选的,所述阵列基板还包括设置于所述第二子电极的垂直于所述第二公共电极线的两侧的遮光条,所述第二公共电极线通过所述遮光条与所述分享开关管的栅极电连接。
可选的,所述阵列基板还包括设置于所述第一子电极和所述第二子电极之间的第一驱动管、第二驱动管和充电栅线;所述第一驱动管的栅极和所述第二驱动管的栅极分别与所述充电栅线电连接;所述第一驱动管的漏极与所述第一子电极电连接,所述第二驱动管的漏极与所述第二子电极电连接;所述第一子电极与所述第一公共电极线形成第一存储电容,所述第二子电极与所述第二公共电极线形成第二存储电容。
可选的,所述第一驱动管的栅极、所述第二驱动管的栅极、所述分享开关管的栅极、所述充电栅线、所述第一公共电极线和所述第二公共电极线处于同一膜层,该膜层设置于所述衬底基板与所述像素电极所在膜层之间。
第二方面,本发明实施例提供了一种阵列基板的驱动方法,用于驱动第一方面所提供的阵列基板,包括:一帧的时间包括充电阶段、分享阶段和显示阶段,在一帧的时间内,持续向第一公共电极线输入公共电压信号Vcom;在所述充电阶段,通过第二公共电极线向分享开关管的栅极施加第一电压信号V1,使所述分享开关管关闭,所述第一子电极和所述第二子电极充电;在所述分享阶段,通过所述第二公共电极线向所述分享开关管的栅极施加第二电压信号V2,使所述分享开关管打开,所述第二子电极上的一部分电荷转移至所述分享电容中;在所述显示阶段,通过所述第二公共电极线向所述分享开关管的栅极施加三电压信号V3,使所述第一子电极和所述第二子电极上的电荷释放,维持一帧画面的显示;其中,Vgl≤V1≤Vcom
Figure BDA0001752318000000031
V3=Vcom,且|V1-V2|<|Vgl-Vgh|;Vgl为所述第二子电极的驱动管的关闭电压,Vgh为所述第二子电极的驱动管的打开电压,
Figure BDA0001752318000000041
为所述第二子电极在灰阶为零时的正反转像素电压,ΔVP为所述第二子电极的驱动管在由打开切换为关闭的瞬间像素电压的下降量。
可选的,所述充电阶段的持续时间大于或等于用于打开所述第二子电极的驱动管的信号的持续时间。
可选的,所述第一电压信号V1的值随所述充电阶段的持续时间的增大而减小。
可选的,所述分享阶段的持续时间小于或等于液晶分子偏转的反应时间。
上述阵列基板的驱动方法所能产生的有益效果与第一方面所提供的阵列基板的有益效果相同,此处不再赘述。
第三方面,本发明实施例提供了一种液晶显示装置,包括第一方面所提供的阵列基板。
上述液晶显示装置所能产生的有益效果与第一方面所提供的阵列基板的有益效果相同,此处不再赘述。
附图说明
为了更清楚地说明本公开实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本公开的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其它的附图。
图1为现有技术中八畴垂直取向的液晶显示器的阵列基板的像素架构图;
图2为图1所示出的像素架构的电路结构图;
图3为图1所示出的像素架构的驱动时序图;
图4为图3所示出的驱动时序图在ss区域的局部放大图;
图5为图1所示出的像素架构中分享电容较大情况下像素电压正反转的曲线图;
图6为图1所示出的像素架构中分享电容较大情况下像素电压负反转的曲线图;
图7为图1所示出的像素架构中分享电容较小情况下像素电压正反转的曲线图;
图8为图1所示出的像素架构中分享电容较小情况下像素电压负反转的曲线图;
图9为本发明实施例所提供的阵列基板的一种像素架构图;
图10为图9所示出的像素架构的电路结构图;
图11本发明实施例所提供的阵列基板的另一种像素架构图;
图12为图9所示出的像素架构的第一种驱动时序图;
图13为图9所示出的像素架构的第二种驱动时序图;
图14为图9所示出的像素架构的第三种驱动时序图;
图15为图9所示出的像素架构的第四种驱动时序图。
附图标记说明:
1-第一子电极; 2-第二子电极;
TS-分享开关管; 4-第一公共电极线;
5-数据线; 6-充电栅线;
7-分享栅线; 8-第二公共电极线;
9-遮光条; 10、10’-第一导电电极;
11、11’-过孔; T1-第一驱动管;
T2-第二驱动管; CS-分享电容;
C1-第一存储电容; C2-第二存储电容。
具体实施方式
正如背景技术所述,多畴结构的液晶显示器中,像素电压较低的子电极会发生严重的闪烁问题。本发明的发明人经研究发现,造成上述问题的原因之一在于(为了更清楚的描述产生技术问题的原因,下面结合一种具体的多畴结构进行说明):
请参见图1和图2,为一种八畴结构垂直配向(Vertical Alignment,简称VA)的液晶显示器的阵列基板的像素架构及电路结构,在该像素架构中包括多个像素电极,每个像素电极包括第一子电极1和第二子电极2,第一子电极1与第二子电极2之间设置有第一驱动管T1、第二驱动管T2、分享开关管TS、充电栅线6、第一公共电极线4和分享栅线7;另外,每列像素电极均对应设置有数据线5。
其中,第一驱动管T1的栅极和第二驱动管T2的栅极分别与充电栅线6电连接,第一驱动管T1的源极和第二驱动管T2的源极分别于对应的数据线5电连接,第一驱动管T1的漏极与第一子电极1电连接,第二驱动管T2的漏极与第二子电极2电连接。
第一公共电极线4配置为传输公共电压信号Vcom。第一子电极1与第一公共电极线4形成第一存储电容C1,第二子电极2与第二电容电极形成第二存储电容C2
分享开关管TS的栅极与分享栅线7电连接,分享开关管TS的源极与第二驱动管T2的漏极电连接,分享开关管TS的漏极与第一公共电极线4形成分享电容CS
上述阵列基板与液晶显示器的彩膜(Color Filter,简称CF)基板相配合,彩膜基板上形成有取向膜,取向膜上形成有不同方向的取向槽,从而使阵列基板与彩膜基板之间夹设的液晶分子具有不同的初始取向,每一取向对应一个畴。对于八畴结构,第一子电极1对应四个畴,分别对应45°、135°、225°和315°方向(以顺时针方向为正方向,水平向右的方向为0°);第二子电极2也对应四个畴,同样分别对应45°、135°、225°和315°方向。
在驱动上述像素架构时,一帧的时间内,第一公共电极线4持续输入公共电压信号Vcom。同时,请参见图3,一帧的时间分为充电阶段A、分享阶段B和显示阶段C,其中,曲线a表示充电栅线6的电压,曲线b表示分享栅线7的电压,曲线c表示分享电容CS的电压,曲线d表示第一子电极1的像素电压,曲线e表示第二子电极2的像素电压。
在充电阶段A,充电栅线6输入高电平,第一驱动管T1和第二驱动管T2打开,第一驱动管T1和第二驱动管T2的漏极输出数据线5所供给的数据电压,第一存储电容C1和第二存储电容C2充电,此时第一子电极1和第二子电极2的像素电压相等。
在分享阶段B,充电栅线6输入低电平,第一驱动管T1和第二驱动管T2关闭;分享栅线7输入高电平,分享开关管TS打开,由于分享开关管TS的源极与第二驱动管T2的漏极电连接,即分享开关管TS的源极与第二子电极2电连接,因此第二子电极2上的电荷,有一部分会转移至于分享开关管TS电连接的分享电容CS中,从而分享电容CS的电压上升,第二子电极2的像素电压(是指绝对值)下降,二者通过分享电压达到电压相等,此时第一子电极1的像素电压(是指绝对值)大于第二子电极2的像素电压(是指绝对值)。
在显示阶段C,分享栅线7输入低电平,分享开关管TS关闭,第一存储电容C1和第二存储电容C2放电,使第一子电极1和第二子电极2的像素电压均维持此前分享阶段B时各自的像素电压,子像素进行正常显示。由于第一子电极1和第二子电极2均对应45°、135°、225°和315°方向的四个畴,配合第一子电极1和第二子电极2在显示阶段的像素电压不同,因此第一子电极1和第二子电极2所对应的八个畴中的液晶分子可产生八种不同程度的偏转,从而改善液晶显示器斜视角色偏差的问题。
通常情况下,在连续帧的驱动过程中,像素电极的像素电压以公共电压Vcom为基准进行正负反转,具体到上述像素架构中就是,第一子电极1和第二子电极2的像素电压均以公共电压Vcom为基准进行正负反转。
在正反转中,请参见图3,第二子电极2的像素电压为正电压,分享电容CS的电压为上一帧中第二子电极2的像素电压,为负电压,随着分享阶段的进行,第二子电极2的像素电压逐渐下降,分享电容CS的电压逐渐上升,直至二者相等。
在负反转中,第二子电极2的像素电压为负电压,分享电容CS的电压为上一帧中第二子电极2的像素电压,为正电压,随着分享阶段B的进行,第二子电极2的像素电压逐渐上升,分享电容CS的电压逐渐下降,直至二者相等。
请参见图3中的ss区域及图4中ss区域的放大图,以正反转为例,上述八畴结构的像素架构中,由充电阶段A切换为分享阶段B时,即第一驱动管T1和第二驱动管T2关闭、分享开关管TS打开的瞬间(图3和图4中用B1表示此阶段):
(1)由于第二驱动管T2存在栅源寄生电容,因此会引起第二子电极2的像素电压有短暂的上升,其电压变化量△V2为:
Figure BDA0001752318000000081
其中,C2gs为第二驱动管T2的栅源寄生电容,C2为第二存储电容C2的容值,Vgl为第二驱动管T2的关闭电压,Vgh为第二驱动管T2的打开电压。
(2)与此同时,由于分享开关管TS存在栅源寄生电容,会引起分享电容CS的电压也会上升,其电压变化量△VS为:
Figure BDA0001752318000000082
其中,CSgs为分享开关管TS的栅源寄生电容,CS为分享电容CS的容值,Vgl为分享开关管TS的关闭电压,等于第二驱动管T2的关闭电压,Vgh为分享开关管TS的打开电压,等于第二驱动管T2的打开电压。
若分享电容CS的容值CS比较大,在分享开关管TS打开的瞬间,根据上述公式(2),分享电容CS的电压变化量△VS的值不会很大。如图5所示,正反转时,第二子电极2与分享电容CS之间可以形成较合理的电压差,从而在分享阶段B第二子电极2的像素电压能够正常减小,进而第二子电极2的像素电压与第一子电极1的像素电压的电压比在合理范围内,实现正常显示。同样的,如图6所示,负反转时,第二子电极2与分享电容CS之间也可以形成较合理的电压差,从而在分享阶段B第二子电极2的像素电压能够正常增大,进而第二子电极2的像素电压与第一子电极1的像素电压的电压比在合理范围内,实现正常显示。
若分享电容CS的容值CS比较小,在分享开关管TS打开的瞬间,根据上述公式(2),分享电容CS的电压变化量△VS的值会比较大。如图7所示,正反转时,分享电容CS的电压在分享开关管TS打开的瞬间大幅增加,导致第二子电极2与分享电容CS之间几乎无电压差,从而在分享阶段B第二子电极的像素电压几乎不能发生变化,进而第二子电极2的像素电压与第一子电极1的像素电压的电压比较大。然而,如图8所示,在负反转时,分享电容CS的电压在分享开关管TS打开的瞬间大幅增加,导致第二子电极2与分享电容CS之间的电压差过大,从而在分享阶段B第二子电极2的像素电压发生大幅度变化,进而第二子电极2的像素电压与第一子电极1的像素电压的电压比较小。
对比图7和图8不难发现,当分享电容CS的容值CS比较小时,在第二子电极2的像素电压进行正负反转的过程中,第二子电极2的像素电压以公共电压为基准发生极其严重的不对称,这导致第二子电极2处出现严重的闪烁及残像问题,也就是背景技术中所提及的像素电压较低的子电极所出现的严重闪烁问题。请参见下表1:
表1
试验1 试验2 试验3
V<sub>pl</sub>/V<sub>ph</sub> 0.65 0.75 0.85
C<sub>1</sub>(pF) 0.156 0.125 0.078
C<sub>2</sub>(pF) 0.212 0.169 0.106
C<sub>S</sub>(pF) 0.043 0.035 0.024
通过试验验证,在试验1中,分享电容CS的容值CS为0.043pF,第二子电极2的像素电压Vpl与第一子电极1的像素电压Vph的电压比Vpl/Vph=0.65,验证无明显闪烁;在试验2中,分享电容CS的容值CS减小至0.035pF,第二子电极2的像素电压Vpl与第一子电极1的像素电压Vph的电压比Vpl/Vph=0.75,验证无明显闪烁;在试验3中,分享电容CS的容值CS减小至0.024pF,第二子电极2的像素电压Vpl与第一子电极1的像素电压Vph的电压比Vpl/Vph=0.85,电压比过大,第二子电极2处出现明显闪烁。
基于上述研究和试验结果,考虑可以将分享电容CS的容值CS设计的较大,但是这样的设计会导致分享电容CS在分享阶段B中从第二子电极2上分享得到的电荷过多,造成分享阶段B中第二子电极2的像素电压(是指绝对值)下降过多,第二子电极2的像素电压与第一子电极1的像素电压的电压比过小,影响显示效果。通常情况下,第二子电极2的像素电压与第一子电极1的像素电压的电压比的设计值不会低于0.65,若分享电容CS的容值CS设计的较大,第二子电极2的像素电压与第一子电极1的像素电压的电压比很容易低于0.65。并且,由于分享电容CS处于第一子电极1与第二子电极2之间,占据一定的非开口区域,较大的分享电容CS必然会造成子像素开口率的下降,这与当前显示器高分辨率的发展趋势相悖。
另一考虑,由于上述闪烁问题是由于当分享电容CS的容值CS比较小时,分享开关管TS打开的瞬间分享电容CS的电压变化量△VS较大,造成第二子电极2的像素电压在进行正负反转时以公共电压为基准发生极其严重的不对称所引起的,因此,根据上述公式(2),考虑通过减小分享开关管TS的栅源寄生电容CSgs,来减少分享开关管TS打开的瞬间分享电容CS的电压变化量△VS,来改善由于分享开关管TS打开的瞬间分享电容CS的电压变化量△VS过大所引起的第二子电极2闪烁的问题。然而实际上受目前曝光机的曝光能力的限制,目前的阵列基板上所制作的薄膜晶体管(包括分享开关管TS)已经是最小尺寸,因此减小分享开关管TS的栅源寄生电容CSgs这一考虑也不可行。
基于以上各方面的考虑,本发明的发明人提出:在上述公式(2)中,|Vgl-Vgh|实际上为分享开关管TS打开的瞬间分享开关管TS的源极的电压变化幅度,因此可以通过减小分享开关管TS打开的瞬间分享开关管TS的源极的电压变化幅度,来减小分享开关管TS打开的瞬间分享电容CS的电压变化量△VS,从而改善由此引起的第二子电极2的像素电压在进行正负反转时以公共电压为基准所发生的极其严重的不对称现象,达到减小甚至消除由此引起的第二子电极2闪烁的问题。
从这一思想出发提出了本发明实施例的技术方案,为使本发明的上述目的、特征和优点能够更加明显易懂,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述。显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其它实施例,均属于本发明保护的范围。
本发明的一些实施例提供了一种阵列基板,如图9、图10所示,该阵列基板包括衬底基板,及设置于衬底基板上的多个像素电极,每个像素电极包括第一子电极1和第二子电极2。在第一子电极1和第二子电极2之间设置有第一驱动管T1、第二驱动管T2和充电栅线6,第一驱动管T1的栅极和第二驱动管T2的栅极分别与充电栅线6电连接,第一驱动管T1的漏极与第一子电极1电连接,第二驱动管T2的漏极与第二子电极2电连接。第一子电极1与第一公共电极线4形成第一存储电容C1
上述阵列基板还包括:设置于第一子电极1和第二子电极2之间的分享开关管TS和第一公共电极线4,分享开关管TS的源极与第二子电极2电连接,分享开关管TS的漏极与第一公共电极线4形成分享电容CS,第一公共电极线4配置为传输公共电压信号Vcom
上述阵列基板还包括:对应于第二子电极2设置的第二公共电极线8,分享开关管TS的栅极与第二公共电极线8电连接,第二公共电极线8配置为在充电阶段传输第一电压信号V1,在分享阶段传输第二电压信号V2,在显示阶段传输第三电压信号V3。第二子电极2与第二公共电极线8形成第二存储电容C2
其中,Vgl≤V1≤Vcom
Figure BDA0001752318000000111
V3=Vcom,且|V1-V2|<|Vgl-Vgh|;Vgl为所述第二子电极2的驱动管(即第二驱动管T2)的关闭电压,Vgh为第二驱动管T2的打开电压,
Figure BDA0001752318000000112
为第二子电极2在灰阶为零时的正反转像素电压,ΔVP为第二驱动管T2在由打开切换为关闭的瞬间像素电压的下降量;充电阶段、分享阶段和显示阶段的持续时间之和为一帧的时间。
在上述阵列基板中,第二子电极2与第二公共电极线8对应设置,并对第二公共电极线8进行分时复用,即在不同阶段为其配置不同的电压信号。具体的:
在充电阶段,第二公共电极线8配置为传输第一电压信号V1,由于分享开关管TS的栅极与第二公共电极线8电连接,而此时Vgl≤V1≤Vcom,即分享开关管TS的栅极电压小于或等于Vcom,因此分享开关管TS处于关闭状态。
由充电阶段进入分享阶段,第二公共电极线8配置为传输第二电压信号V2,即分享开关管TS的栅极电压为第二电压信号V2;由于分享开关管TS的源极与第二驱动管T2的漏极电连接,因此分享开关管TS的源极电压等于第二驱动管T2的漏极电压,即等于第二子电极2的像素电压,第二子电极2的像素电压最大为
Figure BDA0001752318000000121
也就是说,分享开关管TS的源极电压最大为
Figure BDA0001752318000000122
由于
Figure BDA0001752318000000123
≤V2≤Vgh,因此此时分享开关3的栅极电压大于或等于源极电压,从而分享开关管TS打开,第二子电极2的像素电压进入分享阶段,分享电容CS分享第二子电极2上的一部分电荷,使得第二子电极2的像素电压小于第一子电极1的像素电压。
进入显示阶段后,第二公共电极线8配置为传输第三电压信号V3,V3=Vcom,第二公共电极线8发挥公共电极的作用,第一子电极1和第二子电极2均放电,子像素维持一帧画面的显示。
需要指出的是,在由充电阶段切换为分享阶段时,分享电容CS的栅极电压由V1变为V2,由于分享开关管TS的栅源寄生电容CSgs的影响,分享电容CS的电压会上升,其电压变化量△VS为:
Figure BDA0001752318000000124
由上述公式(3)可知,分享电容CS的电压变化量△VS正比于|V1-V2|。而通过上面对相关技术的分析可知,相关技术中分享电容CS在该阶段的电压变化量
Figure BDA0001752318000000125
由于|V1-V2|<|Vgl-Vgh|,因此在由充电阶段切换为分享阶段时本发明中分享开关管TS的栅源寄生电容CSgs所引起电压变化量△VS得以减小,从而避免了由于分享开关管TS的栅源寄生电容CSgs引起电压变化量△VS过大,而致使第二子电极2(即像素电压较低的子电极)发生严重闪烁的问题,提升了显示效果。
需要说明的是,在上面的描述中提到,第一子电极1与第一公共电极线4形成第一存储电容C1。示例性的,如图9所示,在一些实施例中,可以在第一子电极1的中心区域设置第一导电电极10,并设置与第一导电电极10对应的第二导电电极(被第一导电电极10遮盖,因而图中未示出),其中第一导电电极10通过过孔11与第一子电极1电连接,第二导电电极与第一公共电极线4电连接,从而第一导电电极10与第二导电电极形成第一存储电容C1,即第一子电极1与第一公共电极线4形成第一存储电容C1。通过这样的结构设计,可以增大第一存储电容C1,有利于提高显示性能。此外,第一导电电极10可设置于源漏电极层,即第一导电电极10可与第一驱动管T1的源极、第一驱动管T1的漏极、第二驱动管T2的源极、第二驱动管T2的漏极、分享开关管TS的源极和分享开关管TS的漏极同层设置,以简化工艺步骤;第二导电电极可设置于第一导电电极10朝向衬底基板的一侧,具体可设置于栅极金属层,即第二导电电极可与第一公共电极线4、分享栅线6、第一驱动管T1的栅极、第二驱动管T2的栅极和分享开关管TS的栅极同层设置,以简化工艺步骤。
在上面的描述中提到,第二子电极2与第二公共电极线8形成第二存储电容C2。示例性的,请再次参见图9,在一些实施例中,可以在第二子电极2的中心区域的设置第一导电电极10’,并设置与第一导电电极10’对应的第二导电电极(被第一导电电极10’遮盖,因而图中未示出),其中第一导电电极10’通过过孔11’与第二子电极2电连接,第二导电电极与第二公共电极线8电连接,从而第一导电电极10’与第二导电电极形成第二存储电容C2,即第二子电极2与第二公共电极线8形成第二存储电容C2,有利于提高显示性能。此外,第一导电电极10’可设置于源漏电极层,即第一导电电极10’可与第一驱动管T1的源极、第一驱动管T1的漏极、第二驱动管T2的源极、第二驱动管T2的漏极、分享开关管TS的源极和分享开关管TS的漏极同层设置,以简化工艺步骤;第二导电电极可设置于第一导电电极10’朝向衬底基板的一侧,具体可设置于栅极金属层,即第二导电电极可与第一公共电极线4、分享栅线6、第一驱动管T1的栅极、第二驱动管T2的栅极和分享开关管TS的栅极同层设置,以简化工艺步骤。
基于上述技术方案,第二公共电极线8可以设置于第二子电极2朝向或背向衬底基板的一侧,即可以设置于第二子电极2所在膜层之上或之下。需要指出的是,当第二公共电极线8设置于第二子电极2朝向衬底基板的一侧时,第二公共电极线8可以位于栅极金属层,即第二公共电极线8可以与第一驱动管T1的栅极、第二驱动管T2的栅极、分享开关管TS的栅极、充电栅线6和第一公共电极线4同层设置,从而简化工艺步骤。
在一些实施例中,陈列基板上设置有遮光层,该遮光层包括多条遮光条,位于子像素之间的间隙区域,用以遮挡子像素之间的间隙。第一公共电极线4和第二公共电极线8可以设置于遮光层,使得二者可在传输电压信号的同时发挥遮光的作用。基于此,如图9和11所示,在另外的一些实施例中,可在第二子电极2的垂直于第二公共电极线8的两侧设置遮光条9,遮光条9将第二公共电极线8与分享开关管TS的栅极电连接。另外,栅极金属层和遮光层可设置为同一膜层,也就是说,第一驱动管T1的栅极、第二驱动管T2的栅极、分享开关管TS的栅极、充电栅线6、第一公共电极线4、第二公共电极线8及多条遮光条同层设置。
作为第二公共电极线8的一种可能的设计,如图9所示,第二子电极2可以对应四个畴,该四个畴可以排列成两行两列,此时可以将第二公共电极线8设置于上述四个畴排列成的两行畴之间,也就是说,第二公共电极线8处于第二子电极2所在的区域内,而非第一子电极1与第二子电极2之间的间隙区域内。对比图1与图9,不难发现,上述设计中属于同一个像素电极的第一子电极1和第二子电极2之间无需设置单独的分享栅线7,将具有分享栅线7作用的第二公共电极线8设置于第二子电极2所在的区域内,使得第一子电极1和第二子电极2之间的信号线数量由三条变为两条,从而可缩小第一子电极1和第二子电极2间的距离,增大阵列基板的开口率(A/R,Aperture ratio,即阵列基板中有效透光区域与全部面积的比例),从而提高了显示效果。
如图11所示,作为第二公共电极线8的另一种可能的设计,对于属于同一像素电极的第一子电极1和第二子电极2,第二公共电极8也可以设置于第二子电极2远离第一子电极1的一侧,且该第二公共电极线8可以位于相邻两行像素电极之间,也就是说,第二公共电极线8处于第二子电极2所在的区域内,而非第一子电极1与第二子电极2之间的间隙区域内。对比图1与图11,不难发现,上述设计中属于同一个像素电极的第一子电极1和第二子电极2之间无需设置单独的分享栅线7,将具有分享栅线7作用的第二公共电极线8设置于相邻的像素电极之间,与此同时,第一子电极1和第二子电极2之间的信号线数量由三条变为两条,从而可缩小第一子电极1和第二子电极2间的距离,增大了阵列基板的开口率(A/R,Aperture ratio,即有效透光区域与全部面积的比例),从而提高显示效果。
需要指出的是,在现有技术中,分享栅线7的宽度通常为7μm,分享栅线7与第一驱动管T1的栅极间的隙通常为7μm,则在本发明实施例提供的上述阵列基板中,属于同一个像素电极的第一子电极1与第二子电极2间的间距可以减少14μm,并且随着分辨率的增大,上述两种第二公共电极线8的可能的设计能够使阵列基板的A/R提升的效果越大。例如,将本发明实施例提供的阵列基板应用于75寸全高清(Full High Definition,简称FHD)液晶显示屏中,A/R可提升2%;应用于75寸超高清(Ultra High Definition,简称UHD)液晶显示屏中,A/R可提升4~10%;应用于75寸8K(像素数为7680×4320)液晶显示屏中,A/R可提升10~20%。
参见图9~图11,在本发明实施例所提供的阵列基板中,第一公共电极线4的数量为多条,各第一公共电极线4在一帧的充电阶段、分享阶段和显示阶段均配置为传输公共电压信号Vcom。各第一公共电极线4之间可相互电连接,以统一向它们提供公共电压信号Vcom,简化电路结构;各第一公共电极线4之间也可相互绝缘,或者分组相互电连接,只要相应的向它们提供公共电压信号Vcom即可,此处不做限定。
在本发明实施例所提供的阵列基板中,第二公共电极线8的数量也为多条,各第二公共电极线8在充电阶段传输第一电压信号V1,在分享阶段传输第二电压信号V2,在显示阶段传输第三电压信号V3。对于各第二公共电极线8之间的连接关系,下面介绍几种可能的设计。
作为一种可能的设计,各第二公共电极线8之间可以相互绝缘,即各第二公共电极线8配置为各自独立地传输电压信号,该种设计中各第二公共电极线8之间互不影响,从而电路控制的灵活性及性能较好。
作为另一种可能的设计,可以将全部第二公共电极线8分成至少两组,每组包括相邻的至少两条第二公共电极线8,每组的第二公共电极线8之间电连接,不同组的第二公共电极线8之间相互绝缘,使得同一组的第二公共电极线8的信号传输是同步的,且组与组之间相互绝缘,在该种设计中,以组为单位统一配置传输电压信号,从而简化了电路结构。示例性的,每组可以包括2条、4条或8条相邻的第二公共电极线8;例如,阵列基板中共有1080条第二公共电极线8,则将每2条相邻的第二公共电极线8划分为一组,则可以分成540组。
本发明的另外一些实施例提供一种阵列基板的驱动方法,用于驱动上述阵列基板,请参见图9和图12(图12中,曲线a表示栅极扫描信号的时序,即充电栅线6的电压的时序,曲线f表示第二公共电极线8上的电压信号的时序),该驱动方法包括:一帧的时间包括充电阶段A、分享阶段B和显示阶段C,各阶段的驱动过程如下:
在充电阶段A,通过第二公共电极线8向分享开关管TS的栅极施加第一电压信号V1,并持续向第一公共电极线4输入公共电压信号Vcom。由于分享开关管TS的栅极电压为第一电压信号V1,Vgl≤V1≤Vcom,Vgl为第二子电极2的驱动管(即第二驱动管T2)的关闭电压,因此分享开关管TS关闭;同时,在此阶段,充电栅线6输入栅极扫描信号,第一驱动管T1和第二驱动管T2打开,数据线5输入数据电压信号,从而第一子电极1和第二子电极2的电压为数据电压;此时第一公共电极线4的电压为Vcom,从而第一存储电容C1充电(也即第一子电极1充电),第二公共电极线8的电压为V1,从而第二存储电容C2充电(也即第二子电极2充电)。
如图12所示,假设打开第二驱动管T2的栅极扫描信号的持续时间为1H,充电阶段A的持续时间为TA,即第一电压信号V1的持续时间为TA,可以设置TA≥1H,以保证在充电阶段A,分享开关管TS保持关闭,分享电容CS在此阶段不会对第二存储电容C2上的电压产生分享作用,使得第一存储电容C1和第二存储电容C2充分充电。在一些实施例中,可使TA>1H,并且使栅极扫描信号的起始时间相对于第一电压信号V1的起始时间略有延迟,使第一电压信号V1的结束时间相对于栅极扫描信号的结束时间略有延迟,以有效保证上述目的达成。
需要说明的是,在上述充电阶段A中,由于Vgl≤V1≤Vcom,当第一电压信号V1在此区间范围内的取值较大时,分享开关管TS可能出现微弱开启的情况,造成第二子电极2的像素电压可能高于原设计值。
在一些实施例中,第一电压信号V1的值可以随充电阶段A的持续时间的增大而减小。当充电阶段A的持续时间较短时,第一电压信号V1可设置的较大,甚至等于公共电压信号Vcom,此时分享开关管TS即便微弱开启,由于其对第二子电极2的影响的作用时间较短,第二子电极2的像素电压也不会出现较大的变化;另一方面,第一电压信号V1在规定范围内设置越大,就意味着越接近公共电压信号Vcom,即越接近此时第一公共电极线4上的电压,使得第一存储电容C1的电压和第二存储电容C2的电压近似相同,二者的充电效果相近或相同,从而保证较好的显示效果。
在另外一些实施例中,当充电阶段A的持续时间较长时,分享开关管TS可能出现的微弱开启对第二子电极2的影响的作用时间变长,此时可以通过在Vgl~Vcom的取值范围内减小第一电压信号V1,在一些实施例中使第一电压信号V1=Vgl,来降低分享开关管TS的开启程度,使第二子电极2的像素电压不会出现较大的变化,从而保证较好的显示效果。
示例性的,假设像素电极正反转的数据电压信号(即像素电压)的范围为0~9V,负反转的数据电压信号的范围为9~18V,则中间电压为9V;并且假设第一驱动管T1和在由打开切换为关闭的瞬间像素电压的下降量ΔVP=2V,则公共电压信号Vcom=9V-2V=7V。另外,假设第二驱动管T2的关闭电压Vgl=-8V,则第一电压信号V1的取值范围为-8V~7V。当充电阶段A较小时,例如为3.7μs,则可将第一电压信号V1的值设置为7V;当充电阶段A较大时,则可将第一电压信号V1的值设置为-8V。在一些实施例中,将第一电压信号V1的值设置为0V,此时分享开关管TS关闭,其栅极电压(0V)不算太低,因此分享开关管TS中的漏电流Ioff也不算太低,但由于充电阶段A的时间较短,因此分享电容CS可以保持本来的电压(分享电容CS本来的电压为零),第二子电极2也可保持本来的电压(第二子电极2本来的电压为充电后的电压)。
请继续参见图9和图12,由充电阶段A进入分享阶段B,第二公共电极线8的电压信号由第一电压信号V1变为第二电压信号V2,并持续向第一公共电极线4输入公共电压信号Vcom。此阶段中,分享开关管TS的栅极电压为第二电压信号V2
Figure BDA0001752318000000181
且|V1-V2|<|Vgl-Vgh|,Vgh为第二子电极2的驱动管(即第二驱动管T2)的打开电压,
Figure BDA0001752318000000182
为第二子电极2在灰阶为零时的正反转像素电压,ΔVP为第二子电极2的驱动管(即第二驱动管T2)在由打开切换为关闭的瞬间像素电压的下降量。
Figure BDA0001752318000000183
表示第二子电极2的像素电压的最大值,通过设定第二电压信号
Figure BDA0001752318000000184
使得分享开关管TS的栅极电压必然大于源极电压,因此分享开关管TS打开,第二子电极2上的一部分电荷转移至分享电容CS中,第二子电极2的像素电压下降,分享电容CS上升,直至二者电压相等。
示例性的,假设像素电极正反转的数据电压信号的范围为0~9V,负反转的数据电压信号的范围为9~18V;并且假设第一驱动管T1和在由打开切换为关闭的瞬间像素电压的下降量ΔVP=2V,则
Figure BDA0001752318000000185
则可设定16V≤V2≤Vgh。在一些实施例中,将第二电压信号V2的值设置为18V,此时分享开关管TS打开,虽然栅极电压(18V)不算太高,但是通过保证分享阶段B的持续时间足够长,能够有效保证第二子电极2与分享电容CS之间的电压分享效果。
假设分享阶段B的持续时间为TB,即第二电压信号V2的持续时间为TB。在一些实施例中,使分享阶段B的持续时间TB小于或等于液晶分子偏转的反应时间,从而能够避免因分享阶段B过长(大于液晶分子偏转的反应时间),致使第二子电极2对应的液晶分子发生偏转而造成的漏光,以保证较好的显示效果。例如,液晶分子偏转的反应时间为2ms,因此,可以设定TB≤2ms。同时,可以设定TB≥1H,即分享阶段B的持续时间TB大于或等于栅极扫描信号的持续时间的时间,以保证第二子电极2与分享电容CS在分享阶段B完成电压分享。
需要说明的是,在由充电阶段A切换为分享阶段B时,即第二公共电极线8上的电压信号由第一电压信号V1切换为第二电压信号V2时,会引起第二存储电容C2上的电压发生变化,第二存储电容C2的电压变化量△VC2为:
Figure BDA0001752318000000186
在公式(4)中,CLC2为与第二子电极2对应的液晶电容。若△VC2的值过大,会对显示效果造成明显影响,应尽量控制△VC2的值不要过大。
由上面的公式(4)可知,△VC2的大小受|V1-V2|、C2、CLC2三方面因素的影响,通过试验进行对上述三方面因素对△VC2的影响进行验证:
试验一:设定V1<V3,即V1<Vcom,即采用如图12中曲线f所示的时序进行驱动,具体设定V1=0V,V3=Vcom=8V,V2=18V;设定C2/CLC2的比值分别为0、0.1、0.2、0.3、0.5、及1.0,根据公式(4)分别计算得到△VC2的值,具体如下表2所示:
表2
C<sub>2</sub>/C<sub>LC2</sub> 0 0.1 0.2 0.3 0.5 1.0
△V<sub>C2</sub> 0V 1.64V 3.0V 4.15V 5.14V 9V
在实际设计中,通常认为△VC2在3V及3V以下时不会对显示效果产生明显影响,从而由表2可知,当C2/CLC2≤0.2时,△VC2≤3V,显示效果不会受到明显影响。
试验二:设定V1=V3=Vcom,即采用如图13中曲线f所示的时序进行驱动,具体设定V1=V3=Vcom=8V,V2=18V;设定C2/CLC2的比值分别为0、0.1、0.2、0.3、0.428、0.71及1.0,根据公式(4)分别计算得到△VC2的值,具体如下表3所示:
表3
C<sub>2</sub>/C<sub>LC2</sub> 0 0.1 0.2 0.3 0.428 0.71 1.0
△V<sub>C2</sub> 0V 0.91V 1.67V 2.31V 3.0V 4.15V 5V
在实际设计中,通常认为△VC2在3V及3V以下时不会对显示效果产生明显影响。从而由表3可知,当C2/CLC2≤0.428时,△VC2≤3V,显示效果不会受到明显影响。
对比试验一和试验二的结果可知:若要使△VC2不会对显示效果产生明显影响,当V1<V3,即采用如图12中曲线f所示的时序进行驱动时,需要使C2/CLC2≤0.2,取值范围较试验二较小;当V1=V3,即采用如图13中曲线f所示的时序进行驱动时,需要使C2/CLC2≤0.428,取值范围较试验一较大。由于CLC2可认为是一定值,因此可得到:当采用V1<V3的方式进行驱动时,可以将第二存储电容C2设计的较小;当采用V1=V3的方式进行驱动时,可以将第二存储电容C2设计的较大,以保证在由充电阶段A切换为分享阶段B时,第二存储电容C2的电压变化量△VC2不会对显示效果产生明显影响。
请继续参见图9和图12,由分享阶段B进入显示阶段C,通过第二公共电极线8向分享开关管TS的栅极施加第三电压信号V3,并持续向第一公共电极线4输入公共电压信号Vcom。由于分享开关管TS的栅极电压为第三电压信号V3,V3=Vcom,因此分享开关管TS关闭,第二公共电极线8正常发挥公共电极线的作用,第一存储电容C1和第二存储电容C2放电(也即第一子电极1和第二子电极2放电),阵列基板维持当前帧画面的显示。
本发明实施例提供的阵列基板的驱动方法中,对第二公共电极线8进行分时复用,在由充电阶段A切换为分享阶段B时,第二公共电极线8上的电压由第一电压信号V1上升为第二电压信号V2,由于分享开关管TS的栅源寄生电容CSgs所引起的分享电容CS的电压变化量△VS正比于|V1-V2|,而本方案中|V1-V2|<|Vgl-Vgh|,因此本方案中在由充电阶段A切换为分享阶段B时分享开关管TS的栅源寄生电容CSgs所引起的分享电容CS的电压变化量△VS得以减小,从而避免了由于栅源寄生电容CSgs引起的分享电容CS的电压变化量△VS太大而致使第二子电极2(即像素电压较低的子电极)发生严重闪烁的问题,保证较好的显示效果。
上面的装置实施例中提到,各第二公共电极线8之间可以相互绝缘;各第二公共电极线8也可分成至少两组,每组包括相邻的至少两条第二公共电极线8,同一组的第二公共电极线相互电连接,不同组的第二公共电极线相互绝缘。下面对前述不同连接方式的各第二公共电极线8的驱动方法进行示例性的介绍。
在一些实施例中,如图12所示,各第二公共电极线8之间绝缘,即各第二公共电极线分别独立传输电压信号。因充电栅线6的栅极扫描信号为移位寄存的,并且第二公共电极线8的电压信号需要与充电栅线6的栅极扫描信号的动作时间相匹配,所以各第二公共电极线8的电压信号也是移位寄存的。因各充电栅线6逐行扫描,第n+1条充电栅线6的栅极扫描信号的动作时间相对于第n条充电栅线6的栅极扫描信号的动作时间后移1H,因此各第二公共电极线8也逐行扫描,第n+1条第二公共电极线8的第一电压信号V1的动作时间相对于第n条第二公共电极线8的第一电压信号V1的动作时间也后移1H。另外,使充电栅线6的栅极扫描信号的持续时间处于第二公共电极线8的第一电压信号V1的持续时间范围之内,且第二公共电极线8的第一电压信号V1的持续时间TA等于或略大于栅极扫描信号的持续时间1H,即充电阶段A的持续时间等于或略大于用于打开第二驱动管T2(第二子电极2的驱动管)的信号的持续时间。
在另一些实施例中,如图14和图15所示,将各第二公共电极线8分组,每组可以包括相邻的m条第二公共电极线8,该相邻的m条第二公共电极线8之间电连接,以实现同一组内的各第二公共电极线8的电压信号的同步传输;并且,不同组的第二公共电极线8之间相互绝缘。在这种方案中,传输于第二公共电极线上的电压信号在组与组之间进行移位寄存,第n′+1组的电压信号相对于第n′组的电压信号的动作时间后移m×H,同一组内的第二公共电极线8的电压信号的动作时间同步。此外,使相邻m条充电栅线6的栅极扫描信号的持续时间全部处于第二公共电极线8的第一电压信号V1的持续时间范围之内,且第二公共电极线8的第一电压信号V1的持续时间TA等于或略大于m×H(即m倍的第二驱动管T2的栅极扫描信号的持续时间)。
示例性的,如图14所示,m=2,即每两条相邻的第二公共电极线为一组,第n′+1组的电压信号相对于第n′组的电压信号的动作时间后移2H,同一组内的两条第二公共电极线8上的电压信号的动作时间同步;相邻两条充电栅线6的栅极扫描信号的持续时间处于第二公共电极线8的第一电压信号V1的持续时间范围之内,第一电压信号V1的持续时间TA等于或略大于2H。
示例性的,如图15所示,m=4,即每4条相邻的第二公共电极线为一组,第n′+1组的电压信号相对于第n′组的电压信号的动作时间后移4H,同一组内的4条第二公共电极线上的电压信号的动作时间同步;相邻两条充电栅线6的栅极扫描信号的持续时间处于第二公共电极线8的第一电压信号V1的持续时间范围之内,第一电压信号V1的持续时间TA等于或略大于4H。
本发明的实施例还提供一种液晶显示装置,该液晶显示装置包括本发明的实施例所提供的阵列基板,该液晶显示装置的有益效果同本发明实施例所提供的阵列基板,此处不再赘述。
本发明的实施例所提供的液晶显示装置可以为显示面板、电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
以上所述仅为本发明的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到的变化或替换,都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应以所述权利要求的保护范围为准。

Claims (13)

1.一种阵列基板,包括衬底基板,及设置于所述衬底基板上的多个像素电极,每个所述像素电极包括第一子电极和第二子电极,其特征在于,所述阵列基板还包括:
设置于所述第一子电极和所述第二子电极之间的分享开关管和第一公共电极线,所述分享开关管的源极与所述第二子电极电连接,所述分享开关管的漏极与所述第一公共电极线形成分享电容,所述第一公共电极线配置为传输公共电压信号Vcom
第二公共电极线,所述分享开关管的栅极与所述第二公共电极线电连接,所述第二公共电极线配置为在充电阶段传输第一电压信号V1,在分享阶段传输第二电压信号V2,在显示阶段传输第三电压信号V3
设置于所述第一子电极和所述第二子电极之间的第二驱动管和充电栅线,所述第二驱动管的栅极与所述充电栅线电连接,所述第二驱动管的漏极与所述第二子电极电连接;
其中,Vgl≤V1≤Vcom
Figure FDA0002937261760000011
V3=Vcom,且|V1-V2|<|Vgl-Vgh|;Vgl为所述第二驱动管的关闭电压,Vgh为所述第二驱动管的打开电压,
Figure FDA0002937261760000012
为所述第二子电极在灰阶为零时的正反转像素电压,ΔVP为所述第二子电极的驱动管在由打开切换为关闭的瞬间像素电压的下降量;所述充电阶段、所述分享阶段和所述显示阶段的持续时间之和为一帧的时间。
2.根据权利要求1所述的阵列基板,其特征在于,所述第二公共电极线设置于所述第二子电极朝向或背向所述衬底基板的一侧。
3.根据权利要求2所述的阵列基板,其特征在于,所述第二子电极对应四个畴,所述四个畴排列成两行两列,所述第二公共电极线位于两行畴之间。
4.根据权利要求1所述的阵列基板,其特征在于,对于属于同一像素电极的第一子电极和第二子电极,所述第二公共电极线设置于所述第二子电极远离所述第一子电极的一侧;且所述第二公共电极线位于相邻两行像素电极之间。
5.根据权利要求1所述的阵列基板,其特征在于,各所述第二公共电极线之间相互绝缘;或者,
全部所述第二公共电极线分成至少两组,每组包括相邻的至少两条第二公共电极线,每组的第二公共电极线之间电连接,不同组的第二公共电极线之间相互绝缘。
6.根据权利要求1所述的阵列基板,其特征在于,所述阵列基板还包括设置于所述第二子电极的垂直于所述第二公共电极线的两侧的遮光条,所述第二公共电极线通过所述遮光条与所述分享开关管的栅极电连接。
7.根据权利要求1~6任一项所述的阵列基板,其特征在于,所述阵列基板还包括设置于所述第一子电极和所述第二子电极之间的第一驱动管;
所述第一驱动管的栅极与所述充电栅线电连接;所述第一驱动管的漏极与所述第一子电极电连接;所述第一子电极与所述第一公共电极线形成第一存储电容,所述第二子电极与所述第二公共电极线形成第二存储电容。
8.根据权利要求7所述的阵列基板,其特征在于,所述第一驱动管的栅极、所述第二驱动管的栅极、所述分享开关管的栅极、所述充电栅线、所述第一公共电极线和所述第二公共电极线处于同一膜层,该膜层设置于所述衬底基板与所述像素电极所在膜层之间。
9.一种阵列基板的驱动方法,其特征在于,所述驱动方法用于驱动如权利要求1~8任一项所述阵列基板,所述驱动方法包括:一帧的时间包括充电阶段、分享阶段和显示阶段,
在一帧的时间内,持续向第一公共电极线输入公共电压信号Vcom
在所述充电阶段,通过第二公共电极线向分享开关管的栅极施加第一电压信号V1,使所述分享开关管关闭,所述第一子电极和所述第二子电极充电;
在所述分享阶段,通过所述第二公共电极线向所述分享开关管的栅极施加第二电压信号V2,使所述分享开关管打开,所述第二子电极上的一部分电荷转移至所述分享电容中;
在所述显示阶段,通过所述第二公共电极线向所述分享开关管的栅极施加三电压信号V3,使所述第一子电极和所述第二子电极上的电荷释放,维持一帧画面的显示;
其中,Vgl≤V1≤Vcom
Figure FDA0002937261760000021
V3=Vcom,且|V1-V2|<|Vgl-Vgh|;Vgl为所述第二驱动管的关闭电压,Vgh为所述第二驱动管的打开电压,
Figure FDA0002937261760000022
为所述第二子电极在灰阶为零时的正反转像素电压,ΔVP为所述第二驱动管在由打开切换为关闭的瞬间像素电压的下降量。
10.根据权利要求9所述的阵列基板的驱动方法,其特征在于,所述充电阶段的持续时间大于或等于用于打开所述第二驱动管的信号的持续时间。
11.根据权利要求10所述的阵列基板的驱动方法,其特征在于,所述第一电压信号V1的值随所述充电阶段的持续时间的增大而减小。
12.根据权利要求9所述的阵列基板的驱动方法,其特征在于,所述分享阶段的持续时间小于或等于液晶分子偏转的反应时间。
13.一种液晶显示装置,其特征在于,所述液晶显示装置包括如权利要求1~8任一项所述阵列基板。
CN201810871758.0A 2018-08-02 2018-08-02 阵列基板及其驱动方法、液晶显示装置 Active CN108873531B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810871758.0A CN108873531B (zh) 2018-08-02 2018-08-02 阵列基板及其驱动方法、液晶显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810871758.0A CN108873531B (zh) 2018-08-02 2018-08-02 阵列基板及其驱动方法、液晶显示装置

Publications (2)

Publication Number Publication Date
CN108873531A CN108873531A (zh) 2018-11-23
CN108873531B true CN108873531B (zh) 2021-05-14

Family

ID=64307428

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810871758.0A Active CN108873531B (zh) 2018-08-02 2018-08-02 阵列基板及其驱动方法、液晶显示装置

Country Status (1)

Country Link
CN (1) CN108873531B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109445147A (zh) * 2019-01-11 2019-03-08 惠科股份有限公司 像素结构的调节方法及像素电压值调节系统
CN110221490A (zh) * 2019-06-10 2019-09-10 惠科股份有限公司 阵列基板及其制作方法和显示装置
CN110568687A (zh) 2019-09-03 2019-12-13 深圳市华星光电技术有限公司 像素结构及显示装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005274859A (ja) * 2004-03-24 2005-10-06 Casio Comput Co Ltd 表示装置及びその駆動制御方法
CN102906636A (zh) * 2010-07-09 2013-01-30 夏普株式会社 液晶显示装置
CN103676384A (zh) * 2013-12-26 2014-03-26 深圳市华星光电技术有限公司 Tft基板及用该tft基板的液晶显示面板
CN103744209A (zh) * 2014-02-07 2014-04-23 友达光电股份有限公司 一种馈通电压补偿电路及其像素电路
CN104834116A (zh) * 2015-05-26 2015-08-12 深圳市华星光电技术有限公司 一种液晶显示面板及其驱动方法
CN106094377A (zh) * 2016-07-25 2016-11-09 深圳市华星光电技术有限公司 一种阵列基板及液晶显示面板

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005274859A (ja) * 2004-03-24 2005-10-06 Casio Comput Co Ltd 表示装置及びその駆動制御方法
CN102906636A (zh) * 2010-07-09 2013-01-30 夏普株式会社 液晶显示装置
CN103676384A (zh) * 2013-12-26 2014-03-26 深圳市华星光电技术有限公司 Tft基板及用该tft基板的液晶显示面板
CN103744209A (zh) * 2014-02-07 2014-04-23 友达光电股份有限公司 一种馈通电压补偿电路及其像素电路
CN104834116A (zh) * 2015-05-26 2015-08-12 深圳市华星光电技术有限公司 一种液晶显示面板及其驱动方法
CN106094377A (zh) * 2016-07-25 2016-11-09 深圳市华星光电技术有限公司 一种阵列基板及液晶显示面板

Also Published As

Publication number Publication date
CN108873531A (zh) 2018-11-23

Similar Documents

Publication Publication Date Title
JP5616662B2 (ja) 液晶表示装置
US20180031928A1 (en) Array substrate, driving method thereof, and display panel
CN104882106B (zh) 列翻转模式的液晶显示面板及其驱动方法
CN108257576B (zh) 阵列基板及其驱动方法和液晶显示装置及其驱动方法
KR20050001249A (ko) 액정표시장치
JP5771897B2 (ja) 液晶表示装置及びその駆動方法
US20180342214A1 (en) Pixel structure, array substrate, and display panel
US8952949B2 (en) Active matrix substrate, liquid crystal panel, liquid crystal display device, liquid crystal display unit, and television receiver
CN108133693B (zh) 显示面板、驱动方法及显示装置
CN108873531B (zh) 阵列基板及其驱动方法、液晶显示装置
KR20160052707A (ko) 어레이 기판 및 액정 디스플레이 패널
CN112068376A (zh) 阵列基板以及显示装置
JP2015106108A (ja) 電気光学装置、電気光学装置の駆動方法、及び電子機器
US12021088B2 (en) Array substrate, display apparatus and drive method therefor
WO2019192082A1 (zh) 一种液晶显示器
US20120176354A1 (en) Substrate for liquid crystal display device, liquid crystal display device, and method for driving liquid crystal display device
CN109164611B (zh) 阵列基板及其驱动方法和液晶显示装置及其驱动方法
US20130147783A1 (en) Pixel circuit and display device
JP2017040881A (ja) 駆動回路、表示装置及び駆動方法
JP2003280036A (ja) 液晶表示装置
US20120026148A1 (en) Active matrix type display device and electronic device using the same
JP2001194685A (ja) 液晶表示装置
WO2015188414A1 (zh) 3d显示的像素插黑方法及使用该方法的电路
JP2019534481A (ja) Lcdアレイ基板、lcdパネル及びlcd画素回路
US8339529B2 (en) Pixels having polarity extension regions for multi-domain vertical alignment liquid crystal displays

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant