KR20160052707A - 어레이 기판 및 액정 디스플레이 패널 - Google Patents

어레이 기판 및 액정 디스플레이 패널 Download PDF

Info

Publication number
KR20160052707A
KR20160052707A KR1020167009133A KR20167009133A KR20160052707A KR 20160052707 A KR20160052707 A KR 20160052707A KR 1020167009133 A KR1020167009133 A KR 1020167009133A KR 20167009133 A KR20167009133 A KR 20167009133A KR 20160052707 A KR20160052707 A KR 20160052707A
Authority
KR
South Korea
Prior art keywords
switch
pixel
pixel unit
pixel electrode
voltage
Prior art date
Application number
KR1020167009133A
Other languages
English (en)
Other versions
KR101764553B1 (ko
Inventor
청차이 둥
Original Assignee
센젠 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 센젠 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 filed Critical 센젠 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드
Publication of KR20160052707A publication Critical patent/KR20160052707A/ko
Application granted granted Critical
Publication of KR101764553B1 publication Critical patent/KR101764553B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/13306—Circuit arrangements or driving methods for the control of single liquid crystal cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/207—Display of intermediate tones by domain size control
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3659—Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0443—Pixel structures with several sub-pixels for the same colour in a pixel, not specifically used to display gradations
    • G09G2300/0447—Pixel structures with several sub-pixels for the same colour in a pixel, not specifically used to display gradations for multi-domain technique to improve the viewing angle in a liquid crystal display, such as multi-vertical alignment [MVA]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0242—Compensation of deficiencies in the appearance of colours
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0257—Reduction of after-image effects
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/046—Dealing with screen burn-in prevention or compensation of the effects thereof

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)

Abstract

본 발명은 어레이 기판(701)을 제공하고, 그중 각각의 화소유닛(303)은 전압보상회로(3031)를 포함하며, 스캔방향을 따라 배열되어 본 화소유닛(An)과 하나의 화소유닛(An+1)만큼 간격을 둔 화소유닛(An+2)에 대응되는 제 1 스캔라인(Gn+2)이 스캔신호를 입력 시, 본 화소유닛(An)의 전압보상회로(3031)가 본 화소유닛(An)의 제 2 화소전극(M2)에 작용하여, 정극성 반전 시의 제 2 화소전극(M2)과 공통전극(304) 사이의 전압차와 제 1 화소전극(M1)과 공통전극(304) 사이의 전압차의 비율이, 부극성 반전시의 제 2 화소전극(M2)과 공통전극(304)의 전압차와 제 1 화소전극(M1)과 공통전극(304) 사이의 전압차의 비율과 같아지도록 한다. 상기 방식을 통하여, LCS 효과를 향상시킬 수 있다. 또한 본 발명은 액정 디스플레이 패널을 더 제공한다.

Description

어레이 기판 및 액정 디스플레이 패널{ARRAY SUBSTRATE AND LIQUID CRYSTAL DISPLAY PANEL}
본 발명은 액정 디스플레이 기술분야에 관한 것으로서, 특히 어레이 기판 및 액정 디스플레이 패널에 관한 것이다.
VA(Vertical Alignment, 수직 정렬)형 액정 디스플레이 패널은 응답 속도가 빠르고, 대비도가 높다는 등의 장점을 구비하여, 현재 액정 디스플레이 패널의 주류 발전 방향이 되었다. 그러나, 상이한 시야각에서, 액정 분자의 배열 방향이 결코 동일하지 않아 액정 분자의 유효 굴절률 역시 달라지고, 따라서 투사되는 광강도의 변화를 야기할 수 있으며, 구체적으로는 경사각에서 투광 능력이 저하되는 것으로 나타나고, 경사각 방향과 정면 시야각 방향에서 표현되는 색상이 불일치하여 색차가 발생하며, 따라서 대시야각에서 관찰되는 색상이 왜곡될 수 있다. 특히 현재 액정 디스플레이 패널의 크기가 클수록, 대형 디스플레이 패널의 대시야각 색상변이(Color Shift) 문제는 더욱 심각하다.
도 1은 종래 기술 중 상기 문제를 해결하기 위해 통상적으로 채택하는 어레이 기판의 화소 등가회로도로서, 그 중 어레이 기판은 스캔라인(Gn), 데이터라인(Data) 및 스캔라인(Gn)과 데이터라인(Data)에 의해 공동으로 정의되는 화소유닛을 포함하며, 각각의 화소유닛은 A 영역과 B 영역으로 구획되어, 화소 A 영역은 박막트랜지스터(TFT_A)를 통해 구동되고, 화소 B 영역은 박막트랜지스터(TFT_B)를 통해 구동된다. 동일한 그레이 스케일에서 A 영역과 B 영역의 전압을 다르게 하면, 상이한 Gamma 곡선을 나타내게 되며, 따라서 두 영역으로 합성된 Gamma 곡선이 대시야각에서 정면 시야각과의 차이를 감소시켜 색상 변이를 현저하게 개선시키게 된다. 구체적으로, 다수의 스캔라인을 순차적으로 스캔하여, n번째 행까지 스캔하였을 때, 스캔라인(Gn)이 스캔신호를 입력하여 TFT_A와 TFT_B를 도통시키고, 데이터라인(Data)은 화소 A 영역과 화소 B 영역의 저장 커패시터(Cst)와 액정 커패시터(Clc)를 충전하기 시작하며, A 영역과 B 영역의 화소전압은 모두 데이터라인(Data)상의 전압에 충전된다. 다음 행(n+1행)을 스캔할 때, 스캔라인(Gn+1)이 스캔신호를 입력하여 박막트랜지스터(TFT_C1)를 도통시키면, B 영역의 화소전압이 커패시터(Cs1)를 통해 변경되며, 따라서 B 영역과 A 영역의 화소 전압이 달라지게 되어 낮은 색상 변이(LCS) 효과를 얻는다.
도 1에 도시된 회로에서, ΔV1은 A 영역의 화소전압과 공통전극 사이의 전압차이고, ΔV2는 B 영역의 화소전압과 공통전극 사이의 전압차이며, 그 비율
Figure pct00001
=(Cst_B+Clc_B)/(Cst_B+Clc_B+2Cs1)은 설계 시 하나의 대단히 중요한 파라미터로서, Cs1의 커패시턴스값은 즉
Figure pct00002
의 크기를 결정한다. 커패시터(Cs1)의 구조는 통상적으로 도 2(a)의 커패시터 구조이며, 그 중, M1과 M2는 금속층이고, SiNx는 절연층이며, AS는 a-si로 반도체층이다. M2 금속층은 TFT_C1과 연결되고, M1 금속층은 공통전극과 연결된다. 이러한 커패시터의 C-V 곡선은 도 2(b)에 도시된 바와 같으며, 그 특징은 정의 반주기의 커패시턴스값이 부의 반주기의 커패시턴스값보다 크다는 것이다. 이상적인 경우는 정극성 반전(데이터 전압이 공통전극의 전압보다 큰)과 부극성 반전(데이터 전압이 공통전극의 전압보다 작은) 시,
Figure pct00003
값이 동일함을 유지한다. 그러나 커패시터(Cs1)는 정극성 반전 시의 커패시턴스값이 부극성 반전 시의 커패시턴스값보다 크기 때문에, 정상적인 경우, 정극성 반전 시의
Figure pct00004
값이 부극성 반전 시의
Figure pct00005
값보다 작으며, 즉 정극성 반전 시 VB/VA값이 일치하지 않아 대시야각에서의 LCS 효과가 저하될 수 있는 동시에, 잔상 등의 문제를 초래할 수 있다.
본 발명이 주로 해결하고자 하는 기술문제는 대시야각에서의 LCS 효과를 높임과 동시에, 잔상 현상을 감소시켜 디스플레이 품질을 향상시킬 수 있는 어레이 기판 및 액정 디스플레이 패널을 제공하고자 하는데 있다.
상기 기술문제를 해결하기 위하여,
이는 다수의 제 1 스캔라인, 다수의 데이터라인, 다수의 화소유닛 및 공통전극을 포함하며, 각각의 상기 화소유닛은 하나의 제 1 스캔라인과 하나의 데이터라인에 대응되고, 각각의 상기 화소유닛은 제 1 화소전극, 제 2 화소전극, 제 1 스위치, 제 2 스위치, 제 3 스위치, 제 1 커패시터 및 전압보상회로를 포함하며, 본 화소유닛에 대응되는 상기 제 1 스캔라인은 상기 제 1 스위치 및 제 2 스위치와 연결되고, 본 화소유닛에 대응되는 상기 데이터라인은 각각 상기 제 1 스위치와 제 2 스위치를 통해 상기 제 1 화소전극 및 제 2 화소전극과 연결되며, 상기 제 3 스위치는 스캔방향을 따라 배열되면서 본 화소유닛과 이웃한 다음 화소유닛에 대응되는 제 1 스캔라인과 연결되고, 상기 제 2 화소전극은 상기 제 3 스위치를 통해 상기 제 1 커패시터의 일단과 연결되며, 상기 제 1 커패시터의 타단은 상기 공통전극과 연결되고, 상기 전압보상회로는 본 화소유닛에 대응되는 상기 제 2 화소전극 및 스캔방향을 따라 배열되면서 본 화소유닛과 하나의 화소유닛만큼 간격을 둔 화소유닛에 대응되는 제 1 스캔라인과 연결되며;
그중, 스캔방향을 따라 순차적으로 상기 다수의 제 1 스캔라인에 대해 스캔을 진행하며, 상기 스캔방향을 따라 배열되면서 본 화소유닛과 이웃한 다음 화소유닛에 대응되는 제 1 스캔라인이 스캔신호를 입력하여 본 화소유닛의 상기 제 3 스위치의 도통을 제어 시, 본 화소유닛의 상기 제 2 화소전극의 전압은 상기 제 1 커패시터를 통해 변경되고, 상기 제 1 커패시터는 정극성 반전 시의 커패시턴스값이 부극성 반전 시의 커패시턴스값보다 크며, 상기 스캔방향을 따라 배열되면서 본 화소유닛과 하나의 화소유닛만큼 간격을 둔 화소유닛에 대응되는 제 1 스캔라인이 스캔신호를 입력 시, 본 화소유닛의 상기 전압보상회로가 본 화소유닛의 상기 제 2 화소전극에 작용하여, 정극성 반전 시 상기 제 2 화소전극과 상기 공통전극 사이의 전압차와 상기 제 1 화소전극과 상기 공통전극 사이의 전압차의 비율이, 부극성 반전 시의 상기 제 2 화소전극과 상기 공통전극 사이의 전압차와 상기 제 1 화소전극과 상기 공통전극 사이의 전압차의 비율과 같다.
그중, 부극성 반전 시, 상기 스캔방향을 따라 배열되면서 본 화소유닛과 하나의 화소유닛만큼 간격을 둔 화소유닛에 대응되는 제 1 스캔라인이 스캔신호를 입력 시, 본 화소유닛의 상기 전압보상회로는 차단 상태에 놓임으로써, 본 화소유닛의 상기 제 2 화소전극의 전압이 상기 제 1 커패시터를 통해 변경된 후의 상태를 유지하도록 하고; 정극성 반전 시, 상기 스캔방향을 따라 배열되면서 본 화소유닛과 하나의 화소유닛만큼 간격을 둔 화소유닛에 대응되는 제 1 스캔라인이 스캔신호를 입력 시, 본 화소유닛의 상기 전압보상회로는 도통 상태에 놓임으로써, 본 화소유닛의 상기 제 2 화소전극의 전압이 상기 제 1 커패시터를 통해 변경된 후 증가되어, 정극성 반전 시의 상기 제 2 화소전극과 상기 공통전극 사이의 전압차와 상기 제 1 화소전극과 상기 공통전극 사이의 전압차의 비율이, 부극성 반전의 시 상기 제 2 화소전극과 상기 공통전극 사이의 전압차와 상기 제 1 화소전극과 상기 공통전극 사이의 전압차의 비율과 같다.
그중, 전압보상회로는 제 4 스위치, 제 5 스위치, 제 6 스위치 및 제 2 커패시터를 포함하며, 상기 제 4 스위치는 제어단, 제 1 단과 제 2 단을 포함하고, 상기 제 5 스위치와 제 6 스위치는 모두 제어단, 입력단 및 출력단을 포함하며; 상기 제 4 스위치의 제어단은 상기 스캔방향을 따라 배열되면서 본 화소유닛과 하나의 화소유닛만큼 간격을 둔 화소유닛에 대응되는 제 1 스캔라인에 연결되고, 상기 제 4 스위치의 제 1 단은 상기 제 2 화소전극과 연결되며, 상기 제 4 스위치의 제 2 단은 상기 제 6 스위치의 출력단과 연결되고, 상기 제 5 스위치의 제어단은 본 화소유닛에 대응되는 상기 제 1 스캔라인과 연결되며, 상기 제 5 스위치의 입력단은 본 화소유닛에 대응되는 상기 데이터라인과 연결되고, 상기 제 5 스위치의 출력단은 상기 제 2 커패시터의 일단과 연결되며, 상기 제 6 스위치의 제어단과 입력단은 모두 상기 제 5 스위치의 출력단과 연결되고, 상기 제 2 커패시터의 타단은 상기 공통전극과 연결되며;
부극성 반전하는 동안, 상기 스캔방향을 따라 배열되면서 본 화소유닛과 하나의 화소유닛만큼 간격을 둔 화소유닛에 대응되는 제 1 스캔라인이 스캔신호를 입력하여 본 화소유닛의 상기 제 4 스위치의 도통을 제어 시, 상기 제 6 스위치는 차단 상태에 놓임으로써, 본 화소유닛의 상기 전압보상회로가 차단상태에 놓이도록 하고, 정극성 반전하는 동안, 상기 스캔방향을 따라 배열되면서 본 화소유닛과 하나의 화소유닛만큼 간격을 둔 화소유닛에 대응되는 제 1 스캔라인이 스캔신호를 입력하여 본 화소유닛의 상기 제 4 스위치의 도통을 제어 시, 상기 제 6 스위치는 도통 상태에 놓여 본 화소유닛의 상기 전압보상회로가 도통 상태에 놓이게 되며, 본 화소유닛의 상기 제 2 커패시터는 순차적으로 상기 제 6 스위치와 제 4 스위치를 통해 상기 제 2 화소전극을 충전함으로써, 상기 제 2 화소전극의 전압이 상기 제 1 커패시터를 통해 변경된 후 증가된다.
그중, 제 4 스위치, 제 5 스위치 및 제 6 스위치는 모두 박막 트랜지스터이며, 상기 제 4 스위치로서의 박막 트랜지스터의 게이트는 상기 제 4 스위치의 제어단에 대응되고, 상기 제 4 스위치로서의 박막 트랜지스터의 소스는 상기 제 4 스위치의 제 1 단에 대응되며, 상기 제 4 스위치로서의 박막 트랜지스터의 드레인은 상기 제 4 스위치의 제 2 단에 대응되고, 상기 제 5 스위치로서의 박막 트랜지스터의 게이트는 상기 제 5 스위치의 제어단에 대응되며, 상기 제 5 스위치로서의 박막 트랜지스터의 소스는 상기 제 5 스위치의 입력단에 대응되고, 상기 제 5 스위치로서의 박막 트랜지스터의 드레인은 상기 제 5 스위치의 출력단에 대응되며, 상기 제 6 스위치로서의 박막 트랜지스터의 게이트는 상기 제 6 스위치로서의 제어단에 대응되고, 상기 제 6 스위치로서의 박막 트랜지스터의 소스는 상기 제 6 스위치의 입력단에 대응되며, 상기 제 6 스위치로서의 박막 트랜지스터의 드레인은 상기 제 6 스위치의 출력단에 대응된다.
그중, 제 1 스위치, 제 2 스위치 및 제 3 스위치는 모두 박막 트랜지스터 스위치이다.
상기 기술문제를 해결하기 위하여, 본 발명이 채택한 또 다른 기술방안은 다음과 같다.
본 발명은 어레이 기판을 제공하고 이는 다수의 제 1 스캔라인, 다수의 제 2 스캔라인, 다수의 제 3 스캔라인, 다수의 데이터라인, 다수의 화소유닛 및 공통전극을 포함하며, 각각의 상기 화소유닛은 하나의 제 1 스캔라인, 하나의 제 2 스캔라인, 하나의 제 3 스캔라인 및 하나의 데이터라인에 대응되고, 각각의 상기 화소유닛은 제 1 화소전극, 제 2 화소전극, 제 1 스위치, 제 2 스위치, 제 3 스위치, 제 1 커패시터 및 전압보상회로를 포함하며, 본 화소유닛에 대응되는 상기 제 1 스캔라인은 상기 제 1 스위치 및 제 2 스위치와 연결되고, 본 화소유닛에 대응되는 상기 데이터라인은 각각 상기 제 1 스위치와 제 2 스위치를 통해 상기 제 1 화소전극 및 제 2 화소전극과 연결되며, 본 화소유닛에 대응되는 상기 제 2 스캔라인은 상기 제 3 스위치와 연결되고, 상기 제 2 화소전극은 상기 제 3 스위치를 통해 상기 제 1 커패시터의 일단과 연결되며, 상기 제 1 커패시터의 타단은 상기 공통전극과 연결되고, 상기 전압보상회로는 본 화소유닛에 대응되는 상기 제 3 스캔라인 및 상기 제 2 화소전극과 연결되며;
그중, 순차적으로 본 화소유닛에 대응되는 상기 제 1 스캔라인, 제 2 스캔라인 및 제 3 스캔라인에 대해 스캔을 진행하고, 상기 제 2 스캔라인이 스캔신호를 입력하여 상기 제 3 스위치의 도통을 제어 시, 상기 제 2 화소전극의 전압은 상기 제 1 커패시터를 통해 변경되어, 상기 제 1 커패시터의 정극성 반전 시의 커패시턴스값이 부극성 반전시의 커패시턴스값보다 크고, 상기 제 3 스캔라인이 스캔신호를 입력 시, 상기 전압보상회로가 상기 제 2 화소전극에 작용하여, 정극성 반전 시의 상기 제 2 화소전극과 공통전극 사이의 전압차와 상기 제 1 화소전극과 상기 공통전극 사이의 전압차의 비율이, 부극성 반전 시 상기 제 2 화소전극과 상기 공통전극 사이의 전압차와 상기 제 1 화소전극과 상기 공통전극 사이의 전압차의 비율과 같다.
그중, 부극성 반전 시, 상기 제 3 스캔라인이 스캔신호를 입력 시, 상기 전압보상회로는 차단 상태에 놓임으로써, 상기 제 2 화소전극의 전압이 상기 제 1 커패시터를 통해 변경된 후의 상태를 유지하도록 하고; 정극성 반전 시, 상기 제 3 스캔라인이 스캔신호를 입력 시, 상기 전압보상회로는 도통 상태에 놓임으로써, 상기 제 2 화소전극의 전압이 상기 제 1 커패시터를 통해 변경된 후 증가되어, 정극성 반전 시의 상기 제 2 화소전극과 상기 공통전극 사이의 전압차와 상기 제 1 화소전극과 상기 공통전극 사이의 전압차의 비율이, 부극성 반전 시의 상기 제 2 화소전극과 상기 공통전극 사이의 전압차와 상기 제 1 화소전극과 상기 공통전극 사이의 전압차의 비율과 같다.
그중, 전압보상회로는 제 4 스위치, 제 5 스위치, 제 6 스위치 및 제 2 커패시터를 포함하며, 상기 제 4 스위치는 제어단, 제 1 단과 제 2 단을 포함하고, 상기 제 5 스위치와 제 6 스위치는 모두 제어단, 입력단 및 출력단을 포함하며; 상기 제 4 스위치의 제어단은 본 화소유닛에 대응되는 제 3스캔라인에 연결되고, 상기 제 4 스위치의 제 1 단은 상기 제 2 화소전극과 연결되며, 상기 제 4 스위치의 제 2 단은 상기 제 6 스위치의 출력단과 연결되고, 상기 제 5 스위치의 제어단은 본 화소유닛에 대응되는 상기 제 1 스캔라인과 연결되며, 상기 제 5 스위치의 입력단은 본 화소유닛에 대응되는 상기 데이터라인과 연결되고, 상기 제 5 스위치의 출력단은 상기 제 2 커패시터의 일단과 연결되며; 상기 제 6 스위치의 제어단과 입력단은 모두 상기 제 5 스위치의 출력단과 연결되고, 상기 제 2 커패시터의 타단은 상기 공통전극과 연결되며;
부극성 반전하는 동안, 상기 제 3 스캔라인이 스캔신호을 입력하여 상기 제 4 스위치의 도통을 제어 시, 상기 제 6 스위치는 차단 상태에 놓임으로써, 상기 전압보상회로가 차단상태에 놓이도록 하고, 정극성 반전하는 동안, 상기 제 3 스캔라인이 스캔신호을 입력하여 상기 제 4 스위치의 도통을 제어 시, 상기 제 6 스위치는 도통 상태에 놓임으로써, 상기 전압보상회로가 도통상태에 놓이도록 하고, 상기 제 2 커패시터는 순차적으로 상기 제 6 스위치와 제 4 스위치를 통해 상기 제 2 화소전극을 충전함으로써, 상기 제 2 화소전극의 전압이 상기 제 1 커패시터를 통해 변경된 후 증가된다.
그중, 제 4 스위치, 제 5 스위치 및 제 6 스위치는 모두 박막 트랜지스터이며, 상기 제 4 스위치로서의 박막 트랜지스터의 게이트는 상기 제 4 스위치의 제어단에 대응되고, 상기 제 4 스위치로서의 박막 트랜지스터의 소스는 상기 제 4 스위치의 제 1 단에 대응되며, 상기 제 4 스위치로서의 박막 트랜지스터의 드레인은 상기 제 4 스위치의 제 2 단에 대응되고, 상기 제 5 스위치로서의 박막 트랜지스터의 게이트는 상기 제 5 스위치의 제어단에 대응되며, 상기 제 5 스위치로서의 박막 트랜지스터의 소스는 상기 제 5 스위치의 입력단에 대응되고, 상기 제 5 스위치로서의 박막 트랜지스터의 드레인은 상기 제 5 스위치의 출력단에 대응되며, 상기 제 6 스위치로서의 박막 트랜지스터의 게이트는 상기 제 6 스위치로서의 제어단에 대응되고, 상기 제 6 스위치로서의 박막 트랜지스터의 소스는 상기 제 6 스위치의 입력단에 대응되며, 상기 제 6 스위치로서의 박막 트랜지스터의 드레인은 상기 제 6 스위치의 출력단에 대응된다.
그중, 제 1 스위치, 제 2 스위치 및 제 3 스위치는 모두 박막 트랜지스터 스위치이다.
그중, 정극성 반전 시, 상기 제 3 스캔라인이 스캔신호를 입력 시, 상기 전압보상회로는 차단 상태에 놓임으로써, 상기 제 2 화소전극의 전압이 상기 제 1 커패시터를 통해 변경된 후의 상태를 유지하도록 하고; 부극성 반전 시, 상기 제 3 스캔라인이 스캔신호를 입력 시, 상기 전압보상회로는 도통 상태에 놓임으로써, 상기 제 2 화소전극의 전압이 상기 제 1 커패시터를 통해 변경된 후 증가되어, 정극성 반전 시의 상기 제 2 화소전극과 상기 공통전극 사이의 전압차와 상기 제 1 화소전극과 상기 공통전극 사이의 전압차의 비율이, 부극성 반전 시의 상기 제 2 화소전극과 상기 공통전극 사이의 전압차와 상기 제 1 화소전극과 상기 공통전극 사이의 전압차의 비율과 같다.
상기 기술문제를 해결하기 위하여, 본 발명이 채택한 또 다른 기술방안은 다음과 같다.
본 발명은 액정 디스플레이 패널을 제공하며, 이는 어레이 기판, 컬러필터 기판 및 상기 어레이 기판과 컬러필터 기판 사이에 위치하는 액정층을 포함하되, 그중 상기 어레이 기판은 다수의 제 1 스캔라인, 다수의 데이터라인, 다수의 화소유닛 및 공통전극을 포함하며, 각각의 상기 화소유닛은 하나의 제 1 스캔라인과 하나의 데이터라인에 대응되고, 각각의 상기 화소유닛은 제 1 화소전극, 제 2 화소전극, 제 1 스위치, 제 2 스위치, 제 3 스위치, 제 1 커패시터 및 전압보상회로를 포함하며, 본 화소유닛에 대응되는 상기 제 1 스캔라인은 상기 제 1 스위치 및 제 2 스위치와 연결되고, 본 화소유닛에 대응되는 상기 데이터라인은 각각 상기 제 1 스위치와 제 2 스위치를 통해 상기 제 1 화소전극 및 제 2 화소전극과 연결되며, 상기 제 3 스위치는 스캔방향을 따라 배열되면서 본 화소유닛과 이웃한 다음 화소유닛에 대응되는 제 1 스캔라인과 연결되고, 상기 제 2 화소전극은 상기 제 3 스위치를 통해 상기 제 1 커패시터의 일단과 연결되며, 상기 제 1 커패시터의 타단은 상기 공통전극과 연결되고, 상기 전압보상회로는 본 화소유닛에 대응되는 상기 제 2 화소전극 및 스캔방향을 따라 배열되면서 본 화소유닛과 하나의 화소유닛만큼 간격을 둔 화소유닛에 대응되는 제 1 스캔라인과 연결되며;
그중, 스캔방향을 따라 순차적으로 상기 다수의 제 1 스캔라인에 대해 스캔을 진행하며, 상기 스캔방향을 따라 배열되면서 본 화소유닛과 이웃한 다음 화소유닛에 대응되는 제 1 스캔라인이 스캔신호를 입력하여 본 화소유닛의 상기 제 3 스위치의 도통을 제어 시, 본 화소유닛의 상기 제 2 화소전극의 전압은 상기 제 1 커패시터를 통해 변경되고, 상기 제 1 커패시터는 정극성 반전 시의 커패시턴스값이 부극성 반전 시의 커패시턴스값보다 크며, 상기 스캔방향을 따라 배열되면서 본 화소유닛과 하나의 화소유닛만큼 간격을 둔 화소유닛에 대응되는 제 1 스캔라인이 스캔신호를 입력 시, 본 화소유닛의 상기 전압보상회로는 본 화소유닛의 상기 제 2 화소전극에 작용하여, 정극성 반전 시의 상기 제 2 화소전극과 상기 공통전극 사이의 전압차와 상기 제 1 화소전극과 상기 공통전극 사이의 전압차의 비율이, 부극성 반전 시의 상기 제 2 화소전극과 상기 공통전극 사이의 전압차와 상기 제 1 화소전극과 상기 공통전극 사이의 전압차의 비율과 같다.
그중, 부극성 반전 시, 상기 스캔방향을 따라 배열되면서 본 화소유닛과 하나의 화소유닛만큼 간격을 둔 화소유닛에 대응되는 제 1 스캔라인이 스캔신호를 입력 시, 본 화소유닛의 상기 전압보상회로는 차단 상태에 놓임으로써, 본 화소유닛의 상기 제 2 화소전극의 전압이 상기 제 1 커패시터를 통해 변경된 후의 상태를 유지하도록 하고; 정극성 반전 시, 상기 스캔방향을 따라 배열되면서 본 화소유닛과 하나의 화소유닛만큼 간격을 둔 화소유닛에 대응되는 제 1 스캔라인이 스캔신호를 입력 시, 본 화소유닛의 상기 전압보상회로는 도통 상태에 놓임으로써, 본 화소유닛의 상기 제 2 화소전극의 전압이 상기 제 1 커패시터를 통해 변경된 후 증가되어, 정극성 반전 시 상기 제 2 화소전극과 상기 공통전극 사이의 전압차와 상기 제 1 화소전극과 상기 공통전극 사이의 전압차의 비율이, 부극성 반전 시 상기 제 2 화소전극과 상기 공통전극 사이의 전압차와 상기 제 1 화소전극과 상기 공통전극 사이의 전압차의 비율과 같다.
그중, 전압보상회로는 제 4 스위치, 제 5 스위치, 제 6 스위치 및 제 2 커패시터를 포함하며, 상기 제 4 스위치는 제어단, 제 1 단과 제 2 단을 포함하고, 상기 제 5 스위치와 제 6 스위치는 모두 제어단, 입력단 및 출력단을 포함하며; 상기 제 4 스위치의 제어단은 상기 스캔방향을 따라 배열되면서 본 화소유닛과 하나의 화소유닛만큼 간격을 둔 화소유닛에 대응되는 제 1 스캔라인에 연결되고, 상기 제 4 스위치의 제 1 단은 상기 제 2 화소전극과 연결되며, 상기 제 4 스위치의 제 2 단은 상기 제 6 스위치의 출력단과 연결되고, 상기 제 5 스위치의 제어단은 본 화소유닛에 대응되는 상기 제 1 스캔라인과 연결되며, 상기 제 5 스위치의 입력단은 본 화소유닛에 대응되는 상기 데이터라인과 연결되고, 상기 제 5 스위치의 출력단은 상기 제 2 커패시터의 일단과 연결되며, 상기 제 6 스위치의 제어단과 입력단은 모두 상기 제 5 스위치의 출력단과 연결되고, 상기 제 2 커패시터의 타단은 상기 공통전극과 연결되며;
부극성 반전하는 동안, 상기 스캔방향을 따라 배열되면서 본 화소유닛과 하나의 화소유닛만큼 간격을 둔 화소유닛에 대응되는 제 1 스캔라인이 스캔신호를 입력하여 본 화소유닛의 상기 제 4 스위치의 도통을 제어 시, 상기 제 6 스위치는 차단 상태에 놓임으로써, 본 화소유닛의 상기 전압보상회로가 차단상태에 놓이도록 하고, 정극성 반전하는 동안, 상기 스캔방향을 따라 배열되면서 본 화소유닛과 하나의 화소유닛만큼 간격을 둔 화소유닛에 대응되는 제 1 스캔라인이 스캔신호를 입력하여 본 화소유닛의 상기 제 4 스위치의 도통을 제어 시, 상기 제 6 스위치는 도통 상태에 놓여 본 화소유닛의 상기 전압보상회로가 도통 상태에 놓이도록 하며, 본 화소유닛의 상기 제 2 커패시터는 순차적으로 상기 제 6 스위치와 제 4 스위치를 통해 상기 제 2 화소전극을 충전함으로써, 상기 제 2 화소전극의 전압이 상기 제 1 커패시터를 통해 변경된후 증가된다.
그중, 제 4 스위치, 제 5 스위치 및 제 6 스위치는 모두 박막 트랜지스터이며, 상기 제 4 스위치로서의 박막 트랜지스터의 게이트는 상기 제 4 스위치의 제어단에 대응되고, 상기 제 4 스위치로서의 박막 트랜지스터의 소스는 상기 제 4 스위치의 제 1 단에 대응되며, 상기 제 4 스위치로서의 박막 트랜지스터의 드레인은 상기 제 4 스위치의 제 2 단에 대응되고, 상기 제 5 스위치로서의 박막 트랜지스터의 게이트는 상기 제 5 스위치의 제어단에 대응되며, 상기 제 5 스위치로서의 박막 트랜지스터의 소스는 상기 제 5 스위치의 입력단에 대응되고, 상기 제 5 스위치로서의 박막 트랜지스터의 드레인은 상기 제 5 스위치의 출력단에 대응되며, 상기 제 6 스위치로서의 박막 트랜지스터의 게이트는 상기 제 6 스위치로서의 제어단에 대응되고, 상기 제 6 스위치로서의 박막 트랜지스터의 소스는 상기 제 6 스위치의 입력단에 대응되며, 상기 제 6 스위치로서의 박막 트랜지스터의 드레인은 상기 제 6 스위치의 출력단에 대응된다.
그중, 제 1 스위치, 제 2 스위치 및 제 3 스위치는 모두 박막 트랜지스터 스위치이다.
종래 기술과 달리, 본 발명은 어레이 기판에 전압보상회로를 추가하여, 상기 전압보상회로에 본 화소유닛에 대응하는 제 2 화소전극 및 스캔방향을 따라 배열되며 본 화소유닛과 하나의 화소유닛만큼 간격을 둔 화소유닛에 대응되는 제 1 스캔라인을 연결하여, 스캔방향을 따라 배열되며 본 화소유닛과 하나의 화소유닛만큼 간격을 둔 화소유닛에 대응되는 제 1 스캔라인이 스캔신호를 입력 시 전압보상회로가 제 2 화소전극에 작용하여, 정극성 반전 시의 제 2 화소전극과 공통전극 사이의 전압차와 제 1 화소전극과 공통전압 사이의 전압차의 비율이, 부극성 반전 시 제 2 화소전극과 공통전극 사이의 전압차와 제 1 화소전극과 공통전극 사이의 전압차의 비율과 같아지게 함으로써, 대시야각에서의 LCS 효과를 높이는 동시에 잔상 현상을 감소시켜 디스플레이 품질을 향상시킬 수 있다.
도 1은 종래 기술 중의 어레이 기판의 화소유닛의 등가회로도.
도 2(a)는 도 1의 화소유닛 중, 커패시터(Cs1)의 구조도.
도 2(b)는 도 2(a)의 커패시터(Cs1)의 커패시턴스값과 전압관계 곡선도.
도 3은 본 발명의 어레이 기판의 일 실시예 중, 화소유닛의 등가회로도.
도 4는 본 발명의 어레이 기판의 다른 일 실시예 중, 화소유닛의 등가회로도.
도 5는 본 발명의 어레이 기판의 또 다른 일 실시예 중, 화소유닛의 등가회로도.
도 6은 본 발명의 어레이 기판의 또 다른 일 실시예 중, 화소유닛의 등가회로도.
도 7은 본 발명의 액정 디스플레이 패널의 일 실시예의 측시 구조도.
이하 첨부도면과 실시예를 결합하여 본 발명에 대해 상세히 설명한다.
도 3을 참조하면, 본 발명의 어레이 기판의 일 실시방식으로서, 어레이 기판은 다수의 제 1 스캔라인(301), 다수의 데이터라인(302), 다수의 화소유닛(303) 및 공통전극(304)을 포함한다. 각각의 화소유닛(303)은 하나의 제 1 스캔라인(301)과 하나의 데이터라인(302)에 대응된다.
이하 본 발명의 어레이 기판 중 화소구조의 연결관계를 명확하게 묘사하기 위하여, 본 실시예는 3개의 화소유닛 An(즉 화소유닛(303)), An+1과 An+2(도면에서는 일부 구조만 도시하였다)를 예로 들어 설명한다. 3개의 화소유닛 An, An+1과 An+2는 스캔방향(EF)을 따라 순차적으로 배열되고 구조가 동일하며, 화소유닛(An)은 제 1 스캔라인(Gn)에 대응되고, 화소유닛(An+1)은 제 1 스캔라인(Gn+1)에 대응되며, 화소유닛(An+2)은 제 1 스캔라인(Gn+2)에 대응된다.
그 중, 화소유닛(An)은 제 1 화소전극(M1)과 제 2 화소전극(M2), 및 각각 제 1 화소전극(M1)과 제 2 화소전극(M2)에 작용하는 제 1 스위치(T1)와 제 2 스위치(T2)를 포함하며, 각각의 화소유닛(303)은 제 3 스위치(T3), 제 1 커패시터(Ca) 및 전압보상회로(3031)를 더 포함한다. 제 1 스위치(T1)와 제 2 스위치(T2)는 모두 제어단, 입력단 및 출력단을 포함하고, 제 3 스위치(T3)는 제어단, 제 1 단과 제 2 단을 포함한다. 제 1 스위치(T1)의 제어단과 제 2 스위치(T2)의 제어단은 모두 본 화소유닛(An)의 제 1 스캔라인(Gn)과 연결되고, 제 1 스위치(T1)의 입력단과 제 2 스위치(T2)의 입력단은 모두 본 화소유닛(An)에 대응되는 데이터라인(302)과 연결되며, 제 1 스위치(T1)의 출력단은 제 1 화소전극(M1)과 연결되고, 제 2 스위치(T2)의 출력단은 제 2 화소전극(M2)과 연결된다. 제 3 스위치(T3)의 제어단은 스캔방향(EF)을 따라 배열되면서 본 화소유닛(An)과 이웃한 다음 화소유닛(An+1)에 대응되는 제 1 스캔라인(Gn+1)에 연결되고, 제 3 스위치(T3)의 제 1 단은 제 2 화소전극(M2)과 연결되며, 제 3 스위치(T3)의 제 2 단은 제 1 커패시터(Ca)의 일단과 연결되고, 제 1 커패시터(Ca)의 타단은 공통전극(304)과 연결된다.
그 중, 제 1 스위치(T1), 제 2 스위치(T2) 및 제 3 스위치(T3)는 모두 박막 트랜지스터이며, 제 1 스위치(T1)의 제어단과 제 2 스위치(T2)의 제어단은 박막 트랜지스터의 게이트에 대응되고, 제 1 스위치(T1)의 입력단과 제 2 스위치(T2)의 입력단은 박막 트랜지스터의 소스에 대응되며, 제 1 스위치(T1)의 출력단과 제 2 스위치(T2)의 출력단은 박막 트랜지스터의 드레인에 대응된다. 제 3 스위치(T3)의 제어단은 박막 트랜지스터의 게이트에 대응되고, 제 3 스위치(T3)의 제 1 단은 박막 트랜지스터의 소스에 대응되며, 제 3 스위치(T3)의 제 2 단은 박막 트랜지스터의 드레인에 대응된다. 기타 실시예에서, 제 1 스위치, 제 2 스위치 및 제 3 스위치는 또한 트라이오드, 달링턴 트랜지스터 등일 수도 있으며, 여기서는 제한을 두지 않는다.
본 실시예의 어레이 기판은 대시야각에서의 색상 차이를 감소시켜 LCS 효과를 얻을 수 있다.
구체적으로, 어레이 기판의 구동방식은 통상적으로 정극성 반전과 부극성 반전이 교대로 구동되며, 부극성(데이터 전압이 공통전압보다 작은) 반전 구동 시, 공통전극(304)은 공통 전압을 입력하고, 스캔방향(EF)을 따라 제 1 스캔라인 Gn, Gn+1과 Gn+2에 대해 순차적으로 스캔신호를 입력한다. 그 중, 본 화소유닛(An)에 대응되는 제 1 스캔라인(Gn)이 스캔신호를 입력하여 제 1 스위치(T1)와 제 2 스위치(T2)의 도통을 제어 시, 데이터라인(302)에 대해 데이터 전압을 입력하며, 상기 데이터 전압은 각각 제 1 스위치(T1)와 제 2 스위치(T2)를 통해 본 화소유닛(An)의 제 1 화소전극(M1)과 제 2 화소전극(M2)에 입력되어, 제 1 화소전극(M1)과 제 2 화소전극(M2)이 동일한 데이터 전압을 갖도록 한다. 이어서, 스캔방향(EF)을 따라 배열되면서 본 화소유닛(An)과 이웃한 다음 화소유닛(An+1)에 대응되는 제 1 스캔라인(Gn+1)에 대하여 스캔신호를 입력하여 본 화소유닛(An)의 제 3 스위치(T3)의 도통을 제어 시, 제 2 화소전극(M2)은 제 1 커패시터(Ca)와의 사이의 전하공유로 인하여 전압이 증가되며, 따라서 제 2 화소전극(M2)의 전압이 제 1 화소전극(M1)의 전압과 달라지게 되며, 이로써 대시야각에서의 색상 차이를 감소시켜 LCS 효과를 얻을 수 있다.
정극성(데이터 전압이 공통전압보다 큰) 반전 구동 시, 공통전극(304)은 공통전압을 입력하고, 스캔방향(EF)을 따라 제 1 스캔라인 Gn, Gn+1과 Gn+2에 대해 순차적으로 스캔신호를 입력한다. 그 중, 본 화소유닛(An)에 대응되는 제 1 스캔라인(Gn)이 스캔신호를 입력하여 제 1 스위치(T1)와 제 2 스위치(T2)의 도통을 제어 시, 데이터라인(302)에 대해 데이터 전압을 입력하며, 상기 데이터 전압은 각각 제 1 스위치(T1)와 제 2 스위치(T2)를 통해 본 화소유닛(An)의 제 1 화소전극(M1)과 제 2 화소전극(M2)에 입력되어, 제 1 화소전극(M1)과 제 2 화소전극(M2)이 동일한 데이터 전압을 갖도록 한다. 이어서, 스캔방향(EF)을 따라 배열되면서 본 화소유닛(An)과 이웃한 다음 화소유닛(An+1)에 대응되는 제 1 스캔라인(Gn+1)에 대하여 스캔신호를 입력하여 본 화소유닛(An)의 제 3 스위치(T3)의 도통을 제어 시, 제 2 화소전극(M2)은 제 1 커패시터(Ca)와의 사이의 전하공유로 인하여 전압이 감소되며, 따라서 제 2 화소전극(M2)의 전압이 제 1 화소전극(M1)의 전압과 달라지게 되며, 이로써 대시야각에서의 색상 차이를 감소시켜 LCS 효과를 얻을 수 있다.
본 실시예의 제 1 커패시터(Ca)는 종래 기술의 커패시터와 구조가 동일하며, 이러한 커패시터 구조는 제 1 커패시터(Ca)가 정극성 반전 구동 시의 커패시턴스값을 부극성 반전 시의 커패시턴스값보다 커지게 하며, 따라서 정극성 반전 구동 시 제 2 화소전극(M2)과 공통전극(304) 사이의 전압차(ΔV1)와 제 1 화소전극(M1)과 공통전극(304) 사이의 전압차(ΔV2)의 비율(
Figure pct00006
)이 부극성 반전 구동시 제 2 화소전극(M2)과 공통전극(304) 사이의 전압차(ΔV1)와 제 1 화소전극(M1)과 공통전극(304) 사이의 전압차(ΔV2)의 비율(
Figure pct00007
)과 동일하지 않게 된다. 즉 정상적인 경우에는(여기서의 "정상적인 경우"는 도 1에 도시된 구조에 대하여 논하는 것임) 정극성 반전 구동 시의
Figure pct00008
값이 부극성 반전 구동 시의
Figure pct00009
값보다 작아, LCS 효과에 영향을 줄 수 있는데, 본 실시예의 전압보상회로(3031)를 통하여, 상기 제 1 커패시터(Ca)로 인해 야기되는 LCS 효과 감소 문제를 극복할 수 있으며, 따라서 LCS 효과를 높여 디스플레이 품질을 향상시킬 수 있다.
구체적으로, 스캔방향(EF)을 따라 배열되면서 본 화소유닛(An)과 하나의 화소유닛(An+1)만큼 간격을 둔 화소유닛(An+2)에 대응되는 제 1 스캔라인(Gn+2)이 스캔신호를 입력 시, 본 화소유닛(An)의 전압보상회로(3031)는 제 2 화소전극(M2)에 작용하여 정극성 반전 구동 시의
Figure pct00010
값과 부극성 반전 구동 시의
Figure pct00011
값을 같아지게 함으로써, LCS 효과를 높이는 동시에, 잔상을 감소시킬 수 있다. 또한, 부극성 반전 구동 시, 스캔방향(EF)을 따라 배열되면서 본 화소유닛(An)과 하나의 화소유닛(An+1)만큼 간격을 둔 화소유닛(An+2)에 대응되는 제 1 스캔라인(Gn+2)에 스캔신호를 입력 시, 본 화소유닛(An)의 전압보상회로(3031)는 차단 상태에 놓여 본 화소유닛(An)의 제 2 화소전극(M2)의 전압이 제 1 커패시터(Ca)를 통해 증가된 후의 상태를 유지하게 함으로써, 부극성 반전 시 제 2 화소전극(M2)과 공통전극(304) 사이의 전압차(ΔV1)를 정상적인 경우에서의 부극성 반전 구동 시의 ΔV1과 같아지게 한다. 즉 부극성 반전 구동 시 ΔV1은 정상적인 상황에서 부극성 반전 구동 시의 ΔV1 상태와 같은 상태를 유지하게 되고, 따라서 부극성 반전 구동 시의
Figure pct00012
값이 정상적인 상황에서의 부극성 반전 구동 시의
Figure pct00013
값과 동일하게 유지된다. 정극성 반전 시, 스캔방향(EF)을 따라 배열되면서 본 화소유닛(An)과 하나의 화소유닛(An+1) 만틈의 간격을 둔 화소유닛(An+2)에 대응되는 제 1 스캔라인(Gn+2)에 스캔신호를 입력 시, 본 화소유닛(An)의 전압보상회로(3031)는 도통상태에 놓이며, 전압보상회로(3031)의 작용을 통해 본 화소유닛(An)의 제 2 화소전극(M2)의 전압이 제 1 커패시터(Ca)를 통해 감소된 후 증가되어, 정극성 반전 구동 시 제 2 화소전극(M2)과 공통전극(304) 사이의 전압차(ΔV1)가 정상적인 상황에서의 ΔV1보다 커지게 되며, 따라서 정극성 반전 구동 시의
Figure pct00014
값이 정상적인 상황에서의 정극성 반전 구동 시의
Figure pct00015
값보다 커지게 됨으로써, 정극성 반전 구동 시의
Figure pct00016
값을 부극성 반전 구동시의
Figure pct00017
값과 같아지게 할 수 있다.
이하 구체적인 회로를 결합하여 본 실시예의 전압보상회로(3031)의 원리에 대해 상세히 설명한다.
도 3을 계속 참조하면, 본 실시예의 전압보상회로(3031)는 제 4 스위치(T4), 제 5 스위치(T5), 제 6 스위치(T6) 및 제 2 커패시터(Cb)를 포함한다. 제 4 스위치(T4)는 제어단, 제 1 단과 제 2 단을 포함하고, 제 5 스위치(T5)와 제 6 스위치(T6)는 모두 제어단, 입력단 및 출력단을 포함한다. 그 중, 제 4 스위치(T4)의 제어단은 스캔방향(EF)을 따라 배열되면서 본 화소유닛(An)과 하나의 화소유닛만큼 간격을 둔 화소유닛(An+2)에 대응되는 제 1 스캔라인(Gn+2)과 연결되고, 제 4 스위치(T4)의 제 1 단은 제 2 화소전극(M2)과 연결되며, 제 4 스위치(T4)의 제 2 단은 제 6 스위치(T6)의 출력단과 연결된다. 제 5 스위치(T5)의 제어단은 본 화소유닛(An)과 대응되는 제 1 스캔라인(Gn)과 연결되고, 제 5 스위치(T5)의 입력단은 본 화소유닛(An)과 대응되는 데이터라인(302)과 연결되며, 제 5 스위치(T5)의 출력단은 제 2 커패시터(Cb)의 일단과 연결되고, 제 2 커패시터(Cb)의 타단은 공통전극(304)연결된다. 제 6 스위치(T6)의 제어단과 입력단은 함께 연결되어 모두 제 5 스위치(T5)의 출력단과 연결되고, 제 6 스위치(T6)의 출력단은 제 4 스위치(T4)의 제 2 단과 연결된다. 제 4 스위치(T4), 제 5 스위치(T5) 및 제 6 스위치(T6)는 모두 박막 트랜지스터 스위치이다. 제 4 스위치(T4)의 제어단은 박막 트랜지스터의 게이트에 대응되고, 제 4 스위치(T4)의 제 1 단은 박막 트랜지스터의 소스에 대응되며, 제 4 스위치(T4)의 제 2 단은 박막 트랜지스터의 드레인에 대응된다. 제 5 스위치(T5)의 제어단과 제 6 스위치(T6)의 제어단은 박막 트랜지스터의 게이트에 대응되고, 제 5 스위치(T5)의 입력단과 제 6 스위치(T6)의 입력단은 박막 트랜지스터의 소스에 대응되며, 제 5 스위치(T5)의 출력단과 제 6 스위치(T6)의 출력단은 박막 트랜지스터의 드레인에 대응된다. 전압보상회로(3031)의 도통 또는 차단은 제 6 스위치(T6)의 도통 또는 차단에 의해 결정되며, 박막 트랜지스터의 특성에 따라, 제 6 스위치(T6)의 게이트와 소스가 함께 연결되기 때문에, 제 6 스위치의 도통 또는 차단(전류가 통과할 수 있는지의 여부로 이해할 수 있다)은 즉 드레인 전압(Vd)에 의해 결정된다.
부극성 반전 구동 시, 본 화소유닛(An)에 대응되는 제 1 스캔라인(Gn)이 스캔신호를 입력 시, 본 화소유닛(An)의 제 5 스위치(T5)가 도통되고, 데이터라인(302)이 입력한 데이터 전압 역시 동시에 제 5 스위치(T5)를 통해 제 2 커패시터(Cb)로 전송된다. 즉 이때 B1점의 전압은 데이터 전압이며, B1점의 전압은 즉 제 6 스위치(T6)의 게이트 전압(Vg)과 소스 전압(Vs)이다. 이어서 스캔방향(EF)을 따라 배열되면서 본 화소유닛(An)과 이웃한 다음 화소유닛(An+1)에 대응되는 제 1 스캔라인(Gn+1)이 스캔신호를 입력하여 본 화소유닛(An)의 제 3 스위치(T3)의 도통을 제어 시, 본 화소유닛(An)의 제 2 화소전극(M2)의 전압은 제 1 커패시터(Ca)를 통해 증가되어, 제 2 화소전극(M2)의 전압이 데이터전압보다 커지게 됨으로써, 스캔방향(EF)을 따라 배열되면서 본 화소유닛(An)과 하나의 화소유닛(An+1)만큼 간격을 둔 화소전극(An+2)에 대응되는 제 1 스캔라인(Gn+2)이 스캔신호를 입력하여 본 화소유닛(An)의 제 4 스위치(T4)를 도통 시, B2 점의 전압(즉 제 2 화소전극(M2)의 전압)이 B1 점의 전압보다 크며, B2 점의 전압은 즉 제 6 스위치(T6)의 드레인 전압(Vd)이다. 이때 제 6 스위치(T6)의 드레인 전압(Vd)은 소스 전압(Vs)보다 큼으로써, 제 6 스위치(T6)가 컷오프(차단) 상태에 놓이게 되며, 소스 드레인 사이에 전류가 통하지 않아 본 화소유닛(An)의 전압보상회로(3031)가 차단상체에 놓이게 되며, 따라서 부극성 반전 구동 시, 제 2 화소전극(M2)의 전압은 제 1 커패시터(Ca)를 통해 증가된 후의 상태를 유지함으로써, 부극성 반전 구동 시의
Figure pct00018
값이 정상적인 상황에서의 부극성 반전 구동 시의
Figure pct00019
값과 같아지게 된다.
정극성 반전 구동 시, 본 화소유닛(An)에 대응되는 제 1 스캔라인(Gn)이 스캔신호를 입력 시, 본 화소유닛(An)의 제 5 스위치(T5)가 도통되고, 데이터라인(302)이 입력한 데이터 전압 역시 동시에 제 5 스위치(T5)를 통해 제 2 커패시터(Cb)로 전송된다. 즉 이때 B1 점의 전압은 데이터 전압이며, 다시 말해 제 6 스위치(T6)의 게이트 전압(Vg)과 소스 전압(Vs)은 모두 데이터 전압이다. 이어서 스캔방향(EF)을 따라 배열되면서 본 화소유닛(An)과 이웃한 다음 화소유닛(An+1)에 대응되는 제 1 스캔라인(Gn+1)이 스캔신호를 입력하여 화소유닛(An)의 제 3 스위치(T3)의 도통을 제어 시, 본 화소유닛(An)의 제 2 화소전극(M2)의 전압은 제 1 커패시터(Ca)를 통해 감소되어, 제 2 화소전극(M2)의 전압이 데이터 전압보다 작아지게 함으로써, 스캔방향(EF)을 따라 배열되면서 본 화소유닛(An)과 하나의 화소유닛(An+1)만큼 간격을 둔 화소유닛(An+2)에 대응되는 제 1 스캔라인(Gn+2)이 스캔신호를 입력하여 본 화소유닛(An)의 제 4 스위치(T4)를 도통 시, B2 점의 전압(즉 제 2 화소전극(M2)의 전압)이 B1 점의 전압보다 작으며, 즉 제 6 스위치(T6)의 드레인 전압(Vd)이 소스 전압(Vs)보다 작아, 제 6 스위치(T6)가 도통상태에 놓이게 되며, 소스 드레인 사이에 전류가 통할 수 있게 됨으로써, 본 화소유닛(An)의 전압보상회로(3031)가 도통 상태에 놓이게 된다. 이때 제 2 커패시터(Cb)는 순차적으로 제 6 스위치(T6)와 제 4 스위치(T4)를 통해 제 2 화소전극(M2)을 충전하여, 제 2 화소전극(M2)의 전압이 제 1 커패시터(Ca)를 통해 감소된 후 증가되도록 함으로써, 정극성 반전 구동 시의
Figure pct00020
값이 정상적인 상황에서의 정극성 반전 구동 시의
Figure pct00021
값보다 커지게 되며, 따라서 정극성 반전 구동 시의
Figure pct00022
값이 부극성 반전 구동 시의
Figure pct00023
값과 동일해짐으로써, LCS 효과를 높일 수 있고, 이와 동시에 잔상 형상도 감소시킬 수 있다.
설명해야 할 점으로, 정극성 반전 시 제 1 화소전극(M1)과 제 2 화소전극(M2) 사이에 전압 차이가 존재하도록 하기 위하여, 제 4 스위치(T4)의 전류 통과 능력을 제어함으로써, 제 4 스위치(T4)가 도통되는 시간 내에, 제 2 화소전극(M2)의 전압이 전압보상회로(3031)의 작용으로 인해 제 1 화소전극(M1)과 동일한 전압까지 증가하지 않도록 제어할 수 있다. 또한, 제 4 스위치(T4)가 박막 트랜지스터이므로, 박막 트랜지스터의 특성에 따라, 제 4 스위치(T4)의 폭길이비를 제어하여 제 4 스위치(T4)의 전류 통과 능력을 제어함으로써, 제 4 스위치(T4)가 도통되는 시간 내에 제 2 커패시터(Cb)가 제 2 화소전극(M2)으로 충전하는 속도를 제어하여, 제 2 화소전극(M2)의 전압이 제 2 커패시터(Cb)의 충전으로 인해 제 1 화소전극(M1)과 동일한 전압까지 증가되지 않도록 제어할 수 있다.
물론, 기타 실시예에서, 제 4 스위치, 제 5 스위치와 제 6 스위치는 트라이오드, 달링턴 트랜지스터일 수도 있다.
본 실시예에서, 전압보상회로(3031)를 추가하여, 정극성 반전 시 제 2 화소전극(M2)의 전압을 보상하며, 따라서 정극성 반전 시의
Figure pct00024
값이 부극성 반전 시의
Figure pct00025
값과 같아지게 함으로써, 종래 기술 중 정극성 반전 시의
Figure pct00026
값이 부극성 반전 시의
Figure pct00027
값보다 작은 문제를 해결하였다.
도 4를 참조하면, 도 4는 본 발명의 어레이 기판의 또 다른 일 실시예의 구조도로서, 상기 실시예와의 차이점은, 본 실시예는 제 2 스캔라인(401_2)과 제 3 스캔라인(401_3)을 추가하여 각각 제 3 스위치(T3)와 제 4 스위치(T4)를 단독으로 제어한다는데 있다. 즉 제 3 스위치(T3)의 제어단은 본 화소유닛(403)에 대응되는 제 2 스캔라인(401_2)과 연결되고, 제 4 스위치(T4)의 제어단은 본 화소유닛(403)에 대응되는 제 3 스캔라인(401_3)과 연결된다.
본 실시예의 구동방식은, 스캔방향(EF)을 따라 순차적으로 본 화소유닛(403)에 대응되는 제 1 스캔라인(401_1), 제 2 스캔라인(401_2)와 제 3 스캔라인(401_3)에 대해 스캔신호를 입력하고, 제 2 스캔라인(401_2)이 스캔신호를 입력하여 제 3 스위치(T3)의 도통을 제어 시, 제 2 화소전극(M2)의 전압이 제 1 커패시터(Ca)를 통해 변경되어(정극성 반전 시 감소되고, 부극성 반전시 증가한다), 제 2 화소전극(M2)과 제 1 화소전극(M1) 사이에 일정한 전압차가 존재하게 됨으로써 LCS 효과를 얻는다. 제 3 스캔라인(401_3)이 스캔신호를 입력하여 제 4 스위치(T4)의 도통을 제어 시, 전압보상회로(4031)는 제 2 화소전극(M2)에 작용하여, 정극성 반전 시의
Figure pct00028
값이 부극성 반전시의
Figure pct00029
값과 같아지게 함으로써, LCS 효과를 높임과 동시에 잔상 현상을 감소시켜 디스플레이 품질을 향상시킬 수 있으며, 구체적인 원리 과정은 상기 실시예의 설명을 참고하면 되므로, 간결함을 추구하는 목적에서, 여기서는 일일이 설명하지 않도록 한다.
물론, 전압보상회로(4031)가 부극성 반전 구동 시 차단 상태에 놓임으로써, 부극성 반전 구동 시 제 2 화소전극(M2)의 전압이 제 1 커패시터(Ca)를 통해 증가된 후의 상태를 유지하도록 제어하기 때문에, 도 4에 도시된 어레이 기판의 경우, 그 구동방식은, 부극성 반전 구동 시, 제 3 스캔라인(401_3)에 대해 스캔신호를 입력하지 않음으로써 제 4 스위치(T4)를 차단시켜, 부극성 반전 구동 시 전압보상회로(4031)가 제 2 화소전극(M2)과 연결되지 않도록 하여도, 마찬가지로 제 2 화소전극(M2)의 전압이 제 1 커패시터(Ca)를 통해 증가된 후의 상태를 유지할 수 있으며; 정극성 반전 구동 시, 즉 정상적으로 제 1 스캔라인(401_1), 제 2 스캔라인(401_2)과 제 3 스캔라인(401_3)에 대해 순차적으로 스캔신호를 입력하여 정극성 반전 구동 시, 전압보상회로(4031)가 도통 상태에 놓이면서 제 2 화소전극(M2)과 전기적으로 연결되도록 하고, 제 2 커패시터(Cb)가 순차적으로 제 6 스위치(T6)와 제 4 스위치(T4)를 통해 제 2 화소전극(M2)을 충전함으로써, 제 2 화소전극(M2)의 전압을 증가시키는 방식일 수도 있다.
도 5를 참조하면, 도 5는 본 발명의 어레이 기판의 또 다른 일 실시예의 구조도로서, 도 4의 어레이 기판과의 주요 차이점은, 본 실시예의 전압보상회로(5031)는 제 4 스위치(T4)와 하나의 기준전압원(50311)을 포함하며, 상기 기준전압원(50311)의 출력 전압은 정극성 반전 구동 시 데이터라인(502)이 입력하는 데이터 전압보다 작지 않다는데 있다. 제 1 스위치(T1)의 제어단과 제 2 스위치(T2)의 제어단은 모두 본 화소유닛(503)에 대응되는 제 1 스캔라인(501_1)과 연결되고; 제 3 스위치(T3)의 제어단은 본 화소유닛(503)에 대응되는 제 2 스캔라인(501_2)과 연결되며; 제 4 스위치(T4)의 제어단은 본 화소유닛(503)과 대응되는 제 3 스캔라인(501_3)과 연결되고, 제 4 스위치(T4)의 제 1 단은 제 2 화소전극(M2)과 연결되며, 제 4 스위치(T4)의 제 2 단은 기준전압원(50311)의 출력단과 연결된다.
본 실시예의 구동방식은 다음과 같다. 부극성 반전 구동 시, 스캔방향(EF)을 따라 순차적으로 본 화소유닛(503)에 대응되는 제 1 스캔라인(501_1)과 제 2 스캔라인(501_2)에 대해 스캔신호를 입력하고, 제 2 스캔라인(501_2)이 스캔신호를 입력하여 제 3 스위치(T3)의 도통을 제어 시, 제 2 화소전극(M2)의 전압이 제 1 커패시터(Ca)를 통해 증가되어 제 2 화소전극(M2)의 전압이 제 1 화소전극(M1)의 전압과 달라지게 함으로써 LCS 효과를 얻을 수 있고, 제 3 스캔라인(501_3)에 대해 스캔신호를 입력하지 않음으로써 제 4 스위치(T4)를 차단 상태에 놓이도록 하며, 따라서 제 2 화소전극(M2)의 전압이 제 1 커패시터(Ca)를 통해 증가된 후의 상태를 유지하게 된다. 정극성 반전 구동 시, 스캔방향(EF)을 따라 순차적으로 본 화소유닛(503)에 대응되는 제 1 스캔라인(501_1), 제 2 스캔라인(501_2) 및 제 3 스캔라인(501_3)에 대해 스캔신호를 입력하고, 제 2 스캔라인(501_2)이 스캔신호를 입력하여 제 3 스위치(T3)의 도통을 제어 시, 제 2 화소전극(M2)의 전압이 제 1 커패시터(Ca)를 통해 감소되어, 제 2 화소전극(M2)의 전압이 제 1 화소전극(M1)의 전압과 달라지게 함으로써, LCS 효과를 얻는다. 제 3 스캔라인(501_3)이 스캔신호를 입력하여 제 4 스위치(T4)의 도통을 제어 시, 이때 기준전압원(50311)이 출력하는 전압이 제 2 화소전극(M2)의 전압보다 크므로, 제 4 스위치(T4)가 도통 시 기준전압원(50311)이 제 2 화소전극(M2)을 충전하여 제 2 화소전극(M2)의 전압이 제 1 커패시터(Ca)를 통해 감소된 후 증가되도록 함으로써, 정극성 반전 구동 시의
Figure pct00030
값이 부극성 반전 구동 시의
Figure pct00031
값과 같아지게 되며, 이로써 LCS 효과를 높일 수 있는 동시에, 잔상 현상도 감소시킬 수 있다.
상기 각 실시예에서는 모두 정극성 반전 시 전압보상회로를 이용하여 제 2 화소전극(M2)을 충전함으로써, 정극성 반전 구동 시의
Figure pct00032
값이 부극성 반전 구동 시의
Figure pct00033
값과 같아지게 하였다. 본 발명의 어레이 기판의 또 다른 일 실시예에서는 부극성 반전 구동 시 전압보상회로를 이용하여 제 2 화소전극을 충전함으로써, 정극성 반전 구동 시의
Figure pct00034
값이 부극성 반전 구동 시의
Figure pct00035
값과 같아지게 할 수도 있다. 본 실시예는 도 5와 유사한 어레이 기판 구조를 채택하였으며, 차이점은 기준전압원(50311)의 출력 전압이 공통전극(504)의 공통전압보다 작지 않고, 구동 방식 역시 다르다는데 있다.
구체적으로, 도 6을 참조하면, 본 실시예의 어레이 기판은 도 5의 어레이 기판 구조와 유사하며, 그 차이점은 구동방식과 기준전압원의 출력 전압이 다르다는데 있다.
그 중, 상기 기준전압원(60311)의 출력 전압은 공통전극(604)의 공통전압보다 작지 않다. 본 실시예의 구동방식은 다음과 같다. 정극성 반전 구동 시, 스캔방향(EF)을 따라 본 화소유닛(603)에 대응되는 제 1 스캔라인(601_1)과 제 2 스캔라인(601_2)에 대해 스캔신호를 입력하고, 제 2 스캔라인(601_2)이 스캔신호를 입력하여 제 3 스위치(T3)의 도통을 제어 시, 제 2 화소전극(M2)의 전압이 제 1 커패시터(Ca)를 통해 감소되어, 제 2 화소전극(M2)의 전압이 제 1 화소전극(M1)의 전압과 달라지게 함으로써, LCS 효과를 얻는다. 제 3 스캔라인(601_3)에 대해 스캔신호를 입력하지 않음으로써 제 4 스위치(T4)가 차단된 상태에 놓이도록 하여 제 2 화소전극(M2)의 전압이 제 1 커패시터(Ca)를 통해 감소된 후의 상태를 유지할 수 있게 되며, 따라서 정극성 반전 구동 시 제 2 화소전극(M2)과 공통전극(604) 사이의 전압차(ΔV1)가 정상 상황에서의 정극성 반전 구동 시의 ΔV1과 같아지게 된다. 즉 정극성 반전 구동 시 ΔV1은 정상 상황에서의 정극성 반전 구동 시의 ΔV1 상태를 유지하며, 따라서 정극성 반전 구동 시의
Figure pct00036
값이 정상 상황에서의 정극성 반전 구동 시의
Figure pct00037
값과 동일함을 유지하게 된다. 부극성 반전 구동 시, 스캔방향(EF)을 따라 순차적으로 본 화소유닛(603)에 대응되는 제 1 스캔라인(601_1), 제 2 스캔라인(601_2)와 제 3 스캔라인(601_3)에 대해 스캔신호를 입력하고, 제 2 스캔라인(601_2)이 스캔신호를 입력하여 제 3 스위치(T3)의 도통을 제어 시, 제 2 화소전극(M2)의 전압이 제 1 커패시터(Ca)를 통해 증가되어, 제 2 화소전극(M2)의 전압과 제 1 화소전극(M1)의 전압이 달라지게 함으로써 LCS 효과를 얻는다. 제 3 스캔라인(601_3)이 스캔신호를 입력하여 제 4 스위치(T4)의 도통을 제어 시, 이때 기준전압원(60311)의 출력 전압이 공통전압보다 크고, 제 2 화소전극(M2)의 전압은 제 1 커패시터(Ca)를 통해 증가된 후에도 여전히 공통전압보다 작기 때문에, 제 4 스위치(T4)가 도통 시 기준전압원(60311)이 제 2 화소전극(M2)을 충전하여, 제 2 화소전극(M2)의 전압이 제 1 커패시터(Ca)를 통해 증가된 후 증가하도록 함으로써, 부극성 반전 구동 시 제 2 화소전극(M2)과 공통전극(304) 사이의 전압차(ΔV1)가 정상 상황에서의 ΔV1보다 작도록 하고, 따라서 부극성 반전 구동 시의
Figure pct00038
값이 정상 상황에서의 부극성 반전 구동 시의
Figure pct00039
값보다 작도록 함으로써, 부극성 반전 구동 시의
Figure pct00040
값이 정극성 반전 구동 시의
Figure pct00041
값과 동일해지며, 따라서 LCS 효과를 높일 수 있는 동시에, 잔상 현상 역시 감소시킬 수 있다.
도 7을 참조하면, 본 발명의 액정 디스플레이 패널의 일 실시예에서, 액정 디스플레이 패널은 어레이 기판(701), 컬러필터 기판(702) 및 어레이 기판(701)과 컬러필터 기판(702) 사이에 위치하는 액정층을 포함한다. 그 중, 어레이 기판(701)은 상기 어느 하나의 실시예 중의 어레이 기판이다.
이상은 단지 본 발명의 실시방식일뿐, 결코 이로써 본 발명의 특허 범위를 제한하는 것은 아니며, 본 발명의 명세서 및 첨부도면의 내용을 이용하여 실시되는 등가의 구조 또는 등가의 과정 변환, 또는 직접 또는 간접적으로 기타 관련 기술 분야에 운용하는 경우, 모두 같은 이치로 본 발명의 특허 보호 범위 내에 포함된다.

Claims (16)

  1. 어레이 기판에 있어서,
    이는 다수의 제 1 스캔라인, 다수의 데이터라인, 다수의 화소유닛 및 공통전극을 포함하며, 각각의 상기 화소유닛은 하나의 제 1 스캔라인과 하나의 데이터라인에 대응되고, 각각의 상기 화소유닛은 제 1 화소전극, 제 2 화소전극, 제 1 스위치, 제 2 스위치, 제 3 스위치, 제 1 커패시터 및 전압보상회로를 포함하며, 본 화소유닛에 대응되는 상기 제 1 스캔라인은 상기 제 1 스위치 및 제 2 스위치와 연결되고, 본 화소유닛에 대응되는 상기 데이터라인은 각각 상기 제 1 스위치와 제 2 스위치를 통해 상기 제 1 화소전극 및 제 2 화소전극과 연결되며, 상기 제 3 스위치는 스캔방향을 따라 배열되면서 본 화소유닛과 이웃한 다음 화소유닛에 대응되는 제 1 스캔라인과 연결되고, 상기 제 2 화소전극은 상기 제 3 스위치를 통해 상기 제 1 커패시터의 일단과 연결되며, 상기 제 1 커패시터의 타단은 상기 공통전극과 연결되고, 상기 전압보상회로는 본 화소유닛에 대응되는 상기 제 2 화소전극 및 스캔방향을 따라 배열되면서 본 화소유닛과 하나의 화소유닛만큼 간격을 둔 화소유닛에 대응되는 제 1 스캔라인과 연결되며;
    그중, 스캔방향을 따라 순차적으로 상기 다수의 제 1 스캔라인에 대해 스캔을 진행하며, 상기 스캔방향을 따라 배열되면서 본 화소유닛과 이웃한 다음 화소유닛에 대응되는 제 1 스캔라인이 스캔신호를 입력하여 본 화소유닛의 상기 제 3 스위치의 도통을 제어 시, 본 화소유닛의 상기 제 2 화소전극의 전압은 상기 제 1 커패시터를 통해 변경되고, 상기 제 1 커패시터는 정극성 반전 시의 커패시턴스값이 부극성 반전 시의 커패시턴스값보다 크며, 상기 스캔방향을 따라 배열되면서 본 화소유닛과 하나의 화소유닛만큼 간격을 둔 화소유닛에 대응되는 제 1 스캔라인이 스캔신호를 입력 시, 본 화소유닛의 상기 전압보상회로가 본 화소유닛의 상기 제 2 화소전극에 작용하여, 정극성 반전 시 상기 제 2 화소전극과 상기 공통전극 사이의 전압차와 상기 제 1 화소전극과 상기 공통전극 사이의 전압차의 비율이, 부극성 반전 시의 상기 제 2 화소전극과 상기 공통전극 사이의 전압차와 상기 제 1 화소전극과 상기 공통전극 사이의 전압차의 비율과 같아지도록 하는 어레이 기판.
  2. 제 1항에 있어서,
    부극성 반전 시, 상기 스캔방향을 따라 배열되면서 본 화소유닛과 하나의 화소유닛만큼 간격을 둔 화소유닛에 대응되는 제 1 스캔라인이 스캔신호를 입력 시, 본 화소유닛의 상기 전압보상회로는 차단 상태에 놓임으로써, 본 화소유닛의 상기 제 2 화소전극의 전압이 상기 제 1 커패시터를 통해 변경된 후의 상태를 유지하도록 하고; 정극성 반전 시, 상기 스캔방향을 따라 배열되면서 본 화소유닛과 하나의 화소유닛만큼 간격을 둔 화소유닛에 대응되는 제 1 스캔라인이 스캔신호를 입력 시, 본 화소유닛의 상기 전압보상회로는 도통 상태에 놓임으로써, 본 화소유닛의 상기 제 2 화소전극의 전압이 상기 제 1 커패시터를 통해 변경된 후 증가되어, 정극성 반전 시의 상기 제 2 화소전극과 상기 공통전극 사이의 전압차와 상기 제 1 화소전극과 상기 공통전극 사이의 전압차의 비율이, 부극성 반전의 시 상기 제 2 화소전극과 상기 공통전극 사이의 전압차와 상기 제 1 화소전극과 상기 공통전극 사이의 전압차의 비율과 같아지도록 하는 어레이 기판.
  3. 제 2항에 있어서,
    상기 전압보상회로는 제 4 스위치, 제 5 스위치, 제 6 스위치 및 제 2 커패시터를 포함하며, 상기 제 4 스위치는 제어단, 제 1 단과 제 2 단을 포함하고, 상기 제 5 스위치와 제 6 스위치는 모두 제어단, 입력단 및 출력단을 포함하며; 상기 제 4 스위치의 제어단은 상기 스캔방향을 따라 배열되면서 본 화소유닛과 하나의 화소유닛만큼 간격을 둔 화소유닛에 대응되는 제 1 스캔라인에 연결되고, 상기 제 4 스위치의 제 1 단은 상기 제 2 화소전극과 연결되며, 상기 제 4 스위치의 제 2 단은 상기 제 6 스위치의 출력단과 연결되고, 상기 제 5 스위치의 제어단은 본 화소유닛에 대응되는 상기 제 1 스캔라인과 연결되며, 상기 제 5 스위치의 입력단은 본 화소유닛에 대응되는 상기 데이터라인과 연결되고, 상기 제 5 스위치의 출력단은 상기 제 2 커패시터의 일단과 연결되며, 상기 제 6 스위치의 제어단과 입력단은 모두 상기 제 5 스위치의 출력단과 연결되고, 상기 제 2 커패시터의 타단은 상기 공통전극과 연결되며;
    부극성 반전하는 동안, 상기 스캔방향을 따라 배열되면서 본 화소유닛과 하나의 화소유닛만큼 간격을 둔 화소유닛에 대응되는 제 1 스캔라인이 스캔신호를 입력하여 본 화소유닛의 상기 제 4 스위치의 도통을 제어 시, 상기 제 6 스위치는 차단 상태에 놓임으로써, 본 화소유닛의 상기 전압보상회로가 차단상태에 놓이도록 하고, 정극성 반전하는 동안, 상기 스캔방향을 따라 배열되면서 본 화소유닛과 하나의 화소유닛만큼 간격을 둔 화소유닛에 대응되는 제 1 스캔라인이 스캔신호를 입력하여 본 화소유닛의 상기 제 4 스위치의 도통을 제어 시, 상기 제 6 스위치는 도통 상태에 놓여 본 화소유닛의 상기 전압보상회로가 도통 상태에 놓이게 되며, 본 화소유닛의 상기 제 2 커패시터는 순차적으로 상기 제 6 스위치와 제 4 스위치를 통해 상기 제 2 화소전극을 충전함으로써, 상기 제 2 화소전극의 전압이 상기 제 1 커패시터를 통해 변경된 후 증가되도록 하는 어레이 기판.
  4. 제 3항에 있어서,
    상기 제 4 스위치, 제 5 스위치 및 제 6 스위치는 모두 박막 트랜지스터이며, 상기 제 4 스위치로서의 박막 트랜지스터의 게이트는 상기 제 4 스위치의 제어단에 대응되고, 상기 제 4 스위치로서의 박막 트랜지스터의 소스는 상기 제 4 스위치의 제 1 단에 대응되며, 상기 제 4 스위치로서의 박막 트랜지스터의 드레인은 상기 제 4 스위치의 제 2 단에 대응되고, 상기 제 5 스위치로서의 박막 트랜지스터의 게이트는 상기 제 5 스위치의 제어단에 대응되며, 상기 제 5 스위치로서의 박막 트랜지스터의 소스는 상기 제 5 스위치의 입력단에 대응되고, 상기 제 5 스위치로서의 박막 트랜지스터의 드레인은 상기 제 5 스위치의 출력단에 대응되며, 상기 제 6 스위치로서의 박막 트랜지스터의 게이트는 상기 제 6 스위치로서의 제어단에 대응되고, 상기 제 6 스위치로서의 박막 트랜지스터의 소스는 상기 제 6 스위치의 입력단에 대응되며, 상기 제 6 스위치로서의 박막 트랜지스터의 드레인은 상기 제 6 스위치의 출력단에 대응되는 어레이 기판.
  5. 제 1항에 있어서,
    상기 제 1 스위치, 제 2 스위치 및 제 3 스위치는 모두 박막 트랜지스터 스위치인 어레이 기판.
  6. 어레이 기판에 있어서,
    이는 다수의 제 1 스캔라인, 다수의 제 2 스캔라인, 다수의 제 3 스캔라인, 다수의 데이터라인, 다수의 화소유닛 및 공통전극을 포함하며, 각각의 상기 화소유닛은 하나의 제 1 스캔라인, 하나의 제 2 스캔라인, 하나의 제 3 스캔라인 및 하나의 데이터라인에 대응되고, 각각의 상기 화소유닛은 제 1 화소전극, 제 2 화소전극, 제 1 스위치, 제 2 스위치, 제 3 스위치, 제 1 커패시터 및 전압보상회로를 포함하며, 본 화소유닛에 대응되는 상기 제 1 스캔라인은 상기 제 1 스위치 및 제 2 스위치와 연결되고, 본 화소유닛에 대응되는 상기 데이터라인은 각각 상기 제 1 스위치와 제 2 스위치를 통해 상기 제 1 화소전극 및 제 2 화소전극과 연결되며, 본 화소유닛에 대응되는 상기 제 2 스캔라인은 상기 제 3 스위치와 연결되고, 상기 제 2 화소전극은 상기 제 3 스위치를 통해 상기 제 1 커패시터의 일단과 연결되며, 상기 제 1 커패시터의 타단은 상기 공통전극과 연결되고, 상기 전압보상회로는 본 화소유닛에 대응되는 상기 제 3 스캔라인 및 상기 제 2 화소전극과 연결되며;
    그중, 순차적으로 본 화소유닛에 대응되는 상기 제 1 스캔라인, 제 2 스캔라인 및 제 3 스캔라인에 대해 스캔을 진행하고, 상기 제 2 스캔라인이 스캔신호를 입력하여 상기 제 3 스위치의 도통을 제어 시, 상기 제 2 화소전극의 전압은 상기 제 1 커패시터를 통해 변경되어, 상기 제 1 커패시터의 정극성 반전 시의 커패시턴스값이 부극성 반전시의 커패시턴스값보다 크고, 상기 제 3 스캔라인이 스캔신호를 입력 시, 상기 전압보상회로가 상기 제 2 화소전극에 작용하여, 정극성 반전 시의 상기 제 2 화소전극과 공통전극 사이의 전압차와 상기 제 1 화소전극과 상기 공통전극 사이의 전압차의 비율이, 부극성 반전 시 상기 제 2 화소전극과 상기 공통전극 사이의 전압차와 상기 제 1 화소전극과 상기 공통전극 사이의 전압차의 비율과 같아지도록 하는 어레이 기판.
  7. 제 6항에 있어서,
    부극성 반전 시, 상기 제 3 스캔라인이 스캔신호를 입력 시, 상기 전압보상회로는 차단 상태에 놓임으로써, 상기 제 2 화소전극의 전압이 상기 제 1 커패시터를 통해 변경된 후의 상태를 유지하도록 하고; 정극성 반전 시, 상기 제 3 스캔라인이 스캔신호를 입력 시, 상기 전압보상회로는 도통 상태에 놓임으로써, 상기 제 2 화소전극의 전압이 상기 제 1 커패시터를 통해 변경된 후 증가되어, 정극성 반전 시의 상기 제 2 화소전극과 상기 공통전극 사이의 전압차와 상기 제 1 화소전극과 상기 공통전극 사이의 전압차의 비율이, 부극성 반전 시의 상기 제 2 화소전극과 상기 공통전극 사이의 전압차와 상기 제 1 화소전극과 상기 공통전극 사이의 전압차의 비율과 같아지도록 하는 어레이 기판.
  8. 제 7항에 있어서,
    상기 전압보상회로는 제 4 스위치, 제 5 스위치, 제 6 스위치 및 제 2 커패시터를 포함하며, 상기 제 4 스위치는 제어단, 제 1 단과 제 2 단을 포함하고, 상기 제 5 스위치와 제 6 스위치는 모두 제어단, 입력단 및 출력단을 포함하며; 상기 제 4 스위치의 제어단은 본 화소유닛에 대응되는 제 3스캔라인에 연결되고, 상기 제 4 스위치의 제 1 단은 상기 제 2 화소전극과 연결되며, 상기 제 4 스위치의 제 2 단은 상기 제 6 스위치의 출력단과 연결되고, 상기 제 5 스위치의 제어단은 본 화소유닛에 대응되는 상기 제 1 스캔라인과 연결되며, 상기 제 5 스위치의 입력단은 본 화소유닛에 대응되는 상기 데이터라인과 연결되고, 상기 제 5 스위치의 출력단은 상기 제 2 커패시터의 일단과 연결되며; 상기 제 6 스위치의 제어단과 입력단은 모두 상기 제 5 스위치의 출력단과 연결되고, 상기 제 2 커패시터의 타단은 상기 공통전극과 연결되며;
    부극성 반전하는 동안, 상기 제 3 스캔라인이 스캔신호을 입력하여 상기 제 4 스위치의 도통을 제어 시, 상기 제 6 스위치는 차단 상태에 놓임으로써, 상기 전압보상회로가 차단상태에 놓이도록 하고, 정극성 반전하는 동안, 상기 제 3 스캔라인이 스캔신호을 입력하여 상기 제 4 스위치의 도통을 제어 시, 상기 제 6 스위치는 도통 상태에 놓임으로써, 상기 전압보상회로가 도통상태에 놓이도록 하고, 상기 제 2 커패시터는 순차적으로 상기 제 6 스위치와 제 4 스위치를 통해 상기 제 2 화소전극을 충전함으로써, 상기 제 2 화소전극의 전압이 상기 제 1 커패시터를 통해 변경된 후 증가되도록 하는 어레이 기판.
  9. 제 8항에 있어서,
    상기 제 4 스위치, 제 5 스위치 및 제 6 스위치는 모두 박막 트랜지스터이며, 상기 제 4 스위치로서의 박막 트랜지스터의 게이트는 상기 제 4 스위치의 제어단에 대응되고, 상기 제 4 스위치로서의 박막 트랜지스터의 소스는 상기 제 4 스위치의 제 1 단에 대응되며, 상기 제 4 스위치로서의 박막 트랜지스터의 드레인은 상기 제 4 스위치의 제 2 단에 대응되고, 상기 제 5 스위치로서의 박막 트랜지스터의 게이트는 상기 제 5 스위치의 제어단에 대응되며, 상기 제 5 스위치로서의 박막 트랜지스터의 소스는 상기 제 5 스위치의 입력단에 대응되고, 상기 제 5 스위치로서의 박막 트랜지스터의 드레인은 상기 제 5 스위치의 출력단에 대응되며, 상기 제 6 스위치로서의 박막 트랜지스터의 게이트는 상기 제 6 스위치로서의 제어단에 대응되고, 상기 제 6 스위치로서의 박막 트랜지스터의 소스는 상기 제 6 스위치의 입력단에 대응되며, 상기 제 6 스위치로서의 박막 트랜지스터의 드레인은 상기 제 6 스위치의 출력단에 대응되는 어레이 기판.
  10. 제 6항에 있어서,
    상기 제 1 스위치, 제 2 스위치 및 제 3 스위치는 모두 박막 트랜지스터 스위치인 어레이 기판.
  11. 제 6항에 있어서,
    정극성 반전 시, 상기 제 3 스캔라인이 스캔신호를 입력 시, 상기 전압보상회로는 차단 상태에 놓임으로써, 상기 제 2 화소전극의 전압이 상기 제 1 커패시터를 통해 변경된 후의 상태를 유지하도록 하고; 부극성 반전 시, 상기 제 3 스캔라인이 스캔신호를 입력 시, 상기 전압보상회로는 도통 상태에 놓임으로써, 상기 제 2 화소전극의 전압이 상기 제 1 커패시터를 통해 변경된 후 증가되어, 정극성 반전 시의 상기 제 2 화소전극과 상기 공통전극 사이의 전압차와 상기 제 1 화소전극과 상기 공통전극 사이의 전압차의 비율이, 부극성 반전 시의 상기 제 2 화소전극과 상기 공통전극 사이의 전압차와 상기 제 1 화소전극과 상기 공통전극 사이의 전압차의 비율과 같아지도록 하는 어레이 기판.
  12. 액정 디스플레이 패널에 있어서,
    이는 어레이 기판, 컬러필터 기판 및 상기 어레이 기판과 컬러필터 기판 사이에 위치하는 액정층을 포함하되, 그중 상기 어레이 기판은 다수의 제 1 스캔라인, 다수의 데이터라인, 다수의 화소유닛 및 공통전극을 포함하며, 각각의 상기 화소유닛은 하나의 제 1 스캔라인과 하나의 데이터라인에 대응되고, 각각의 상기 화소유닛은 제 1 화소전극, 제 2 화소전극, 제 1 스위치, 제 2 스위치, 제 3 스위치, 제 1 커패시터 및 전압보상회로를 포함하며, 본 화소유닛에 대응되는 상기 제 1 스캔라인은 상기 제 1 스위치 및 제 2 스위치와 연결되고, 본 화소유닛에 대응되는 상기 데이터라인은 각각 상기 제 1 스위치와 제 2 스위치를 통해 상기 제 1 화소전극 및 제 2 화소전극과 연결되며, 상기 제 3 스위치는 스캔방향을 따라 배열되면서 본 화소유닛과 이웃한 다음 화소유닛에 대응되는 제 1 스캔라인과 연결되고, 상기 제 2 화소전극은 상기 제 3 스위치를 통해 상기 제 1 커패시터의 일단과 연결되며, 상기 제 1 커패시터의 타단은 상기 공통전극과 연결되고, 상기 전압보상회로는 본 화소유닛에 대응되는 상기 제 2 화소전극 및 스캔방향을 따라 배열되면서 본 화소유닛과 하나의 화소유닛만큼 간격을 둔 화소유닛에 대응되는 제 1 스캔라인과 연결되며;
    그중, 스캔방향을 따라 순차적으로 상기 다수의 제 1 스캔라인에 대해 스캔을 진행하며, 상기 스캔방향을 따라 배열되면서 본 화소유닛과 이웃한 다음 화소유닛에 대응되는 제 1 스캔라인이 스캔신호를 입력하여 본 화소유닛의 상기 제 3 스위치의 도통을 제어 시, 본 화소유닛의 상기 제 2 화소전극의 전압은 상기 제 1 커패시터를 통해 변경되고, 상기 제 1 커패시터는 정극성 반전 시의 커패시턴스값이 부극성 반전 시의 커패시턴스값보다 크며, 상기 스캔방향을 따라 배열되면서 본 화소유닛과 하나의 화소유닛만큼 간격을 둔 화소유닛에 대응되는 제 1 스캔라인이 스캔신호를 입력 시, 본 화소유닛의 상기 전압보상회로는 본 화소유닛의 상기 제 2 화소전극에 작용하여, 정극성 반전 시의 상기 제 2 화소전극과 상기 공통전극 사이의 전압차와 상기 제 1 화소전극과 상기 공통전극 사이의 전압차의 비율이, 부극성 반전 시의 상기 제 2 화소전극과 상기 공통전극 사이의 전압차와 상기 제 1 화소전극과 상기 공통전극 사이의 전압차의 비율과 같아지도록 하는 액정 디스플레이 패널.
  13. 제 12항에 있어서,
    부극성 반전 시, 상기 스캔방향을 따라 배열되면서 본 화소유닛과 하나의 화소유닛만큼 간격을 둔 화소유닛에 대응되는 제 1 스캔라인이 스캔신호를 입력 시, 본 화소유닛의 상기 전압보상회로는 차단 상태에 놓임으로써, 본 화소유닛의 상기 제 2 화소전극의 전압이 상기 제 1 커패시터를 통해 변경된 후의 상태를 유지하도록 하고; 정극성 반전 시, 상기 스캔방향을 따라 배열되면서 본 화소유닛과 하나의 화소유닛만큼 간격을 둔 화소유닛에 대응되는 제 1 스캔라인이 스캔신호를 입력 시, 본 화소유닛의 상기 전압보상회로는 도통 상태에 놓임으로써, 본 화소유닛의 상기 제 2 화소전극의 전압이 상기 제 1 커패시터를 통해 변경된 후 증가되어, 정극성 반전 시 상기 제 2 화소전극과 상기 공통전극 사이의 전압차와 상기 제 1 화소전극과 상기 공통전극 사이의 전압차의 비율이, 부극성 반전 시 상기 제 2 화소전극과 상기 공통전극 사이의 전압차와 상기 제 1 화소전극과 상기 공통전극 사이의 전압차의 비율과 같아지도록 하는 액정 디스플레이 패널.
  14. 제 13항에 있어서,
    상기 전압보상회로는 제 4 스위치, 제 5 스위치, 제 6 스위치 및 제 2 커패시터를 포함하며, 상기 제 4 스위치는 제어단, 제 1 단과 제 2 단을 포함하고, 상기 제 5 스위치와 제 6 스위치는 모두 제어단, 입력단 및 출력단을 포함하며; 상기 제 4 스위치의 제어단은 상기 스캔방향을 따라 배열되면서 본 화소유닛과 하나의 화소유닛만큼 간격을 둔 화소유닛에 대응되는 제 1 스캔라인에 연결되고, 상기 제 4 스위치의 제 1 단은 상기 제 2 화소전극과 연결되며, 상기 제 4 스위치의 제 2 단은 상기 제 6 스위치의 출력단과 연결되고, 상기 제 5 스위치의 제어단은 본 화소유닛에 대응되는 상기 제 1 스캔라인과 연결되며, 상기 제 5 스위치의 입력단은 본 화소유닛에 대응되는 상기 데이터라인과 연결되고, 상기 제 5 스위치의 출력단은 상기 제 2 커패시터의 일단과 연결되며, 상기 제 6 스위치의 제어단과 입력단은 모두 상기 제 5 스위치의 출력단과 연결되고, 상기 제 2 커패시터의 타단은 상기 공통전극과 연결되며;
    부극성 반전하는 동안, 상기 스캔방향을 따라 배열되면서 본 화소유닛과 하나의 화소유닛만큼 간격을 둔 화소유닛에 대응되는 제 1 스캔라인이 스캔신호를 입력하여 본 화소유닛의 상기 제 4 스위치의 도통을 제어 시, 상기 제 6 스위치는 차단 상태에 놓임으로써, 본 화소유닛의 상기 전압보상회로가 차단상태에 놓이도록 하고, 정극성 반전하는 동안, 상기 스캔방향을 따라 배열되면서 본 화소유닛과 하나의 화소유닛만큼 간격을 둔 화소유닛에 대응되는 제 1 스캔라인이 스캔신호를 입력하여 본 화소유닛의 상기 제 4 스위치의 도통을 제어 시, 상기 제 6 스위치는 도통 상태에 놓여 본 화소유닛의 상기 전압보상회로가 도통 상태에 놓이도록 하며, 본 화소유닛의 상기 제 2 커패시터는 순차적으로 상기 제 6 스위치와 제 4 스위치를 통해 상기 제 2 화소전극을 충전함으로써, 상기 제 2 화소전극의 전압이 상기 제 1 커패시터를 통해 변경된 후 증가되도록 하는 액정 디스플레이 패널.
  15. 제 14항에 있어서,
    상기 제 4 스위치, 제 5 스위치 및 제 6 스위치는 모두 박막 트랜지스터이며, 상기 제 4 스위치로서의 박막 트랜지스터의 게이트는 상기 제 4 스위치의 제어단에 대응되고, 상기 제 4 스위치로서의 박막 트랜지스터의 소스는 상기 제 4 스위치의 제 1 단에 대응되며, 상기 제 4 스위치로서의 박막 트랜지스터의 드레인은 상기 제 4 스위치의 제 2 단에 대응되고, 상기 제 5 스위치로서의 박막 트랜지스터의 게이트는 상기 제 5 스위치의 제어단에 대응되며, 상기 제 5 스위치로서의 박막 트랜지스터의 소스는 상기 제 5 스위치의 입력단에 대응되고, 상기 제 5 스위치로서의 박막 트랜지스터의 드레인은 상기 제 5 스위치의 출력단에 대응되며, 상기 제 6 스위치로서의 박막 트랜지스터의 게이트는 상기 제 6 스위치로서의 제어단에 대응되고, 상기 제 6 스위치로서의 박막 트랜지스터의 소스는 상기 제 6 스위치의 입력단에 대응되며, 상기 제 6 스위치로서의 박막 트랜지스터의 드레인은 상기 제 6 스위치의 출력단에 대응되는 액정 디스플레이 패널.
  16. 제 12항에 있어서,
    상기 제 1 스위치, 제 2 스위치 및 제 3 스위치는 모두 박막 트랜지스터 스위치인 액정 디스플레이 패널.

KR1020167009133A 2013-09-09 2013-10-24 어레이 기판 및 액정 디스플레이 패널 KR101764553B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201310409807.6 2013-09-09
CN201310409807.6A CN103454823B (zh) 2013-09-09 2013-09-09 一种阵列基板及液晶显示面板
PCT/CN2013/085841 WO2015032115A1 (zh) 2013-09-09 2013-10-24 一种阵列基板及液晶显示面板

Publications (2)

Publication Number Publication Date
KR20160052707A true KR20160052707A (ko) 2016-05-12
KR101764553B1 KR101764553B1 (ko) 2017-08-02

Family

ID=49737368

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167009133A KR101764553B1 (ko) 2013-09-09 2013-10-24 어레이 기판 및 액정 디스플레이 패널

Country Status (6)

Country Link
JP (1) JP6201052B2 (ko)
KR (1) KR101764553B1 (ko)
CN (1) CN103454823B (ko)
GB (1) GB2531209B (ko)
RU (1) RU2621857C1 (ko)
WO (1) WO2015032115A1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9240152B2 (en) 2013-12-25 2016-01-19 Shenzhen China Star Optoelectronics Technology Co., Ltd. Array substrate and liquid crystal display panel and driving method thereof
CN103760725B (zh) * 2013-12-25 2016-08-17 深圳市华星光电技术有限公司 一种阵列基板及液晶显示面板和驱动方法
CN104483789B (zh) * 2014-12-10 2017-09-26 深圳市华星光电技术有限公司 液晶显示面板及其驱动方法
CN105029788A (zh) * 2015-07-28 2015-11-11 南通诚誉服装有限公司 一种剑纺纱面料
CN106200149A (zh) * 2016-07-13 2016-12-07 深圳市华星光电技术有限公司 一种阵列基板及液晶显示器
CN107195280B (zh) 2017-07-31 2020-12-29 京东方科技集团股份有限公司 一种像素电压补偿方法、像素电压补偿系统和显示装置
CN109767695B (zh) * 2019-03-28 2021-01-22 合肥京东方显示技术有限公司 一种显示装置及其老化方法
TWI721827B (zh) * 2020-03-17 2021-03-11 凌巨科技股份有限公司 液晶顯示裝置的電壓補償電路及其方法
CN112256157A (zh) 2020-10-09 2021-01-22 武汉华星光电半导体显示技术有限公司 点自电容屏及触控检测方法、装置、电子设备

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2503266B2 (ja) * 1989-02-15 1996-06-05 富士通株式会社 薄膜トランジスタマトリクス
JP4571845B2 (ja) 2004-11-08 2010-10-27 シャープ株式会社 液晶表示装置用基板及びそれを備えた液晶表示装置及びその駆動方法
US7652649B2 (en) * 2005-06-15 2010-01-26 Au Optronics Corporation LCD device with improved optical performance
TWI330746B (en) * 2006-08-25 2010-09-21 Au Optronics Corp Liquid crystal display and operation method thereof
TWI336804B (en) 2006-08-25 2011-02-01 Au Optronics Corp Liquid crystal display and operation method thereof
JP5285256B2 (ja) * 2007-09-20 2013-09-11 株式会社ジャパンディスプレイウェスト 電気光学装置及び電子機器
JP5285255B2 (ja) * 2007-09-20 2013-09-11 株式会社ジャパンディスプレイウェスト 電気光学装置及び電子機器
KR101409985B1 (ko) * 2008-01-31 2014-06-20 삼성디스플레이 주식회사 액정 표시 장치
US20110043498A1 (en) 2008-04-23 2011-02-24 Toshihide Tsubata Active matrix substrate, liquid crystal panel, liquid crystal display device, liquid crystal display unit, and television receiver
TWI418886B (zh) * 2008-11-06 2013-12-11 Acer Inc 畫素結構、立體影像／多可視區之液晶顯示裝置及其製造方法
TWI380110B (en) * 2009-04-02 2012-12-21 Au Optronics Corp Pixel array, liquid crystal display panel, and electro-optical apparatus
CN101776827A (zh) * 2010-01-22 2010-07-14 友达光电股份有限公司 像素阵列、聚合物稳定配向液晶显示面板以及光电装置
CN102141708A (zh) * 2010-01-29 2011-08-03 奇美电子股份有限公司 主动组件阵列基板及其液晶显示面板与液晶显示器
JP5852793B2 (ja) * 2010-05-21 2016-02-03 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
JP5116903B2 (ja) * 2010-07-09 2013-01-09 シャープ株式会社 液晶表示装置
KR101793176B1 (ko) * 2010-08-05 2017-11-03 삼성디스플레이 주식회사 표시 장치
US8593450B2 (en) 2010-12-22 2013-11-26 Apple Inc. Relay driving of conductive segments in displays
KR101813517B1 (ko) * 2011-04-06 2018-01-02 삼성디스플레이 주식회사 표시 패널의 구동 방법 및 이를 수행하는 표시 장치
TWI460517B (zh) 2011-11-18 2014-11-11 Au Optronics Corp 顯示面板及其中畫素結構以及顯示面板中之驅動方法
CN102707527B (zh) * 2012-06-13 2015-07-15 深圳市华星光电技术有限公司 一种液晶显示面板及其阵列基板
TWI449024B (zh) * 2012-08-03 2014-08-11 Au Optronics Corp 畫素電路、畫素結構、可切換二維／三維顯示裝置及其顯示驅動方法
CN103278977B (zh) * 2013-05-31 2015-11-25 深圳市华星光电技术有限公司 液晶显示面板及其像素结构和驱动方法

Also Published As

Publication number Publication date
JP6201052B2 (ja) 2017-09-20
KR101764553B1 (ko) 2017-08-02
CN103454823A (zh) 2013-12-18
CN103454823B (zh) 2016-01-06
RU2621857C1 (ru) 2017-06-07
GB2531209B (en) 2020-07-15
GB201601012D0 (en) 2016-03-02
JP2016529553A (ja) 2016-09-23
WO2015032115A1 (zh) 2015-03-12
GB2531209A (en) 2016-04-13

Similar Documents

Publication Publication Date Title
KR101764553B1 (ko) 어레이 기판 및 액정 디스플레이 패널
JP5616662B2 (ja) 液晶表示装置
JP6360892B2 (ja) アレイ基板及び液晶表示装置
JP6388657B2 (ja) アレイ基板及び液晶表示パネル並びにその駆動方法
KR101369587B1 (ko) 액정 표시 장치
RU2619813C1 (ru) Подложка матрицы и жидкокристаллическая панель
US9858879B2 (en) Driving circuit with a feed through voltage compensation and array substrate
US20150206471A1 (en) Liquid crystal display and driving method thereof
US20110310075A1 (en) Liquid crystal display and driving method thereof
US9230497B2 (en) Display device having each pixel divided into sub pixels for improved view angle characteristic
US9057899B2 (en) Array substrate and liquid crystal panel
KR101708384B1 (ko) 액정 표시 장치
KR20110017296A (ko) 액정 표시 장치
WO2016106904A1 (zh) 液晶显示面板及液晶显示装置
US10656477B2 (en) Liquid crystal display device
US9240152B2 (en) Array substrate and liquid crystal display panel and driving method thereof
US20120112193A1 (en) Transistor array substrate
KR102283919B1 (ko) 액정 표시 장치
US9778525B2 (en) Display device
KR20090119164A (ko) 액정 표시장치의 구동장치와 그 구동방법
KR20160013400A (ko) 액정표시장치와 이의 구동방법
KR20110074035A (ko) 액정표시장치 및 그 구동방법
KR20050069414A (ko) 평행 전계형 액정 표시 장치 및 그 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant