KR101369587B1

KR101369587B1 - 액정 표시 장치

Info

Publication number: KR101369587B1
Application number: KR1020127021278A
Authority: KR
Inventors: 이꾸미 이쯔미; 후미까즈 시모시끼료; 미쯔아끼 히라따; 마사에 기따야마; 겐이찌 효도; 유끼 야마시따; 아까네 스기사까
Original assignee: 샤프 가부시키가이샤
Priority date: 2010-02-26
Filing date: 2010-11-05
Publication date: 2014-03-04
Also published as: CN102770802B; EP2541314A4; EP2541314A1; JPWO2011104942A1; US8749727B2; RU2012141055A; WO2011104942A1; JP5342064B2; RU2512680C1; BR112012019594A2; CN102770802A; EP2541314B1; US20120320297A1; KR20120116484A

Abstract

본 발명의 액정 표시 장치에서는, 각 화소는, 적(R), 녹(G) 및 청(B)의 3색의 서브 픽셀을 포함하여 구성된다. 한쪽의 기판은, 주사선(11)과, 신호선(12)과, 보조 용량 배선(13)과, 해당 주사선 및 해당 신호선의 각각과 접속된 박막 트랜지스터(14)와, 해당 박막 트랜지스터와 접속된 화소 전극을 구비한다. 주사선(11)과 화소 전극은, 게이트·드레인 용량(Cgd)을 형성하고, 하나의 화소 내에 배치된 복수의 화소 전극 중, 보다 큰 화소 용량을 가지는 화소 전극이 형성하는 게이트·드레인 용량(Cgd)이, 보다 작은 화소 용량을 가지는 화소 전극이 형성하는 게이트·드레인 용량(Cgd)보다 크다. 화소 전극의 주사선(11)과의 겹쳐 면적은, 단색의 서브 픽셀에 대응해서 배치되는 화소 전극마다 주사선(11)의 신호의 진행 방향에 따라 처음에는 증가하고 또한 그 증가율이 감소하도록 형성되고, 상기 증가율은, 화소 용량이 서로 다른 화소 전극마다 상이하다. 본 발명의 액정 표시 장치에 의하면, Cgd 그라데이션을 행하는 패널에서, 서브 픽셀간의 화소 용량이 서로 달라도, 잔상이 생기기 어렵다.

Description

액정 표시 장치{LIQUID CRYSTAL DISPLAY DEVICE}

본 발명은, 액정 표시 장치에 관한 것이다. 보다 상세하게는, 박막 트랜지스터를 이용한 구동 방식을 채용하는 액정 표시 장치에 관한 것이다.

액정 표시(LCD:Liquid Crystal Display) 장치는, 한 쌍의 기판 사이에 충전된 액정층 등을 이용하여, 광원으로부터 출사된 광의 광학 특성을 제어함으로써 표시를 행하는 장치이며, 박형, 경량, 저소비 전력과 같은 특징을 살려 다양한 분야에서 이용되고 있다.

액정 표시 장치는, 기판에 형성한 한 쌍의 전극에 의해 액정층에 전압을 인가해서 액정 분자의 배향 상태를 변화시켜, 액정층을 투과하는 광의 편광 상태를 변화시킨다. 액정 표시 장치에는, 컬러 표시를 행하기 위해서 복수 색의 컬러 필터가 배치된다. 액정층을 사이에 끼우고 있는 한 쌍의 기판은, 스페이서에 의해 그 간격(셀 갭)이 일정하게 유지되며, 시일재에 의해 서로 접합되어 있다.

액정 표시 장치에는, 통상적으로 적(R), 녹(G) 및 청(B)의 3색의 서브 픽셀이 형성된다. 각각의 서브 픽셀에 대하여, 각 색의 컬러 필터가 배치되어, 각 색의 컬러 필터를 투과하는 광을 조정함으로써, 화소(픽셀) 단위로 색 제어가 행해진다.

최근에는, 이들 RGB 이외에, 휘도를 높일 목적으로 백(W)의 서브 픽셀을 배치하는 등의 고안이 이루어지고 있다(예를 들면, 특허 문헌 1 참조). 또한, RGBW의 서브 픽셀의 면적을 각 색에서 서로 다르게 하여, 컬러 밸런스를 적절하게 조정하는 방법도 검토되고 있다(예를 들면, 특허 문헌 2 참조).

액정 표시 장치에는, 통상적으로 화소 전극이 매트릭스 형상으로 배치되고, 각 화소 전극은, 박막 트랜지스터(TFT:Thin Film Transistor)에 의한 스위치를 통해 구동된다. TFT는 3단자형의 전계 효과 트랜지스터이며, 각 TFT의 드레인 전극은, 그 TFT에 대응하는 화소 전극에 접속된다. 각 TFT의 게이트 전극은, 매트릭스의 각 행의 게이트 버스 라인과 접속된다. 각 TFT의 소스 전극은, 매트릭스의 각 열의 소스 버스 라인과 접속된다. 소스 버스 라인에 화상 신호를 부여함과 함께, 게이트 버스 라인을 순차적으로 주사함으로써, 원하는 화상을 얻을 수 있다.

액정 표시 장치에 따라서는, 각 색의 서브 픽셀에 따라 액정층의 두께(셀 갭)를 서로 다르게 하는 멀티 갭의 구성을 취하는 경우가 있다. 단, 서로 다른 크기의 셀 갭은, 화소 전극에 대해 서로 다른 용량값을 부여하게 되기 때문에, 서브 픽셀간의 화소 용량을 동일하게 하기 위해서, (a) 화소 전극 면적을 동일하게 하고, 축적 용량을 서로 다르게 하거나, (b) 화소 전극 면적을 서로 다르게 하고, 축적 용량을 동일하게 하는 등의 고안이 필요해진다(예를 들면, 특허 문헌 3 참조).

또한, 액정 표시 장치에서는, 정면 관측시의 γ 특성과 경사 관측시의 γ 특성이 상이함에 따른 시각 의존성의 문제를 해소하기 위해서, 하나의 화소를 복수 개의 부화소로 분할하여, 각각의 γ 특성이 근접하도록 조절이 이루어지는 경우가 있다(예를 들면, 특허 문헌 4 참조). γ 특성이란, 표시 휘도의 계조 의존성이며, γ 특성이 정면 방향과 경사 방향에서 서로 다르다는 것은, 계조 표시 상태가 관측 방향에 따라 상이한 것을 의미하고 있다. 각 부화소에 대응하는 액정층에 서로 다른 전압을 인가함으로써, 서로 다른 γ 특성이 혼합된 상태를 만들어, γ 특성에 기초하는 시각 의존성을 해소할 수 있다.

또한, 스페이서로서, RGB의 서브 픽셀에 대응해서 컬러 필터를 형성할 때에, 스페이서를 설치하는 장소에도 마찬가지로 컬러 필터를 형성하여, 이들을 적층시켜서 스페이서를 형성하는 방법도 시도되고 있다(예를 들면, 특허 문헌 5 참조). 특허 문헌 5에서는, 스페이서가 서브 픽셀 내에 형성됨으로써 각 화소의 용량이 변하는 것을 보상하기 위해서, 유지 용량 배선의 굵기를 바꿈으로써, 각 화소의 용량비를 동일하게 하는 방법이 검토되고 있다.

또한, 주사 신호선에 평행하게 공통 전극선이 형성되는 액티브 매트릭스 기판에서, 주사 신호의 하강시에 생기는 화소 전위의 레벨 시프트의 불균일성을 해소하기 위해서, 주사 신호선 구동 회로로부터 전기적으로 멀어짐에 따라, 주사 신호선-화소 전극간 용량(Cgd)이 커지도록, 각 화소 회로를 형성한 액티브 매트릭스 기판이 개시되어 있다(예를 들면, 특허 문헌 6 참조).

일본 특허 출원 공개 제2001-296523호 공보 일본 특허 출원 공개 제2007-25697호 공보 일본 특허 출원 공개 평6-11733호 공보 일본 특허 출원 공개 제2004-62146호 공보 국제 공개 제2008/081624호 팜플렛 국제 공개 제2006/006376호 팜플렛

본 발명자들은, 복수 색의 서브 픽셀(이하, 회소(繪素)라고도 함)을 포함하는 액정 표시 장치에 대해서 검토를 행한 결과, 회소 피치(예를 들면, 주사선 방향을 따른 방향에서의 회소간의 길이)를 서로 다르게 했을 때에, 중간조(中間調) 배경에 백 윈도우 화면을 장시간 표시한 후, 중간조 솔리드 화면을 표시시키면, 백 윈도우가 있었던 부분이 있는 색만이 배경 부분과 서로 다르게 보이는 현상이 생기는 점에 주목했다.

도 68은, 중간조 배경에 백 윈도우를 표시했을 때의 상태를 나타내는 모식도이며, 도 69는, 백 윈도우를 삭제했을 때의 중간조 솔리드 표시의 상태를 나타내는 모식도이다. 도 68 및 도 69에 도시한 바와 같이, 중간조 솔리드 표시의 상태에서, 백 윈도우가 표시되어 있었던 영역에는, 삭제 전의 표시에 의한 잔상이 생겼다.

본 발명자들은, 이러한 현상이 일어나는 원인에 대해서 다양한 검토를 행한 결과, 예를 들면 화소 전극의 면적이나 액정층의 두께가 회소간에서 상이한 것 등에 의해, 화소 용량이 회소마다 상이했기 때문에, 표시에 잔상이 일어났음을 알아내었다.

예를 들면, 회소의 면적이나 액정층의 두께가 색마다 서로 다르면, 화소 전극과의 사이에서 형성되는 정전 용량의 크기도 회소마다 서로 다르게 된다. 도 70은, 인접해서 배치된 2개의 화소 전극의 드레인 전압의 신호 파형을 나타내는 모식도이다.

도 70에서의 좌측의 신호 파형이, 게이트 드레인 용량을 일정하게 했을 경우에 보다 화소 용량이 큰 회소의 파형도이며, 도 70에서의 우측의 신호 파형이, 게이트 드레인 용량을 일정하게 했을 경우에 보다 화소 용량이 작은 회소의 파형도이다. 도 70에 도시한 바와 같이, 회소마다 드레인 전압(Vd)의 실효값이 상이하다. 이것은, 인입 전압(ΔVd)의 크기가 회소간에 서로 다르며, 또한 화소 전극을 교류 구동할 때에 드레인 전압의 극성(Vd(+), Vd(-))이 타이밍마다 변화하기 때문이다. 대향 전압은, 화소마다 대향 전극이 형성되어 있는 것이 아니기 때문에, 모두 공통의 크기로 설정된다. 따라서, 인입 후의 드레인 전압(Vd(+), Vd(-))의 값에 의해 결정되는 최적 대향 전압의 값이, 회소마다 서로 다른 값을 가지게 되어, 모든 회소를 공통의 대향 전압으로 적절하게 구동하는 것이 곤란해진다.

여기서, 면내 대향과, 게이트-드레인간의 기생 용량에 의한 면내 보정(Cgd 그라데이션)의 설명을 한다. 도 71은, 액정 표시 장치에서, Cgd 그라데이션을 형성하지 않았을 경우의 면내 대향 분포(121)(패널면 내에서의 주사선(게이트 버스 라인) 방향에서의 최적 대향 전압의 분포)을 나타내는 그래프이다. 위치 x=0일 때는 ΔVd로 결정되는 최적 대향 전압이며, 주사선 방향으로 진행함에 따라서 게이트 파형이 지연되어, ΔVd가 외관상 작아지고, 최적 대향 전압은 커진다. 대향 전압은, 면 내에서 하나의 값밖에는 취할 수 없기 때문에, 위치에 따라 최적 대향 전압 어긋남이 발생한다. 통상은 도 71에 도시한 바와 같이 화면 중앙에서 대향 맞춤을 행하기 때문에, 단부에서는 최적 대향 전압 어긋남(120)이 최대가 된다. 이 경우, 표시 화상에 플리커나 표시 열화, 잔상 얼룩이 생길 우려가 있다. 도 72는, 액정 표시 장치에서 형성되는 Cgd 그라데이션(122)을 나타내는 그래프이다. 도 73은, 종래의 액정 표시 장치에서, Cgd 그라데이션을 형성했을 경우의 면내 대향 분포(123)를 나타내는 그래프이다. 회소간에서 화소 용량이 동일한 화소 전극을 갖는 패널에서는, 이러한 조정에 의해 면내 대향 분포를 양호한 것으로 할 수 있다.

한편, 회소간에서 화소 용량이 서로 다른 화소 전극을 갖는 패널에서, 게이트-드레인간의 기생 용량(Cgd)에 의한 면내 보정(Cgd 그라데이션)을 행하는 경우에 대해서 설명한다. Cgd 그라데이션에 의한 보정은, 1 Step의 보정량(보정이 없는 처음에 주사선의 신호가 인가되는 화소 전극이 주사선과 형성하는 게이트 드레인 용량으로부터, 보정을 행한 다음의 Step에 대한 보정량. 화소 전극의 주사선과의 겹침 면적에 의해 정해진다. 본 명세서에서, Cgd 보정량이라고도 함)과, 그 보정량을 몇 화소분 유지하는가에 의해 행해진다. 보정의 증가량은, 이 유지하는 화소 수가 적을수록 크고, 반대로 유지하는 화소 수가 많을수록 작다. Cgd 보정량을 마이너스로 할 수도 있다. Cgd 보정량이나 유지하는 화소 수를 회소간의 화소 용량의 차이를 고려하지 않고 결정했을 때는, 패널면 내의 보정량이 어느 정도 큰 부위에서는 화소 용량의 차이에 기인해서 회소간의 ΔVd 차가 더욱 커져 버려, 회소간의 최적 대향 전압이 변동하게 된다.

그리고, 이러한 최적 대향 전압의 변동이, 잔상 얼룩의 발생으로 되어 표시에 영향을 미치고 있었음이, 본 발명자들의 검토에 의해 밝혀졌다.

본 발명은, 상기 현상을 감안하여 이루어진 것으로, Cgd 그라데이션을 행하고 있는 패널에서, 회소간의 화소 용량이 상이하다고 해도, 잔상이 생기기 어려운 액정 표시 장치를 제공하는 것을 목적으로 하는 것이다.

본 발명자들은, 잔상을 억제하기 위해서 최적 대향 전압을 회소간에서 균일하게 하는 방법에 대해 다양하게 검토한 결과, 최적 대향 전압을 조절하기 위해서 필요한 인자 중 하나가, 상술한 ΔVd인 점에 주목했다. ΔVd의 크기를 회소간에 근접시킴으로써, 최적 대향 전압도 회소간에 균일해진다. ΔVd의 값은, ΔVd=α×Vg^p-p로 나타낼 수 있다. Vg^p ^-p는, 상기 도 70에 나타내는 바와 같이, TFT 오프시의 게이트 전압 변화를 나타낸다. Vg^p ^-p는, 어느 정도 일정한 값으로 유지할 필요가 있기 때문에, ΔVd의 값을 변화시키기 위해서는 α의 조절이 필요해진다. α의 값은, α=Cgd/(Cgd+Csd+Ccs+Clc)로 나타낸다. Csd는, 소스-드레인간의 기생 용량, Ccs는, Cs-드레인간의 기생 용량, Clc는, 액정 용량이다. Cgd+Csd+Ccs+Clc의 합계값을, 이하, Cpix라고도 하고, TFT의 드레인에 연결되는 모든 용량(즉, 화소 용량)을 나타낸다.

본 발명자들은, α의 값의 조절에 유효한 수단에 대해서 예의 검토를 행한 결과, 하나의 화소 내에 배치된 복수의 화소 전극 중, 보다 큰 화소 용량을 가지는 화소 전극이 형성하는 게이트 드레인 용량이, 보다 작은 화소 용량을 가지는 화소 전극이 형성하는 게이트 드레인 용량보다 큰 것으로 함으로써, α의 값을 효과적으로 조절할 수 있음을 알아내었다.

또한, Cgd 그라데이션을 행하고 있는 패널에서, 화소 용량이 다름을 고려하지 않고 보정량을 결정한 경우에는, 회소간의 ΔVd 차가 더욱 커져 버린다는 과제가 있었는바, 화소 전극의 겹침 면적에 주목하여, 화소 전극의 겹침 면적의 증가율을 회소마다 서로 다르게 해서 Cgd 그라데이션을 형성함으로써, 면내 대향 분포를 효과적으로 조절할 수 있음을 알아내었다. 또한, Cgd 그라데이션의 설정에서는, 게이트 배선에서의 신호 지연의 특성상, Cgd 보정량(ΔCgd)은, 통상은 주사선의 신호의 진행 방향에 따라서 처음에는 증가하고 또한 그 증가율이 감소하도록 형성하게 된다.

본 발명자들은, 하나의 화소 내에 배치된 복수의 화소 전극 중, 보다 큰 화소 용량을 가지는 화소 전극이 형성하는 게이트 드레인 용량이, 보다 작은 화소 용량을 가지는 화소 전극이 형성하는 게이트 드레인 용량보다 큼으로써, 화소 용량의 다름에 기초하는 ΔVd의 다름을 고려하여 Cdg(α)를 적절하게 조정할 수가 있으며, 또한, 화소 전극의 주사선과의 겹침 면적이, 단색의 회소에 대응해서 배치되는 화소 전극마다, 주사선의 신호의 진행 방향에 따라서 처음에는 증가하고 또한 그 증가율이 감소하도록 형성된 것이며, 그 증가율이 화소 용량이 서로 다른 화소 전극마다 상이한 것으로 함으로써, 각 화소 전극의 Cdg 보정량도, 화소 전극의 면적에 따라서 적절하게 설정하는 것이 가능해지며, 이에 의해 각 회소에서 최적의 대향 전압의 값에 보다 근접할 수 있음을 알아내었다. 그리고, 그에 의해 잔상의 발생을 억제할 수 있음을 알아내어, 상기 과제를 훌륭하게 해결할 수 있음에 상도하여, 본 발명에 도달한 것이다.

즉, 본 발명은, 한 쌍의 기판과, 그 한 쌍의 기판간에 끼워져 있는 액정층을 갖고, 또한 복수 색의 회소에 의해 하나의 화소가 구성되는 액정 표시 장치이며, 상기 한 쌍의 기판의 한쪽은, 주사선과, 신호선과, 보조 용량 배선과, 그 주사선 및 그 신호선의 각각과 접속된 박막 트랜지스터와, 그 박막 트랜지스터와 접속된 화소 전극을 구비하고, 상기 한 쌍의 기판의 다른 쪽은, 대향 전극을 구비하고, 상기 화소 전극은, 하나의 회소에 대응해서 각각 배치되고, 상기 주사선과 상기 화소 전극은, 게이트 드레인 용량을 형성하고, 상기 하나의 화소 내에 배치된 복수의 화소 전극 중, 보다 큰 화소 용량을 가지는 화소 전극이 형성하는 게이트 드레인 용량이, 보다 작은 화소 용량을 가지는 화소 전극이 형성하는 게이트 드레인 용량보다 큰 것이며, 상기 화소 전극의 주사선과의 겹침 면적은, 단색의 회소에 대응해서 배치되는 화소 전극마다, 주사선의 신호의 진행 방향에 따라서 처음에는 증가하고 또한 그 증가율이 감소하도록 형성된 것이며, 상기 증가율은, 화소 용량이 서로 다른 화소 전극마다 상이한 액정 표시 장치이다.

본 발명의 액정 표시 장치는, 한 쌍의 기판과, 상기 한 쌍의 기판간에 끼워져 있는 액정층을 갖고, 또한 복수 색의 회소에 의해 하나의 화소가 구성된다. 상기 한 쌍의 기판은, 예를 들면, 한쪽을 어레이 기판, 다른 쪽을 컬러 필터 기판으로서 이용할 수 있다. 복수 색의 회소는, 각 회소에 대응해서 배치된 컬러 필터에 의해 실현할 수가 있으며, 각 색의 밸런스를 조절함으로써 다양한 표시 색을 표현할 수 있다.

상기 한 쌍의 기판의 한쪽은, 주사선(이하, 게이트 버스 라인이라고도 함)과, 신호선(이하, 소스 버스 라인이라고도 함)과, 보조 용량 배선(이하, Cs 버스 라인이라고도 함)과, 상기 주사선 및 상기 신호선의 각각과 접속된 박막 트랜지스터(TFT)와, 상기 박막 트랜지스터와 접속된 화소 전극을 구비한다. 각 TFT의 드레인 전극은, 그 TFT에 대응하는 화소 전극에 접속된다. 각 TFT의 게이트 전극은, 각 행의 게이트 버스 라인과 접속된다. 각 TFT의 소스 전극은, 각 열의 소스 버스 라인과 접속된다. 소스 버스 라인에 화상 신호를 부여함과 함께, 게이트 버스 라인에 대하여 소정의 타이밍으로 전압 인가함으로써, 원하는 화상을 얻을 수 있다.

상기 구성에 따르면, 상기 주사선, 상기 신호선, 상기 보조 용량 배선, 상기 박막 트랜지스터, 및 상기 화소 전극의 각각은, 서로가 전기적으로 격리되도록, 절연막 등을 개재해서 일정 간격을 두고 배치될 필요가 있다. 또한, 상기 화소 전극과 상기 대향 전극은, 액정층을 개재하여 각각이 떨어져서 배치된다. 따라서, 각 배선, 전극 사이에는 일정량의 정전 용량이 형성된다. 구체적으로는, 상기 주사선과 상기 화소 전극은, 게이트 드레인 용량(Cgd)을 형성하고, 상기 신호선과 상기 화소 전극은, 소스 드레인 용량(Csd)을 형성하고, 상기 보조 용량 배선과 상기 화소 전극은, 보조 용량(Ccs)을 형성하고, 상기 화소 전극과 상기 대향 전극은, 액정 용량(Clc)을 형성한다.

상기 한 쌍의 기판의 다른 쪽은, 대향 전극을 구비한다. 상기 화소 전극과 상기 대향 전극의 사이에서 전계가 형성되고, 또한 각 화소 전극이 박막 트랜지스터에 의해 개별적으로 제어되게 되므로, 회소 단위로 액정의 배향을 제어할 수가 있고, 그로 인해 화면 전체를 정밀하게 제어할 수 있다.

또한, 상기 화소 전극은, 하나의 회소에 대응해서 각각 배치되고, 상기 하나의 화소 내에 배치된 복수의 화소 전극 중, 보다 큰 화소 용량을 가지는 화소 전극이 형성하는 게이트 드레인 용량이, 보다 작은 화소 용량을 가지는 화소 전극이 형성하는 게이트 드레인 용량보다 큰 것으로 되어 있다. 이에 의해, Cgd 그라데이션을 설정하기 전의 α의 값을 효과적으로 조절할 수 있다. 또한, 상기 주사선의 신호가 처음에 인가되는 화소 전극에서부터 진행함에 따라서 화소 전극의 주사선과의 겹침 면적의 증가율은, 화소 용량이 서로 다른 화소 전극마다 상이한 것으로 되어 있다. 겹침 면적, 즉 Cgd 보정량과 화소 용량의 크기와의 사이에는 상관 관계가 있다. 보다 화소 용량이 큰 화소 전극을, 상기 겹침 면적이 보다 큰 것으로 하고, 보다 면적이 작은 화소 전극을, 상기 겹침 면적이 보다 작은 것으로 함으로써, 회로 기판에서 특징적인 전기적 특성에 기초하여, 상기 주사선과 상기 화소 전극으로 형성되는 게이트 드레인 용량(Cgd)의 값을 적절히 조정할 수가 있어, 회소간에서의 최적 대향 전압의 변동을 억제할 수 있다.

상기 "화소 전극의 주사선과의 겹침 면적은, 단색의 회소에 대응해서 배치되는 화소 전극마다, 주사선의 신호의 진행 방향에 따라서 처음에는 증가하고 또한 그 증가율이 감소한다"란, 예를 들면 RGB 3원색의 회소를 이용한 액정 표시 장치에서는, 상기 화소 전극의 주사선과의 겹침 면적이, 적 회소에 대응해서 배치되는 화소 전극에 대해, 주사선의 신호가 진행 방향으로 진행함에 따라서 처음에는 증가하고 또한 그 증가율이 감소하도록 변화하고, 녹 회소에 대응해서 배치되는 화소 전극에 대해, 주사선의 신호가 진행 방향으로 진행함에 따라서 처음에는 증가하고 또한 그 증가율이 감소하도록 변화하고, 청 회소에 대응해서 배치되는 화소 전극에 대해, 주사선의 신호의 진행 방향으로 진행함에 따라서 처음에는 증가하고 또한 그 증가율이 감소하도록 변화하는 것을 말한다. 상기 "주사선의 신호의 진행 방향에 따라서 시작은 증가하고"란, 시작(예를 들면, 신호가 주사선에 입력되는 패널 평면상의 횡축의 위치 x=0으로부터 그 신호의 진행 방향측을 향할 때)은 증가율이 플러스인 것을 의미하고, 상기 "그 증가율이 감소한다"란, 감소해서 마이너스의 값이 되는 경우를 포함하는 것이다. 예를 들면, 주사 신호선이 한쪽 입력인 액정 표시 장치에서는, 통상 패널 비입력단 부근에서 겹침 면적은 감소하게 되고(증가율이 마이너스의 값이 되고), 주사선의 신호가 양쪽 입력인 액정 표시 장치에서는, 통상 패널 중앙 부근에서 겹침 면적이 감소하게 된다(패널 중앙 부근에서 증가율이 마이너스의 값이 된다). 또한, 게이트 드레인 용량의 조정은, TFT 채널 폭의 조정, 게이트 버스 라인과 드레인 전극과의 겹침 면적의 조정, 화소 전극과 게이트 버스 라인과의 겹침 면적의 조정 등에 의해 행할 수 있다.

본 발명의 액정 표시 장치의 구성으로는, 이러한 구성 요소를 필수로 해서 형성되는 것인 한, 그 밖의 구성 요소에 의해 특별히 한정되는 것은 아니다. 본 발명의 액정 표시 장치에서의 바람직한 형태에 대해서 이하에 자세하게 설명한다.

상기 하나의 화소 내에 배치된 복수의 화소 전극 중, 보다 큰 화소 용량을 가지는 화소 전극은, 그 하나의 화소 내에 배치된 복수의 화소 전극 중, 보다 큰 채널 폭을 갖는 박막 트랜지스터와 접속되어 있는 것이 바람직하다. 바꿔 말하면, 상기 하나의 화소 내에 배치된 복수의 화소 전극 중, 보다 작은 화소 용량을 가지는 화소 전극이, 상기 하나의 화소 내에 배치된 복수의 박막 트랜지스터 중, 보다 작은 채널 폭을 갖는 박막 트랜지스터와 접속되어 있다.

TFT의 채널 영역이란, 전기적으로 소스 전극과 드레인 전극의 사이에 배치되는 반도체층 중, 평면적으로 보아 소스 전극 및 드레인 전극과 중첩하지 않는 영역, 즉 불순물 도프가 이루어지지 않은 영역이다.

TFT의 채널 영역의 크기는, TFT의 특성에 큰 영향을 미친다. 채널 영역의 폭이 넓을수록 전류 특성은 좋아지고, 채널 영역의 크기를 바꿈으로써, Cpix를 구성하는 Cgd에 영향이 미친다.

상기 채널 폭이란, 소스 전극과 드레인 전극의 간격(이하, 채널 길이라고도 함)을 가리키는 것이 아니라, 평면적으로 보았을 때에, 소스 전극과 드레인 전극이 마주 대하는 부분의 폭을 말한다. 채널 폭과 화소 용량의 크기와의 사이에는 상관 관계가 있고, 화소 용량의 크기와 화소 전극 면적과의 사이에는 상관 관계가 있다. 보다 면적이 큰 화소 전극에 대하여, 보다 채널 폭이 넓은 TFT를 접속시키고, 보다 면적이 작은 화소 전극에 대하여, 보다 채널 폭이 좁은 TFT를 접속시킴으로써, TFT의 특성에 기초하여, Cgd 그라데이션을 설정하기 전의 회소간에서의 α의 값의 변동을 적절히 억제할 수 있다.

상기 하나의 화소 내에 배치된 복수의 화소 전극 중, 보다 큰 화소 용량을 가지는 화소 전극은, 그 하나의 화소 내에 배치된 복수의 화소 전극 중, 보다 화소 전극의 주사선과의 겹침 면적이 큰 것이 바람직하다. 바꿔 말하면, 상기 하나의 화소 내에 배치된 복수의 화소 전극 중, 보다 작은 화소 용량을 가지는 화소 전극이, 상기 하나의 화소 내에 배치된 복수의 박막 트랜지스터 중, 화소 전극의 주사선과의 겹침 면적이 보다 작게 되어 있다. 이러한 형태에 의해서도, Cgd 그라데이션을 설정하기 전의 회소간에서의 α의 값의 변동을 적절히 억제할 수 있다. 또한, α의 값을 적절하게 조정하는 관점에서, 상기 보다 큰 화소 용량을 가지는 화소 전극의 신호선과의 겹침 면적은, 상기 보다 작은 화소 용량을 가지는 화소 전극의 신호선과의 겹침 면적과 상이한 것이 적절하다. 또한, α의 값을 적절하게 조정하는 관점에서, 상기 보다 큰 화소 용량을 가지는 화소 전극의 보조 용량 배선과의 겹침 면적은, 상기 보다 작은 화소 용량을 가지는 화소 전극의 보조 용량 배선과의 겹침 면적과 상이한 것이 적절하다.

상기 보다 큰 화소 용량을 가지는 화소 전극의 면적은, 예를 들면, 상기 보다 작은 화소 용량을 가지는 화소 전극의 면적과 상이한 것을 특징으로 한다. 이러한 형태에서, 본 발명의 구성을 적용함으로써 본 발명의 효과를 충분히 발휘할 수 있다. 상기 형태에서는, 보다 큰 화소 용량을 가지는 화소 전극의 면적은, 통상적으로, 상기 보다 작은 화소 용량을 가지는 화소 전극의 면적보다 넓은 것이다.

상기 보다 큰 화소 용량을 가지는 화소 전극과 겹쳐 있는 액정층의 두께는, 예를 들면, 상기 보다 작은 화소 용량을 가지는 화소 전극과 겹쳐 있는 액정층의 두께와 상이한 것을 특징으로 한다. 이러한 형태에서, 본 발명의 구성을 적용함으로써 본 발명의 효과를 충분히 발휘할 수 있다. 상기 형태에서는, 상기 보다 큰 화소 용량을 가지는 화소 전극과 겹쳐 있는 액정층의 두께는, 통상적으로, 상기 보다 작은 화소 용량을 가지는 화소 전극과 겹쳐 있는 액정층의 두께보다 작은 것이다.

상기 신호선과 상기 화소 전극은, 소스 드레인 용량(Csd)을 형성하고, 상기 보조 용량 배선과 상기 화소 전극은, 보조 용량(Ccs)을 형성하고, 상기 화소 전극과 상기 대향 전극은, 액정 용량(Clc)을 형성하고, 상기 게이트 드레인 용량, 상기 소스 드레인 용량, 상기 보조 용량, 및 상기 액정 용량의 총합에 대한 상기 게이트 드레인 용량의 비(이하, 이 게이트 드레인 용량의 비의 값을 α라고 함)는, 상기 복수 색의 회소간에서 서로 다르며, 상기 복수 색의 회소에 대하여 각각 얻어지는 게이트 드레인 용량의 비 중, 가장 큰 게이트 드레인 용량의 비와 가장 작은 게이트 드레인 용량의 비의 차는, 가장 작은 게이트 드레인 용량의 비에 대하여 10% 이하인 것이 바람직하다. 보다 바람직하게는 5% 이하이다.

이때의 α의 값은, 각 회소간에 가까운 것이 바람직하고, 상기 수치 범위를 가짐으로써, 잔상의 억제를 충분히 달성할 수 있을 만큼의, 각 회소간의 최적 대향 전압의 차를 해소할 수 있다.

상기 신호선과 상기 화소 전극은, 소스 드레인 용량을 형성하고, 상기 보조 용량 배선과 상기 화소 전극은, 보조 용량을 형성하고, 상기 화소 전극과 상기 대향 전극은, 액정 용량을 형성하고, 상기 하나의 회소 내에서의, 상기 게이트 드레인 용량, 상기 소스 드레인 용량, 상기 보조 용량, 및 상기 액정 용량의 총합의 최대값에 대한, 상기 게이트 드레인 용량, 상기 소스 드레인 용량, 상기 보조 용량, 및 상기 액정 용량의 총합의 최소값으로 산출되는 응답 계수("Cpix(min)/Cpix(max)")의 값은, 상기 복수 색의 회소간에서 서로 다르며, 상기 복수 색의 회소에 대하여 각각 얻어지는 응답 계수 중, 가장 큰 응답 계수와 가장 작은 응답 계수의 차는, 가장 작은 응답 계수에 대하여 5% 이하인 것이 바람직하다.

상기 화소 전극은, 하나의 회소 내에서 복수로 분할된 것이며, 상기 박막 트랜지스터는, 그 화소 전극의 각각과 접속되고, 상기 보조 용량 배선은, 그 화소 전극의 각각과 중첩하면서 또한 전압의 극성이 일정 시간마다 반전하는 것이 바람직하다. 이하, 이와 같이, 하나의 회소 내에서 복수로 분할된 화소 전극(부화소 전극이라고도 함)을 이용하여 하나의 회소를 제어하는 방식을 멀티 구동 방식이라고도 한다. 동일 회소 내에 복수의 부화소 전극을 배치하고, 각각을 다른 실효 전압으로 구동함으로써, 서로 다른 γ 특성이 혼합된 상태를 만들어, γ 특성에 기초하는 시각 의존성을 해소할 수 있다. 또한, 보조 용량 배선의 전압의 변화를 이용해서 멀티 구동을 행함으로써, 여분의 배선의 수를 늘리지 않아도 된다.

상기 신호선과 상기 화소 전극은, 소스 드레인 용량(Csd)을 형성하고, 상기 보조 용량 배선과 상기 화소 전극은, 보조 용량(Ccs)을 형성하고, 상기 화소 전극과 상기 대향 전극은, 액정 용량(Clc)을 형성하고, 상기 게이트 드레인 용량, 상기 소스 드레인 용량, 상기 보조 용량, 및 상기 액정 용량의 총합에 대한 상기 보조 용량의 비(이하, 이 보조 용량의 비의 값을 K라고 함)는, 상기 복수 색의 회소간에서 서로 다르며, 상기 복수 색의 회소에 대하여 각각 얻어지는 보조 용량의 비 중, 가장 큰 보조 용량의 비와 가장 작은 보조 용량의 비의 차는, 가장 작은 보조 용량의 비에 대하여 1.0% 이하인 것이 바람직하다.

상기 바람직한 형태는, 적색(R), 녹색(G), 청색(B)의 RGB 3원색의 액정 표시 장치, RGB 3원색에 황색(Y)의 회소를 더 가한 RGBY 4원색, 시안색(C)의 회소를 더 가한 RGBC 4원색, 또는 (W)의 회소를 가한 RGBW 4원색이나, RGBY, RGBC 또는 RGBW 등을 필수로 한 그 이상의 다원색의 액정 표시 패널에서 적절히 적용할 수 있다.

또한, 4원색 이상의 바람직한 형태를 예로 들면, 적, 녹, 청 및 황의 부화소를 갖는 화소에 의해 표시면이 구성된 표시 장치이며, 적 및/또는 청의 부화소는, 다른 부화소보다 개구 면적이 큰 형태(다른 부화소보다 적의 부화소의 개구 면적이 최대인 형태, 청의 부화소의 개구 면적이 최대인 형태, 적 및 청의 부화소의 개구 면적이 모두 최대인 형태), 녹 및/또는 황의 부화소는, 다른 부화소보다 개구 면적이 작은 형태(다른 부화소보다 녹의 부화소의 개구 면적이 최소인 형태, 황의 부화소의 개구 면적이 최소인 형태, 녹 및 황의 부화소의 개구 면적이 모두 최소인 형태)를 들 수 있다. 마찬가지로, 황을 시안으로 치환할 수 있다. 또한, 황 및 시안을 동시에 갖고 있어도 좋다. 또한, 상기 화소는, 색 특성이 서로 다른 적 및/또는 청의 부화소를 갖는 형태도 들 수 있다.

이들 4원색 또는 4원색 이상의 액정 표시 장치에서는, 표시에 이용하는 원색의 수를 늘림으로써, 특히 적색의 명도의 저하에 의해 시인성이 나빠지게 된다. 또한, 백 표시의 색조를 조절하기 위해서 고색온도의 광원이 이용되면, 적 표시의 명도는 더욱 저하하고, 이에 수반하여 시인성은 더욱 나빠진다. 상기 바람직한 형태로 하면, 밝은 적을 표시할 수 있는 결과, 시인성을 향상시킬 수 있으며, 그로 인해 본 발명의 구성과 아울러 본 발명의 효과를 상승적으로 얻을 수 있다.

상술한 각 형태는, 본 발명의 요지를 일탈하지 않는 범위에서 적절히 조합되어도 좋다.

본 발명의 액정 표시 장치에 따르면, 게이트-드레인간의 기생 용량에 의한 면내 보정(Cgd 그라데이션)을 행하고 있는 패널에서, 최적 대향 전압의 변동이 회소간에서 조절되어 있기 때문에, 잔상의 발생을 억제할 수 있다.

도 1은 실시 형태 1의 액정 표시 장치에서, Cgd 그라데이션을 형성하지 않았을 경우의 RGB 3원색 각각의 면내 대향 분포를 나타내는 그래프이다.
도 2는 실시 형태 1의 액정 표시 장치의 화소 전극, TFT 및 각종 배선의 배치 구성을 나타내는 평면 모식도이다.
도 3은 실시 형태 1에서의 컬러 필터가 스트라이프 배열일 때의 평면 모식도이다.
도 4는 실시 형태 1에서의 컬러 필터가 밭 전자(田) 배열일 때의 평면 모식도이다.
도 5는 실시 형태 1의 액정 표시 장치에서의 등가 회로도이다.
도 6은 실시예 1의 1 화소당의 컬러 필터의 평면 모식도이다.
도 7은 채널 폭의 크기를 조절한 TFT의 제1 예를 나타내는 평면 모식도이다.
도 8은 채널 폭의 크기를 조절한 TFT의 제2 예를 나타내는 평면 모식도이다.
도 9는 채널 폭의 크기를 조절한 TFT의 제2 예를 나타내는 평면 모식도(확대도)이다.
도 10은 채널 폭의 크기를 조절한 TFT의 제3 예를 나타내는 평면 모식도이다.
도 11은 채널 폭의 크기를 조절한 TFT의 제3 예를 나타내는 평면 모식도(확대도)이다.
도 12는 실시예 2의 1 화소당의 컬러 필터의 평면 모식도이다.
도 13은 실시예 3의 1 화소당의 컬러 필터의 평면 모식도이다.
도 14는 실시예 4의 1 화소당의 컬러 필터의 평면 모식도이다.
도 15는 실시예 5의 1 화소당의 컬러 필터의 평면 모식도이다.
도 16은 실시예 5의 1 화소당의 컬러 필터의 평면 모식도이다.
도 17은 실시예 6의 1 화소당의 컬러 필터의 평면 모식도이다.
도 18은 실시예 6의 1 화소당의 컬러 필터의 평면 모식도이다.
도 19는 실시예 6의 1 화소당의 컬러 필터의 평면 모식도이다.
도 20은 실시예 6의 1 화소당의 컬러 필터의 평면 모식도이다.
도 21은 실시예 7의 1 화소당의 컬러 필터의 평면 모식도이다.
도 22는 실시예 7의 1 화소당의 컬러 필터의 평면 모식도이다.
도 23은 실제로 실시예 5에서 화소 전극의 겹침 면적의 크기를 조절한 일례를 나타내는 TFT의 평면 모식도이다.
도 24는 실시 형태 1의 액정 표시 장치에서의 Step(n)과 Step(n+1) 사이의 모자이크 영역을 나타내는 그래프이다.
도 25는 실시예 8의 액정 표시 장치에서, 게이트 입력단으로부터의 상대 위치에 대한 ΔVd 보정량(mV)을 나타내는 그래프이다.
도 26은 실시예 8의 변형예의 액정 표시 장치에서 형성한 Cgd 그라데이션을 나타내는 그래프이다.
도 27은 실시예 8의 변형예의 액정 표시 장치에서, Cgd 그라데이션을 형성했을 경우의 RGB 3원색 각각의 면내 대향 분포를 나타내는 그래프이다.
도 28은 실시예 8의 또 하나의 변형예의 액정 표시 장치에서 형성한 Cgd 그라데이션을 나타내는 그래프이다.
도 29는 실시예 8의 또 하나의 변형예의 액정 표시 장치에서, Cgd 그라데이션을 형성했을 경우의 RGB 3원색 각각의 면내 대향 분포를 나타내는 그래프이다.
도 30은 실시예 9의 액정 표시 장치에서, 게이트 입력단으로부터의 상대 위치에 대한 ΔVd 보정량(mV)을 나타내는 그래프이다.
도 31은 실시예 9의 변형예의 액정 표시 장치에서 형성한 Cgd 그라데이션을 나타내는 그래프이다.
도 32는 실시예 9의 변형예의 액정 표시 장치에서, Cgd 그라데이션을 형성했을 경우의 RGB 3원색 각각의 면내 대향 분포를 나타내는 그래프이다.
도 33은 비교예 1의 액정 표시 장치에서, 게이트 입력단으로부터의 상대 위치에 대한 ΔVd 보정량(mV)을 나타내는 그래프이다.
도 34는 비교예 1의 변형예의 액정 표시 장치에서 형성한 Cgd 그라데이션을 나타내는 그래프이다.
도 35는 비교예 1의 변형예의 액정 표시 장치에서, Cgd 그라데이션을 형성했을 경우의 RGB 3원색 각각의 면내 대향 분포를 나타내는 그래프이다.
도 36은 채널 크기비와 화소 전극 면적비의 관계를 나타내는 그래프이다.
도 37은 게이트 버스 라인과 드레인 전극이 겹친 영역을 나타내는 평면 모식도이다.
도 38은 게이트 버스 라인과 드레인 전극이 겹친 영역을 나타내는 평면 모식도이다.
도 39는 게이트 버스 라인과 드레인 전극이 겹친 영역을 나타내는 평면 모식도이다.
도 40은, 도 37에서 나타내는 TFT의 예에서, 게이트 버스 라인과 드레인 전극의 겹침 면적의 크기를 조절한 TFT의 일례이며, 도 37에서의 TFT의 d1을 변경한 형태이다.
도 41은, 도 37에서 나타내는 TFT의 예에서, 게이트 버스 라인과 드레인 전극의 겹침 면적의 크기를 조절한 TFT의 일례이며, 도 37에서의 TFT의 d1을 변경한 형태이다.
도 42는, 도 37에서 나타내는 TFT의 예에서, 게이트 버스 라인과 드레인 전극의 겹침 면적의 크기를 조절한 TFT의 일례이며, 도 37에서의 TFT의 d2를 변경한 형태이다.
도 43은, 도 37에서 나타내는 TFT의 예에서, 게이트 버스 라인과 드레인 전극의 겹침 면적의 크기를 조절한 TFT의 일례이며, 도 37에서의 TFT의 d2를 변경한 형태이다.
도 44는, 도 38에서 나타내는 TFT의 예에서, 게이트 버스 라인과 드레인 전극의 겹침 면적의 크기를 조절한 TFT의 일례이며, 도 38에서의 TFT의 d3을 변경한 형태이다.
도 45는, 도 38에서 나타내는 TFT의 예에서, 게이트 버스 라인과 드레인 전극의 겹침 면적의 크기를 조절한 TFT의 일례이며, 도 38에서의 TFT의 d4를 변경한 형태이다.
도 46은, 도 38에서 나타내는 TFT의 예에서, 게이트 버스 라인과 드레인 전극의 겹침 면적의 크기를 조절한 TFT의 일례이며, 도 38에서의 TFT의 d4를 변경한 형태이다.
도 47은 게이트 버스 라인과 화소 전극이 겹친 영역을 나타내는 평면 모식도이며, 통상적인 게이트 버스 라인과 화소 전극이 겹친 형태이다.
도 48은 게이트 버스 라인과 화소 전극이 겹친 영역을 나타내는 평면 모식도이며, 게이트 버스 라인과 드레인 전극의 겹침 면적의 크기를 조절한 예이다.
도 49는 게이트 버스 라인과 화소 전극이 겹친 영역을 나타내는 평면 모식도이며, 게이트 버스 라인과 드레인 전극의 겹침 면적의 크기를 조절한 예이다.
도 50은 게이트 드레인 겹침 면적비와 화소 전극 면적비의 관계를 나타내는 그래프이다.
도 51은 프레임 기간과 인가 전압의 도달률의 관계를 나타내는 그래프이다.
도 52는 응답 계수의 차이에 의한 표시에 대한 영향을 조사했을 때의 표시 상태를 나타내는 모식도이다.
도 53은 "Cpix(min)/Cpix(max)"로 나타내는 응답 계수의 적절한 범위를 나타내는 그래프이다.
도 54는 실시 형태 2의 액정 표시 장치의 화소 전극, TFT 및 각종 배선의 배치 구성을 나타내는 평면 모식도이다.
도 55는 실시 형태 2의 액정 표시 장치에서의 등가 회로도이다.
도 56은 멀티 화소 구동을 행했을 때의 신호 파형을 나타내는 도면이다.
도 57은 실시 형태 2에서의 Cs 버스 라인과 드레인 전극의 확장부 부분이 중복되는 범위를 나타내는 평면 모식도이다.
도 58은 화소 전극과 Cs 버스 라인의 겹침 면적으로 Cs 용량을 조절할 때의 일례를 나타내는 평면 모식도이다.
도 59는 화소 전극과 Cs 버스 라인의 겹침 면적으로 Cs 용량을 조절할 때의 일례를 나타내는 평면 모식도이다.
도 60은 화소 전극과 Cs 버스 라인의 겹침 면적으로 Cs 용량을 조절할 때의 일례를 나타내는 평면 모식도이다.
도 61은 화소 전극과 Cs 버스 라인의 겹침 면적으로 Cs 용량을 조절할 때의 일례를 나타내는 평면 모식도이다.
도 62는 멀티 구동을 행한 경우의 Cs 진폭을 나타내는 파형도이다.
도 63은 실시 형태 3에서의 화소 전극 및 배선의 배치 구성을 나타내는 평면 모식도이다.
도 64는 실시 형태 4에서의 화소 전극 및 배선의 배치 구성을 나타내는 평면 모식도이다.
도 65는 실시 형태 5에서의 화소 전극 및 배선의 배치 구성을 나타내는 평면 모식도이다.
도 66은 실시 형태 6에서 3색의 회소를 이용한 형태를 나타내는 단면 모식도이다.
도 67은 실시 형태 6에서 4색의 회소를 이용한 형태를 나타내는 단면 모식도이다.
도 68은 중간조 배경에 백 윈도우를 표시했을 때의 상태를 나타내는 모식도이다.
도 69는 백 윈도우를 삭제했을 때의 중간조 솔리드 표시의 상태를 나타내는 모식도이다.
도 70은 인접해서 배치된 2개의 화소 전극의 드레인 전압의 신호 파형을 나타내는 모식도이다.
도 71은 액정 표시 장치에서, Cgd 그라데이션을 형성하지 않았을 경우의 면내 대향 분포를 나타내는 그래프이다.
도 72는 액정 표시 장치에서 형성되는 Cgd 그라데이션을 나타내는 그래프이다.
도 73은 종래의 액정 표시 장치에서, Cgd 그라데이션을 형성했을 경우의 면내 대향 분포를 나타내는 그래프이다.

본 명세서에서, 화소 전극의 배선과의 겹침 면적이란, 드레인 전극의 배선과의 겹침 면적을 포함하는 것이다. 또한, 화소 전극의 주사선과의 겹침 면적이란, 화소 전극의 게이트 전극과의 겹침 면적을 포함한다. 화소 전극의 신호선과의 겹침 면적이란, 화소 전극의 소스 전극과의 겹침 면적을 포함한다.

이하에 실시 형태를 들어, 본 발명에 대해 도면을 참조해서 더욱 상세하게 설명하지만, 본 발명은 이들 실시 형태에만 한정되는 것은 아니다.

실시 형태 1

도 1은, 실시 형태 1의 액정 표시 장치에서, Cgd 그라데이션을 형성하지 않았을 경우의 RGB 3원색 각각의 면내 대향 분포를 나타내는 그래프이다.

도 1에서, 일점 쇄선은, G(녹)의 면내 대향 분포(101)를 나타내고, 점선은, B(청)의 면내 대향 분포(101)를 나타내고, 파선은, R(적)의 면내 대향 분포(101)를 나타낸다. 위치(x)는, 신호가 주사선에 입력되는 패널 평면상의 횡축의 위치를 0이라고 했을 때의 주사선 신호측의 위치를 나타낸다.

도 1에 도시한 바와 같이, 회소에 의해 ΔVd에 차(A)가 있을 경우, Cgd 그라데이션을 형성하지 않았을 때는, RGB 3원색 각각의 면내 대향 분포(101)가 서로 달라지게 된다. 이에 대해 Cgd 그라데이션을 형성하는 도(도 26 내지 도 29, 및 도 31 내지 도 32)에 대해서는 후술하는 바와 같다.

도 2는, 실시 형태 1의 액정 표시 장치의 화소 전극, TFT 및 각종 배선의 배치 구성을 나타내는 평면 모식도이다. 도 2에 도시한 바와 같이, 실시 형태 1에서는, 하나의 회소에 대하여 하나의 화소 전극이 배치되어 있다. 또한, 복수 개의 회소에 의해 하나의 화소가 구성되어 있고, 각 회소를 개별적으로 제어함으로써 각 화소가 제어되고, 또한 액정 표시 장치에 의한 표시 전체가 제어된다.

실시 형태 1의 액정 표시 장치는, 행 방향(가로 방향)으로 신장하는 게이트 버스 라인(11), 열 방향(세로 방향)으로 신장하는 소스 버스 라인(12)을 갖고 있다. 또한, 게이트 버스 라인(11)과 소스 버스 라인(12) 모두에 접속된 TFT(14)를 갖고 있다. TFT(14)는, 화소 전극(15)과도 접속되어 있다. 또한, 화소 전극(15)의 적어도 일부에서 겹치는 Cs 버스 라인(13)을 갖고 있고, 예를 들면, 도 2에 도시한 바와 같이, 화소 전극(15)의 중앙을 가로지르도록, 행 방향으로 신장해서 형성되어 있다.

실시 형태 1에서는, 하나의 회소에 대하여 1종의 컬러 필터가 배치되어 있다. 화소를 구성하는 회소의 색의 종류, 수, 및 배치순서는 특별히 한정되지 않으며, 예를 들면, RGB, RGBY, RGBC, RGBW 등의 조합을 들 수 있다. 회소의 색은 컬러 필터로 결정된다. 컬러 필터의 배치 형태로는, 예를 들면, 도 3에 도시한 바와 같은, 화소 전극의 경계에 상관없이 세로 방향으로 신장해서 형성되는 스트라이프 배열, 도 4에 도시한 바와 같은, 4개의 색을 갖고, 행 방향 및 열 방향에 각각 2개씩 각 색이 배치되는 밭전(田) 자의 배열(2×2 matrix arrangement)을 들 수 있다.

도 5는, 실시 형태 1의 액정 표시 장치에서의 등가 회로도이다. 실시 형태 1에서는, 회소(서브 픽셀) 단위로 회로 패턴이 형성되어 있고, 도 5에서는, 2 회소분의 회로 패턴이 표시되어 있다.

액정층을 사이에 두고 대향 배치된 화소 전극과 대향 전극에 의해 액정 용량(Clc)이 형성된다. Clc의 값은, 한 쌍의 전극에 의해 액정층에 인가되는 실효 전압(V)에 의존한다. 절연막을 사이에 두고 대향 배치된 화소 전극과 Cs 버스 라인(보조 용량 배선)에 의해 보조 용량(Ccs)이 형성된다. 절연막을 사이에 두고 대향 배치된 화소 전극과 게이트 버스 라인(주사선)에 의해 게이트 드레인 용량(Cgd)이 형성된다. 절연막을 사이에 두고 대향 배치된 화소 전극과 소스 버스 라인(신호선)에 의해, 소스 드레인 용량(Csd)이 형성된다.

TFT(박막 트랜지스터)는, 실리콘 등을 재료로 하는 반도체층, 및 게이트 전극, 소스 전극 및 드레인 전극의 3개의 전극을 구비한다. 화소 전극은, TFT의 드레인 전극과 접속되어 있다. TFT의 게이트 전극은, 게이트 버스 라인과 접속되어 있고, TFT의 소스 전극은, 소스 버스 라인과 접속되어 있다.

소정의 타이밍에서 게이트 버스 라인에 펄스적으로 공급되는 주사 신호가, 소정의 타이밍(선 순차적으로, 하나 건너뛰고, 2 라인 동시 기입 등)에서 각 TFT에 인가된다. 그리고, 주사 신호의 입력에 의해 일정 기간만큼 온 상태로 된 TFT에 접속된 화소 전극에, 소스 버스 라인으로부터 공급되는 화상 신호가 인가된다.

회소마다 액정층에 기입된 소정 레벨의 화상 신호는, 화상 신호가 인가된 화소 전극과, 이 화소 전극에 대향하는 대향 전극과의 사이에서 일정 기간 유지된다. 화상 신호가 인가된 후, 유지된 화상 신호가 리크되는 경우가 있는데, 이것을 방지하기 위해서, 화소 전극과 대향 전극의 사이에 형성되는 액정 용량(Clc)과 병렬로, 보조 용량(Ccs)이 형성된다.

실시 형태 1에서는, 도 2에 도시한 바와 같이, 각 화소 전극(15)의 가로 길이가 서로 다르고, 각 화소 전극(15)의 세로 길이는 동일하기 때문에, 각 화소 전극(15)의 면적이 각각 다르다.

이하, 구체적으로, 적, 녹 및 청의 3색의 컬러 필터, 및 적, 녹, 청 및 황의 4색의 컬러 필터의 배치 형태(실시예 1 내지 6)의 예를 들어 설명한다.

실시예 1

도 6은, 실시예 1의 1 화소당의 컬러 필터의 평면 모식도이다. 도 6에 도시한 바와 같이, 실시예 1에서 컬러 필터는, 적(R), 녹(G) 및 청(B)의 3색의 컬러 필터가 배치되어 있다. 실시예 1에서의 컬러 필터는, 스트라이프 배열이며, 패널의 세로 방향에 동색의 회소가 형성된다.

화소 전극의 세로 방향의 길이는, 적, 녹 및 청의 각 색에서 동일해지도록 형성되어 있는 것에 반해, 가로 방향의 길이(회소 피치)는 각 색에서 상이하다. 통상적으로, 회소 피치가 큰 것일수록 회소 면적은 크다.

구체적으로는, 녹의 회소의 피치 폭은, 적의 회소의 피치 폭보다 크고, 또한 청의 회소의 피치 폭보다 크다. 적의 피치 폭과 청의 피치 폭은 동일하다. 따라서, 녹의 회소의 면적은, 적의 회소의 면적보다 크고, 또한 청의 회소의 면적보다 크다.

적, 녹 및 청의 피치 폭을 모두 동일하게 하지 않고, 녹의 비율을 늘림으로써, 이것들이 동일한 비율인 경우에 비해, 보다 높은 투과율을 얻을 수 있다. 또한, 화소 전극의 면적이 각 회소간에서 상이함으로써, 컬러 밸런스가 무너지는 경우가 있지만, 백라이트의 제어에 의해 조정하는 것이 가능하다. 구체적으로는, 백라이트 신호의 제어, 백라이트에 이용하는 광원의 형광체비의 변경 등에 의해 조정할 수 있다.

실시예 1에서는, TFT의 채널 폭을 이용하여, α=Cgd/(Cgd+Csd+Ccs+Clc)의 값의 회소간에서의 밸런스를 조정하고 있다. 구체적으로는, 보다 넓은 면적을 가지는 화소 전극에 대해서는, 보다 큰 채널 폭을 가지는 TFT가 배치되어 있다. 따라서, 녹의 회소에서의 TFT의 채널 폭은, 적의 회소에서의 TFT의 채널 폭보다 크고, 또한 청의 회소에서의 TFT의 채널 폭보다 크다.

이에 의해, 게이트 버스 라인과 화소 전극에 의해 형성되는 게이트 드레인 용량(Cgd), 소스 버스 라인과 화소 전극에 의해 형성되는 소스 드레인 용량(Csd), Cs 버스 라인과 화소 전극에 의해 형성되는 보조 용량(Ccs), 및 화소 전극과 대향 전극에 의해 형성되는 액정 용량(Clc)의 밸런스의 조절을 회소마다 용이하게 행할 수 있다.

도 7 내지 도 11은, 실시예 1에서 TFT의 채널의 폭(d(d1 내지 d5))을 회소간에서 서로 다르게 하는 수단의 일례를 나타내는 평면 모식도이다. 도 7 내지 도 11에 도시한 바와 같이, TFT(14)는, 게이트 버스 라인(11)과 소스 버스 라인(12)의 각각과 접속되어 있다. TFT(14)는, 실리콘 등으로 형성된 반도체층과, 소스 버스 라인(12)의 일부로부터 연신된 소스 전극(22)과, 반도체층을 거쳐서 소스 버스 라인(12)으로부터의 화상 신호를 화소 전극에 공급하는 드레인 전극(23)과, 게이트 버스 라인(11) 중, 반도체층과 중첩하는 영역인 게이트 전극을 구성 요소로서 구비하고 있다.

드레인 전극(23)은, 회소의 중앙을 향해 연신되어 있으며, 일정한 확장부를 가지고 형성되어 있다. 상기 일정한 확장부를 가진 부분(23a) 상의 절연막에는, 컨택트홀(24)이 형성되어 있어, 컨택트홀(24)을 통해 드레인 전극(23)과 화소 전극은 전기적으로 접속되어 있다.

드레인 전극(23)의 확장부를 가진 부분(23a)은, 절연막을 개재하여 하층에 배치된 Cs 버스 라인과의 사이에서 보조 용량을 형성한다. Cs버스 라인은, 게이트 버스 라인(11)과 평행하게 연신되어 있다.

TFT(14)가 구비하는 반도체층은, 소스 전극(22)과 드레인 전극(23)의 쌍방과 중첩하고 있으며, 소스 전극(22)과 중첩하는 영역이 소스 영역이고, 드레인 전극(23)과 중첩하는 영역이 드레인 영역이다. 또한, 소스 전극(22)과 드레인 전극(23)의 쌍방과 중첩하지 않으면서 또한 평면적으로 보아 소스 전극(22)과 드레인 전극(23)의 사이에 위치하는 영역이 채널 영역(21)이다. 따라서, 반도체층은, 소스 영역, 채널 영역(21), 및 드레인 영역의 3개의 영역을 갖고 있게 된다.

채널 영역(21)은, 게이트 버스 라인(11)과 중첩하고 있으며, 게이트 버스 라인(11)에 주사 신호가 입력되었을 때에만, 화상 신호를 소스 전극(22)으로부터 드레인 전극(23)에 공급할 수 있다. 채널 영역(21)의 길이(소스 전극(22)과 드레인 전극(23)과의 간격)는, 적정한 값이 어느 정도 정해져 있기 때문에, 채널 영역(21)의 길이를 각 회소에서 변경하는 것은 바람직하지 않지만, 채널 영역(21)의 폭(d)을 조절하는 것은 가능하며, 채널 영역(21)의 길이에 대한 채널 영역의 폭(d)을 넓히면, 보다 TFT(14)의 전기 특성이 향상된다. 따라서, 실시예 1에서는, 녹의 회소에서의 채널 폭(d)을, 적 및 청의 회소에서의 채널 폭(d)보다 크게 형성하고 있다.

이에 의해, 화소 전극과의 사이에서 형성되는 게이트 드레인 용량(Cgd)의 값이 변화하기 때문에, 이것을 이용해서 각 회소에서의 최적의 대향 전압의 값을 변화시켜, 각각의 값을 근접시키도록 조절할 수 있다.

도 7은, 채널 폭의 크기를 조절한 TFT의 제1 예를 나타내는 평면 모식도이다. 도 7에서의 TFT의 채널 영역(21)은, 드레인 전극(23)과 소스 전극(22)과의 사이에 형성되어 있으며, d1의 채널 폭을 갖고 있다. d1의 크기를 회소마다 바꿈으로써, 회소간에서 α의 크기를 조절할 수 있다.

도 8 및 도 9는, 채널 폭의 크기를 조절한 TFT의 제2 예를 나타내는 평면 모식도이다. 도 8에서의 TFT(14)의 채널 폭(d2)은, 드레인 전극(23)과 소스 전극(22)과의 사이뿐만 아니라, 드레인 전극(23)과 소스 버스 라인(12)의 일부와의 사이에도 형성되어 있다. 이때의 TFT(14)의 채널 폭(d2)은, 도 9에 도시한 바와 같이, 소스 버스 라인(12)과 대향하는 부분(d3)과, 소스 전극(22)과 대향하는 부분(d4)을 더한 길이가 된다. d2의 크기를 회소마다 바꿈으로써, 회소간에서 α의 크기를 조절할 수 있다.

도 10 및 도 11은, 채널 폭의 크기를 조절한 TFT의 제3 예를 나타내는 평면 모식도이다. 도 10에서의 TFT(14)에서는, 소스 버스 라인(12)의 일부로부터 연신된 소스 전극(22)이 도중에 갈라져 있으며, 드레인 전극(23)의 선단을 둘러싸는 형상을 갖고 있다. 이때의 TFT(14)의 채널 폭(d5)은, 도 11에 도시한 바와 같이, 게이트 버스 라인(11)에 평행한 부분 d6, d8과, 소스 버스 라인(12)에 평행한 부분 d7을 더한 길이가 된다. d5의 크기를 회소마다 바꿈으로써, 회소간에서 α의 크기를 조절할 수 있다.

실시예 1에서는, 회소간에서 α의 값이 가까운 것이 바람직하다. 구체적으로는, 회소간의 α의 값의 비 "(α의 최대값-α의 최소값)/α의 최소값"으로 표시되는 값은, 10% 이하인 것이 바람직하다. 회소간에서 α가 균일해짐으로써, 인입 전압인 ΔVd의 변동이 억제되어, 회소간에서의 최적 대향 전압이 균일하게 된다. 그리고, 그로 인해 잔상의 발생의 가능성을 크게 저감할 수 있다. α는, α=Cgd/Cpix(Cpix는, Cgd+Csd+Ccs+Clc)로 표시된다. 그 때문에, α값의 회소간의 밸런스를 조정하기 위해서는, 이들 파라미터의 조정이 필요하며, 그 조정에는 채널 폭의 조정이 효과적이다.

실시예 2

도 12는, 실시예 2의 1 화소당의 컬러 필터의 평면 모식도이다. 도 12에 도시한 바와 같이, 실시예 2에서의 컬러 필터는 스트라이프 배열이며, 패널의 세로 방향에 동색의 회소가 형성된다. 또한, 실시예 2에서 컬러 필터는, 적(R), 녹(G) 및 청(B)의 3색이 이용되고 있다. 색의 배치순서는 특별히 한정되지 않는다. 실시예 2에서는, 적(R)의 피치 폭이, 녹(G)의 피치 폭과 청(B)의 피치 폭보다 좁다. 녹(G)의 피치 폭과 청(B)의 피치 폭은 동일하다.

적, 녹 및 청의 피치 폭을 모두 동일하게 하지 않고, 적의 비율을 줄임으로써, 이것들이 동일한 비율인 경우에 비해, 보다 높은 투과율을 얻을 수 있다. 또한, 화소 전극의 면적이 각 회소간에서 상이함으로써, 컬러 밸런스가 무너지는 경우가 있으나, 백라이트의 제어에 의해 조정하는 것이 가능하다. 구체적으로는, 백라이트 신호의 제어, 백라이트에 이용하는 광원의 형광체비의 변경 등에 의해 조정할 수 있다.

실시예 3

도 13은, 실시예 3의 1 화소당의 컬러 필터의 평면 모식도이다. 도 13에 도시한 바와 같이, 실시예 3에서의 컬러 필터는 스트라이프 배열이며, 패널의 세로 방향에 동색의 회소가 형성된다. 또한, 실시예 3에서 컬러 필터는, 적(R), 녹(G) 및 청(B)의 3색이 이용되고 있다. 색의 배치순서는 특별히 한정되지 않는다. 실시예 3에서는, 적(R)의 피치 폭이 청(B)의 피치 폭보다 좁고, 청(B)의 피치 폭이 녹(G)의 피치 폭보다 좁다.

적, 녹 및 청의 피치 폭을 모두 동일하게 하지 않고, 적의 비율을 줄이면서 또한 녹의 비율을 늘림으로써, 이것들이 동일한 비율인 경우에 비해, 보다 높은 투과율을 얻을 수 있다. 또한, 화소 전극의 면적이 각 회소간에서 상이함으로써, 컬러 밸런스가 무너지는 경우가 있으나, 백라이트의 제어에 의해 조정하는 것이 가능하다. 구체적으로는, 백라이트 신호의 제어, 백라이트에 이용하는 광원의 형광체비의 변경 등에 의해 조정할 수 있다.

실시예 4

도 14는, 실시예 4의 1 화소당의 컬러 필터의 평면 모식도이다. 도 14에 도시한 바와 같이, 실시예 4에서의 컬러 필터는 스트라이프 배열이며, 패널의 세로 방향에 동색의 회소가 형성된다. 또한, 실시예 4에서 컬러 필터는, 적(R), 녹(G), 청(B), 및 황(Y)의 4색이 이용되고 있다. 색의 배치순서는 특별히 한정되지 않는다. 실시예 4에서는, 녹(G)의 피치 폭과 황(Y)의 피치 폭은 동일하고, 적(R)의 피치 폭과 청(B)의 피치 폭은 동일하다. 녹(G) 및 황(Y)의 피치 폭은, 적(R) 및 청(B)의 피치 폭보다 좁다.

적, 녹, 청 및 황의 피치 폭을 모두 동일하게 하지 않고, 적 및 청의 비율을 보다 높게, 또한 녹 및 황의 비율을 보다 낮게 함으로써, 이들이 동일한 비율인 경우에 비해, 보다 넓은 색 재현성을 얻을 수 있다. 또한, 화소 전극의 면적이 각 회소간에서 상이함으로써, 컬러 밸런스가 무너지는 경우가 있으나, 백라이트의 제어에 의해 조정하는 것이 가능하다. 구체적으로는, 백라이트 신호의 제어, 백라이트에 이용하는 광원의 형광체비의 변경 등에 의해 조정할 수 있다.

실시예 5

도 15 및 도 16은, 실시예 5의 1 화소당의 컬러 필터의 평면 모식도이다. 도 15에 도시한 바와 같이, 실시예 5에서의 컬러 필터는 스트라이프 배열이며, 패널의 세로 방향에 동색의 회소가 형성된다. 또한, 실시예 5에서 컬러 필터는, 적(R), 녹(G), 청(B), 및 황(Y)의 4색이 이용되고 있다. 색의 배치순서는 특별히 한정되지 않는다. 실시예 5에서는, 녹(G)의 피치 폭과 황(Y)의 피치 폭은 동일하다. 적(R)의 피치 폭은, 녹(G) 및 황(Y)의 어느 피치 폭보다도 크며, 청(B)의 피치 폭도 또한 녹(G) 및 황(Y)의 어느 피치 폭보다도 크다.

적, 녹, 청 및 황의 피치 폭을 모두 동일하게 하지 않고, 적 및 청의 비율을 보다 높게, 또한 녹 및 황의 비율을 보다 낮게 함으로써, 이들이 동일한 비율인 경우에 비해, 보다 넓은 색 재현성을 얻을 수 있다. 또한, 화소 전극의 면적이 각 회소간에 상이함으로써, 컬러 밸런스가 무너지는 경우가 있으나, 백라이트의 제어에 의해 조정하는 것이 가능하다. 구체적으로는, 백라이트 신호의 제어, 백라이트에 이용하는 광원의 형광체비의 변경 등에 의해 조정할 수 있다.

적의 피치 폭과 청의 피치 폭의 관계에서는, 어느 한쪽이 큰 형태도 상정된다. 청의 피치 폭이 보다 크면, 도 15와 같이 되고, 적의 피치 폭이 보다 크면, 도 16과 같이 된다.

이들은, 셀 갭을 유지하는 스페이서의 배치 장소, 표시 영역 내의 Cs 배선의 형성 장소 등에 따라 적의 피치 폭과 청의 피치 폭을 적절히 설정하는 것이 바람직하다. 구체적으로는, 스페이서로서, 복수 색의 컬러 필터를 적층해서 형성하는 적층 스페이서가 이용되는 경우, 충분한 높이를 얻기 위해서, 적의 회소에 적층 스페이서를 형성하는 경우가 있을 수 있다. 이때는, 적의 비율을, 청의 비율보다 작게 하는 것이 바람직하다. 또한, 예를 들면, 게이트 버스 라인, 소스 버스 라인 등의 메탈 배선에 구리(Cu)가 사용되는 경우, 구리(Cu)에 의한 반사가 붉은 빛을 띠게 되기 때문에, 청의 회소에 적층 스페이서가 형성되는 경우가 있을 수 있다. 이때는, 청의 비율을, 적의 비율보다 작게 하는 것이 바람직하다.

실시예 6

도 17 내지 도 20은, 실시예 6의 1 화소당의 컬러 필터의 평면 모식도이다. 도 17 내지 도 20에 도시한 바와 같이, 실시예 6에서의 컬러 필터는 스트라이프 배열이며, 패널의 세로 방향으로 동색의 회소가 형성된다. 또한, 실시예 6에서 컬러 필터는, 적(R), 녹(G), 청(B), 및 황(Y)의 4색이 이용되고 있다. 색의 배치순서는 특별히 한정되지 않는다. 실시예 6에서는, 적의 피치 폭은, 녹 및 황의 어느 피치 폭보다도 크고, 청의 피치 폭도 또한 녹 및 황의 어느 피치 폭보다도 크다. 녹의 피치 폭과 황의 피치 폭의 관계, 및 적의 피치 폭과 청의 피치 폭의 관계는, 어느 한쪽이 큰 형태도 상정된다. 도 17은, 피치 폭이 황<녹<청<적의 형태이며, 도 18은, 피치 폭이 녹<황<청<적의 형태이며, 도 19는, 피치 폭이 황<녹<적<청의 형태이며, 도 20은, 피치 폭이 녹<황<적<청의 형태이다.

적의 피치 폭과 청의 피치 폭, 및 녹의 피치 폭과 황의 피치 폭의 관계에 대해서는, 실시예 5와 마찬가지로, 셀 갭을 유지하는 스페이서의 배치 장소, 표시 영역 내의 Cs 배선의 형성 장소 등에 따라 각각의 피치 폭을 적절히 설정하는 것이 바람직하다. 구체적으로는, 상술한 바와 같다.

실시예 7

도 21 및 도 22는, 실시예 7의 1 화소당의 컬러 필터의 평면 모식도이다. 도 21 및 도 22에 도시한 바와 같이, 실시예 7에서의 컬러 필터는, 적, 녹, 청 및 황의 4색 회소에 의한 밭전 자의 배열이며, 세로 방향 및 가로 방향의 각각에 2개씩 형성된 총 4개의 매스에 의해 하나의 회소가 구성된다. 색의 배치순서는 특별히 한정되지 않는다. 각 회소의 면적은, 실시예 4 내지 6 중 어느 패턴이든 적용할 수 있다. 즉, 실시예 7은, 스트라이프 배열이 밭전 자 배열로 된 것 외에는, 마찬가지이다. 또한, 밭전 자 배열이면, 스트라이프 배열의 경우와 달리, 화소가 가로 방향으로 나란한 회소뿐만 아니라, 세로 방향으로 나란한 회소에 의해서도 구성된다. 따라서, 도 21과 같이, 세로 방향의 피치 폭이 상이한 경우가 있는가 하면, 도 22와 같이, 가로 방향의 피치 폭이 상이한 경우도 상정된다.

적, 녹, 청 및 황의 피치 폭을 모두 동일하게 하지 않고, 적의 비율을 보다 낮게 함으로써, 이들이 동일한 비율인 경우에 비해, 보다 높은 투과율을 얻을 수 있다. 또한, 화소 전극의 면적이 각 회소간에서 상이함으로써, 컬러 밸런스가 무너지는 경우가 있으나, 백라이트의 제어에 의해 조정하는 것이 가능하다. 구체적으로는, 백라이트 신호의 제어, 백라이트에 이용하는 광원의 형광체비의 변경 등에 의해 조정할 수 있다.

이하에, 실시예 5의 액정 표시 장치에서, 화소 전극의 게이트 전극과의 겹침 면적을 조정함으로써 Cgd 그라데이션을 설정함과 함께 회소간의 α의 값의 조정을 행한 예를 나타낸다. 도 23은, 실제로 실시예 5에서 화소 전극의 겹침 면적의 크기를 조절한 일례를 나타내는 TFT의 평면 모식도이다.

도 23에 도시한 바와 같이, TFT(14)는, 소스 버스 라인(12)의 일부로부터 연신된 소스 전극(22)과, 게이트 버스 라인(11)의 일부로부터 연신된 게이트 전극(25)과, 화소 전극과 접속된 드레인 전극(23)을 갖고 있다. 또한, TFT(14)는, 게이트 전극(25)과 겹치는 위치에 반도체층을 갖고 있고, 반도체층의 일부는, 소스 전극(22) 및 드레인 전극(23)의 각각의 일부와 중첩하고 있다. 또한, 반도체층의 다른 일부는, 소스 전극(22) 및 드레인 전극(23) 중 어느 것에도 중첩하지 않으며, 이 중, 평면적으로 보아 소스 전극(22)과 드레인 전극(23)에 끼워져 있는 영역이 채널 영역(21)이다. 여기에서는, 반도체층의 채널 영역(21)의 폭은 회소간에서 서로 다르게 설정되지만, 소스 전극(22)과 드레인 전극(23)의 간격은, 균일해지도록 설정되어 있다.

도 23에 나타내는 예에서는, 드레인 전극(23)은 소스 버스 라인(12)에 평행한 방향으로 연신된 직선 형상이다. 또한, 소스 전극(22)은, 평면적으로 보아 게이트 버스 라인(11)측과 반대측을 향해 열린 개구를 가지며, 드레인 전극(23)의 선단을 둘러싸는 형상을 갖고 있다.

드레인 전극(23)의 폭은 c이며, 드레인 전극(23)과 소스 전극(22)의 간격 중, 게이트 버스 라인(11)과 평행한 방향의 길이는 d이다. 드레인 전극(23)과 소스 전극(22)과의 사이의 거리 중, 소스 버스 라인(12)과 평행한 방향의 길이는 e이다. 소스 전극(22)이 드레인 전극(23)과 대향하는 부위의 소스 버스 라인(12)과 평행한 방향의 길이는 a이다. 게이트 전극(25)의 소스 버스 라인(12)과 평행한 방향의 길이에서 소스 전극(22)의 소스 버스 라인(12)과 평행한 방향의 길이를 뺀 길이는 b이다.

Cgd 그라데이션을 설정하기 전의 각 회소의 정보(그라데이션을 설정하기 전의 회소간에서의 ΔVd 차를 저감하도록 설정되어 있다)를, 표 1에 나타낸다.

실시예 5의 액정 표시 장치에서는, 서로 다른 회소 피치를 가지는 4색의 회소에서, 회소의 피치 폭을 "청">"적">"녹=황"으로 했을 경우에, 각각의 회소간의 a 내지 e의 값을 하기 표 1과 같이 조정함으로써, 회소간의 α의 어긋남(max-min)을 3.88%로 할 수 있었다. 또한, ΔVd는, 적의 회소에서 1.838V, 녹 및 황의 회소에서 1.901V, 청의 회소에서 1.910V로 되어 있으며, ΔVd의 최대값과 최소값간의 차는 72mV였다. 후술하는 실시예 8 및 실시예 9에서는, 또한 Cgd 그라데이션을 설정함과 함께 회소간의 α의 값을 조정하게 된다. 또한, 그라데이션을 설정하지 않는 경우에는, 면내 대향 분포가 생기게 되어, 표시 화상에 플리커나 표시 열화가 생길 우려가 있다. 또한, 여기서의 각 회소의 피치 폭의 비는, "적":"녹":"황":"청"이 1.4:1:1:1.7이었다.

실시예 8

상기 표 1에 나타낸 각 회소를 갖는 액정 표시 장치에서, 각 회소에 대하여 동일한 ΔCgd/Cpix를 가하도록 그라데이션을 설정했을 경우의 각 회소의 정보를, 하기 표 2에 나타낸다. 또한, Cdg 그라데이션을 설정하기 위해서, 주사선의 신호 진행 방향을 따라 게이트 전극의 길이를 변동시켜, 게이트 전극과 드레인 전극의 겹침 면적을 변동시키고 있다. 이 변동하는 게이트 전극(26)의 길이는 g이다. 또한, 게이트 버스 라인(11)의 일부로부터 연신된 게이트 전극(25)의 게이트 버스 라인(11)과 평행한 방향의 길이는 f이다. 1 Step당의 보정량(Cgd 보정량)은, 1 Step에 대해 g의 크기를 증감시킨 크기이다. 전체 Step수는, 해당 보정 중, g의 크기를 증가시키는 보정을 행한 단수이다. 최대 보정량은 g의 최대값이다. 1 Step당의 ΔVd 보정량(mV)은, 1 Step당의 g의 증감에 수반하는 ΔVd의 증감량이다. 최대 보정량(mV)은, g가 최대값이 되었을 때의 ΔVd 보정량이며, ΔVd 보정량의 최대값이다. 최적 대향 어긋남(mV)은, 그라데이션을 설정하기 전의 면내 대향 분포의 최대값과 최소값의 차이다. 최대 보정량을 가한 위치에서의 ΔVd(V)는, g가 최대값이 되었을 때(패널면 내에서, g가 최대가 되는 위치)의 ΔVd의 값이다.

또한, 도 24는, 실시 형태 1의 액정 표시 장치에서의 Step(n)과 Step(n+1) 사이의 모자이크 영역을 나타내는 그래프이다. 모자이크 영역(133)이란, Step(n)의 화소(131)와 Step(n+1)의 화소(132)가 혼재하고 있는 영역을 말하며, 액정 표시 장치에서 형성해도 좋고 형성하지 않아도 좋다. 모자이크 영역(133)의 주사선 방향의 화소 수는, 시각적인 단차가 생기는 것을 억제해서 원활한 표시로 한다는 목적을 달성할 수 있으면 되며, 통상 일정(예를 들면, 24)하고, 혼재가 생기지 않은 부분의 화소 수(유지하는 화소 수)는, 예를 들면 4 이상으로 할 수 있다. 또한, 실시예 9 및 비교예 1에서도 마찬가지로 모자이크 영역이 형성되어 있다. Cgd 그라데이션에 의한 보정은, 기본적으로, 상술한 1 Step당의 보정량과 혼재가 생기지 않은 부분의 화소 수로 결정하는 것이다. 유지하는 화소 수가 적을수록 급격하게 보정을 가하게 되어, 보정의 증가량을 크게 할 수 있다. 반대로 유지하는 화소 수가 많을수록 완만하게 보정을 가하게 되어, 보정의 증가량을 작게 할 수 있다.

도 25는, 실시예 8의 액정 표시 장치에서, 게이트 입력단으로부터의 상대 위치에 대한 ΔVd 보정량(mV)을 나타내는 그래프이다.

실시예 8의 액정 표시 장치에서는, 각각의 회소간의 g의 값을 상기 표 2에 도시한 바와 같이 조정함으로써, 최대 보정량일 때의 ΔVd 보정량 차를, 적의 회소에서 154.1mV, 녹 및 황의 회소에서 157.8mV, 청의 회소에서 163.5mV로 할 수가 있으며, 최대 보정량일 때의 ΔVd 보정량 차의 회소간에서의 최대값과 최소값 사이의 차는 9.4mV이었다. 또한, 최적 대향 어긋남은 324mV이며, 최대 보정량일 때의 ΔVd를, 적의 회소에서 1.668V, 녹 및 황의 회소에서 1.735V, 청의 회소에서 1.750V로 할 수가 있어, 최대 보정량일 때의 ΔVd의 최대값과 최소값 사이의 차는 82mV이었다. α 어긋남(α의 최대값과 α의 최소값의 차의, α의 최소값에 대한 비율)은 4.19%였다. 따라서, 상기 설계에 따르면, 최적 대향 전압의 회소간에서의 조정이 충분히 행해져, 잔상의 발생이 억제된 액정 표시 장치를 얻을 수 있었다.

이하에, 실시예 8에 도시한 바와 같이, 회소에 의해 ΔVd에 차가 있는 경우에, 각 회소에 대하여 동일한 ΔCgd/Cpix를 가하도록 그라데이션을 설정했을 때의 그래프를 도 26 및 도 27에 나타낸다. 또한, 도 26 및 도 27에서는, 3색의 회소를 이용했을 경우이며, 주사선의 신호는 횡축의 위치 x=0으로부터만 입력되고 있을 경우의 그래프를 나타내고 있다.

도 26은, 실시예 8의 변형예의 액정 표시 장치에서 형성한 Cgd 그라데이션(102)을 나타내는 그래프이다. 도 26에서, 실선은 R(적), G(녹) 및 B(청)에서 형성한 Cgd 보정량(Cgd 그라데이션)을 나타낸다.

도 27은, 실시예 8의 변형예의 액정 표시 장치에서, Cgd 그라데이션을 형성했을 경우의 RGB 3원색 각각의 면내 대향 분포를 나타내는 그래프이다. 도 27에 도시된 바와 같이, Cgd 그라데이션이 면내 대향 분포(103)를 충분히 저감할 수 있을 정도로 가해진 경우, 각 회소에서의 면내 대향 분포(103)는 각각 거의 일정해져, 각 회소간의 ΔVd 차는 Cgd 그라데이션을 형성하지 않았을 경우와 대략 동일하게 할 수 있었다. 도 27에서, 일점 쇄선은, G(녹)의 면내 대향 분포(103)를 나타내고, 점선은, B(청)의 면내 대향 분포 103을 나타내고, 파선은, R(적)의 면내 대향 분포(103)를 나타낸다. 실시예 8의 변형예에서는, 도 27에 도시된 바와 같이, ΔVd를 균일하게 했어도 A만큼 어긋난 경우, 화소마다 면내 대향 분포(103)가 평행 이동하게 된다. 이에 반해 화소 용량의 차를 고려해서 Cgd/Cpix가 동등해지도록 Cgd 그라데이션을 가하고, 또한 그 양이 최적 대향 어긋남을 실질적으로 완전하게 보상하는 양이면, 면내 대향 분포(103)는 일정하며, ΔVd차 A를 가지게 된다.

이하에, 실시예 8에 도시한 바와 같이, 회소에 따라 ΔVd에 차가 있는 경우에, 각 회소에 대하여 동일한 ΔCgd/Cpix를 가하도록 그라데이션을 설정했을 때의 그래프를 도 28 및 도 29에 나타낸다. 또한, 도 28 및 도 29는, 3색의 회소를 이용했을 경우이며, 주사선의 신호는 횡축의 위치 x=0으로부터만 입력되고 있을 경우의 그래프를 나타내고 있다.

도 28은, 실시예 8의 또 하나의 변형예의 액정 표시 장치에서 형성한 Cgd 그라데이션을 나타내는 그래프이다. 도 28에서, 실선은, R(적), G(녹) 및 B(청)에서 형성한 Cgd 보정량을 나타낸다.

도 29는, 실시예 8의 또 하나의 변형예의 액정 표시 장치에서, Cgd 그라데이션을 형성했을 경우의 RGB 3원색 각각의 면내 대향 분포를 나타내는 그래프이다. 도 29에 도시된 바와 같이, Cgd 그라데이션이 면내 대향 분포를 충분히 저감할 수 있을 정도로 가해진 경우, 각 회소에서의 면내 대향 분포의 변동은 저감했지만 남아있어, 면내 대향 분포가 일정하지 않았다. 각 회소간의 ΔVd 차는 Cgd 그라데이션을 형성하지 않았을 경우와 대략 동일했다. 도 29에서, 일점 쇄선은, G(녹)의 면내 대향 분포를 나타내고, 점선은, B(청)의 면내 대향 분포를 나타내고, 파선은, R(적)의 면내 대향 분포를 나타낸다. 실시예 8의 또 하나의 변형예에서도, 도 29에 도시된 바와 같이, ΔVd를 균일하게 했어도 A만큼 어긋난 경우, 화소마다 면내 대향 분포가 평행 이동하게 된다. 예를 들면, x=0의 위치의 ΔVd 차(A)와 최대 보정량의 위치의 ΔVd 차(A)는 대략 동일하다. 면내 대향 분포를 일정하게 한다는 관점에서는, 상술한 실시예 8의 변형예와 같이, Cgd 그라데이션의 양이 최적 대향 어긋남을 실질적으로 보상하는 양인 것이 바람직하다.

실시예 9

상기 표 1에 나타낸 각 회소를 갖는 액정 표시 장치에서, 각 회소에 대하여 면내 대향을 균일하게 하는 ΔCgd/Cpix가 되도록 그라데이션을 설정했을 경우의 각 회소의 정보를, 하기 표 3에 나타낸다. 실시예 9에서는, 실시예 8과 같이 그라데이션을 설정한 경우에도 수십 mV 정도(실시예 8에서는, 82mV)의 차는 나버리기 때문에, 그 ΔVd의 차도 고려하여 Cgd 그라데이션을 설정한 것이다. 또한, 표 3에서의 각 항목 명은, 상술한 표 2에 나타낸 각 항목 명과 마찬가지이다.

도 30은, 실시예 9의 액정 표시 장치에서, 게이트 입력단으로부터의 상대 위치에 대한 ΔVd 보정량(mV)을 나타내는 그래프이다.

실시예 9의 액정 표시 장치에서는, 각각의 회소간에서의 g의 값을 상기 표 3 및 도 30에 도시한 바와 같이 조정함으로써, 최대 보정량일 때의 ΔVd 보정량 차를, 적의 회소에서 154.1mV, 녹 및 황의 회소에서 157.8mV, 청의 회소에서 147.2mV로 할 수가 있으며, 최대 보정량일 때의 ΔVd 보정량 차의 회소간의 최대값과 최소값 사이의 차는 23mV이었다. 또한, 최대 보정량일 때의 ΔVd를, 적의 회소에서 1.668V, 녹 및 황의 회소에서 1.735V, 청의 회소에서 1.733V로 할 수가 있어, 최대 보정량일 때의 ΔVd의 최대값과 최소값 사이의 차는 67.0mV이었다. α 어긋남(α의 최대값과 α의 최소값의 차의, α의 최소값에 대한 비율)은 3.40%이었다. 따라서, 상기 설계에 따르면, 최적 대향 전압의 회소간에서의 조정의 정도를 완화시킴으로써 α의 어긋남을 개선할 수가 있어, 잔상의 발생이 억제된 액정 표시 장치를 얻을 수 있었다.

이하에, 실시예 9에 도시한 바와 같이, 회소에 의해 ΔVd에 차가 있는 경우에, 각 회소에 대하여 면내 대향을 균일하게 하는 ΔCgd/Cpix가 되도록 그라데이션을 설정한 실시예 9의 변형예의 그래프를 도 31 및 도 32에 나타낸다. 또한, 실시예 9의 변형예에서는, 3색(RGB)의 회소를 이용했을 경우의 그래프를 나타내고 있다.

도 31은, 실시예 9의 변형예의 액정 표시 장치에서 형성한 Cgd 그라데이션을 나타내는 그래프이다. 도 31에서는, ΔVd가 큰 화소(R)에는 적게 Cgd 그라데이션을 설정하고 있다. 도 31에서, 실선은, G(녹)에서 형성한 Cgd 보정량과 B(청)에서 형성한 Cgd 보정량을 각각 나타내고, 파선은, R(적)에서 형성한 Cgd 보정량을 나타낸다.

도 32는, 실시예 9의 변형예의 액정 표시 장치에서, Cgd 그라데이션을 형성했을 경우의 RGB 3원색 각각의 면내 대향 분포를 나타내는 그래프이다. 도 32에서, 일점 쇄선은, G(녹)의 면내 대향 분포를 나타내고, 점선은, B(청)의 면내 대향 분포를 나타내고, 파선은, R(적)의 면내 대향 분포를 나타낸다.

도 31 및 도 32에 도시된 바와 같이, 실시예 9 및 실시예 9의 변형예에서는 ΔVd의 차도 고려하여 최대 보정량일 때에 각 회소에서 α가 보다 균일해지도록 Cgd 그라데이션이 설정되어 있다.

이렇게 설정하는 Cgd 그라데이션을 ΔVd가 큰 화소(R)에 대해서는 보다 적게 하고, 그 밖의 ΔVd가 작은 화소(G, B)에 대해서는 보다 많게 하면, 면내 대향 분포가 동일하게 되지는 않지만, 면내 대향 분포의 변동을 저감함과 함께, 실시예 8보다 더욱 ΔVd 차를 작게 할 수 있다. 예를 들면, x=0의 위치의 ΔVd 차는 A 상태 그대로이지만, 최대 보정량의 위치의 ΔVd 차(B)는, A보다 작게 되어 있다.

실시예 8 및 실시예 9에서 상술한 바와 같이, 상기 화소 전극의 주사선과의 겹침 면적은, 단색의 회소에 대응해서 배치되는 화소 전극마다, 주사선의 신호의 진행 방향에 따라서 처음에는 증가하고 또한 그 증가율이 감소하도록 형성된 것이며, 상기 증가율은, 화소 용량이 서로 다른 화소 전극마다 상이한 것이다. 또한, 실시예 8 및 실시예 9에 나타내지는 액정 표시 장치와 같이, 하나의 화소 내에 배치된 복수의 화소 전극 중, 화소 전극의 주사선과의 겹침 면적을 변화시키지 않을 때의 게이트 드레인 용량이 보다 큰 화소 전극(보정 전의 게이트 드레인 용량이 보다 큰 화소 전극)에서, 그 화소 전극의 주사선과의 겹침 면적을 변화시키지 않을 때의 게이트 드레인 용량이 보다 작은 화소 전극(보정 전의 게이트 드레인 용량이 보다 작은 화소 전극)에 비해, 주사선의 신호의 진행 방향에서의 게이트 드레인 보정량의 증가율(화소 전극의 주사선과의 겹침 면적을 변화시킴으로 인한 게이트 드레인 용량의 증가율)을 동일 또는 그 이상으로 하는 것이 적절하다. 이러한 형태로 함으로써, 보다 적절히 면내 대향 분포의 변동은 저감하거나, ΔVd 차를 작게 할 수 있다.

실시예 8은, 면내 대향 분포의 변동을 방지하는 관점에서 특히 적절하며, 실시예 9는, α 어긋남을 작게 하는 관점에서 특히 적절하다. 바람직한 그라데이션(Cgd 보정)은, 실시예 8에 나타낸 것과 실시예 9에 나타낸 것 중 어느 것이라도 좋다.

비교예 1

상기 표 1에 나타낸 각 회소를 갖는 액정 표시 장치에서, 그라데이션 배치의 조정이 되어 있지 않은 경우의 각 회소의 정보를, 하기 표 4에 나타낸다. 또한, 표 4에서의 각 항목 명은, 상술한 표 2 및 표 3에 나타낸 각 항목 명과 마찬가지이다.

도 33은, 비교예 1의 액정 표시 장치에서, 게이트 입력단으로부터의 상대 위치에 대한 ΔVd 보정량(mV)을 나타내는 그래프이다.

비교예 1의 액정 표시 장치에서는, 각각의 회소간에서의 g의 값을 상기 표 4 및 도 33에 도시한 바와 같이 조정함으로써, 최대 보정량일 때의 ΔVd 보정량 차가, 적의 회소에서 112.0mV, 녹 및 황의 회소에서 157.8mV, 청의 회소에서 87.2mV가 되고, 최대 보정량일 때의 ΔVd 보정량 차의 회소간에서의 최대값과 최소값 사이의 차는 70.6mV이었다. 또한, 최대 보정량일 때의 ΔVd를, 적의 회소에서 1.626V, 녹 및 황의 회소에서 1.735V, 청의 회소에서 1.673V로 할 수가 있어, 최대 보정량일 때의 ΔVd의 최대값과 최소값 사이의 차는 109mV이었다. α 어긋남(α의 최대값과 α의 최소값의 차의, α의 최소값에 대한 비율)은 6.53%이었다. 따라서, 상기 설계에 의한 액정 표시 장치는, 잔상의 발생이 생길 우려가 있다.

이하에, 비교예 1에 도시한 바와 같이, 회소에 따라 ΔVd에 차가 있는 경우에, 각 회소에 대하여 화소 전극의 주사선과의 겹침 면적의 증가율 조건을 동일한 것으로 해서 그라데이션을 설정한 비교예 1의 변형예의 그래프를 도 34 및 도 35에 나타낸다. 각각의 화소 전극에서 화소 용량이 서로 다르기 때문에, 동일한 그라데이션은 되지 않는다. 또한, 도 34 및 도 35에서는, 3색(RGB)의 회소를 이용했을 경우의 그래프를 나타내고 있다.

도 34는, 비교예 1의 변형예의 액정 표시 장치에서 형성한 Cgd 그라데이션을 나타내는 그래프이다. 도 34에서, 일점 쇄선은, G(녹)에서 형성한 Cgd 보정량을 나타내고, 점선은, B(청)에서 형성한 Cgd 보정량을 나타내고, 파선은, R(적)에서 형성한 Cgd 보정량을 나타낸다.

도 35는, 비교예 1의 변형예의 액정 표시 장치에서, Cgd 그라데이션을 형성했을 경우의 RGB 3원색 각각의 면내 대향 분포를 나타내는 그래프이다. 도 35에서, 일점 쇄선은, G(녹)의 면내 대향 분포를 나타내고, 점선은, B(청)의 면내 대향 분포를 나타내고, 파선은, R(적)의 면내 대향 분포를 나타낸다.

도 34 및 도 35에 도시된 바와 같이, 비교예 1 및 그 변형예에서는 설정하는 Cgd 그라데이션을 화소 용량의 차를 무시하고 동일한 형상(Cgd 보정량과 스텝 수가 동일)으로 했을 경우 필요해지는 보상량에 대하여 지나치게 많거나(G), 지나치게 적거나(R) 한 경우가 있어, 면내 대향 분포·ΔVd 모두 본 발명의 효과를 충분히 발휘할 수 있는 범위 내로 할 수 없다. 예를 들면, x=0의 위치에서의 ΔVd 차(A)보다, 최대 보정량일 때의 ΔVd 차(C)가 보다 크게 되어 있다.

하기 표 5는, 본 발명의 액정 표시 장치에서, ΔVd의 차를 100mV 이내로 가정했을 때의 α의 어긋남의 허용 범위를 나타내는 표이다. ΔVd의 차가 100mV 이하가 되면 잔상이 개선되기 쉽고, 50mV 이하로 되면 보다 확실하게 잔상이 개선된다.

상기 표 5에 나타낸 바와 같이, ΔVd를 1.0V로 하고, ΔVd의 차를 100mV로 설정했을 때의 α의 어긋남은 10.0%이었다. ΔVd를 1.5V로 하고, ΔVd의 차를 100mV로 설정했을 때의 α의 어긋남은 6.7%이었다. ΔVd를 2.0V로 하고, ΔVd의 차를 100mV로 설정했을 때의 α의 어긋남은 5.0%이었다. ΔVd를 3.0V로 하고, ΔVd의 차를 100mV로 설정했을 때의 α의 어긋남은 3.3%이었다.

통상적인 액정 표시 장치에서는, ΔVd가 1.5 내지 3.0V의 범위 내로 설정되며, 이 조건에서는 α의 어긋남의 범위는 7.0% 이하인 것이 바람직함을 알았다. 또한, 장래적으로는 ΔVd=1V의 범위 내로 설정될 가능성을 생각할 수 있으며, 이때에는, α의 어긋남의 범위는 10.0% 이하인 것이 바람직함을 알았다.

또한, 본 발명의 액정 표시 장치에서의 채널 크기와 화소 전극 면적의 관계에 대해서 검토를 행한 결과, 표 6 및 도 36에 나타내는 바와 같은 데이터가 얻어졌다. 도 36은, 채널 크기비와 화소 전극 면적비의 관계를 나타내는 그래프이다.

표 6 및 도 36에 나타내지는 직선을 따라 TFT 채널의 a 내지 e의 값을 변경함으로써, Cgd 그라데이션을 가하기 전의 회소간의 α의 변동을 억제할 수 있다.

또한, 도 7 내지 도 9에 나타낸 TFT에서의 소스 전극이나 드레인 전극의 길이의 다름은, 실제로는 도 37 내지 도 39에 도시한 바와 같이, 게이트 버스 라인과 드레인 전극의 사이와의 겹침 면적에도 영향을 준다. 도 37 내지 도 39는, 실시 형태 1에서의 게이트 버스 라인과 드레인 전극이 겹친 영역을 나타내는 평면 모식도이다. 게이트 버스 라인(11)과 드레인 전극(23)의 겹침 면적이 크면 클수록 게이트 드레인 용량(Cgd)의 값은 변화하기 때문에, 채널의 길이의 조절 외에도 게이트 버스 라인(11)과 드레인 전극(23)의 겹침 면적도 조절함으로써, 회소끼리의 전체의 밸런스를 맞추는 것이 더욱 가능해진다.

상술한 바와 같이, 실시 형태 1에서는, α=Cgd/(Cgd+Csd+Ccs+Clc)의 값의 회소간에서의 밸런스를 조정하고 있다. 상기 식으로부터 알 수 있는 바와 같이, α의 값의 회소간에서의 밸런스를 조정하기 위해서는, Cgd의 조정이 효과적이다.

TFT에서의 드레인 전극과 게이트 버스 라인의 겹침 면적의 다름은, 실제로는, 게이트 버스 라인과 드레인 전극의 사이에 형성되는 게이트 드레인 용량(Cgd)에도 영향을 준다. 게이트 버스 라인과 드레인 전극의 겹침 면적이 크면 클수록 게이트 드레인 용량(Cgd)의 값은 커지기 때문에, 게이트 버스 라인과 드레인 전극의 겹침 면적을 조절하는 것에 의해서도, 회소간의 α의 밸런스를 맞추는 것이 가능해진다.

도 40 내지 도 43은, 도 37에서 나타내는 TFT의 예에서, 게이트 버스 라인과 드레인 전극의 겹침 면적의 크기를 조절한 TFT의 일례이다. 도 40 및 도 41은, 도 37에서의 TFT의 d1을 변경한 형태이다. 도 40에서는, 드레인 전극(23)과 게이트 버스 라인(11)이 겹치는 영역에서 평면적으로 일부에 돌출부가 형성되어 있다. 도 41에서는, d1의 폭 전체가 넓혀져 있다. 도 42 및 도 43은, 도 37에서의 TFT의 d2를 변경한 형태이다. 도 42에서는, d2의 길이가 길게 되어 있다. 도 43에서는, 드레인 전극(23)의 형상은 그대로이지만, 게이트 버스 라인(11)의 일부에 평면적으로 돌출부가 형성되어 있어, 결과적으로 드레인 전극(23)과 게이트 버스 라인(11)이 겹치는 영역이 넓어져 있다.

도 44 내지 도 46은, 도 38에서 나타내는 TFT의 예에서, 게이트 버스 라인과 드레인 전극의 겹침 면적의 크기를 조절한 TFT의 일례이다. 도 44는, 도 38에서의 TFT의 d3을 변경한 형태이다. 도 44에서는, d3의 폭 전체가 넓혀져 있다. 도 45 및 도 46은, 도 38에서의 TFT의 d4를 변경한 형태이다. 도 45에서는, d4의 길이가 길게 되어 있다. 도 46에서는, 드레인 전극(23)의 형상은 그대로이지만, 게이트 버스 라인(11)의 일부에 평면적으로 돌출부가 설치되어 있어, 결과적으로 드레인 전극(23)과 게이트 버스 라인(11)이 겹치는 영역이 넓어져 있다.

게이트 버스 라인과 드레인 전극의 사이에 형성되는 게이트 드레인 용량(Cgd)은, 게이트 버스 라인과 화소 전극이 직접 겹치는 영역에서도 형성된다. 게이트 버스 라인과 화소 전극의 겹침 면적이 크면 클수록 게이트 드레인 용량(Cgd)의 값은 커지기 때문에, 게이트 버스 라인과 화소 전극의 겹침 면적을 조절 함으로써, 회소간에서의 α의 밸런스를 맞추는 것이 가능해진다.

도 47 내지 도 49는, 실시 형태 1에서의 게이트 버스 라인과 화소 전극이 겹친 영역을 나타내는 평면 모식도이다. 도 47은, 통상적인 게이트 버스 라인과 화소 전극이 겹친 형태이며, 화소 전극(15)의 단부는 직선 형상이고, 게이트 버스 라인(11)이 화소 전극의 단부와 평행하게 연신되어 있다. 도 48 및 도 49는, 게이트 버스 라인과 드레인 전극의 겹침 면적의 크기를 조절한 예이다. 도 48에서는, 화소 전극(15)과 게이트 버스 라인(11)이 겹치는 영역에서 화소 전극(15)에 대하여 일부에 평면적으로 돌출부가 형성되어 있다. 따라서, 결과적으로 화소 전극(15)과 게이트 버스 라인(11)이 겹치는 영역이 넓어져 있다. 도 49에서는, 화소 전극(15)과 게이트 버스 라인(11)이 겹치는 영역에서 화소 전극(15)에 대하여 일부에 평면적으로 오목부(절결부)가 형성되어 있다. 따라서, 결과적으로 화소 전극(15)과 게이트 버스 라인(11)이 겹치는 영역이 좁아져 있다.

이와 같이 하여, 드레인 전극과 게이트 버스 라인이 겹치는 면적, 및 화소 전극과 게이트 버스 라인이 겹치는 면적을 조정하여, 예를 들면, 하나의 화소 내에 배치된 복수의 화소 전극 중, 보다 넓은 면적을 가지는 화소 전극의 겹침 면적이, 보다 좁은 면적을 가지는 화소 전극의 겹침 면적보다 큰 것으로 함으로써, 보다 큰 화소 용량을 가지는 화소 전극이 형성하는 게이트 드레인 용량이, 보다 작은 화소 용량을 가지는 화소 전극이 형성하는 게이트 드레인 용량보다 큰 것으로 할 수 있다. 이에 의해, Cgd 그라데이션을 가하기 전의 회소간의 α의 변동을 억제할 수 있다. 또한, 주사선의 신호의 진행 방향에 따라서, 겹침 면적이 처음에는 증가하고 또한 그 증가율이 감소하도록 형성하고, 그 증가율이, 면적이 서로 다른 화소 전극마다 상이한 것으로 하면, 각 화소 전극의 Cdg 보정량도, 화소 전극의 면적에 따라서 적절하게 설정하는 것이 가능해진다. 이에 의해, 각 회소에서 최적의 대향 전압의 값에 보다 근접시킬 수 있어, 잔상이 적은 액정 표시 장치를 얻을 수 있다.

보다 큰 화소 용량을 가지는 화소 전극이 형성하는 게이트 드레인 용량이, 보다 작은 화소 용량을 가지는 화소 전극이 형성하는 게이트 드레인 용량보다 큰 것으로 하는 하나의 수단으로서, 게이트 버스 라인과 드레인 전극의 겹침 면적을 회소간에 서로 다르게 하는 예에서, 서로 다른 회소 피치를 가지는 3색의 회소에서, 실제로 게이트 버스 라인과 드레인 전극의 겹침 면적과, 회소간에서의 α의 어긋남의 검토를 행한 결과를 이하에 기재한다. 또한, 하기 검토에서는, 채널 폭의 다름에 기초한 조정은 포함되지 않으며, 순수하게 게이트 드레인 면적만으로 검토를 행하고 있다.

피치 폭이 "적">"녹=청"인 경우에, 각각의 회소간에서의 a 내지 e의 값을 하기 표 7과 같이 조정함으로써, 회소간에서의 α의 어긋남을 2.92%로 할 수 있었다. 또한, ΔVd는, 적의 회소에서 1.194V, 녹 및 청의 회소에서 1.230V로 되어 있어, ΔVd의 최대값과 최소값 사이의 차는 36mV였다. 따라서, 상기 설계에 따르면, Cgd 그라데이션을 가하기 전의 회소간에서 α의 변동을 억제할 수 있다. 또한, 여기서의 각 회소의 피치 폭의 비는, "적":"녹":"청"이 1:1:0.86이었다.

Cgd 그라데이션을 가하기 전의, 게이트 드레인 겹침 면적과 화소 전극 면적의 관계에 대해서 더 검토를 행한 결과, 표 8 및 도 50에 나타내는 바와 같은 데이터가 얻어졌다. 도 50은, 게이트 드레인 겹침 면적비와 화소 전극 면적비의 관계를 나타내는 그래프이다.

표 8 및 도 50에 나타내는 직선을 따라 TFT 채널의 a 내지 e의 값을 변경함으로써, 화소 전극의 면적비에 따라서 Cgd 그라데이션을 설정하기 전의 회소간의 α의 변동을 억제할 수 있다.

채널 크기비와 화소 전극 면적비 사이의 관계에 따라 크게 조절한 후에, Cgd 면적비와 화소 전극 면적비 사이의 관계에 따라 조정을 더 행함으로써, 보다 적절하게 Cgd 그라데이션을 가하기 전의 회소간에서 α의 변동을 억제할 수 있다.

실시 형태 1에서는, 회소간에서 "Cpix(min)/Cpix(max)"(이하, 응답 계수라고도 함)를 균일하게 하는 것이 바람직하다. Cpix(min)은, 흑 표시를 행하고 있을 때의 화소 용량이며, Cpix(max)는, 백 표시를 행하고 있을 때의 화소 용량이다. "Cpix(min)/Cpix(max)"로 나타내는 응답 계수는, 액정의 응답 특성의 지표 중 하나이며, 이 값이 회소간에서 서로 다르면, 색에 따라 응답이 서로 달라져 버리기 때문에, 원하는 색을 얻을 수 없는 경우가 있다.

"Cpix(min)/Cpix(max)"는, 상술한 TFT 채널 폭의 조정, 게이트 버스 라인과 드레인 전극의 겹침 면적의 조정, 화소 전극과 게이트 버스 라인의 겹침 면적의 조정, 화소 전극과 Cs 버스 라인의 겹침 면적의 조정 등에 의해 행할 수 있다.

도 51은, 프레임 기간과 인가 전압의 도달률의 관계를 나타내는 그래프이다. 도 52는, 응답 계수의 차이에 의한 표시에 대한 영향을 조사했을 때의 표시 상태를 나타내는 모식도이다. 도 51에 도시한 바와 같이, 현재의 액정 표시 장치에서는, 1 프레임 내에서는 액정이 응답하지 않기 때문에, 2단계를 거쳐서 원하는 투과율을 얻도록 설계되어 있다. 예를 들면, 도 52에 도시한 바와 같이, 배경이 흑색인 가운데 백색의 4각형을 표시하고, 이 4각형이 우측에서 좌측으로 움직이고 있는 표시를 행하는 경우, 4각형의 좌측단의 회소는, 프레임마다 새로운 응답을 하고 있기 때문에, 응답 계수가 작은 색만이 응답이 늦어, 다른 색이 강한 상태가 되서 색이 변해버린다.

이에 대해, 회소간에서 응답 계수의 값을 근접시킴으로써, 색의 변화를 억제할 수 있다. 도 53은, "Cpix(min)/Cpix(max)"로 나타내는 응답 계수의 적절한 범위를 나타내는 그래프이다. 도달률이 0.9일 때의 응답 계수의 값은 0.78이며, 도달률 차가 5% 이내인 0.78± 0.04가 응답 계수의 바람직한 범위이다.

실시 형태 2

도 54는, 실시 형태 2의 액정 표시 장치의 화소 전극, TFT 및 각종 배선의 배치 구성을 나타내는 평면 모식도이다. 도 54에 도시한 바와 같이, 실시 형태 2에서는, 하나의 회소에 대하여 2개의 화소 전극(이하, 각각을 부화소 전극이라고도 함)이 배치되어 있다. 또한, 복수 개의 회소에 의해 하나의 화소가 구성되어 있고, 각 회소를 개별적으로 제어함으로써 각 화소가 제어되며, 또한 액정 표시 장치에 의한 표시 전체가 제어된다.

실시 형태 2의 액정 표시 장치는, 행 방향(가로 방향)으로 신장하는 게이트 버스 라인(11), 및 열 방향(세로 방향)으로 신장하는 소스 버스 라인(12)을 갖고 있다. 또한, 게이트 버스 라인(11)과 소스 버스 라인(12) 모두에 접속된 제1 TFT(14a) 및 제2 TFT(14b)를 갖고 있다. 제1 TFT(14a)는 제1 부화소 전극(15a)과 접속되어 있고, 제2 TFT(14b)는 제2 부화소 전극(15b)과 접속되어 있다. 또한, 실시 형태 2의 액정 표시 장치는, 제1 부화소 전극(15a)의 적어도 일부에서 겹치는 제1 Cs 버스 라인(13a), 및 제2 부화소 전극(15b)의 적어도 일부에서 겹치는 제2 Cs 버스 라인(13b)을 갖고 있으며, 도 54에 도시한 바와 같이, 각 부화소 전극(15a, 15b)의 중앙을 가로지르도록, 각각이 행 방향으로 신장해서 형성되어 있다.

실시 형태 2에서는, 하나의 회소에 대하여 1종의 컬러 필터가 배치되어 있다. 화소를 구성하는 회소의 색의 종류, 수, 및 배치순서는 특별히 한정되지 않으며, 예를 들면, RGB, RGBY, RGBC, RGBW 등의 조합을 들 수 있다. 회소의 색은 컬러 필터로 결정된다. 컬러 필터의 배치 형태로는, 예를 들면, 도 3에 도시한 바와 같은, 화소 전극의 경계에 상관없이 세로 방향으로 신장해서 형성되는 스트라이프 배열, 도 4에 도시한 바와 같은, 4개의 색을 갖고, 행 방향 및 열 방향에 각각 2개씩 각 색이 배치되는 밭전 자 배열을 들 수 있다.

실시 형태 2에서 2개의 부화소 전극은, 각각 상이한 크기의 부화소 용량을 형성한다. 부화소 용량을 서로 다르게 하는 방법으로는, (1) 신호 전압을 각각 상이한 소스 버스 라인으로부터 공급하는 방법, (2) Cs 버스 라인의 전압 변화에 따라 조절을 행하는 방법을 들 수 있다. 이들 부화소 전극에 대해서는, 각각 하나씩 TFT가 접속된다. 각 TFT는 동일한 게이트 버스 라인과 연결되어 있으며, 게이트 버스 라인에 주사 신호가 공급되는 타이밍에서, 2개의 부화소가 한번에 제어되게 된다.

도 55는, 실시 형태 2의 액정 표시 장치에서의 등가 회로도이다. 실시 형태 2에서는, 부화소 단위로 회로 패턴이 형성되어 있고, 도 55에서는, 2개의 부화소의 회로 패턴을 나타내고 있다. 부화소 전극의 각각은, 액정층과의 사이에서 Clc1 및 Clc2를 형성한다. 또한, 부화소 전극의 각각은, Cs 버스 라인과의 사이에서 Ccs1 및 Ccs2b를 형성한다. 또한, 부화소 전극의 각각은, 각 TFT의 드레인 전극과 접속되어 있어, 각 TFT에 의해 구동이 제어된다.

실시 형태 2에서의 TFT를 이용한 각 부화소 전극의 구동 방식, 및 기본 구성은, 실시 형태 1과 마찬가지이다.

이하, Cs 버스 라인의 전압 변화에 의해, 멀티 화소 구동을 행하는 방법에 대해서 상술한다. 도 56은, 멀티 화소 구동을 행했을 때의 신호 파형을 나타내는 도면이다.

시각 T1일 때 Vg의 전압이 VgL에서 VgH로 변화함으로써, 제1 TFT(14a)와 제2 TFT(14b)가 동시에 도통 상태(온 상태)가 되서, 제1 및 제2 부화소 전극(15a, 15b)의 각각에 소스 버스 라인(12)으로부터 전압(Vs)이 전달되어, 제1 및 제2 부화소 전극(15a, 15b)에 충전된다. 마찬가지로, 제1 및 제2 부화소 전극(15a, 15b)의 각각과 중첩하는 제1 및 제2 Cs 버스 라인(13a, 13b)에 대해서도, 소스 버스 라인(12)으로부터의 충전이 이루어진다.

다음에, 시각 T2일 때 게이트 버스 라인(11)의 전압(Vg)이 VgH에서 VgL로 변화함으로써, 제1 TFT(14a)와 제2 TFT(14b)가 동시에 비도통 상태(OFF 상태)가 되며, 제1 및 제2 부화소 전극(15a, 15b), 및 제1 및 제2 Cs 버스 라인(13a, 13b)은 전부 소스 버스 라인(12)과 전기적으로 절연된다. 또한, 그 직후, 제1 TFT(14a)와 제2 TFT(14b)가 갖는 기생 용량 등의 영향에 의한 인입 현상 때문에, 제1 및 제2 부화소 전극(15a, 15b)의 전압(Vlc1, Vlc2)은 대략 동일한 전압(ΔVd)만큼 저하하여,

Vlc1=Vs-ΔVd

Vlc2=Vs-ΔVd

가 된다. 또한, 이때, 제1 및 제2 Cs 버스 라인(13a, 13b)의 전압(Vcs1, Vcs2)은

Vcs1=Vcom-Vad

Vcs2=Vcom+Vad이다.

시각 T3에서, 제1 Cs 버스 라인(13a)의 전압(Vcs1)이 Vcom-Vad에서 Vcom+Vad로 변화하고, 제2 Cs 버스 라인(13b)의 전압(Vcs2)이 Vcom+Vad에서 Vcom-Vad로 변화한다. 제1 Cs 버스 라인(13a) 및 제2 Cs 버스 라인(13b)의 이 전압 변화에 수반하여, 제1 및 제2 부화소 전극(15a, 15b)의 전압(Vlc1, Vlc2)은

Vlc1=Vs-ΔVd+2×Vad×Ccs1/(Clc1+Ccs1)

Vlc2=Vs-ΔVd-2×Vad×Ccs2/(Clc2+Ccs2)로 변화한다.

시각 T4에서는, Vcs1이 Vcom+Vad에서 Vcom-Vad로, Vcs2가 Vcom-Vad에서 Vcom+Vad로 각각 변화하고, Vlc1, Vlc2도 또한

Vlc1=Vs-ΔVd+2×Vad×Ccs1/(Clc1+Ccs1)

Vlc2=Vs-ΔVd-2×Vad×Ccs2/(Clc2+Ccs2)에서,

Vlc1=Vs-ΔVd

Vlc2=Vs-ΔVd로 변화한다.

시각 T5에서는, Vcs1이 Vcom-Vad에서 Vcom+Vad로, Vcs2가 Vcom+Vad에서 Vcom-Vad로 각각 변화하고, Vlc1, Vlc2도 또한,

Vlc1=Vs-ΔVd

Vlc2=Vs-ΔVd에서,

Vlc1=Vs-ΔVd+2×Vad×Ccs1/(Clc1+Ccs1)

Vlc2=Vs-ΔVd-2×Vad×Ccs2/(Clc2+Ccs2)로 변화한다.

Vcs1, Vcs2, Vlc1, 및 Vlc2는, 수평 기입 시간 1H의 정수배의 간격마다 상기 T4, T5에서의 변화를 교대로 반복한다. 상기 T4, T5의 반복 간격을 1H의 1배로 할지, 2배로 할지, 3배로 할지, 또는 그 이상으로 할지에 대해서는, 액정 표시 장치의 구동 방법(예를 들면, 극성 반전 구동)이나 표시 상태(깜박거림, 거친 표시감 등)를 보고 적절히 설정하면 된다. 이 반복은, 다음에 T1에 등가인 시간이 될 때까지 계속된다. 따라서, 각각의 부화소 전극의 전압(Vlca, Vlcb)의 실효적인 값은,

Vlca=Vs-ΔVd+Vad×Ccs1/(Clc1+Ccs1)

Vlcb=Vs-ΔVd-Vad×Ccs2/(Clc2+Ccs2)가 된다.

따라서, 제1 및 제2 부화소 전극(15a, 15b)의 각각에 의해 액정층에 인가되는 실효 전압(V1, V2)은,

V1=Vlc1-Vcom

V2=Vlc2-Vcom

즉, V1=Vs-ΔVd+Vad×Ccs1/(Clc1+Ccs1)-Vcom

V2=Vs-ΔVd-Vad×Ccs2/(Clc2+Ccs2)-Vcom이 되어, 서로 다른 값이 된다.

이상과 같은 전제하에, 실시 형태 2에서의 각 회소간에서의 최적 대향 전압의 조정에 대해 이하에 상술한다.

복수의 부화소 전극의 세로 방향의 총 길이는, 적, 녹 및 청의 각 색에서 동일해지도록 형성되어 있는데 반해, 가로 방향의 길이는 각 색에서 상이하다. 그 때문에, 회소 피치의 다름이 회소간의 부화소 전극의 총 면적의 다름에 그대로 반영된다.

실시 형태 2에서는, 실시 형태 1과 마찬가지로, TFT의 채널의 폭을 이용하여, Cgd 그라데이션을 가하기 전의 α=Cgd/(Cgd+Csd+Ccs+Clc)의 값의 회소간에서의 밸런스를 조정하고 있다. 또한, 게이트 드레인 겹침 면적에 의해서도 조정을 행하고 있다. 실시 형태 2에서의 α의 조정 방법은, 실시 형태 1에서 나타낸 것과 마찬가지의 방법을 이용할 수 있다.

실시 형태 2에서는, 부화소간에서 K값을 균일하게 하는 것이 바람직하다. K값이 균일해짐으로써, 각 부화소 전극에 의해 형성되는 정전 용량의 크기가 균일화되어, 보다 적절한 부화소간의 조절이 이루어지기 때문에, 보다 회소간에서의 α의 값이 변동될 가능성을 저감시킬 수 있다. K=Ccs/Cpix(Cgd+Csd+Ccs+Clc)로 나타낸다. 그 때문에, K값의 회소간에서의 밸런스를 조정하기 위해서는, Ccs의 조정이 효과적이다.

도 57은, 실시 형태 2에서의 Cs 버스 라인과 드레인 전극의 확장부 부분이 중복하는 범위를 나타내는 평면 모식도이다. 도 57에 도시한 바와 같이, Cs 버스 라인(13)은 일부에 확장된 영역을 갖고 있고, 드레인 전극(23)도 또한, 일부에 확장된 영역을 갖고 있다. 이것들은 절연막을 개재하여 격리되어 있는데, 평면적으로 보았을 때에 서로 중첩하고 있으며, 보조 용량(Ccs)을 형성한다. Ccs의 크기는, 이것들이 서로 중첩하는 면적에 의존하기 때문에, 각각의 확장된 영역의 크기를 부화소마다 조절하여, 겹침 정도를 조정함으로써, 적절한 Ccs의 값을 형성할 수 있다. 또한, 도 57에서, Cs 버스 라인(13)의 확장부 부분(23a)은, 세로 방향 및 가로 방향의 어느 변에서도, 드레인 전극(23)의 확장부 부분의 그것보다 크다.

드레인 전극(23)의 확장부 부분(23a)의 세로 방향의 길이는 d이며, 가로 방향의 길이는 f이다. 또한, Cs 버스 라인(13)의 확장부 부분의 세로 방향의 길이는 e이며, 가로 방향의 길이는 g이다.

Cs 버스 라인(13)의 확장부 부분의 세로 방향의 1변과, 드레인 전극(23)의 확장부 부분(23a)의 세로 방향의 1변의 사이의 거리는, 편측에 대해 a의 길이를 갖고 있다. 즉, 드레인 전극(23)의 확장부 부분(23a)은, 가로 방향에 관해서, Cs 버스 라인(13)의 확장부 부분보다 a만큼 내측에 형성되어 있다. 따라서, g=f+2a의 등식이 성립하게 된다.

Cs 버스 라인(13)의 확장부 부분의 가로 방향의 1변과, 드레인 전극(23)의 확장부 부분(23a)의 가로 방향의 1변의 사이의 거리는, 편측에 대해 b의 길이를 갖고 있다. 즉, 드레인 전극(23)의 확장부 부분(23a)은, 세로 방향에 관해서, Cs 버스 라인(13)의 확장부 부분보다 b만큼 내측으로 형성되어 있다. 따라서, e=d+2a의 등식이 성립하게 된다.

이와 같은 경우에서, 서로 다른 회소 피치를 가지는 4색의 회소에서, "적=청">"녹=황"인 경우에, 각각의 회소간에서의 a 내지 g의 값을 하기 표 9와 같이 조정함으로써, 회소간에서의 K값(max-min)의 어긋남은 0.10%로 할 수 있었다. 또한, 여기서의 각 회소의 피치 폭의 비는, "적":"청":"녹":"황"이 1:1:1.4:1.4이었다.

도 58 내지 도 61은, 화소 전극과 Cs 버스 라인의 겹침 면적에서 Cs 용량을 조절할 때의 일례를 나타내는 평면 모식도이다. 도 58은, 화소 전극(15)의 상변이 Cs 버스 라인(13)의 일부와 중복하는 형태를 나타내고 있다. 도 58에서의 a 및 b의 값을 조정함으로써, Ccs의 값을 조정할 수 있다. 도 59는, 화소 전극(15)의 중앙을 Cs 버스 라인(13)이 가로지르는 형태이며, Cs 버스 라인(13)의 폭 방향의 전체와 중복하는 형태를 나타내고 있다. 도 59에서의 c 및 d의 값을 조정함으로써, Ccs의 값을 조정할 수 있다. 도 60은, 화소 전극(15)의 상변이 Cs 버스 라인(13)과 중첩하고, 또한 화소 전극(15)의 좌변을 따라 연신부가 추가된 형태를 나타내고 있다. 도 60에서의 a 내지 d의 값을 조정함으로써, Ccs의 값을 조정할 수 있다. 도 61은, 화소 전극(15)의 상변이 Cs 버스 라인(13)과 중첩하고, 또한 화소 전극(15)의 중앙을 종단하도록 연신부가 추가된 형태를 나타내고 있다. 도 61에서의 e 내지 f의 값을 조정함으로써, Ccs의 값을 조정할 수 있다.

이러한 조절을 부화소간에서 행함으로써 부화소간에서의 Ccs의 값이 근접하게 되어, 적절한 범위 내에서의 K값을 얻을 수 있다.

도 62는, 멀티 구동을 행한 경우의 Cs 진폭을 나타내는 파형도이다. 도 62에서의 ΔVcs는, ΔVcs=K×Vcs^p ^-p로 나타내는 값이며, ΔVcs에 의한 인입의 크기는, 부화소간에서 균일한 것이 바람직하고, 구체적으로는 10mV 이내가 되는 것이 바람직하다. 이에 의해, 부화소간의 최적 대향 전압을 근접시킬 수 있다. Vcs^p ^-p는 실질적으로 고정치가 되기 때문에, ΔVcs는 K로 조절하는 것이 바람직하다.

하기 표 10은, ΔVcs는 10mV 이내로 가정했을 때의 K의 값의 어긋남의 허용 범위를 나타내는 표이다. 회소의 면적을 서로 다르게 하지 않는 경우의 통상적인 액정 표시 장치에서는, K값은 0.43 내지 0.54의 범위 내로 설정되어 있기 때문에, 이 범위를 기준으로 해서 검토를 행하였다.

상기 표 10에 나타낸 바와 같이, K를 0.54로 하고, K의 어긋남을 0.74%로 설정했을 때, ΔVcs의 어긋남은 7.7mV로 억제할 수 있었다. 또한, K를 0.43으로 하고, K의 어긋남을 0.93%로 설정했을 때, ΔVcs의 어긋남은 9.6mV로 억제할 수 있었다. 따라서, K의 범위의 기준으로는 1.0% 이하이다.

실시 형태 3

실시 형태 3에서는, 적, 녹 및 청의 3색, 또는 적, 녹, 청 및 황의 4색의 회소를 이용하고 있으며, 이들 회소의 조합이 하나의 화소를 구성하고 있다. 또한, 실시 형태 3에서, 회소의 색의 종류, 수 및 배치순서는 특별히 한정되지 않는다.

도 63은, 실시 형태 3에서의 화소 전극 및 배선의 배치 구성을 나타내는 평면 모식도이다. 실시 형태 3의 액정 표시 장치에서는, 하나의 화소 내에 배치된 복수의 화소 전극 중, 임의의 하나의 화소 전극에 대해서는, 세로 방향으로 연신된 2개의 소스 버스 라인 모두가 화소 전극의 단부와 겹치고 있다. 한편, 도 63에 도시한 바와 같이, 다른 화소 전극(15)에 대해서는, 세로 방향으로 연신된 2개의 소스 버스 라인(12) 중, 한쪽의 소스 버스 라인(12)만이 화소 전극(15)의 단부와 겹치고, 다른 쪽의 소스 버스 라인(12)은, 화소 전극(15)의 단부와 중첩하지 않는다.

예를 들면, 회소 내에 기둥형 스페이서를 배치하거나, 또는, 소스 드레인 용량(Csd)을 작게 하는 경우에, 화소 전극의 면적을 줄여, 화소 전극의 한쪽 단부에만 소스 배선과 겹칠 필요가 있을 때에는, 이러한 형태가 채용된다. 어떤 하나의 회소에서만 화소 전극의 면적이 줄어든 경우, 또는, 소스 배선과 화소 전극의 겹침 상태가 회소마다 상이한 경우, 회소간에서 최적 대향 전압이 달라지기 때문에, 잔상이 일어나기 쉬워진다.

따라서, 실시 형태 3에서는, 실시 형태 1 및 실시 형태 2에서 나타낸 수단 과 마찬가지의 수단에 의해, 회소간 또는 부화소간의 화소 용량의 조절을 행하고 있다. 또한, 실시 형태 3에서, 회소의 피치 폭은 특별히 한정되지 않으며, 피치 폭이 회소간에서 각각 상이하거나 동일해도 된다.

실시 형태 4

실시 형태 4에서는, 적, 녹 및 청의 3색, 또는 적, 녹, 청 및 황의 4색의 회소를 이용하고 있고, 이들 회소의 조합이 하나의 화소를 구성하고 있다. 또한, 실시 형태 4에서, 회소의 색의 종류, 수 및 배치순서는 특별히 한정되지 않는다.

도 64는, 실시 형태 4에서의 화소 전극 및 배선의 배치 구성을 나타내는 평면 모식도이다. 실시 형태 4의 액정 표시 장치에서는, 하나의 화소 내에 배치된 복수의 화소 전극 중, 임의의 하나의 화소 전극에 대해서는, 세로 방향으로 연신된 2개의 소스 배선 모두가 화소 전극의 단부와 겹치고 있다. 한편, 도 64에 도시한 바와 같이, 다른 화소 전극(15)에 대해서는, 세로 방향으로 연신된 2개의 소스 버스 라인(12) 중, 한쪽의 소스 버스 라인(12)이 화소 전극(15)의 단부와 겹치고, 다른 쪽의 소스 버스 라인(12)이 화소 전극(15)의 단부와 중첩하지 않고 있다. 또한, 중첩하지 않은 측의 소스 버스 라인(12)의 옆에는, Cs 버스 라인(13)이 세로 방향으로 연신되어 있으며, 이 Cs 버스 라인(13)이 화소 전극(15)의 다른 쪽의 단부와 겹치고 있다.

예를 들면, 회소 내에 기둥형 스페이서를 배치하거나, 또는, 소스 드레인 용량(Csd)을 작게 하는 경우에, 화소 전극의 면적을 줄여, 화소 전극의 한쪽 단부에만 소스 배선을 겹치고, 화소 전극의 다른 쪽의 단부에 소스 배선이 아니라 Cs 배선만을 겹칠 필요가 있을 때에는, 이러한 형태가 채용된다. 어떤 하나의 회소에서만 화소 전극의 면적이 줄어든 경우, 또는, 소스 배선 및 Cs 배선의 배치의 화소 전극과의 겹침 상태가 회소마다 상이할 경우, 회소간에 최적 대향 전압이 달라지게 되므로, 잔상이 일어나기 쉬워진다.

따라서, 실시 형태 4에서는, 실시 형태 1 및 실시 형태 2에서 나타낸 수단과 마찬가지의 수단에 의해, 회소간 또는 부화소간의 화소 용량의 조절을 행하고 있다. 또한, 실시 형태 4에서, 회소의 피치 폭은 특별히 한정되지 않으며, 피치 폭이 회소간에서 각각 상이하거나 동일해도 된다.

실시 형태 5

실시 형태 5에서는, 적, 녹 및 청의 3색, 또는 적, 녹, 청 및 황의 4색의 회소를 이용하고 있으며, 이들 회소의 조합이 하나의 화소를 구성하고 있다. 또한, 실시 형태 5에서, 회소의 색의 종류, 수 및 배치순서는 특별히 한정되지 않는다.

도 65는, 실시 형태 5에서의 화소 전극 및 배선의 배치 구성을 나타내는 평면 모식도이다. 실시 형태 5의 액정 표시 장치에서는, 하나의 화소 내에 배치된 복수의 화소 전극 중, 임의의 하나의 화소 전극에 대해서는, 화소 전극의 상단부에 Cs 배선이 중첩되도록 가로 방향으로 연신되어 있고, 또한 Cs 배선은, 직선 형상이 아니라, 일부에 확장된 영역을 갖고 있다. 한편, 도 65에 도시한 바와 같이, 다른 화소 전극(15)에 대해서는, 화소 전극(15)의 상단부에 Cs 버스 라인(13)이 겹치도록 가로 방향으로 연신되어 있고, 또한 Cs 버스 라인(13)은, 직선 형상이 아니라, 일부에 확장된 영역을 갖고 있지만, 화소 전극(15)의 상변이 직선 형상이 아니라, 내측으로 오목하게 들어간 형상을 갖고 있다. 그 때문에, 화소 전극(15)과 Cs 버스 라인(13)의 겹침 면적이 회소간에서 서로 다르며, 또한 화소 전극(15)의 면적도 회소마다 상이하다.

예를 들면, 회소 내에 기둥형 스페이서를 배치하거나, 또는, 보조 용량(Ccs)을 작게 하는 경우에, 화소 전극의 면적을 줄여, 화소 전극 및 Cs 배선의 배치 구성을 회소마다 서로 다르게 하거나, 또는, 화소 전극의 면적을 회소마다 서로 다르게 하는 경우, 회소간에서 최적 대향 전압이 달라지므로, 잔상이 일어나기 쉬워진다.

따라서, 실시 형태 5에서는, 실시 형태 1 및 실시 형태 2에서 나타낸 수단과 마찬가지의 수단에 의해, 회소간 또는 부화소간의 화소 용량의 조절을 행하고 있다. 또한, 실시 형태 5에서, 회소의 피치 폭은 특별히 한정되지 않으며, 피치 폭이 회소간에서 각각 상이하거나 동일해도 된다.

실시 형태 6

도 66 및 도 67은, 실시 형태 6에서의 액정층의 단면 모식도이다. 실시 형태 6에서는, 적, 녹 및 청의 3색, 또는 적, 녹, 청 및 황의 4색의 회소를 이용하고 있으며, 이들 회소의 조합이 하나의 화소를 구성하고 있다. 도 66은, 실시 형태 6에서 3색의 회소를 이용한 형태를 나타내는 단면 모식도이며, 도 67은, 실시 형태 6에서 4색의 회소를 이용한 형태를 나타내는 단면 모식도이다.

도 66 및 도 67에 도시한 바와 같이, 실시 형태 6의 액정 표시 장치가 갖는 액정층(1)은, 액티브 매트릭스 기판(2) 및 컬러 필터 기판(3)으로 이루어지는 한 쌍의 기판 사이에 배치되어 있다. 액티브 매트릭스 기판(2)은 화소 전극(41)을 갖고 있고, 컬러 필터 기판(3)은 대향 전극(42)을 갖고 있다. 또한, 컬러 필터 기판(3)은, 복수 색의 컬러 필터(31)를 갖고 있으며, 3색 또는 4색으로 하나의 화소를 구성하고 있다. 도 66에서는, 적(31R), 녹(31G), 및 청(31B)의 3색의 컬러 필터가 사용된 형태를 나타내고 있고, 도 67에서는, 적(31R), 녹(31G), 청(31B), 및 황(31Y)의 4색의 컬러 필터가 사용된 형태를 나타내고 있다.

실시 형태 6에서 청의 회소에 해당하는 액정층(1)의 두께(셀 갭)는, 다른 회소에 해당하는 액정층(1)의 두께(셀 갭)보다 얇게 형성되어 있다. 이에 의해, 액정층(1)의 두께가 모든 회소에서 공통인 경우에 비해, 보다 높은 시야각 특성을 얻을 수 있다.

실시 형태 6에서, 한 쌍의 기판이 갖는 전극(41, 42)에 의해 액정층(1) 내에 인가되는 전압은 회소에 따라 다르다. 이것은, 실시 형태 6에서, 청의 회소에서의 액정층(1)의 두께가, 다른 회소에서의 액정층(1)의 두께보다 얇게 설정되어 있기 때문이며, 청의 회소에서 형성되는 액정 용량은, 다른 회소에 비해 커진다. 그 때문에, 멀티 갭 구조를 형성한 경우, 회소간에서 최적 대향 전압이 달라지게 된다.

실시 형태 6에서는, TFT의 채널 폭을 이용해서 회소간의 최적 대향 전압의 조절을 행함과 함께, 셀 갭을 회소간에서 조절함으로써, 다시 최적 대향 전압의 조절이 이루어지고 있다. 이에 의해, Cgd 그라데이션을 가하기 전에, 더욱 회소간에서 α의 변동을 억제할 수 있다.

상술한 실시 형태에서의 각 형태는, 본 발명의 요지를 일탈하지 않는 범위에서 적절히 조합되어도 좋다.

또한, 본원은, 2010년 2월 26일에 출원된 일본 특허 출원 2010-043425호를 기초로 해서, 파리 조약 내지 이행하는 국가에서의 법규에 기초한 우선권을 주장하는 것이다. 그 출원의 내용은, 그 전체가 본원 중에 참조로서 포함되어 있다.

1 : 액정층 2 : 액티브 매트릭스 기판
3 : 컬러 필터 기판 11 : 게이트 버스 라인(주사선)
12 : 소스 버스 라인(신호선) 13 : Cs 버스 라인(보조 용량 배선)
13a : 제1 Cs 버스 라인 13b : 제2 Cs 버스 라인
14 : TFT(박막 트랜지스터) 14a : 제1 TFT
14b : 제2 TFT 15 : 화소 전극
15a : 제1 부화소 전극 15b : 제2 부화소 전극
21 : 채널 영역 22 : 소스 전극
23 : 드레인 전극 23a : 드레인 전극의 확장된 부분
24 : 컨택트홀 25 : 게이트 전극
26 : 변동하는 게이트 전극 31 : 컬러 필터
31R : 컬러 필터(적) 31G : 컬러 필터(녹)
31B : 컬러 필터(청) 31Y : 컬러 필터(황)
41 : 화소 전극 42 : 대향 전극
101, 103, 113, 121, 123 : 면내 대향 분포
102, 112, 122 : Cgd 그라데이션 131 : Step(n)의 화소
132 : Step(n+1)의 화소 133 : 모자이크 영역

Claims

한 쌍의 기판과, 그 한 쌍의 기판간에 끼워져 있는 액정층을 갖고, 또한 복수 색의 회소(繪素)에 의해 하나의 화소가 구성되는 액정 표시 장치로서,
상기 한 쌍의 기판의 한쪽은, 주사선과, 신호선과, 보조 용량 배선과, 그 주사선 및 그 신호선의 각각과 접속된 박막 트랜지스터와, 그 박막 트랜지스터와 접속된 화소 전극을 구비하고,
상기 한 쌍의 기판의 다른 쪽은 대향 전극을 구비하고,
상기 화소 전극은 하나의 회소에 대응해서 각각 배치되고,
상기 주사선과 상기 화소 전극은 게이트 드레인 용량을 형성하고,
상기 하나의 화소 내에 배치된 복수의 화소 전극 중, 보다 큰 화소 용량을 가지는 화소 전극이 형성하는 게이트 드레인 용량이, 보다 작은 화소 용량을 가지는 화소 전극이 형성하는 게이트 드레인 용량보다 큰 것이며,
상기 화소 전극의 주사선과의 겹침 면적은, 단색의 회소에 대응해서 배치되는 화소 전극마다, 주사선의 신호의 진행 방향에 따라서 처음에는 증가하고 또한 그 증가율이 감소하도록 형성된 것이며,
상기 증가율은, 화소 용량이 서로 다른 화소 전극마다 상이한 것을 특징으로 하는, 액정 표시 장치.
제1항에 있어서,
상기 하나의 화소 내에 배치된 복수의 화소 전극 중, 보다 큰 화소 용량을 가지는 화소 전극은, 그 하나의 화소 내에 배치된 복수의 화소 전극 중, 보다 큰 채널 폭을 갖는 박막 트랜지스터와 접속되어 있는 것을 특징으로 하는, 액정 표시 장치.
제1항 또는 제2항에 있어서,
상기 하나의 화소 내에 배치된 복수의 화소 전극 중, 보다 큰 화소 용량을 가지는 화소 전극은, 그 하나의 화소 내에 배치된 복수의 화소 전극 중, 보다 화소 전극의 주사선과의 겹침 면적이 큰 것을 특징으로 하는, 액정 표시 장치.
제1항 또는 제2항에 있어서,
상기 보다 큰 화소 용량을 가지는 화소 전극의 면적은, 상기 보다 작은 화소 용량을 가지는 화소 전극의 면적과 상이한 것을 특징으로 하는, 액정 표시 장치.
제1항 또는 제2항에 있어서,
상기 보다 큰 화소 용량을 가지는 화소 전극과 겹쳐 있는 액정층의 두께는, 상기 보다 작은 화소 용량을 가지는 화소 전극과 겹쳐 있는 액정층의 두께와 상이한 것을 특징으로 하는, 액정 표시 장치.
제1항 또는 제2항에 있어서,
상기 신호선과 상기 화소 전극은 소스 드레인 용량을 형성하고,
상기 보조 용량 배선과 상기 화소 전극은 보조 용량을 형성하고,
상기 화소 전극과 상기 대향 전극은 액정 용량을 형성하고,
상기 게이트 드레인 용량, 상기 소스 드레인 용량, 상기 보조 용량, 및 상기 액정 용량의 총합에 대한 상기 게이트 드레인 용량의 비는, 상기 복수 색의 회소간에서 서로 다르며,
상기 복수 색의 회소에 대하여 각각 얻어지는 게이트 드레인 용량의 비 중, 가장 큰 게이트 드레인 용량의 비와 가장 작은 게이트 드레인 용량의 비의 차는, 가장 작은 게이트 드레인 용량의 비에 대하여 10% 이하인 것을 특징으로 하는, 액정 표시 장치.
제1항 또는 제2항에 있어서,
상기 신호선과 상기 화소 전극은 소스 드레인 용량을 형성하고,
상기 보조 용량 배선과 상기 화소 전극은 보조 용량을 형성하고,
상기 화소 전극과 상기 대향 전극은 액정 용량을 형성하고,
상기 하나의 회소 내에서의, 상기 게이트 드레인 용량, 상기 소스 드레인 용량, 상기 보조 용량, 및 상기 액정 용량의 총합의 최대값에 대한, 상기 게이트 드레인 용량, 상기 소스 드레인 용량, 상기 보조 용량, 및 상기 액정 용량의 총합의 최소값으로 산출되는 응답 계수의 값은, 상기 복수 색의 회소간에서 서로 다르며,
상기 복수 색의 회소에 대하여 각각 얻어지는 응답 계수 중, 가장 큰 응답 계수와 가장 작은 응답 계수의 차는, 가장 작은 응답 계수에 대하여 5% 이하인 것을 특징으로 하는, 액정 표시 장치.
제1항 또는 제2항에 있어서,
상기 화소 전극은, 하나의 회소 내에서 복수로 분할된 것이며,
상기 박막 트랜지스터는 그 화소 전극의 각각과 접속되고,
상기 보조 용량 배선은, 그 화소 전극의 각각과 중첩하면서 또한 전압의 극성이 일정 시간마다 반전하는 것을 특징으로 하는, 액정 표시 장치.
제8항에 있어서,
상기 신호선과 상기 화소 전극은 소스 드레인 용량을 형성하고,
상기 보조 용량 배선과 상기 화소 전극은 보조 용량을 형성하고,
상기 화소 전극과 상기 대향 전극은 액정 용량을 형성하고,
상기 게이트 드레인 용량, 상기 소스 드레인 용량, 상기 보조 용량, 및 상기 액정 용량의 총합에 대한 상기 보조 용량의 비는, 상기 복수 색의 회소간에서 서로 다르며,
상기 복수 색의 회소에 대하여 각각 얻어지는 보조 용량의 비 중, 가장 큰 보조 용량의 비와 가장 작은 보조 용량의 비의 차는, 가장 작은 보조 용량의 비에 대하여 1.0% 이하인 것을 특징으로 하는, 액정 표시 장치.