TWI449024B - 畫素電路、畫素結構、可切換二維／三維顯示裝置及其顯示驅動方法 - Google Patents

畫素電路、畫素結構、可切換二維／三維顯示裝置及其顯示驅動方法 Download PDF

Info

Publication number
TWI449024B
TWI449024B TW101128010A TW101128010A TWI449024B TW I449024 B TWI449024 B TW I449024B TW 101128010 A TW101128010 A TW 101128010A TW 101128010 A TW101128010 A TW 101128010A TW I449024 B TWI449024 B TW I449024B
Authority
TW
Taiwan
Prior art keywords
pixel
gate
unit
electrically connected
pixel unit
Prior art date
Application number
TW101128010A
Other languages
English (en)
Other versions
TW201407588A (zh
Inventor
Yi Ching Chen
yu sheng Huang
Chia Lun Chiang
Chia Wei Chen
Original Assignee
Au Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Au Optronics Corp filed Critical Au Optronics Corp
Priority to TW101128010A priority Critical patent/TWI449024B/zh
Priority to CN201210385904.1A priority patent/CN102915716B/zh
Priority to US13/794,848 priority patent/US9214133B2/en
Publication of TW201407588A publication Critical patent/TW201407588A/zh
Application granted granted Critical
Publication of TWI449024B publication Critical patent/TWI449024B/zh

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/02—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/001—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes using specific devices not provided for in groups G09G3/02 - G09G3/36, e.g. using an intermediate record carrier such as a film slide; Projection systems; Display of non-alphanumerical information, solely or in combination with alphanumerical information, e.g. digital display on projected diapositive as background
    • G09G3/003—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes using specific devices not provided for in groups G09G3/02 - G09G3/36, e.g. using an intermediate record carrier such as a film slide; Projection systems; Display of non-alphanumerical information, solely or in combination with alphanumerical information, e.g. digital display on projected diapositive as background to produce spatial visual effects
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3659—Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3607—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals for displaying colours or for displaying grey scales with a specific pixel layout, e.g. using sub-pixels
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N13/00—Stereoscopic video systems; Multi-view video systems; Details thereof
    • H04N13/30—Image reproducers
    • H04N13/332—Displays for viewing with the aid of special glasses or head-mounted displays [HMD]
    • H04N13/337—Displays for viewing with the aid of special glasses or head-mounted displays [HMD] using polarisation multiplexing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N13/00—Stereoscopic video systems; Multi-view video systems; Details thereof
    • H04N13/30—Image reproducers
    • H04N13/356—Image reproducers having separate monoscopic and stereoscopic modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Description

畫素電路、畫素結構、可切換二維/三維顯示裝置及其顯示驅動方法
本發明係關於一種顯示裝置及其顯示驅動方法，尤指一種可切換二維/三維液晶顯示裝置及其顯示驅動方法。
液晶顯示器由於具有外型輕薄、耗電量少以及無輻射污染等特性，所以被廣泛地應用在筆記型電腦(notebook)、個人電腦顯示器與電視等資訊產品上。
相較於傳統陰極射線管顯示器，液晶顯示器容易因使用者觀看角度不同而產生亮度及對比度差異的情形，甚至在大視角時有灰階反轉的現象。因此，業界目前已發展出多種廣視角液晶技術，例如：多區域垂直配向技術(multi-domain vertical alignment,MVA)，來改善液晶顯示器視角不夠寬廣的問題。然而，對於可切換二維/三維液晶顯示器來說，觀看三維顯示影像時，在大視角方向觀看液晶顯視器的影像時仍會產生色偏(Color washout)或伽瑪曲線偏移的問題。因此，對可切換二維/三維液晶顯示器而言，如何兼顧二維與三維的顯示品質與平衡，同時解決二維與三維顯示影像在大視角方向的色偏問題，又能兼顧顯示亮度與飽和度，而且避免產生左眼影像與右眼影像產生影像邊緣互擾(cross talk)問題，是極待解決的問題。
本發明之目的之一在於提供一種畫素電路，適用於一可切換二維/三維顯示裝置，可同時解決二維與三維顯示影像在大視角方向的色偏問題。
本發明之目的之一在於提供一種畫素結構，適用於一可切換二維/三維顯示裝置，可同時解決二維與三維顯示影像在大視角方向的色偏問題。
本發明之目的之一在於提供一種可切換二維/三維顯示裝置，可同時解決二維與三維顯示影像在大視角方向的色偏問題。
本發明之目的之一在於提供一種顯示驅動方法，適用於一可切換二維/三維顯示裝置，可同時解決二維與三維顯示影像在大視角方向的色偏問題。
本發明之一較佳實施例提供一種畫素電路，適用於一可切換二維/三維顯示裝置。畫素電路包括複數個畫素單元，其包括相鄰之一第一畫素單元與一第二畫素單元。各畫素單元包括一資料線、一第一閘極線、一第二閘極線、一第一次畫素、一第二次畫素、一第三次畫素與一電荷分享單元。資料線用以傳送一資料訊號。第一閘極線用以傳送一第一閘極訊號，且第二閘極線用以傳送一第二閘極訊號。第一次畫素電性連接資料線及第一畫素單元之第一閘極線，其 中第一次畫素係根據資料訊號與第一閘極訊號以寫入一第一次畫素電壓。第二次畫素電性連接資料線及第一畫素單元之第一閘極線，其中第一次畫素係根據資料訊號與第二閘極訊號以寫入一第二次畫素電壓。第三次畫素電性連接資料線及第一畫素單元之第二閘極線，其中第三次畫素係根據第一畫素單元之資料訊號及第二閘極線所傳送之第二閘極訊號以寫入一第三次畫素電壓。電荷分享單元電性連接第一畫素單元之第二次畫素及第二畫素單元之第一閘極線，其中電荷分享單元係根據第二畫素單元之第一閘極線之第一閘極訊號對第一畫素單元之第二次畫素進行電荷分享，以使第二次畫素電壓不同於第一次畫素電壓。
本發明之另一較佳實施例提供一種畫素結構，適用於一可切換二維/三維顯示裝置。畫素結構包括複數個畫素單元，其包括相鄰之一第一畫素單元與一第二畫素單元。各畫素單元包括一資料線、一第一閘極線、一第二閘極線、一第一次畫素、一第二次畫素、一第三次畫素與一電荷分享單元。資料線用以傳送一資料訊號。第一閘極線用以傳送一第一閘極訊號，且第二閘極線用以傳送一第二閘極訊號。第一次畫素包括一第一開關元件與一第一畫素電極。第一開關元件包括一第一閘極、一第一源極與一第一汲極。第一閘極電性連接第一畫素單元之第一閘極線，第一源極電性連接資料線，且第一汲極電性連接第一畫素電極。第二次畫素包括一第二開關元件與一第二畫素電極。第二開關元件包括一第二閘極、一第二源極與一第二汲極。第二閘極電性連接第一畫素單元之第一閘極線，第二源極 電性連接資料線，且第二汲極電性連接第二畫素電極。第三次畫素包括一第三開關元件與一第三畫素電極。第三開關元件包括一第三閘極、一第三源極與一第三汲極。第三閘極電性連接第一畫素單元之第二閘極線，第三源極電性連接資料線，且第三汲極電性連接第三畫素電極。電荷分享單元電性連接第二畫素單元之第一閘極線及第一畫素單元之第二次畫素之第二開關元件之第二汲極。
本發明之又一較佳實施例提供一種可切換二維/三維顯示裝置，包括一顯示面板與一圖案化相位延遲元件。顯示面板包括複數個畫素單元，其包括相鄰之一第一畫素單元與一第二畫素單元。各畫素單元包括一資料線、一第一閘極線、一第二閘極線、一第一次畫素、一第二次畫素、一第三次畫素與一電荷分享單元。資料線用以傳送一資料訊號。第一閘極線用以傳送一第一閘極訊號，且第二閘極線用以傳送一第二閘極訊號。第一次畫素包括一第一開關元件與一第一畫素電極。第一開關元件包括一第一閘極、一第一源極與一第一汲極。第一閘極電性連接第一畫素單元之第一閘極線，第一源極電性連接資料線，且第一汲極電性連接第一畫素電極。第二次畫素包括一第二開關元件與一第二畫素電極。第二開關元件包括一第二閘極、一第二源極與一第二汲極。第二閘極電性連接第一畫素單元之第一閘極線，第二源極電性連接資料線，且第二汲極電性連接第二畫素電極。第三次畫素包括一第三開關元件與一第三畫素電極。第三開關元件包括一第三閘極、一第三源極與一第三汲極。第三閘極電性連接第一畫素單元之第二閘極線，第三源極電性連接資料線， 且第三汲極電性連接第三畫素電極。電荷分享單元電性連接第二畫素單元之第一閘極線及第一畫素單元之第二次畫素之第二開關元件之第二汲極。圖案化相位延遲元件，設置於顯示面板上。圖案化相位延遲元件包括一第一相位延遲圖案與一第二相位延遲圖案，其中第一相位延遲圖案對應於第一畫素單元，且第二相位延遲圖案對應於第二畫素單元。
本發明之另一較佳實施例提供一種顯示驅動方法，適用於一可切換二維/三維顯示裝置。可切換二維/三維顯示裝置，包括一顯示面板與一圖案化相位延遲元件。顯示面板包括複數個畫素單元，其包括相鄰之一第一畫素單元與一第二畫素單元。各畫素單元包括一資料線、一第一閘極線、一第二閘極線、一第一次畫素、一第二次畫素、一第三次畫素與一電荷分享單元。資料線用以傳送一資料訊號。第一閘極線用以傳送一第一閘極訊號，且第二閘極線用以傳送一第二閘極訊號。第一次畫素包括一第一開關元件與一第一畫素電極。第一開關元件包括一第一閘極、一第一源極與一第一汲極。第一閘極電性連接第一畫素單元之第一閘極線，第一源極電性連接資料線，且第一汲極電性連接第一畫素電極。第二次畫素包括一第二開關元件與一第二畫素電極。第二開關元件包括一第二閘極、一第二源極與一第二汲極。第二閘極電性連接第一畫素單元之第一閘極線，第二源極電性連接資料線，且第二汲極電性連接第二畫素電極。第三次畫素包括一第三開關元件與一第三畫素電極。第三開關元件包括一第三閘極、一第三源極與一第三汲極。第三閘極電性連接第一畫 素單元之第二閘極線，第三源極電性連接資料線，且第三汲極電性連接第三畫素電極。電荷分享單元電性連接第二畫素單元之第一閘極線及第一畫素單元之第二次畫素之第二開關元件之第二汲極。圖案化相位延遲元件，設置於顯示面板上。圖案化相位延遲元件包括一第一相位延遲圖案與一第二相位延遲圖案，其中第一相位延遲圖案對應於第一畫素單元，且第二相位延遲圖案對應於第二畫素單元。顯示驅動方法包括下列步驟。於一第一時段內，提供第一閘極訊號至第一畫素單元之第一閘極線以及提供資料訊號至資料線，以將一第一次畫素電壓寫入第一畫素單元之第一次畫素及將一第二次畫素電壓寫入第一畫素單元之第二次畫素。於一第二時段內，提供第二閘極訊號至第一畫素單元之第二閘極線以及提供資料訊號至資料線，以將一第三次畫素電壓寫入第一畫素單元之第三次畫素，其中第二時段落後第一時段，且第二時段與第一時段部分重疊。於一第三時段內，提供第一閘極訊號至第二畫素單元之第一閘極線以及提供資料訊號至資料線，以將另一第一次畫素電壓寫入第二畫素單元之第一次畫素與第二次畫素，且第一閘極訊號致能第一畫素單元之電荷分享單元以對第一畫素單元之第二次畫素進行電荷分享，以使第一畫素單元之第二次畫素電壓不等於第一次畫素電壓，其中第三時段落後第二時段，且第三時段與第二時段部分重疊。
為使熟習本發明所屬技術領域之一般技藝者能更進一步了解本發明，下文特列舉本發明之較佳實施例，並配合所附圖式，詳細說 明本發明的構成內容及所欲達成之功效。
請參考第1圖與第2圖。第1圖繪示了本發明之一較佳實施例之畫素結構的示意圖，第2圖繪示了第1圖之畫素結構之畫素電路的等效電路圖。本實施例之畫素結構係適用於一可切換二維/三維顯示裝置，例如可切換二維/三維液晶顯示裝置，但不以此為限。本實施例之畫素結構亦可適用於其它各種型式的可切換二維/三維顯示裝置，例如可切換二維/三維液晶顯示裝置或可切換二維/三維有機電激發光顯示裝置。如第1圖與第2圖所示，本實施例之畫素結構10包括以陣列排列的複數個畫素單元PU，其至少包括相鄰之一第一畫素單元PU1與一第二畫素單元PU2。在本實施例中，複數個畫素單元PU可構成一顯示畫素單元。舉例而言，三個分別用來顯示不同顏色之畫素單元PU可構成一用來顯示全彩畫面的顯示畫素單元。第一畫素單元PU1包括一資料線DL(m)、一第一閘極線GLA(n)、一第二閘極線GLB(n)、一第一次畫素P1、一第二次畫素P2、一第三次畫素P3，以及一電荷分享單元CS。第二畫素單元PU2包括一資料線DL(m)、一第一閘極線GLA(n)、一第二閘極線GLB(n)、一第一次畫素P1、一第二次畫素P2、一第三次畫素P3，以及一電荷分享單元CS。第一畫素單元PU1與第二畫素單元PU2共享用以傳送一資料訊號VD(m)的資料線DL(m)，其中資料線DL(m)可沿一方向Y設置。第一閘極線GLA(n)、GLA(n+1)係分別用以傳送第一閘極訊號VGA(n)、VGA(n+1)，而第二閘極線GLB(n)、GLB(n+1)大體上可沿一方向X平行設置，分別用以傳送第二閘極訊號VGB(n)、 VGB(n+1)。第一次畫素P1包括一第一開關元件SW1與一第一畫素電極PE1。第一開關元件SW1例如包括一第一閘極G1、一第一源極S1與一第一汲極D1。第一閘極G1例如係電性連接第一畫素單元PU1之第一閘極線GLA(n)，第一源極S1例如係電性連接資料線DL(m)，且第一汲極D1例如係電性連接第一畫素電極PE1。第一畫素電極PE1與另一基板上的一共通電極CE(第1圖未示)之間形成一第一液晶電容Clc1，用以驅動兩者之間的液晶分子，此為本領域通常知識者所熟知，因此不再贅述。第二次畫素P2包括一第二開關元件SW2與一第二畫素電極PE2。第二開關元件SW2例如包括一第二閘極G2、一第二源極S2與一第二汲極D2。第二閘極G2例如係電性連接第一畫素單元PU1之第一閘極線GLA(n)，第二源極S2例如係電性連接資料線DL(m)，且第二汲極D2例如係電性連接第二畫素電極PE2。第二畫素電極PE2與共通電極CE之間形成一第二液晶電容Clc2，用以驅動液晶分子。第三次畫素P3包括一第三開關元件SW3與一第三畫素電極PE3。第三開關元件SW3例如包括一第三閘極G3、一第三源極S3與一第三汲極D3。第三閘極G3例如係電性連接第一畫素單元PU1之第二閘極線GLB(n)，第三源極S3例如係電性連接資料線DL(m)，且第三汲極D3例如係電性連接第三畫素電極PE3。第三畫素電極PE3與共通電極CE之間形成一第三液晶電容Clc3，用以驅動液晶分子。在本實施例中，第二次畫素P2係位於第一次畫素P1與第三次畫素P3之間，但不以此為限，且第一次畫素P1、第二次畫素P2與第三次畫素P3之尺寸或比例可相等或視需要加以調整。第一畫素單元PU1的電荷分享單元CS係 電性連接第二畫素單元PU2之第一閘極線GLA(n+1)及第一畫素單元PU1之第二次畫素P2之第二開關元件SW2之第二汲極D2。電荷分享單元CS包括一第四開關元件SW4。第四開關元件SW4例如包括一第四閘極G4、一第四源極S4與一第四汲極D4。第四閘極G4例如係電性連接第二畫素單元PU2之第一閘極線GLA(n)，第四源極S4例如係電性連接第一畫素單元PU1之第二次畫素P2之第二開關元件SW2之第二汲極D2，且第四汲極D4例如係為電性浮置(floating)，可設置在第三次畫素P3下。在本實施例中，第一開關元件SW1、第二開關元件SW2、第三開關元件SW3與第四開關元件SW4係以薄膜電晶體元件加以實現，但不以此為限。此外，本實施例之畫素結構10另包括一第一共通線CL1與一第二共通線CL2。第一汲極D1與第一共通線CL1部分重疊而形成一第一儲存電容Cst1，第二汲極D2與第一共通線CL1部分重疊而形成一第二儲存電容Cst2，第三汲極D3與第二共通線CL2部分重疊而形成一第三儲存電容Cst3，且第四汲極D4與第二共通線CL2部分重疊而形成一第四儲存電容Cst4。
在本實施例中，第一次畫素P1之第一閘極訊號VGA(n)與資料訊號VD(m)係依據一第一伽瑪(Gamma)曲線所產生。第一閘極訊號VGA(n)會傳送至第一閘極G1，而資料訊號VD(m)會傳送至第一源極S1，藉此將一第一次畫素電壓Vp1寫入第一次畫素P1。第一閘極訊號VGA(n)會傳送至第二閘極G2，而資料訊號VD(m)會傳送至第二源極S2，藉此將一第二次畫素電壓Vp2寫入第二次畫素P2。 第三次畫素P3之第二閘極訊號VGB(n)與資料訊號VD(m)係依據一第二伽瑪曲線所產生。第二閘極訊號VGB(n)會傳送至第三閘極G3，而資料訊號VD(m)會傳送至第三源極S3，藉此將一第三次畫素電壓Vp3寫入第三次畫素P3，其中第三次畫素電壓Vp3會不同於第一次畫素電壓Vp1及第二次畫素電壓Vp2。另外，由於電荷分享單元CS係電性連接第一畫素單元PU1之第二次畫素P2及第二畫素單元PU2之第一閘極線GLA(n+1)，因此電荷分享單元CS可根據第二畫素單元PU2之第一閘極線GLA(n+1)之第一閘極訊號VGA(n+1)對第一畫素單元PU1之第二次畫素P2進行電荷分享，以使第二次畫素電壓Vp2不同於第一次畫素電壓Vp1。藉由上述配置，第一畫素單元PU1的第一次畫素電壓Vp1、第二次畫素電壓Vp2及第三次畫素電壓Vp3三者均會不同，因此可以進行多區域垂直配向運作而達到廣視角顯示功能。舉例而言，若每一個次畫素具有四個垂直配向區域(Domain)，則本實施例之畫素單元10之第一次畫素P1、第二次畫素P2與第三次畫素P3可達到十二區域垂直配向。在本實施例中，可切換二維/三維顯示裝置係朝向方向Z提供顯示畫面給觀看者。
請參考第3圖，並一併參考第1圖與第2圖。第3圖繪示了第1圖之畫素結構於二維顯示模式下之時序示意圖。如3圖所示，在二維顯示模式下，本實施例之顯示驅動方法包括下列步驟。於一第一時段T1內，提供第一閘極訊號VGA(n)至第一畫素單元PU1之第一閘極線GLA(n)以及提供資料訊號VD(m)至資料線DL(m)，以將一 第一次畫素電壓Vp1寫入第一畫素單元PU1之第一次畫素P1及將一第二次畫素電壓Vp2寫入第一畫素單元PU1之第二次畫素P2。在第一時段內，資料訊號VD(m)具有一第一位準L1。於一第二時段T2內，提供第二閘極訊號VGB(n)至第一畫素單元PU1之第二閘極線GLB(n)以及提供資料訊號VD(m)至資料線DL(m)，以將一第三次畫素電壓Vp3寫入第一畫素單元PU1之第三次畫素P3。於第二時段T2內，資料訊號VD(m)具有一不同於第一位準L1之第二位準L2。於一第三時段T3內，提供第一閘極訊號VGA(n+1)至第二畫素單元PU2之第一閘極線GLA(n+1)以及提供資料訊號VD(m)至資料線DL(m)，以將另一第一次畫素電壓Vp1寫入第二畫素單元PU2之第一次畫素P1與第二次畫素P2，且第一閘極訊號VGA(n+1)可致能第一畫素單元PU1之電荷分享單元CS以對第一畫素單元PU1之第二次畫素P2進行電荷分享，以使第一畫素單元PU1之第二次畫素電壓Vp2不等於第一次畫素電壓Vp1。在本實施例中，第二時段T2落後第一時段T1，且第二時段T2與第一時段T1部分重疊；第三時段T3落後第二時段T2，且第三時段T3與第二時段T2部分重疊。精確地說，第一時段T1可分割成兩個子時段T11、T12，第二時段T2可分割成兩個子時段T21、T22，且第三時段T3可分割成兩個子時段T31、T32，其中子時段T12與子時段T21重疊，且子時段T22與子時段T31重疊。在子時段T11中，第一閘極訊號VGA(n)可對第一畫素單元PU1的第一次畫素P1與第二次畫素P2進行預充電(pre-charge)。在子時段T12(子時段T21)中，資料線DL(m)所傳遞的資料訊號VD(m)具有第一位準L1，以將第一次畫素電壓Vp1寫 入第一畫素單元PU1之第一次畫素P1及將第二次畫素電壓Vp2寫入第一畫素單元PU1之第二次畫素P2，其中在子時段T12(子時段T21)中，第一次畫素電壓Vp1係等於第二次畫素電壓Vp2。此外，在子時段T12(子時段T21)中，第二閘極訊號VGB(n)可對第三次畫素P3進行預充電。在子時段T22(子時段T31)中，資料線DL(m)所傳遞的資料訊號VD(m)具有第二位準L2，以將第三次畫素電壓Vp3寫入第一畫素單元PU1之第三次畫素P3。此外，在子時段T22(子時段T31)中，第一閘極訊號VGA(n+1)可對第二畫素單元PU2的第一次畫素P1與第二次畫素P2進行預充電，且第一閘極訊號VGA(n+1)可致能第一畫素單元PU1之電荷分享單元CS以對第一畫素單元PU1之第二次畫素P2進行電荷分享。因此，第一畫素單元PU1之第二次畫素電壓Vp2會不等於第一次畫素電壓Vp1，而使得第一次畫素P1與第二次畫素P2具有不同的灰階。藉由上述驅動方式，第一次畫素P1、第二次畫素P2與第三次畫素P3會具有不同的灰階，而達到多區域垂直配向的作用。
請參考第4圖，並一併參考第1圖與第2圖。第4圖繪示了第1圖之畫素結構於三維顯示模式下之時序示意圖。如4圖所示，不同於二維顯示模式，在三維顯示模式下，本實施例之顯示驅動方法包括下列步驟。於一第一時段T1內，提供第一閘極訊號VGA(n)至第一畫素單元PU1之第一閘極線GLA(n)以及提供資料訊號VD(m)至資料線DL(m)，以將一第一次畫素電壓Vp1寫入第一畫素單元PU1之第一次畫素P1及將一第二次畫素電壓Vp2寫入第一畫素單元 PU1之第二次畫素P2。在第一時段內，資料訊號VD(m)具有一第一位準L1。於一第二時段T2內，提供第二閘極訊號VGB(n)至第一畫素單元PU1之第二閘極線GLB(n)以及提供資料訊號VD(m)至資料線DL(m)，以將一第三次畫素電壓Vp3寫入第一畫素單元PU1之第三次畫素P3。於第二時段T2內，資料訊號VD(m)具有一零灰階位準L0，因此第三次畫素電壓Vp3係為零灰階電壓。於一第三時段T3內，提供第一閘極訊號VGA(n+1)至第二畫素單元PU2之第一閘極線GLA(n+1)以及提供資料訊號VD(m)至資料線DL(m)，以將另一第一次畫素電壓Vp1寫入第二畫素單元PU2之第一次畫素P1與第二次畫素P2，且第一閘極訊號VGA(n+1)可致能第一畫素單元PU1之電荷分享單元CS以對第一畫素單元PU1之第二次畫素P2進行電荷分享，以使第一畫素單元PU1之第二次畫素電壓Vp2不等於第一次畫素電壓Vp1。在本實施例中，第二時段T2落後第一時段T1，且第二時段T2與第一時段T1部分重疊；第三時段T3落後第二時段T2，且第三時段T3與第二時段T2部分重疊。精確地說，第一時段T1可分割成兩個子時段T11、T12，第二時段T2可分割成兩個子時段T21、T22，且第三時段T3可分割成兩個子時段T31、T32，其中子時段T12與子時段T21重疊，且子時段T22與子時段T31重疊。在子時段T11中，第一閘極訊號VGA(n)可對第一畫素單元PU1的第一次畫素P1與第二次畫素P2進行預充電。在子時段T12(子時段T21)中，資料線DL(m)所傳遞的資料訊號VD(m)具有第一位準L1，以將第一次畫素電壓Vp1寫入第一畫素單元PU1之第一次畫素P1及將第二次畫素電壓Vp2寫入第一畫素單元PU1之第 二次畫素P2，其中在子時段T12(子時段T21)中，第一次畫素電壓Vp1係等於第二次畫素電壓Vp2。此外，在子時段T12(子時段T21)中，第二閘極訊號VGB(n)可對第三次畫素P3進行預充電。在子時段T22(子時段T31)中，資料線DL(m)所傳遞的資料訊號VD(m)具有零灰階位準L0，以將具有零灰階電壓的第三次畫素電壓Vp3寫入第一畫素單元PU1之第三次畫素P3。因此，第三次畫素P3會呈現暗態，以作為遮蔽圖案之用。此外，在子時段T22(子時段T31)中，第一閘極訊號VGA(n+1)可對第二畫素單元PU2的第一次畫素P1與第二次畫素P2進行預充電，且第一閘極訊號VGA(n+1)可致能第一畫素單元PU1之電荷分享單元CS以對第一畫素單元PU1之第二次畫素P2進行電荷分享。因此，第一畫素單元PU1之第二次畫素電壓Vp2會不等於第一次畫素電壓Vp1，而使得第一次畫素P1與第二次畫素P2具有不同的灰階。
由上述可知，本實施例之畫素結構10之各畫素單元PU之第一次畫素P1與第三次畫素P3係分別利用第一閘極線與第二閘極線加以驅動而可具有不同的第一次畫素電壓Vp1與第三次畫素電壓Vp3，而第二次畫素P2則係利用相鄰之畫素單元PU的第一閘極線進行電荷分享，因此可具有不同於第一次畫素電壓Vp1與第三次畫素電壓Vp3的第二次畫素電壓Vp2。在二維顯示模式下，畫素結構10可進行多區域垂直配向運作而達到廣視角顯示功能。另外，由於相鄰的畫素單元PU的第一閘極線的閘極訊號的時序沒有重疊，因此可以利用預充電方式驅動。在三維顯示模式下，第一次畫素電壓 Vp1不等於第二次畫素電壓Vp2，因此可進行多區域垂直配向運作而達到廣視角顯示功能。此外，第三次畫素電壓Vp3較佳可為零灰階電壓，因此第三次畫素P3為暗態，其可作為用以顯示左眼影像與右眼影像之相鄰的畫素單元PU之間的遮蔽圖案，以避免產生左眼影像與右眼影像產生影像邊緣互擾(cross talk)問題。本實施例之畫素結構10係為2G1D架構，其僅係使用兩條閘極線與一條資料線即可使三個次畫素具有不同的次畫素電壓，因此不會造成開口率的損失。
請參考第5圖至第7圖。第5圖繪示了本發明之一較佳實施例之可切換二維/三維顯示裝置的上視示意圖，第6圖繪示了第5圖之可切換二維/三維顯示裝置於二維顯示模式下的側視示意圖，第7圖繪示了第5圖之可切換二維/三維顯示裝置於三維顯示模式下的側視示意圖。如第5圖所示，本實施例之可切換二維/三維顯示裝置50包括一顯示面板60例如一液晶顯示面板、一背光模組70設置於顯示面板60之背面，以及一圖案化相位延遲元件80設置於顯示面板60上。換句話說，顯示面板60設置在圖案化相位延遲元件80與背光模組70之間。顯示面板60包括複數個畫素單元，畫素單元之結構與顯示驅動方法如前述實施例所揭示，在此不再贅述。此外，顯示面板60不限定是液晶顯示面板。如第6圖與第7圖所示，圖案化相位延遲元件80包括一第一相位延遲圖案81與一第二相位延遲圖案82，其中第一相位延遲圖案81係對應於第一畫素單元PU1，且第二相位延遲圖案82對應於第二畫素單元PU2。圖案化相位延遲元件80可為一圖案化相位延遲薄膜(patterned retardation film)或是一液晶 相位延遲裝置(liquid crystal retardation device)，但不以此為限，其詳細結構為本領域通常知識者所熟知，因此不再贅述。如第6圖所示，在二維顯示模式下，由於第一畫素單元PU1與第二畫素單元PU2較佳可寫入相同的資料訊號，因此可提供相同的影像同時供觀看者90的左眼與右眼觀看，但不以此為限。由於觀看者90左眼與右眼觀看的影像相同，因此不論第一相位延遲圖案81與第二相位延遲圖案82是否具有相同或不同的相位延遲效果，觀看者90是否配載偏光眼鏡，觀看者90均是看到二維的顯示影像。如第7圖所示，在三維顯示模式下，第一相位延遲圖案81與第二相位延遲圖案82具有不同的相位延遲效果(例如第一相位延遲圖案81具有二分之一波長延遲效果而第二相位延遲圖案82具有零波長延遲效果)，可使得第一畫素單元PU1所提供的左眼影像LF與第二畫素單元PU2所提供的右眼影像LR具有不同的偏振方向。在三維顯示模式下，第一畫素單元PU1與第二畫素單元PU2寫入不同的資料訊號，分別對應左眼與右眼的影像資料。觀看者90需配載偏光眼鏡100，其中偏光眼鏡100之左鏡片100L例如是對應第一畫素單元PU1，僅可容許左眼影像LF穿透而使得左眼僅觀看到左眼影像LF，且右鏡片100R例如是對應第二畫素單元PU2，僅可容許右眼影像LR穿透而使得右眼僅觀看到右眼影像LF，藉此觀看者90可感受到立體影像。值得說明的是，由於觀看角度的不同，部分的右眼影像LR可能會從第一相位延遲圖案81射出而使得其偏振方向與左眼影像LF的偏振方向相同而穿透左鏡片100L；同理，部分的左眼影像LF亦可能會從第二相位延遲圖案82射出而使得其偏振方向與右眼影像LR的偏 振方向相同而穿透右鏡片100R。如此一來，左眼影像LF與右眼影像LR可能會產生影像邊緣互擾問題而降低三維顯示的品質。有鑑於此，在三維顯示模式下，本實施例之可切換二維/三維顯示裝置50之第一畫素單元PU1的第三次畫素P3與第二畫素單元PU2的第三次畫素P3較佳可控制為暗態，例如是資料線(Dm)寫入零灰階影像資料，使第三次畫素P3呈現黑色影像，以作為遮蔽圖案。遮蔽圖案可阻擋右眼影像LR從第一相位延遲圖案81射出而穿透左鏡片100L而被左眼所接收，如第7圖中箭頭LR所示意，以及阻擋左眼影像LF從第二相位延遲圖案82射出而穿透右鏡片100R並被右眼所接收(未圖示)，因此可有效避免左眼影像LF與右眼影像LR在方向Y上產生影像邊緣互擾問題。此外，在三維顯示模式下，由於第一次畫素電壓Vp1不等於第二次畫素電壓Vp2，因此仍可進行多區域垂直配向運作而達到廣視角顯示功能，減少色偏的問題，進而達到提升顯示品質的效果。
綜上所述，本發明之畫素結構之各畫素單元之第一次畫素與第三次畫素係分別利用第一閘極線與第二閘極線加以驅動而可具有不同的第一次畫素電壓與第三次畫素電壓，而第二次畫素則係利用相鄰之畫素單元的第一閘極線進行電荷分享，因此可具有不同於第一次畫素電壓與第三次畫素電壓的第二次畫素電壓。在二維顯示模式與三維顯示模式下，畫素結構均可進行多區域垂直配向運作而達到廣視角顯示功能。另外，由於相鄰的畫素單元的第一閘極線的閘極訊號的時序沒有重疊，因此可以利用預充電方式驅動。在三維顯示模 式下，第一次畫素電壓不等於第二次畫素電壓，因此可進行多區域垂直配向運作而達到廣視角顯示功能，而且有較高的亮度與色彩飽和度。此外，第三次畫素電壓係為零灰階電壓，因此第三次畫素為暗態，其可作為用以顯示左眼影像與右眼影像之相鄰的畫素單元之間的遮蔽圖案，以避免產生左右眼影像產生影像邊緣互擾問題。本實施例之畫素結構可為2G1D架構，其僅係使用兩條閘極線與一條資料線即可使三個次畫素具有不同的次畫素電壓，因此不會造成開口率的損失。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
10‧‧‧畫素結構
PU‧‧‧畫素單元
PU1‧‧‧第一畫素單元
PU2‧‧‧第二畫素單元
DL(m)‧‧‧資料線
GLA(n)‧‧‧第一閘極線
GLB(n)‧‧‧第二閘極線
P1‧‧‧第一次畫素
P2‧‧‧第二次畫素
P3‧‧‧第三次畫素
CS‧‧‧電荷分享單元
GLA(n+1)‧‧‧第一閘極線
GLB(n+1)‧‧‧第二閘極線
VD(m)‧‧‧資料訊號
VGA(n)‧‧‧第一閘極訊號
VGB(n)‧‧‧第二閘極訊號
VGA(n+1)‧‧‧第一閘極訊號
VGB(n+1)‧‧‧第二閘極訊號
SW1‧‧‧第一開關元件
PE1‧‧‧第一畫素電極
G1‧‧‧第一閘極
S1‧‧‧第一源極
D1‧‧‧第一汲極
CE‧‧‧共通電極
Clc1‧‧‧第一液晶電容
SW2‧‧‧第二開關元件
PE2‧‧‧第二畫素電極
G2‧‧‧第二閘極
S2‧‧‧第二源極
D2‧‧‧第二汲極
Clc2‧‧‧第二液晶電容
SW3‧‧‧第三開關元件
PE3‧‧‧第三畫素電極
G3‧‧‧第三閘極
S3‧‧‧第三源極
D3‧‧‧第三汲極
Clc3‧‧‧第三液晶電容
SW4‧‧‧第四開關元件
G4‧‧‧第四閘極
S4‧‧‧第四源極
D4‧‧‧第四汲極
CL1‧‧‧第一共通線
CL2‧‧‧第二共通線
Cst1‧‧‧第一儲存電容
Cst2‧‧‧第二儲存電容
Cst3‧‧‧第三儲存電容
Vp1‧‧‧第一次畫素電壓
Vp2‧‧‧第二次畫素電壓
Vp3‧‧‧第三次畫素電壓
T1‧‧‧第一時段
T2‧‧‧第二時段
T3‧‧‧第三時段
T11、T12‧‧‧子時段
T21、T22‧‧‧子時段
T31、T32‧‧‧子時段
L1‧‧‧第一位準
L2‧‧‧第二位準
L0‧‧‧零灰階位準
50‧‧‧可切換二維/三維顯 示裝置
60‧‧‧顯示面板
70‧‧‧背光模組
80‧‧‧圖案化相位延遲元件
81‧‧‧第一相位延遲圖案
82‧‧‧第二相位延遲圖案
LF‧‧‧左眼影像
LR‧‧‧右眼影像
90‧‧‧觀看者
100‧‧‧偏光眼鏡
100L‧‧‧左鏡片
100R‧‧‧右鏡片
Cst4‧‧‧第四儲存電容
L‧‧‧影像
X‧‧‧方向
Y‧‧‧方向
Z‧‧‧方向
第1圖繪示了本發明之一較佳實施例之畫素結構的示意圖。
第2圖繪示了第1圖之畫素結構之畫素電路的等效電路圖。
第3圖繪示了第1圖之畫素結構於二維顯示模式下之時序示意圖。
第4圖繪示了第1圖之畫素結構於三維顯示模式下之時序示意圖。
第5圖繪示了本發明之一較佳實施例之可切換二維/三維顯示裝置的上視示意圖。
第6圖繪示了第5圖之可切換二維/三維顯示裝置於二維顯示模式下的側視示意圖。
第7圖繪示了第5圖之可切換二維/三維顯示裝置於三維顯示模式下的側視示意圖。
10‧‧‧畫素結構
PU‧‧‧畫素單元
PU1‧‧‧第一畫素單元
PU2‧‧‧第二畫素單元
DL(m)‧‧‧資料線
GLA(n)‧‧‧第一閘極線
GLB(n)‧‧‧第二閘極線
P1‧‧‧第一次畫素
P2‧‧‧第二次畫素
P3‧‧‧第三次畫素
CS‧‧‧電荷分享單元
GLA(n+1)‧‧‧第一閘極線
GLB(n+1)‧‧‧第二閘極線
VD(m)‧‧‧資料訊號
VGAn‧‧‧第一閘極訊號
VGB(n)‧‧‧第二閘極訊號
VGA(n+1)‧‧‧第一閘極訊號
VGB(n+1)‧‧‧第二閘極訊號
SW1‧‧‧第一開關元件
PE1‧‧‧第一畫素電極
G1‧‧‧第一閘極
S1‧‧‧第一源極
D1‧‧‧第一汲極
CE‧‧‧共通電極
Clc1‧‧‧第一液晶電容
SW2‧‧‧第二開關元件
PE2‧‧‧第二畫素電極
G2‧‧‧第二閘極
S2‧‧‧第二源極
D2‧‧‧第二汲極
Clc2‧‧‧第二液晶電容
SW3‧‧‧第三開關元件
PE3‧‧‧第三畫素電極
G3‧‧‧第三閘極
S3‧‧‧第三源極
D3‧‧‧第三汲極
Clc3‧‧‧第三液晶電容
SW4‧‧‧第四開關元件
G4‧‧‧第四閘極
S4‧‧‧第四源極
D4‧‧‧第四汲極
CL1‧‧‧第一共通線
CL2‧‧‧第二共通線
Cst1‧‧‧第一儲存電容
Cst2‧‧‧第二儲存電容
Cst3‧‧‧第三儲存電容
Vp1‧‧‧第一次畫素電壓
Vp2‧‧‧第二次畫素電壓
Vp3‧‧‧第三次畫素電壓
Cst4‧‧‧第四儲存電容

Claims (17)

  1. 一種畫素電路，適用於一可切換二維/三維顯示裝置，該畫素電路包括：複數個畫素單元，包括相鄰之一第一畫素單元與一第二畫素單元，其中各該畫素單元包括：一資料線，用以傳送一資料訊號；一第一閘極線，用以傳送一第一閘極訊號；一第二閘極線，用以傳送一第二閘極訊號；一第一次畫素，電性連接該資料線及該第一畫素單元之該第一閘極線，其中該第一次畫素係根據該資料訊號與該第一閘極訊號以寫入一第一次畫素電壓；一第二次畫素，電性連接該資料線及該第一畫素單元之該第一閘極線，其中該第一次畫素係根據該資料訊號與該第二閘極訊號以寫入一第二次畫素電壓；一第三次畫素，電性連接該資料線及該第一畫素單元之該第二閘極線，其中該第三次畫素係根據該第一畫素單元之該資料訊號及該第二閘極線所傳送之該第二閘極訊號以寫入一第三次畫素電壓；以及一電荷分享單元，電性連接該第一畫素單元之該第二次畫素及該第二畫素單元之該第一閘極線，其中該電荷分享單元係根據該第二畫素單元之該第一閘極線之該第一閘極訊號對該第一畫素單元之該第二次畫素進行 電荷分享，以使該第二次畫素電壓不同於該第一次畫素電壓。
  2. 如請求項1所述之畫素電路，其中該第一次畫素之該第一閘極訊號與該資料訊號係依據一第一伽瑪(Gamma)曲線所產生，且該第三次畫素之該第二閘極訊號與該資料訊號係依據一第二伽瑪曲線所產生。
  3. 一種畫素結構，適用於一可切換二維/三維顯示裝置，該畫素結構包括：複數個畫素單元，包括相鄰之一第一畫素單元與一第二畫素單元，其中各該畫素單元包括：一資料線，用以傳送一資料訊號；一第一閘極線，用以傳送一第一閘極訊號；一第二閘極線，用以傳送一第二閘極訊號；一第一次畫素，包括：一第一開關元件，包括一第一閘極、一第一源極與一第一汲極；以及一第一畫素電極，其中該第一閘極電性連接該第一畫素單元之該第一閘極線，該第一源極電性連接該資料線，且該第一汲極電性連接該第一畫素電極；一第二次畫素，包括：一第二開關元件，包括一第二閘極、一第二源極與一 第二汲極；以及一第二畫素電極，其中該第二閘極電性連接該第一畫素單元之該第一閘極線，該第二源極電性連接該資料線，且該第二汲極電性連接該第二畫素電極；一第三次畫素，包括：一第三開關元件，包括一第三閘極、一第三源極與一第三汲極；以及一第三畫素電極，其中該第三閘極電性連接該第一畫素單元之該第二閘極線，該第三源極電性連接該資料線，且該第三汲極電性連接該第三畫素電極；以及一電荷分享單元，電性連接該第二畫素單元之該第一閘極線及該第一畫素單元之該第二次畫素之該第二開關元件之該第二汲極。
  4. 如請求項3所述之畫素結構，其中該第二次畫素係位於該第一次畫素與該第三次畫素之間。
  5. 如請求項3所述之畫素結構，其中該電荷分享單元包括一第四開關元件，該第四開關元件包括：一第四閘極，電性連接該第二畫素單元之該第一閘極線；一第四源極，電性連接該第一畫素單元之該第二次畫素之該第二開關元件之該第二汲極；以及 一第四汲極，其中該第四汲極為浮置(floating)。
  6. 如請求項5所述之畫素結構，另包括一第一共通線與一第二共通線，其中該第一汲極與該第一共通線部分重疊而形成一第一儲存電容，該第二汲極與該第一共通線部分重疊而形成一第二儲存電容，該第三汲極與該第二共通線部分重疊而形成一第三儲存電容，且該第四汲極與該第二共通線部分重疊而形成一第四儲存電容。
  7. 如請求項3所述之畫素結構，其中該第一次畫素之該第一閘極訊號與該資料訊號係依據一第一伽瑪(Gamma)曲線所產生，且該第三次畫素之該第二閘極訊號與該資料訊號係依據一第二伽瑪曲線所產生。
  8. 一種可切換二維/三維顯示裝置，包括：一顯示面板，包括複數個畫素單元，該等畫素單元包括相鄰之一第一畫素單元與一第二畫素單元，其中各該畫素單元包括：一資料線，用以傳送一資料訊號；一第一閘極線，用以傳送一第一閘極訊號；一第二閘極線，用以傳送一第二閘極訊號；一第一次畫素，包括：一第一開關元件，包括一第一閘極、一第一源極與一第一汲極；以及 一第一畫素電極，其中該第一閘極電性連接該第一畫素單元之該第一閘極線，該第一源極電性連接該資料線，且該第一汲極電性連接該第一畫素電極；一第二次畫素，包括：一第二開關元件，包括一第二閘極、一第二源極與一第二汲極；以及一第二畫素電極，其中該第二閘極電性連接該第一畫素單元之該第一閘極線，該第二源極電性連接該資料線，且該第二汲極電性連接該第二畫素電極；一第三次畫素，包括：一第三開關元件，包括一第三閘極、一第三源極與一第三汲極；以及一第三畫素電極，其中該第三閘極電性連接該第一畫素單元之該第二閘極線，該第三源極電性連接該資料線，且該第三汲極電性連接該第三畫素電極；以及一電荷分享單元，電性連接該第二畫素單元之該第一閘極線及該第一畫素單元之該第二次畫素之該第二開關元件之該第二汲極；以及一圖案化相位延遲元件，設置於該顯示面板上，該圖案化相位延遲元件包括一第一相位延遲圖案與一第二相位延遲圖案，該第一相位延遲圖案對應於該第一畫素單元，且該第二相位延遲圖案對應於該第二畫素單元。
  9. 如請求項8所述之可切換二維/三維顯示裝置，其中該第二次畫素係位於該第一次畫素與該第三次畫素之間。
  10. 如請求項8所述之可切換二維/三維顯示裝置，其中該電荷分享單元包括一第四開關元件，該第四開關元件包括：一第四閘極，電性連接該第二畫素單元之該第一閘極線；一第四源極，電性連接該第一畫素單元之該第二次畫素之該第二開關元件之該第二汲極；以及一第四汲極，其中該第四汲極為浮置(floating)。
  11. 如請求項10所述之可切換二維/三維顯示裝置，其中該畫素結構另包括一第一共通線與一第二共通線，其中該第一汲極與該第一共通線部分重疊而形成一第一儲存電容，該第二汲極與該第一共通線部分重疊而形成一第二儲存電容，該第三汲極與該第二共通線部分重疊而形成一第三儲存電容，且該第四汲極與該第二共通線部分重疊而形成一第四儲存電容。
  12. 如請求項8所述之可切換二維/三維顯示裝置，其中該顯示面板包括一液晶顯示面板。
  13. 如請求項12所述之可切換二維/三維顯示裝置，更包括一背光模組，其中該液晶顯示面板設置在該圖案化相位延遲元件與該背光 模組之間。
  14. 一種顯示驅動方法，適用於一可切換二維/三維顯示裝置，該可切換二維/三維顯示裝置包括：一顯示面板，包括一畫素結構，該畫素結構包括複數個畫素單元，該等畫素單元包括相鄰之一第一畫素單元與一第二畫素單元，其中各該畫素單元包括：一資料線，用以傳送一資料訊號；一第一閘極線，用以傳送一第一閘極訊號；一第二閘極線，用以傳送一第二閘極訊號；一第一次畫素，包括：一第一開關元件，包括一第一閘極、一第一源極與一第一汲極；以及一第一畫素電極，其中該第一閘極電性連接該第一畫素單元之該第一閘極線，該第一源極電性連接該資料線，且該第一汲極電性連接該第一畫素電極；一第二次畫素，包括：一第二開關元件，包括一第二閘極、一第二源極與一第二汲極；以及一第二畫素電極，其中該第二閘極電性連接該第一畫素單元之該第一閘極線，該第二源極電性連接該資料線，且該第二汲極電性連接該第二畫素電極；一第三次畫素，包括： 一第三開關元件，包括一第三閘極、一第三源極與一第三汲極；以及一第三畫素電極，其中該第三閘極電性連接該第一畫素單元之該第二閘極線，該第三源極電性連接該資料線，且該第三汲極電性連接該第三畫素電極；以及一電荷分享單元，電性連接該第二畫素單元之該第一閘極線及該第一畫素單元之該第二次畫素之該第二開關元件之該第二汲極；以及一圖案化相位延遲元件，設置於該顯示面板上，該圖案化相位延遲元件包括一第一相位延遲圖案與一第二相位延遲圖案，該第一相位延遲圖案對應於該第一畫素單元，且該第二相位延遲圖案對應於該第二畫素單元；該顯示驅動方法包括：於一第一時段內，提供該第一閘極訊號至該第一畫素單元之該第一閘極線以及提供該資料訊號至該資料線，以將一第一次畫素電壓寫入該第一畫素單元之該第一次畫素及將一第二次畫素電壓寫入該第一畫素單元之該第二次畫素；於一第二時段內，提供該第二閘極訊號至該第一畫素單元之該第二閘極線以及提供該資料訊號至該資料線，以將一第三次畫素電壓寫入該第一畫素單元之該第三次畫素，其中該第二時段落後該第一時段，且該第二時段與該第一時段部分重疊；以及 於一第三時段內，提供該第一閘極訊號至該第二畫素單元之該第一閘極線以及提供該資料訊號至該資料線，以將另一第一次畫素電壓寫入該第二畫素單元之該第一次畫素與該第二次畫素，且該第一閘極訊號致能該第一畫素單元之該電荷分享單元以對該第一畫素單元之該第二次畫素進行電荷分享，以使該第一畫素單元之該第二次畫素電壓不等於該第一次畫素電壓，其中該第三時段落後該第二時段，且該第三時段與該第二時段部分重疊。
  15. 如請求項14所述之顯示驅動方法，其中於一二維顯示模式下，於該第一時段內，該資料訊號具有一第一位準，且於該第二時段內，該資料訊號具有一不同於該第一位準之第二位準；以及於一三維顯示模式下，於該第一時段內，該資料訊號具有一第一位準，且於該第二時段內，該資料訊號具有一零灰階位準。
  16. 如請求項15所述之顯示驅動方法，其中於該二維顯示模式下，該第一畫素單元與該第二畫素單元寫入相同的資料訊號。
  17. 如請求項15所述之顯示驅動方法，其中於該三維顯示模式下，該第一畫素單元與該第二畫素單元寫入不同的資料訊號。
TW101128010A 2012-08-03 2012-08-03 畫素電路、畫素結構、可切換二維／三維顯示裝置及其顯示驅動方法 TWI449024B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW101128010A TWI449024B (zh) 2012-08-03 2012-08-03 畫素電路、畫素結構、可切換二維／三維顯示裝置及其顯示驅動方法
CN201210385904.1A CN102915716B (zh) 2012-08-03 2012-10-12 像素电路、像素结构、可切换二维/三维显示装置、显示驱动方法
US13/794,848 US9214133B2 (en) 2012-08-03 2013-03-12 Pixel structure, 2D and 3D switchable display device and display driving method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101128010A TWI449024B (zh) 2012-08-03 2012-08-03 畫素電路、畫素結構、可切換二維／三維顯示裝置及其顯示驅動方法

Publications (2)

Publication Number Publication Date
TW201407588A TW201407588A (zh) 2014-02-16
TWI449024B true TWI449024B (zh) 2014-08-11

Family

ID=47614056

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101128010A TWI449024B (zh) 2012-08-03 2012-08-03 畫素電路、畫素結構、可切換二維／三維顯示裝置及其顯示驅動方法

Country Status (3)

Country Link
US (1) US9214133B2 (zh)
CN (1) CN102915716B (zh)
TW (1) TWI449024B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI638349B (zh) * 2016-03-04 2018-10-11 友達光電股份有限公司 畫素單元及顯示方法
TWI670552B (zh) * 2018-05-25 2019-09-01 友達光電股份有限公司 液晶顯示器及其控制方法

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103926763B (zh) * 2013-03-07 2017-04-19 厦门天马微电子有限公司 阵列基板、液晶显示装置和图像显示方法
CN103268043B (zh) * 2013-05-24 2015-08-19 深圳市华星光电技术有限公司 一种阵列基板及液晶显示装置
CN103278977B (zh) * 2013-05-31 2015-11-25 深圳市华星光电技术有限公司 液晶显示面板及其像素结构和驱动方法
US20150022510A1 (en) * 2013-07-19 2015-01-22 Shenzhen China Star Optoelectronics Technology Co., Ltd. Array substrate and liquid crystal panel with the same
CN103353698B (zh) 2013-07-19 2016-03-30 深圳市华星光电技术有限公司 一种阵列基板及液晶显示面板
US9218777B2 (en) * 2013-07-19 2015-12-22 Shenzhen China Star Optoelectronics Technology Co., Ltd Array substrate and the liquid crystal panel
CN103399439B (zh) * 2013-07-26 2015-11-25 深圳市华星光电技术有限公司 一种阵列基板及液晶显示面板
CN103399435B (zh) 2013-08-01 2015-09-16 深圳市华星光电技术有限公司 一种阵列基板及液晶显示面板
CN103454823B (zh) * 2013-09-09 2016-01-06 深圳市华星光电技术有限公司 一种阵列基板及液晶显示面板
CN103472647B (zh) * 2013-09-22 2016-04-06 合肥京东方光电科技有限公司 一种阵列基板、液晶显示面板及显示装置
CN103472644B (zh) * 2013-09-25 2015-11-25 深圳市华星光电技术有限公司 一种阵列基板及液晶显示面板
CN103676253B (zh) * 2013-12-03 2016-08-17 深圳市华星光电技术有限公司 显示装置及其显示图像的方法
CN103676277B (zh) * 2013-12-13 2016-04-27 深圳市华星光电技术有限公司 3d显示装置及其像素阵列结构
CN103728751B (zh) * 2013-12-27 2016-03-30 深圳市华星光电技术有限公司 切换显示二维和三维影像的液晶显示器
CN103676383B (zh) * 2013-12-27 2015-12-09 深圳市华星光电技术有限公司 兼容2d与3d显示模式的液晶显示面板及显示方法
CN103728752B (zh) * 2013-12-30 2016-03-30 深圳市华星光电技术有限公司 改善显示3d影像发生闪烁的液晶显示器
US9236020B2 (en) * 2014-03-11 2016-01-12 Shenzhen China Star Optoelectronics Technology Co., Ltd. Display device and method thereof for displaying images
TWI539432B (zh) * 2014-07-07 2016-06-21 友達光電股份有限公司 畫素電路及其控制方法與具該電路的顯示裝置
CN104166288B (zh) * 2014-08-28 2017-03-15 深圳市华星光电技术有限公司 立体显示装置及其液晶显示面板和阵列基板
CN104216187B (zh) * 2014-09-04 2017-08-15 深圳市华星光电技术有限公司 像素结构、液晶显示面板及其驱动方法
US20160071450A1 (en) * 2014-09-04 2016-03-10 Shenzhen China Star Optoelectronics Technology Co. Ltd. Pixel structure, liquid crystal display panel and driving method thereof
CN104238219A (zh) * 2014-09-18 2014-12-24 深圳市华星光电技术有限公司 一种显示面板及其像素结构和驱动方法
CN104280965A (zh) * 2014-10-29 2015-01-14 深圳市华星光电技术有限公司 显示面板及其中像素结构和驱动方法
CN104360556B (zh) * 2014-11-21 2017-06-16 深圳市华星光电技术有限公司 一种液晶显示面板及阵列基板
CN104464672B (zh) * 2014-12-18 2017-04-19 深圳市华星光电技术有限公司 一种液晶面板显示驱动方法及液晶显示器
TWI566229B (zh) * 2015-06-03 2017-01-11 友達光電股份有限公司 顯示裝置之時序控制器及其操作方法
CN105070266B (zh) 2015-09-11 2017-11-10 深圳市华星光电技术有限公司 一种液晶显示面板及其阵列基板
CN105467712A (zh) * 2016-01-08 2016-04-06 京东方科技集团股份有限公司 显示基板和显示装置
TWI613639B (zh) * 2016-09-06 2018-02-01 友達光電股份有限公司 可切換式畫素電路及其驅動方法
CN108628045B (zh) * 2017-03-21 2022-01-25 京东方科技集团股份有限公司 阵列基板、显示面板和显示装置
CN107301847B (zh) * 2017-06-29 2018-08-28 惠科股份有限公司 一种显示面板的驱动方法、驱动装置及显示装置
CN107564490B (zh) * 2017-10-25 2019-07-12 惠科股份有限公司 一种显示装置的驱动方法及显示装置
TWI648581B (zh) * 2018-01-24 2019-01-21 友達光電股份有限公司 畫素結構以及可切換顯示模式的驅動方法
TWI666625B (zh) * 2018-08-02 2019-07-21 友達光電股份有限公司 顯示面板和顯示面板驅動方法
CN111210783A (zh) * 2018-11-22 2020-05-29 惠科股份有限公司 画素结构及其显示面板
TWI688946B (zh) * 2018-12-11 2020-03-21 友達光電股份有限公司 顯示裝置
EP4020443A4 (en) * 2019-08-21 2023-01-11 BOE Technology Group Co., Ltd. DISPLAY DEVICE SUBSTRATE, METHOD OF MAKING THEREOF, AND DISPLAY DEVICE
CN111323974A (zh) * 2020-03-18 2020-06-23 Tcl华星光电技术有限公司 像素及液晶显示面板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201023128A (en) * 2008-12-02 2010-06-16 Tunable Optix Corp 2D/3D display device and method thereof
US20100238366A1 (en) * 2009-03-17 2010-09-23 Chao-Song Chang Method of Displaying a Depth Fused Display

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070006116A (ko) * 2005-07-07 2007-01-11 삼성전자주식회사 2차원/3차원 영상 호환용 완전시차 입체 영상 디스플레이장치
KR101340054B1 (ko) * 2007-06-05 2013-12-11 삼성디스플레이 주식회사 표시장치 및 이의 구동방법
KR101416228B1 (ko) * 2007-07-06 2014-07-08 삼성전자주식회사 2차원/3차원 영상 호환용 디스플레이 장치의 구동 장치 및그 구동방법
KR101358334B1 (ko) * 2007-07-24 2014-02-06 삼성디스플레이 주식회사 액정 표시 장치 및 그 구동 방법
KR101381348B1 (ko) * 2008-02-14 2014-04-17 삼성디스플레이 주식회사 액정 표시 장치
US8373633B2 (en) * 2008-07-10 2013-02-12 Au Optronics Corporation Multi-domain vertical alignment liquid crystal display with charge sharing
US8670004B2 (en) * 2009-03-16 2014-03-11 Pixel Qi Corporation Driving liquid crystal displays
TWI420493B (zh) 2009-12-17 2013-12-21 Au Optronics Corp 閘極驅動電路
CN101777301B (zh) 2010-01-15 2012-06-20 友达光电股份有限公司 栅极驱动电路
TWI457674B (zh) * 2011-04-13 2014-10-21 Au Optronics Corp 畫素陣列、畫素結構及畫素結構的驅動方法
TWI431607B (zh) * 2011-06-15 2014-03-21 Au Optronics Corp 顯示子像素電路及使用其之平面顯示面板
TWI428900B (zh) * 2011-08-17 2014-03-01 Au Optronics Corp 顯示子像素電路、顯示面板及面板的驅動方法
TWI428901B (zh) * 2011-10-20 2014-03-01 Au Optronics Corp 液晶顯示裝置及其顯示驅動方法
TWI493519B (zh) 2012-03-09 2015-07-21 Au Optronics Corp 畫素電路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201023128A (en) * 2008-12-02 2010-06-16 Tunable Optix Corp 2D/3D display device and method thereof
US20100238366A1 (en) * 2009-03-17 2010-09-23 Chao-Song Chang Method of Displaying a Depth Fused Display

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI638349B (zh) * 2016-03-04 2018-10-11 友達光電股份有限公司 畫素單元及顯示方法
TWI670552B (zh) * 2018-05-25 2019-09-01 友達光電股份有限公司 液晶顯示器及其控制方法

Also Published As

Publication number Publication date
US20140035968A1 (en) 2014-02-06
TW201407588A (zh) 2014-02-16
US9214133B2 (en) 2015-12-15
CN102915716A (zh) 2013-02-06
CN102915716B (zh) 2015-04-15

Similar Documents

Publication Publication Date Title
TWI449024B (zh) 畫素電路、畫素結構、可切換二維／三維顯示裝置及其顯示驅動方法
KR102349500B1 (ko) 액정표시장치
US11475857B2 (en) Array substrate and display device
US8976083B2 (en) Three-dimensional image display device and method for driving the same
US9049436B2 (en) Three dimensional image display device using binocular parallax
US20130027439A1 (en) Display apparatus
KR101829455B1 (ko) 영상표시장치 및 그의 구동방법
US10627641B2 (en) 3D display panel assembly, 3D display device and driving method thereof
KR101446379B1 (ko) 영상표시장치
KR20140049375A (ko) 표시 장치
US20150022510A1 (en) Array substrate and liquid crystal panel with the same
WO2012039345A1 (ja) 液晶表示装置、および、ディスプレイ装置
JP2012234176A (ja) 立体映像表示装置とその駆動方法
GB2529975A (en) Array substrate and liquid crystal display panel
US20160125825A1 (en) Display panel, and pixel structure and driving method thereof
JP5425977B2 (ja) 映像表示装置
TWI423242B (zh) 影像顯示系統與方法
JP5942668B2 (ja) 表示装置、表示駆動回路、および表示駆動方法
US20130063332A1 (en) Display device, display method, and electronic apparatus
US9564095B2 (en) Liquid crystal display device and method for driving the liquid crystal display device whereby shadowing can be prevented
KR20080079015A (ko) 액정 표시 장치
US20140078186A1 (en) Array Substrate and Liquid Crystal Display
US9236023B2 (en) Liquid crystal display device, driving method, and display apparatus
KR101806504B1 (ko) 입체영상 표시장치
CN103760701A (zh) 一种像素电路