CN102915716B - 像素电路、像素结构、可切换二维/三维显示装置、显示驱动方法 - Google Patents

像素电路、像素结构、可切换二维/三维显示装置、显示驱动方法 Download PDF

Info

Publication number
CN102915716B
CN102915716B CN201210385904.1A CN201210385904A CN102915716B CN 102915716 B CN102915716 B CN 102915716B CN 201210385904 A CN201210385904 A CN 201210385904A CN 102915716 B CN102915716 B CN 102915716B
Authority
CN
China
Prior art keywords
pixel
pixel cell
grid
time
electrically connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210385904.1A
Other languages
English (en)
Other versions
CN102915716A (zh
Inventor
陈一清
黄郁升
江佳伦
陈嘉伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AU Optronics Corp
Original Assignee
AU Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AU Optronics Corp filed Critical AU Optronics Corp
Publication of CN102915716A publication Critical patent/CN102915716A/zh
Application granted granted Critical
Publication of CN102915716B publication Critical patent/CN102915716B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/02—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/001—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes using specific devices not provided for in groups G09G3/02 - G09G3/36, e.g. using an intermediate record carrier such as a film slide; Projection systems; Display of non-alphanumerical information, solely or in combination with alphanumerical information, e.g. digital display on projected diapositive as background
    • G09G3/003—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes using specific devices not provided for in groups G09G3/02 - G09G3/36, e.g. using an intermediate record carrier such as a film slide; Projection systems; Display of non-alphanumerical information, solely or in combination with alphanumerical information, e.g. digital display on projected diapositive as background to produce spatial visual effects
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3659—Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3607—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals for displaying colours or for displaying grey scales with a specific pixel layout, e.g. using sub-pixels
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N13/00—Stereoscopic video systems; Multi-view video systems; Details thereof
    • H04N13/30—Image reproducers
    • H04N13/332—Displays for viewing with the aid of special glasses or head-mounted displays [HMD]
    • H04N13/337—Displays for viewing with the aid of special glasses or head-mounted displays [HMD] using polarisation multiplexing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N13/00—Stereoscopic video systems; Multi-view video systems; Details thereof
    • H04N13/30—Image reproducers
    • H04N13/356—Image reproducers having separate monoscopic and stereoscopic modes

Abstract

本发明提供一种可切换二维/三维显示装置及其显示驱动方法。可切换二维/三维显示装置的各像素单元包括一第一次像素、一第二次像素与一第三次像素。第一次像素与第三次像素分别利用第一栅极线与第二栅极线加以驱动而可具有不同的第一次像素电压与第三次像素电压，而第二次像素则利用相邻的像素单元的第一栅极线进行电荷分享，因此可具有不同于第一次像素电压与第三次像素电压的第二次像素电压。本发明的像素单元可以分别以预充电方式驱动第一次像素、第二次像素与第三次像素。

Description

像素电路、像素结构、可切换二维/三维显示装置、显示驱动方法
技术领域
本发明关于一种显示装置及其显示驱动方法，尤指一种可切换二维/三维液晶显示装置及其显示驱动方法。
背景技术
液晶显示器由于具有外型轻薄、耗电量少以及无辐射污染等特性，所以被广泛地应用在笔记型电脑(notebook)、个人电脑显示器与电视等资讯产品上。
相较于传统阴极射线管显示器，液晶显示器容易因使用者观看角度不同而产生亮度及对比度差异的情形，甚至在大视角时有灰阶反转的现象。因此，业界目前已发展出多种广视角液晶技术，例如：多区域垂直配向技术(multi-domain vertical alignment,MVA)，来改善液晶显示器视角不够宽广的问题。然而，对于可切换二维/三维液晶显示器来说，观看三维显示影像时，在大视角方向观看液晶显视器的影像时仍会产生色偏(Color washout)或伽玛曲线偏移的问题。因此，对可切换二维/三维液晶显示器而言，如何兼顾二维与三维的显示品质与平衡，同时解决二维与三维显示影像在大视角方向的色偏问题，又能兼顾显示亮度与饱和度，而且避免产生左眼影像与右眼影像产生影像边缘互扰(cross talk)问题，是极待解决的问题。
发明内容
本发明的目的之一在于提供一种像素电路，适用于一可切换二维/三维显示装置，可同时解决二维与三维显示影像在大视角方向的色偏问题。
本发明的目的之一在于提供一种像素结构，适用于一可切换二维/三维显示装置，可同时解决二维与三维显示影像在大视角方向的色偏问题。
本发明的目的之一在于提供一种可切换二维/三维显示装置，可同时解决二维与三维显示影像在大视角方向的色偏问题。
本发明的目的之一在于提供一种显示驱动方法，适用于一可切换二维/三维显示装置，可同时解决二维与三维显示影像在大视角方向的色偏问题。
本发明的一较佳实施例提供一种像素电路，适用于一可切换二维/三维显示装置。像素电路包括多个像素单元，其包括相邻的一第一像素单元与一第二像素单元。各像素单元包括一数据线、一第一栅极线、一第二栅极线、一第一次像素、一第二次像素、一第三次像素与一电荷分享单元。数据线用以传送一数据信号。第一栅极线用以传送一第一栅极信号，且第二栅极线用以传送一第二栅极信号。第一次像素电性连接数据线及第一像素单元的第一栅极线，其中第一次像素根据数据信号与第一栅极信号以写入一第一次像素电压。第二次像素电性连接数据线及第一像素单元的第一栅极线，其中第一次像素根据数据信号与第二栅极信号以写入一第二次像素电压。第三次像素电性连接数据线及第一像素单元的第二栅极线，其中第三次像素根据第一像素单元的数据信号及第二栅极线所传送的第二栅极信号以写入一第三次像素电压。电荷分享单元电性连接第一像素单元的第二次像素及第二像素单元的第一栅极线，其中电荷分享单元根据第二像素单元的第一栅极线的第一栅极信号对第一像素单元的第二次像素进行电荷分享，以使第二次像素电压不同于第一次像素电压。
本发明的另一较佳实施例提供一种像素结构，适用于一可切换二维/三维显示装置。像素结构包括多个像素单元，其包括相邻的一第一像素单元与一第二像素单元。各像素单元包括一数据线、一第一栅极线、一第二栅极线、一第一次像素、一第二次像素、一第三次像素与一电荷分享单元。数据线用以传送一数据信号。第一栅极线用以传送一第一栅极信号，且第二栅极线用以传送一第二栅极信号。第一次像素包括一第一开关元件与一第一像素电极。第一开关元件包括一第一栅极、一第一源极与一第一漏极。第一栅极电性连接第一像素单元的第一栅极线，第一源极电性连接数据线，且第一漏极电性连接第一像素电极。第二次像素包括一第二开关元件与一第二像素电极。第二开关元件包括一第二栅极、一第二源极与一第二漏极。第二栅极电性连接第一像素单元的第一栅极线，第二源极电性连接数据线，且第二漏极电性连接第二像素电极。第三次像素包括一第三开关元件与一第三像素电极。第三开关元件包括一第三栅极、一第三源极与一第三漏极。第三栅极电性连接第一像素单元的第二栅极线，第三源极电性连接数据线，且第三漏极电性连接第三像素电极。电荷分享单元电性连接第二像素单元的第一栅极线及第一像素单元的第二次像素的第二开关元件的第二漏极。
本发明的又一较佳实施例提供一种可切换二维/三维显示装置，包括一显示面板与一图案化相位延迟元件。显示面板包括多个像素单元，其包括相邻的一第一像素单元与一第二像素单元。各像素单元包括一数据线、一第一栅极线、一第二栅极线、一第一次像素、一第二次像素、一第三次像素与一电荷分享单元。数据线用以传送一数据信号。第一栅极线用以传送一第一栅极信号，且第二栅极线用以传送一第二栅极信号。第一次像素包括一第一开关元件与一第一像素电极。第一开关元件包括一第一栅极、一第一源极与一第一漏极。第一栅极电性连接第一像素单元的第一栅极线，第一源极电性连接数据线，且第一漏极电性连接第一像素电极。第二次像素包括一第二开关元件与一第二像素电极。第二开关元件包括一第二栅极、一第二源极与一第二漏极。第二栅极电性连接第一像素单元的第一栅极线，第二源极电性连接数据线，且第二漏极电性连接第二像素电极。第三次像素包括一第三开关元件与一第三像素电极。第三开关元件包括一第三栅极、一第三源极与一第三漏极。第三栅极电性连接第一像素单元的第二栅极线，第三源极电性连接数据线，且第三漏极电性连接第三像素电极。电荷分享单元电性连接第二像素单元的第一栅极线及第一像素单元的第二次像素的第二开关元件的第二漏极。图案化相位延迟元件，设置于显示面板上。图案化相位延迟元件包括一第一相位延迟图案与一第二相位延迟图案，其中第一相位延迟图案对应于第一像素单元，且第二相位延迟图案对应于第二像素单元。
本发明的另一较佳实施例提供一种显示驱动方法，适用于一可切换二维/三维显示装置。可切换二维/三维显示装置，包括一显示面板与一图案化相位延迟元件。显示面板包括多个像素单元，其包括相邻的一第一像素单元与一第二像素单元。各像素单元包括一数据线、一第一栅极线、一第二栅极线、一第一次像素、一第二次像素、一第三次像素与一电荷分享单元。数据线用以传送一数据信号。第一栅极线用以传送一第一栅极信号，且第二栅极线用以传送一第二栅极信号。第一次像素包括一第一开关元件与一第一像素电极。第一开关元件包括一第一栅极、一第一源极与一第一漏极。第一栅极电性连接第一像素单元的第一栅极线，第一源极电性连接数据线，且第一漏极电性连接第一像素电极。第二次像素包括一第二开关元件与一第二像素电极。第二开关元件包括一第二栅极、一第二源极与一第二漏极。第二栅极电性连接第一像素单元的第一栅极线，第二源极电性连接数据线，且第二漏极电性连接第二像素电极。第三次像素包括一第三开关元件与一第三像素电极。第三开关元件包括一第三栅极、一第三源极与一第三漏极。第三栅极电性连接第一像素单元的第二栅极线，第三源极电性连接数据线，且第三漏极电性连接第三像素电极。电荷分享单元电性连接第二像素单元的第一栅极线及第一像素单元的第二次像素的第二开关元件的第二漏极。图案化相位延迟元件，设置于显示面板上。图案化相位延迟元件包括一第一相位延迟图案与一第二相位延迟图案，其中第一相位延迟图案对应于第一像素单元，且第二相位延迟图案对应于第二像素单元。显示驱动方法包括下列步骤。于一第一时段内，提供第一栅极信号至第一像素单元的第一栅极线以及提供数据信号至数据线，以将一第一次像素电压写入第一像素单元的第一次像素及将一第二次像素电压写入第一像素单元的第二次像素。于一第二时段内，提供第二栅极信号至第一像素单元的第二栅极线以及提供数据信号至数据线，以将一第三次像素电压写入第一像素单元的第三次像素，其中第二时段落后第一时段，且第二时段与第一时段部分重叠。于一第三时段内，提供第一栅极信号至第二像素单元的第一栅极线以及提供数据信号至数据线，以将另一第一次像素电压写入第二像素单元的第一次像素与第二次像素，且第一栅极信号致能第一像素单元的电荷分享单元以对第一像素单元的第二次像素进行电荷分享，以使第一像素单元的第二次像素电压不等于第一次像素电压，其中第三时段落后第二时段，且第三时段与第二时段部分重叠。
附图说明
图1绘示了本发明的一较佳实施例的像素结构的示意图；
图2绘示了图1的像素结构的像素电路的等效电路图；
图3绘示了图1的像素结构于二维显示模式下的时序示意图；
图4绘示了图1的像素结构于三维显示模式下的时序示意图；
图5绘示了本发明的一较佳实施例的可切换二维/三维显示装置的俯视示意图；
图6绘示了图5的可切换二维/三维显示装置于二维显示模式下的侧视示意图；
图7绘示了图5的可切换二维/三维显示装置于三维显示模式下的侧视示意图。
其中，附图标记：
10        像素结构          PU          像素单元
PU1       第一像素单元      PU2         第二像素单元
DL(m)     数据线            GLA(n)      第一栅极线
GLB(n)    第二栅极线        P1          第一次像素
P2        第二次像素        P3          第三次像素
CS        电荷分享单元      GLA(n+1)    第一栅极线
GLB(n+1)  第二栅极线        VD(m)       数据信号
VGA(n)    第一栅极信号      VGB(n)      第二栅极信号
VGA(n+1)  第一栅极信号      VGB(n+1)    第二栅极信号
SW1       第一开关元件      PE1         第一像素电极
G1        第一栅极          S1          第一源极
D1        第一漏极          CE          共通电极
Clc1      第一液晶电容      SW2         第二开关元件
PE2       第二像素电极      G2          第二栅极
S2        第二源极          D2          第二漏极
Clc2      第二液晶电容      SW3         第三开关元件
PE3       第三像素电极      G3          第三栅极
S3        第三源极          D3          第三漏极
Clc3      第三液晶电容      SW4         第四开关元件
G4        第四栅极          S4          第四源极
D4        第四漏极          CL1         第一共通线
CL2       第二共通线        Cst1        第一储存电容
Cst2      第二储存电容      Cst3        第三储存电容
Vp1       第一次像素电压    Vp2         第二次像素电压
Vp3       第三次像素电压    T1          第一时段
T2        第二时段          T3          第三时段
T11、T12  子时段            T21、T22    子时段
T31、T32    子时段          L1    第一电平
L2          第二电平        L0    零灰阶电平
50          可切换二维/三维显示装置60    显示面板
70          背光模块            80    图案化相位延迟元件
81          第一相位延迟图案    82    第二相位延迟图案
LF          左眼影像            LR    右眼影像
90          观看者              100   偏光眼镜
100L        左镜片              100R  右镜片
Cst4        第四储存电容        L     影像
X           方向                Y     方向
Z           方向
具体实施方式
为使熟习本发明所属技术领域的一般技艺者能更进一步了解本发明，下文特列举本发明的较佳实施例，并配合所附图式，详细说明本发明的构成内容及所欲达成的功效。
请参考图1与图2。图1绘示了本发明的一较佳实施例的像素结构的示意图，图2绘示了图1的像素结构的像素电路的等效电路图。本实施例的像素结构适用于一可切换二维/三维显示装置，例如可切换二维/三维液晶显示装置，但不以此为限。本实施例的像素结构亦可适用于其它各种型式的可切换二维/三维显示装置，例如可切换二维/三维液晶显示装置或可切换二维/三维有机电激发光显示装置。如图1与图2所示，本实施例的像素结构10包括以阵列排列的多个像素单元PU，其至少包括相邻的一第一像素单元PU1与一第二像素单元PU2。在本实施例中，多个像素单元PU可构成一显示像素单元。举例而言，三个分别用来显示不同颜色的像素单元PU可构成一用来显示全彩画面的显示像素单元。第一像素单元PU1包括一数据线DL(m)、一第一栅极线GLA(n)、一第二栅极线GLB(n)、一第一次像素P1、一第二次像素P2、一第三次像素P3，以及一电荷分享单元CS。第二像素单元PU2包括一数据线DL(m)、一第一栅极线GLA(n)、一第二栅极线GLB(n)、一第一次像素P1、一第二次像素P2、一第三次像素P3，以及一电荷分享单元CS。第一像素单元PU1与第二像素单元PU2共享用以传送一数据信号VD(m)的数据线DL(m)，其中数据线DL(m)可沿一方向Y设置。第一栅极线GLA(n)、GLA(n+1)分别用以传送第一栅极信号VGA(n)、VGA(n+1)，而第二栅极线GLB(n)、GLB(n+1)大体上可沿一方向X平行设置，分别用以传送第二栅极信号VGB(n)、VGB(n+1)。第一次像素P1包括一第一开关元件SW1与一第一像素电极PE1。第一开关元件SW1例如包括一第一栅极G1、一第一源极S1与一第一漏极D1。第一栅极G1例如电性连接第一像素单元PU1的第一栅极线GLA(n)，第一源极S1例如电性连接数据线DL(m)，且第一漏极D1例如电性连接第一像素电极PE1。第一像素电极PE1与另一基板上的一共通电极CE(图1未示)之间形成一第一液晶电容Clc1，用以驱动两者之间的液晶分子，此为本领域通常知识者所熟知，因此不再赘述。第二次像素P2包括一第二开关元件SW2与一第二像素电极PE2。第二开关元件SW2例如包括一第二栅极G2、一第二源极S2与一第二漏极D2。第二栅极G2例如电性连接第一像素单元PU1的第一栅极线GLA(n)，第二源极S2例如电性连接数据线DL(m)，且第二漏极D2例如电性连接第二像素电极PE2。第二像素电极PE2与共通电极CE之间形成一第二液晶电容Clc2，用以驱动液晶分子。第三次像素P3包括一第三开关元件SW3与一第三像素电极PE3。第三开关元件SW3例如包括一第三栅极G3、一第三源极S3与一第三漏极D3。第三栅极G3例如电性连接第一像素单元PU1的第二栅极线GLB(n)，第三源极S3例如电性连接数据线DL(m)，且第三漏极D3例如电性连接第三像素电极PE3。第三像素电极PE3与共通电极CE之间形成一第三液晶电容Clc3，用以驱动液晶分子。在本实施例中，第二次像素P2位于第一次像素P1与第三次像素P3之间，但不以此为限，且第一次像素P1、第二次像素P2与第三次像素P3的尺寸或比例可相等或视需要加以调整。第一像素单元PU1的电荷分享单元CS电性连接第二像素单元PU2的第一栅极线GLA(n+1)及第一像素单元PU1的第二次像素P2的第二开关元件SW2的第二漏极D2。电荷分享单元CS包括一第四开关元件SW4。第四开关元件SW4例如包括一第四栅极G4、一第四源极S4与一第四漏极D4。第四栅极G4例如电性连接第二像素单元PU2的第一栅极线GLA(n)，第四源极S4例如电性连接第一像素单元PU1的第二次像素P2的第二开关元件SW2的第二漏极D2，且第四漏极D4例如为电性浮置(floating)，可设置在第三次像素P3下。在本实施例中，第一开关元件SW1、第二开关元件SW2、第三开关元件SW3与第四开关元件SW4以薄膜电晶体元件加以实现，但不以此为限。此外，本实施例的像素结构10另包括一第一共通线CL1与一第二共通线CL2。第一漏极D1与第一共通线CL1部分重叠而形成一第一储存电容Cst1，第二漏极D2与第一共通线CL1部分重叠而形成一第二储存电容Cst2，第三漏极D3与第二共通线CL2部分重叠而形成一第三储存电容Cst3，且第四漏极D4与第二共通线CL2部分重叠而形成一第四储存电容Cst4。
在本实施例中，第一次像素P1的第一栅极信号VGA(n)与数据信号VD(m)依据一第一伽玛(Gamma)曲线所产生。第一栅极信号VGA(n)会传送至第一栅极G1，而数据信号VD(m)会传送至第一源极S1，藉此将一第一次像素电压Vp1写入第一次像素P1。第一栅极信号VGA(n)会传送至第二栅极G2，而数据信号VD(m)会传送至第二源极S2，藉此将一第二次像素电压Vp2写入第二次像素P2。第三次像素P3的第二栅极信号VGB(n)与数据信号VD(m)依据一第二伽玛曲线所产生。第二栅极信号VGB(n)会传送至第三栅极G3，而数据信号VD(m)会传送至第三源极S3，藉此将一第三次像素电压Vp3写入第三次像素P3，其中第三次像素电压Vp3会不同于第一次像素电压Vp1及第二次像素电压Vp2。另外，由于电荷分享单元CS电性连接第一像素单元PU1的第二次像素P2及第二像素单元PU2的第一栅极线GLA(n+1)，因此电荷分享单元CS可根据第二像素单元PU2的第一栅极线GLA(n+1)的第一栅极信号VGA(n+1)对第一像素单元PU1的第二次像素P2进行电荷分享，以使第二次像素电压Vp2不同于第一次像素电压Vp1。藉由上述配置，第一像素单元PU1的第一次像素电压Vp1、第二次像素电压Vp2及第三次像素电压Vp3三者均会不同，因此可以进行多区域垂直配向运作而达到广视角显示功能。举例而言，若每一个次像素具有四个垂直配向区域(Domain)，则本实施例的像素单元10的第一次像素P1、第二次像素P2与第三次像素P3可达到十二区域垂直配向。在本实施例中，可切换二维/三维显示装置朝向方向Z提供显示画面给观看者。
请参考图3，并一并参考图1与图2。图3绘示了图1的像素结构于二维显示模式下的时序示意图。如图3所示，在二维显示模式下，本实施例的显示驱动方法包括下列步骤。于一第一时段T1内，提供第一栅极信号VGA(n)至第一像素单元PU1的第一栅极线GLA(n)以及提供数据信号VD(m)至数据线DL(m)，以将一第一次像素电压Vp1写入第一像素单元PU1的第一次像素P1及将一第二次像素电压Vp2写入第一像素单元PU1的第二次像素P2。在第一时段内，数据信号VD(m)具有一第一电平L1。于一第二时段T2内，提供第二栅极信号VGB(n)至第一像素单元PU1的第二栅极线GLB(n)以及提供数据信号VD(m)至数据线DL(m)，以将一第三次像素电压Vp3写入第一像素单元PU1的第三次像素P3。于第二时段T2内，数据信号VD(m)具有一不同于第一电平L1的第二电平L2。于一第三时段T3内，提供第一栅极信号VGA(n+1)至第二像素单元PU2的第一栅极线GLA(n+1)以及提供数据信号VD(m)至数据线DL(m)，以将另一第一次像素电压Vp1写入第二像素单元PU2的第一次像素P1与第二次像素P2，且第一栅极信号VGA(n+1)可致能第一像素单元PU1的电荷分享单元CS以对第一像素单元PU1的第二次像素P2进行电荷分享，以使第一像素单元PU1的第二次像素电压Vp2不等于第一次像素电压Vp1。在本实施例中，第二时段T2落后第一时段T1，且第二时段T2与第一时段T1部分重叠；第三时段T3落后第二时段T2，且第三时段T3与第二时段T2部分重叠。精确地说，第一时段T1可分割成两个子时段T11、T12，第二时段T2可分割成两个子时段T21、T22，且第三时段T3可分割成两个子时段T31、T32，其中子时段T12与子时段T21重叠，且子时段T22与子时段T31重叠。在子时段T11中，第一栅极信号VGA(n)可对第一像素单元PU1的第一次像素P1与第二次像素P2进行预充电(pre-charge)。在子时段T12(子时段T21)中，数据线DL(m)所传递的数据信号VD(m)具有第一电平L1，以将第一次像素电压Vp1写入第一像素单元PU1的第一次像素P1及将第二次像素电压Vp2写入第一像素单元PU1的第二次像素P2，其中在子时段T12(子时段T21)中，第一次像素电压Vp1等于第二次像素电压Vp2。此外，在子时段T12(子时段T21)中，第二栅极信号VGB(n)可对第三次像素P3进行预充电。在子时段T22(子时段T31)中，数据线DL(m)所传递的数据信号VD(m)具有第二电平L2，以将第三次像素电压Vp3写入第一像素单元PU1的第三次像素P3。此外，在子时段T22(子时段T31)中，第一栅极信号VGA(n+1)可对第二像素单元PU2的第一次像素P1与第二次像素P2进行预充电，且第一栅极信号VGA(n+1)可致能第一像素单元PU1的电荷分享单元CS以对第一像素单元PU1的第二次像素P2进行电荷分享。因此，第一像素单元PU1的第二次像素电压Vp2会不等于第一次像素电压Vp1，而使得第一次像素P1与第二次像素P2具有不同的灰阶。藉由上述驱动方式，第一次像素P1、第二次像素P2与第三次像素P3会具有不同的灰阶，而达到多区域垂直配向的作用。
请参考图4，并一并参考图1与图2。图4绘示了图1的像素结构于三维显示模式下的时序示意图。如4图所示，不同于二维显示模式，在三维显示模式下，本实施例的显示驱动方法包括下列步骤。于一第一时段T1内，提供第一栅极信号VGA(n)至第一像素单元PU1的第一栅极线GLA(n)以及提供数据信号VD(m)至数据线DL(m)，以将一第一次像素电压Vp1写入第一像素单元PU1的第一次像素P1及将一第二次像素电压Vp2写入第一像素单元PU1的第二次像素P2。在第一时段内，数据信号VD(m)具有一第一电平L1。于一第二时段T2内，提供第二栅极信号VGB(n)至第一像素单元PU1的第二栅极线GLB(n)以及提供数据信号VD(m)至数据线DL(m)，以将一第三次像素电压Vp3写入第一像素单元PU1的第三次像素P3。于第二时段T2内，数据信号VD(m)具有一零灰阶电平L0，因此第三次像素电压Vp3为零灰阶电压。于一第三时段T3内，提供第一栅极信号VGA(n+1)至第二像素单元PU2的第一栅极线GLA(n+1)以及提供数据信号VD(m)至数据线DL(m)，以将另一第一次像素电压Vp1写入第二像素单元PU2的第一次像素P1与第二次像素P2，且第一栅极信号VGA(n+1)可致能第一像素单元PU1的电荷分享单元CS以对第一像素单元PU1的第二次像素P2进行电荷分享，以使第一像素单元PU1的第二次像素电压Vp2不等于第一次像素电压Vp1。在本实施例中，第二时段T2落后第一时段T1，且第二时段T2与第一时段T1部分重叠；第三时段T3落后第二时段T2，且第三时段T3与第二时段T2部分重叠。精确地说，第一时段T1可分割成两个子时段T11、T12，第二时段T2可分割成两个子时段T21、T22，且第三时段T3可分割成两个子时段T31、T32，其中子时段T12与子时段T21重叠，且子时段T22与子时段T31重叠。在子时段T11中，第一栅极信号VGA(n)可对第一像素单元PU1的第一次像素P1与第二次像素P2进行预充电。在子时段T12(子时段T21)中，数据线DL(m)所传递的数据信号VD(m)具有第一电平L1，以将第一次像素电压Vp1写入第一像素单元PU1的第一次像素P1及将第二次像素电压Vp2写入第一像素单元PU1的第二次像素P2，其中在子时段T12(子时段T21)中，第一次像素电压Vp1等于第二次像素电压Vp2。此外，在子时段T12(子时段T21)中，第二栅极信号VGB(n)可对第三次像素P3进行预充电。在子时段T22(子时段T31)中，数据线DL(m)所传递的数据信号VD(m)具有零灰阶电平L0，以将具有零灰阶电压的第三次像素电压Vp3写入第一像素单元PU1的第三次像素P3。因此，第三次像素P3会呈现暗态，以作为遮蔽图案之用。此外，在子时段T22(子时段T31)中，第一栅极信号VGA(n+1)可对第二像素单元PU2的第一次像素P1与第二次像素P2进行预充电，且第一栅极信号VGA(n+1)可致能第一像素单元PU1的电荷分享单元CS以对第一像素单元PU1的第二次像素P2进行电荷分享。因此，第一像素单元PU1的第二次像素电压Vp2会不等于第一次像素电压Vp1，而使得第一次像素P1与第二次像素P2具有不同的灰阶。
由上述可知，本实施例的像素结构10的各像素单元PU的第一次像素P1与第三次像素P3分别利用第一栅极线与第二栅极线加以驱动而可具有不同的第一次像素电压Vp1与第三次像素电压Vp3，而第二次像素P2则利用相邻的像素单元PU的第一栅极线进行电荷分享，因此可具有不同于第一次像素电压Vp1与第三次像素电压Vp3的第二次像素电压Vp2。在二维显示模式下，像素结构10可进行多区域垂直配向运作而达到广视角显示功能。另外，由于相邻的像素单元PU的第一栅极线的栅极信号的时序没有重叠，因此可以利用预充电方式驱动。在三维显示模式下，第一次像素电压Vp1不等于第二次像素电压Vp2，因此可进行多区域垂直配向运作而达到广视角显示功能。此外，第三次像素电压Vp3较佳可为零灰阶电压，因此第三次像素P3为暗态，其可作为用以显示左眼影像与右眼影像的相邻的像素单元PU之间的遮蔽图案，以避免产生左眼影像与右眼影像产生影像边缘互扰(cross talk)问题。本实施例的像素结构10为2G1D架构，其仅使用两条栅极线与一条数据线即可使三个次像素具有不同的次像素电压，因此不会造成开口率的损失。
请参考图5至图7。图5绘示了本发明的一较佳实施例的可切换二维/三维显示装置的俯视示意图，图6绘示了图5的可切换二维/三维显示装置于二维显示模式下的侧视示意图，图7绘示了图5的可切换二维/三维显示装置于三维显示模式下的侧视示意图。如图5所示，本实施例的可切换二维/三维显示装置50包括一显示面板60例如一液晶显示面板、一背光模块70设置于显示面板60的背面，以及一图案化相位延迟元件80设置于显示面板60上。换句话说，显示面板60设置在图案化相位延迟元件80与背光模块70之间。显示面板60包括多个像素单元，像素单元的结构与显示驱动方法如前述实施例所揭示，在此不再赘述。此外，显示面板60不限定是液晶显示面板。如图6与图7所示，图案化相位延迟元件80包括一第一相位延迟图案81与一第二相位延迟图案82，其中第一相位延迟图案81对应于第一像素单元PU1，且第二相位延迟图案82对应于第二像素单元PU2。图案化相位延迟元件80可为一图案化相位延迟薄膜(patterned retardation film)或是一液晶相位延迟装置(liquidcrystal retardation device)，但不以此为限，其详细结构为本领域通常知识者所熟知，因此不再赘述。如图6所示，在二维显示模式下，由于第一像素单元PU1与第二像素单元PU2较佳可写入相同的数据信号，因此可提供相同的影像同时供观看者90的左眼与右眼观看，但不以此为限。由于观看者90左眼与右眼观看的影像相同，因此不论第一相位延迟图案81与第二相位延迟图案82是否具有相同或不同的相位延迟效果，观看者90是否配载偏光眼镜，观看者90均是看到二维的显示影像。如图7所示，在三维显示模式下，第一相位延迟图案81与第二相位延迟图案82具有不同的相位延迟效果(例如第一相位延迟图案81具有二分之一波长延迟效果而第二相位延迟图案82具有零波长延迟效果)，可使得第一像素单元PU1所提供的左眼影像LF与第二像素单元PU2所提供的右眼影像LR具有不同的偏振方向。在三维显示模式下，第一像素单元PU1与第二像素单元PU2写入不同的数据信号，分别对应左眼与右眼的影像数据。观看者90需配载偏光眼镜100，其中偏光眼镜100的左镜片100L例如是对应第一像素单元PU1，仅可容许左眼影像LF穿透而使得左眼仅观看到左眼影像LF，且右镜片100R例如是对应第二像素单元PU2，仅可容许右眼影像LR穿透而使得右眼仅观看到右眼影像LF，藉此观看者90可感受到立体影像。值得说明的是，由于观看角度的不同，部分的右眼影像LR可能会从第一相位延迟图案81射出而使得其偏振方向与左眼影像LF的偏振方向相同而穿透左镜片100L；同理，部分的左眼影像LF亦可能会从第二相位延迟图案82射出而使得其偏振方向与右眼影像LR的偏振方向相同而穿透右镜片100R。如此一来，左眼影像LF与右眼影像LR可能会产生影像边缘互扰问题而降低三维显示的品质。有鉴于此，在三维显示模式下，本实施例的可切换二维/三维显示装置50的第一像素单元PU1的第三次像素P3与第二像素单元PU2的第三次像素P3较佳可控制为暗态，例如是数据线(Dm)写入零灰阶影像数据，使第三次像素P3呈现黑色影像，以作为遮蔽图案。遮蔽图案可阻挡右眼影像LR从第一相位延迟图案81射出而穿透左镜片100L而被左眼所接收，如图7中箭头LR所示意，以及阻挡左眼影像LF从第二相位延迟图案82射出而穿透右镜片100R并被右眼所接收(未图示)，因此可有效避免左眼影像LF与右眼影像LR在方向Y上产生影像边缘互扰问题。此外，在三维显示模式下，由于第一次像素电压Vp1不等于第二次像素电压Vp2，因此仍可进行多区域垂直配向运作而达到广视角显示功能，减少色偏的问题，进而达到提升显示品质的效果。
综上所述，本发明的像素结构的各像素单元的第一次像素与第三次像素分别利用第一栅极线与第二栅极线加以驱动而可具有不同的第一次像素电压与第三次像素电压，而第二次像素则利用相邻的像素单元的第一栅极线进行电荷分享，因此可具有不同于第一次像素电压与第三次像素电压的第二次像素电压。在二维显示模式与三维显示模式下，像素结构均可进行多区域垂直配向运作而达到广视角显示功能。另外，由于相邻的像素单元的第一栅极线的栅极信号的时序没有重叠，因此可以利用预充电方式驱动。在三维显示模式下，第一次像素电压不等于第二次像素电压，因此可进行多区域垂直配向运作而达到广视角显示功能，而且有较高的亮度与色彩饱和度。此外，第三次像素电压为零灰阶电压，因此第三次像素为暗态，其可作为用以显示左眼影像与右眼影像的相邻的像素单元之间的遮蔽图案，以避免产生左右眼影像产生影像边缘互扰问题。本实施例的像素结构可为2G1D架构，其仅使用两条栅极线与一条数据线即可使三个次像素具有不同的次像素电压，因此不会造成开口率的损失。
以上所述仅为本发明的较佳实施例，凡依本发明申请专利范围所做的均等变化与修饰，皆应属本发明的涵盖范围。

Claims (17)

1.一种像素电路，适用于一可切换二维/三维显示装置，包括一图案化相位延迟元件，设置于该像素电路上，该图案化相位延迟元件包括一第一相位延迟图案与一第二相位延迟图案，其特征在于，该像素电路包括：
多个像素单元，包括相邻的一第一像素单元与一第二像素单元，该第一相位延迟图案对应于该第一像素单元，且该第二相位延迟图案对应于该第二像素单元，其中各该像素单元包括：
一数据线，用以传送一数据信号；
一第一栅极线，用以传送一第一栅极信号；
一第二栅极线，用以传送一第二栅极信号；
一第一次像素；
一第二次像素；
一第三次像素；以及
一电荷分享单元；
其中，该第一像素单元的该第一次像素电性连接该第一像素单元的该数据线及该第一栅极线，该第一次像素根据该数据信号与该第一栅极信号以写入一第一次像素电压，该第一像素单元的该第二次像素电性连接该第一像素单元的该数据线及该第一栅极线，该第二次像素根据该数据信号与该第一栅极信号以写入一第二次像素电压，该第一像素单元的该第三次像素电性连接该第一像素单元的该数据线及该第二栅极线，该第三次像素根据该数据信号及该第二栅极线所传送的该第二栅极信号以写入一第三次像素电压，该第一像素单元的该电荷分享单元电性连接该第一像素单元的该第二次像素及该第二像素单元的该第一栅极线，且该第一像素单元的该电荷分享单元根据该第二像素单元的该第一栅极线的该第一栅极信号对该第一像素单元的该第二次像素进行电荷分享，以使该第二次像素电压不同于该第一次像素电压。
2.根据权利要求1所述的像素电路，其特征在于，该第一次像素的该第一栅极信号与该数据信号依据一第一伽玛曲线所产生，且该第三次像素的该第二栅极信号与该数据信号依据一第二伽玛曲线所产生。
3.一种像素结构，适用于一可切换二维/三维显示装置，包括一图案化相位延迟元件，设置于该像素结构上，该图案化相位延迟元件包括一第一相位延迟图案与一第二相位延迟图案，其特征在于，该像素结构包括：
多个像素单元，包括相邻的一第一像素单元与一第二像素单元，该第一相位延迟图案对应于该第一像素单元，且该第二相位延迟图案对应于该第二像素单元，其中各该像素单元包括：
一数据线，用以传送一数据信号；
一第一栅极线，用以传送一第一栅极信号；
一第二栅极线，用以传送一第二栅极信号；
一第一次像素，包括：
一第一开关元件，包括一第一栅极、一第一源极与一第一漏极；以及
一第一像素电极；
一第二次像素，包括：
一第二开关元件，包括一第二栅极、一第二源极与一第二漏极；以及
一第二像素电极；
一第三次像素，包括：
一第三开关元件，包括一第三栅极、一第三源极与一第三漏极；以及
一第三像素电极；以及
一电荷分享单元；
其中，该第一像素单元的该第一次像素的该第一栅极电性连接该第一像素单元的该第一栅极线，该第一源极电性连接该数据线，该第一漏极电性连接该第一像素电极，该第一像素单元的该第二次像素的该第二栅极电性连接该第一像素单元的该第一栅极线，该第二源极电性连接该数据线，该第二漏极电性连接该第二像素电极，该第一像素单元的该第三次像素的该第三栅极电性连接该第一像素单元的该第二栅极线，该第三源极电性连接该数据线，该第三漏极电性连接该第三像素电极，该第一像素单元的该电荷分享单元电性连接该第二像素单元的该第一栅极线及该第一像素单元的该第二次像素的该第二开关元件的该第二漏极。
4.根据权利要求3所述的像素结构，其特征在于，该第二次像素位于该第一次像素与该第三次像素之间。
5.根据权利要求3所述的像素结构，其特征在于，该电荷分享单元包括一第四开关元件，该第一像素单元的该电荷分享单元的该第四开关元件包括：
一第四栅极，电性连接该第二像素单元的该第一栅极线；
一第四源极，电性连接该第一像素单元的该第二次像素的该第二开关元件的该第二漏极；以及
一第四漏极，其中该第四漏极为浮置。
6.根据权利要求5所述的像素结构，其特征在于，另包括一第一共通线与一第二共通线，其中该第一漏极与该第一共通线部分重叠而形成一第一储存电容，该第二漏极与该第一共通线部分重叠而形成一第二储存电容，该第三漏极与该第二共通线部分重叠而形成一第三储存电容，且该第四漏极与该第二共通线部分重叠而形成一第四储存电容。
7.根据权利要求3所述的像素结构，其特征在于，该第一次像素的该第一栅极信号与该数据信号依据一第一伽玛曲线所产生，且该第三次像素的该第二栅极信号与该数据信号依据一第二伽玛曲线所产生。
8.一种可切换二维/三维显示装置，其特征在于，包括：
一显示面板，包括多个像素单元，所述像素单元包括相邻的一第一像素单元与一第二像素单元，其中各该像素单元包括：
一数据线，用以传送一数据信号；
一第一栅极线，用以传送一第一栅极信号；
一第二栅极线，用以传送一第二栅极信号；
一第一次像素，包括：
一第一开关元件，包括一第一栅极、一第一源极与一第一漏极；以及
一第一像素电极；
一第二次像素，包括：
一第二开关元件，包括一第二栅极、一第二源极与一第二漏极；以及
一第二像素电极；
一第三次像素，包括：
一第三开关元件，包括一第三栅极、一第三源极与一第三漏极；以及
一第三像素电极；以及
一电荷分享单元；
其中，该第一像素单元的该第一次像素的该第一栅极电性连接该第一像素单元的该第一栅极线，该第一源极电性连接该数据线，该第一漏极电性连接该第一像素电极，该第一像素单元的该第二次像素的该第二栅极电性连接该第一像素单元的该第一栅极线，该第二源极电性连接该数据线，该第二漏极电性连接该第二像素电极，该第一像素单元的该第三次像素的该第三栅极电性连接该第一像素单元的该第二栅极线，该第三源极电性连接该数据线，该第三漏极电性连接该第三像素电极，该第一像素单元的该电荷分享单元电性连接该第二像素单元的该第一栅极线及该第一像素单元的该第二次像素的该第二开关元件的该第二漏极；以及
一图案化相位延迟元件，设置于该显示面板上，该图案化相位延迟元件包括一第一相位延迟图案与一第二相位延迟图案，该第一相位延迟图案对应于该第一像素单元，且该第二相位延迟图案对应于该第二像素单元。
9.根据权利要求8所述的可切换二维/三维显示装置，其特征在于，该第二次像素位于该第一次像素与该第三次像素之间。
10.根据权利要求8所述的可切换二维/三维显示装置，其特征在于，该电荷分享单元包括一第四开关元件，该第一像素单元的该电荷分享单元的该第四开关元件包括：
一第四栅极，电性连接该第二像素单元的该第一栅极线；
一第四源极，电性连接该第一像素单元的该第二次像素的该第二开关元件的该第二漏极；以及
一第四漏极，其中该第四漏极为浮置。
11.根据权利要求10所述的可切换二维/三维显示装置，其特征在于，该像素结构另包括一第一共通线与一第二共通线，其中该第一漏极与该第一共通线部分重叠而形成一第一储存电容，该第二漏极与该第一共通线部分重叠而形成一第二储存电容，该第三漏极与该第二共通线部分重叠而形成一第三储存电容，且该第四漏极与该第二共通线部分重叠而形成一第四储存电容。
12.根据权利要求8所述的可切换二维/三维显示装置，其特征在于，该显示面板包括一液晶显示面板。
13.根据权利要求12所述的可切换二维/三维显示装置，其特征在于，更包括一背光模块，其中该液晶显示面板设置在该图案化相位延迟元件与该背光模块之间。
14.一种显示驱动方法，适用于一可切换二维/三维显示装置，其特征在于，该可切换二维/三维显示装置包括：
一显示面板，包括一像素结构，该像素结构包括多个像素单元，所述像素单元包括相邻的一第一像素单元与一第二像素单元，其中各该像素单元包括：
一数据线，用以传送一数据信号；
一第一栅极线，用以传送一第一栅极信号；
一第二栅极线，用以传送一第二栅极信号；
一第一次像素，包括：
一第一开关元件，包括一第一栅极、一第一源极与一第一漏极；以及
一第一像素电极；
一第二次像素，包括：
一第二开关元件，包括一第二栅极、一第二源极与一第二漏极；以及
一第二像素电极；
一第三次像素，包括：
一第三开关元件，包括一第三栅极、一第三源极与一第三漏极；以及
一第三像素电极；以及
一电荷分享单元；
其中，该第一像素单元的该第一次像素的该第一栅极电性连接该第一像素单元的该第一栅极线，该第一源极电性连接该数据线，该第一漏极电性连接该第一像素电极，该第一像素单元的该第二次像素的该第二栅极电性连接该第一像素单元的该第一栅极线，该第二源极电性连接该数据线，该第二漏极电性连接该第二像素电极，该第一像素单元的该第三次像素的该第三栅极电性连接该第一像素单元的该第二栅极线，该第三源极电性连接该数据线，该第三漏极电性连接该第三像素电极，该第一像素单元的该电荷分享单元电性连接该第二像素单元的该第一栅极线及该第一像素单元的该第二次像素的该第二开关元件的该第二漏极；以及
一图案化相位延迟元件，设置于该显示面板上，该图案化相位延迟元件包括一第一相位延迟图案与一第二相位延迟图案，该第一相位延迟图案对应于该第一像素单元，且该第二相位延迟图案对应于该第二像素单元；
该显示驱动方法包括：
于一第一时段内，提供该第一栅极信号至该第一像素单元的该第一栅极线以及提供该数据信号至该数据线，以将一第一次像素电压写入该第一像素单元的该第一次像素及将一第二次像素电压写入该第一像素单元的该第二次像素；
于一第二时段内，提供该第二栅极信号至该第一像素单元的该第二栅极线以及提供该数据信号至该数据线，以将一第三次像素电压写入该第一像素单元的该第三次像素，其中该第二时段落后该第一时段，且该第二时段与该第一时段部分重叠；以及
于一第三时段内，提供该第一栅极信号至该第二像素单元的该第一栅极线以及提供该数据信号至该数据线，以将另一第一次像素电压写入该第二像素单元的该第一次像素与该第二次像素，且该第一栅极信号致能该第一像素单元的该电荷分享单元以对该第一像素单元的该第二次像素进行电荷分享，以使该第一像素单元的该第二次像素电压不等于该第一次像素电压，其中该第三时段落后该第二时段，且该第三时段与该第二时段部分重叠。
15.根据权利要求14所述的显示驱动方法，其特征在于，于一二维显示模式下，于该第一时段内，该数据信号具有一第一电平，且于该第二时段内，该数据信号具有一不同于该第一电平的第二电平；以及于一三维显示模式下，于该第一时段内，该数据信号具有一第一电平，且于该第二时段内，该数据信号具有一零灰阶电平。
16.根据权利要求15所述的显示驱动方法，其特征在于，于该二维显示模式下，该第一像素单元与该第二像素单元写入相同的数据信号。
17.根据权利要求15所述的显示驱动方法，其特征在于，于该三维显示模式下，该第一像素单元与该第二像素单元写入不同的数据信号。
CN201210385904.1A 2012-08-03 2012-10-12 像素电路、像素结构、可切换二维/三维显示装置、显示驱动方法 Active CN102915716B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW101128010A TWI449024B (zh) 2012-08-03 2012-08-03 畫素電路、畫素結構、可切換二維／三維顯示裝置及其顯示驅動方法
TW101128010 2012-08-03

Publications (2)

Publication Number Publication Date
CN102915716A CN102915716A (zh) 2013-02-06
CN102915716B true CN102915716B (zh) 2015-04-15

Family

ID=47614056

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210385904.1A Active CN102915716B (zh) 2012-08-03 2012-10-12 像素电路、像素结构、可切换二维/三维显示装置、显示驱动方法

Country Status (3)

Country Link
US (1) US9214133B2 (zh)
CN (1) CN102915716B (zh)
TW (1) TWI449024B (zh)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103926763B (zh) * 2013-03-07 2017-04-19 厦门天马微电子有限公司 阵列基板、液晶显示装置和图像显示方法
CN103268043B (zh) * 2013-05-24 2015-08-19 深圳市华星光电技术有限公司 一种阵列基板及液晶显示装置
CN103278977B (zh) * 2013-05-31 2015-11-25 深圳市华星光电技术有限公司 液晶显示面板及其像素结构和驱动方法
CN103353698B (zh) 2013-07-19 2016-03-30 深圳市华星光电技术有限公司 一种阵列基板及液晶显示面板
US20150022510A1 (en) * 2013-07-19 2015-01-22 Shenzhen China Star Optoelectronics Technology Co., Ltd. Array substrate and liquid crystal panel with the same
US9218777B2 (en) * 2013-07-19 2015-12-22 Shenzhen China Star Optoelectronics Technology Co., Ltd Array substrate and the liquid crystal panel
CN103399439B (zh) * 2013-07-26 2015-11-25 深圳市华星光电技术有限公司 一种阵列基板及液晶显示面板
CN103399435B (zh) * 2013-08-01 2015-09-16 深圳市华星光电技术有限公司 一种阵列基板及液晶显示面板
CN103454823B (zh) * 2013-09-09 2016-01-06 深圳市华星光电技术有限公司 一种阵列基板及液晶显示面板
CN103472647B (zh) * 2013-09-22 2016-04-06 合肥京东方光电科技有限公司 一种阵列基板、液晶显示面板及显示装置
CN103472644B (zh) * 2013-09-25 2015-11-25 深圳市华星光电技术有限公司 一种阵列基板及液晶显示面板
CN103676253B (zh) * 2013-12-03 2016-08-17 深圳市华星光电技术有限公司 显示装置及其显示图像的方法
CN103676277B (zh) * 2013-12-13 2016-04-27 深圳市华星光电技术有限公司 3d显示装置及其像素阵列结构
CN103676383B (zh) * 2013-12-27 2015-12-09 深圳市华星光电技术有限公司 兼容2d与3d显示模式的液晶显示面板及显示方法
CN103728751B (zh) * 2013-12-27 2016-03-30 深圳市华星光电技术有限公司 切换显示二维和三维影像的液晶显示器
CN103728752B (zh) * 2013-12-30 2016-03-30 深圳市华星光电技术有限公司 改善显示3d影像发生闪烁的液晶显示器
US9236020B2 (en) * 2014-03-11 2016-01-12 Shenzhen China Star Optoelectronics Technology Co., Ltd. Display device and method thereof for displaying images
TWI539432B (zh) * 2014-07-07 2016-06-21 友達光電股份有限公司 畫素電路及其控制方法與具該電路的顯示裝置
CN104166288B (zh) * 2014-08-28 2017-03-15 深圳市华星光电技术有限公司 立体显示装置及其液晶显示面板和阵列基板
CN104216187B (zh) * 2014-09-04 2017-08-15 深圳市华星光电技术有限公司 像素结构、液晶显示面板及其驱动方法
US20160071450A1 (en) * 2014-09-04 2016-03-10 Shenzhen China Star Optoelectronics Technology Co. Ltd. Pixel structure, liquid crystal display panel and driving method thereof
CN104238219A (zh) * 2014-09-18 2014-12-24 深圳市华星光电技术有限公司 一种显示面板及其像素结构和驱动方法
CN104280965A (zh) * 2014-10-29 2015-01-14 深圳市华星光电技术有限公司 显示面板及其中像素结构和驱动方法
CN104360556B (zh) * 2014-11-21 2017-06-16 深圳市华星光电技术有限公司 一种液晶显示面板及阵列基板
CN104464672B (zh) * 2014-12-18 2017-04-19 深圳市华星光电技术有限公司 一种液晶面板显示驱动方法及液晶显示器
TWI566229B (zh) * 2015-06-03 2017-01-11 友達光電股份有限公司 顯示裝置之時序控制器及其操作方法
CN105070266B (zh) * 2015-09-11 2017-11-10 深圳市华星光电技术有限公司 一种液晶显示面板及其阵列基板
CN105467712A (zh) * 2016-01-08 2016-04-06 京东方科技集团股份有限公司 显示基板和显示装置
TWI638349B (zh) * 2016-03-04 2018-10-11 友達光電股份有限公司 畫素單元及顯示方法
TWI613639B (zh) * 2016-09-06 2018-02-01 友達光電股份有限公司 可切換式畫素電路及其驅動方法
CN108628045B (zh) * 2017-03-21 2022-01-25 京东方科技集团股份有限公司 阵列基板、显示面板和显示装置
CN107301847B (zh) * 2017-06-29 2018-08-28 惠科股份有限公司 一种显示面板的驱动方法、驱动装置及显示装置
CN107564490B (zh) * 2017-10-25 2019-07-12 惠科股份有限公司 一种显示装置的驱动方法及显示装置
TWI648581B (zh) * 2018-01-24 2019-01-21 友達光電股份有限公司 畫素結構以及可切換顯示模式的驅動方法
TWI670552B (zh) * 2018-05-25 2019-09-01 友達光電股份有限公司 液晶顯示器及其控制方法
TWI666625B (zh) * 2018-08-02 2019-07-21 友達光電股份有限公司 顯示面板和顯示面板驅動方法
CN111210783A (zh) * 2018-11-22 2020-05-29 惠科股份有限公司 画素结构及其显示面板
TWI688946B (zh) * 2018-12-11 2020-03-21 友達光電股份有限公司 顯示裝置
CN112771599B (zh) * 2019-08-21 2022-12-09 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置
CN111323974A (zh) * 2020-03-18 2020-06-23 Tcl华星光电技术有限公司 像素及液晶显示面板

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101510414A (zh) * 2008-07-10 2009-08-19 友达光电股份有限公司 液晶显示器及其驱动方法
US20090207115A1 (en) * 2008-02-14 2009-08-20 Samsung Electronics Co., Ltd. Liquid crystal display
CN102231256A (zh) * 2011-06-15 2011-11-02 友达光电股份有限公司 显示子像素电路及使用其的平面显示面板
CN102385201A (zh) * 2011-04-13 2012-03-21 友达光电股份有限公司 画素数组、画素结构及画素结构的驱动方法
CN102436102A (zh) * 2011-08-17 2012-05-02 友达光电股份有限公司 显示子像素电路、显示面板及面板的驱动方法
CN102436105A (zh) * 2011-10-20 2012-05-02 友达光电股份有限公司 液晶显示装置及其显示驱动方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070006116A (ko) * 2005-07-07 2007-01-11 삼성전자주식회사 2차원/3차원 영상 호환용 완전시차 입체 영상 디스플레이장치
KR101340054B1 (ko) * 2007-06-05 2013-12-11 삼성디스플레이 주식회사 표시장치 및 이의 구동방법
KR101416228B1 (ko) * 2007-07-06 2014-07-08 삼성전자주식회사 2차원/3차원 영상 호환용 디스플레이 장치의 구동 장치 및그 구동방법
KR101358334B1 (ko) * 2007-07-24 2014-02-06 삼성디스플레이 주식회사 액정 표시 장치 및 그 구동 방법
TWI396157B (zh) * 2008-12-02 2013-05-11 二維／三維顯示裝置與其方法
US8670004B2 (en) * 2009-03-16 2014-03-11 Pixel Qi Corporation Driving liquid crystal displays
TW201035966A (en) * 2009-03-17 2010-10-01 Chunghwa Picture Tubes Ltd Method of observing a depth fused display
TWI420493B (zh) 2009-12-17 2013-12-21 Au Optronics Corp 閘極驅動電路
CN101777301B (zh) 2010-01-15 2012-06-20 友达光电股份有限公司 栅极驱动电路
TWI493519B (zh) 2012-03-09 2015-07-21 Au Optronics Corp 畫素電路

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090207115A1 (en) * 2008-02-14 2009-08-20 Samsung Electronics Co., Ltd. Liquid crystal display
CN101510414A (zh) * 2008-07-10 2009-08-19 友达光电股份有限公司 液晶显示器及其驱动方法
CN102385201A (zh) * 2011-04-13 2012-03-21 友达光电股份有限公司 画素数组、画素结构及画素结构的驱动方法
CN102231256A (zh) * 2011-06-15 2011-11-02 友达光电股份有限公司 显示子像素电路及使用其的平面显示面板
CN102436102A (zh) * 2011-08-17 2012-05-02 友达光电股份有限公司 显示子像素电路、显示面板及面板的驱动方法
CN102436105A (zh) * 2011-10-20 2012-05-02 友达光电股份有限公司 液晶显示装置及其显示驱动方法

Also Published As

Publication number Publication date
TW201407588A (zh) 2014-02-16
CN102915716A (zh) 2013-02-06
TWI449024B (zh) 2014-08-11
US9214133B2 (en) 2015-12-15
US20140035968A1 (en) 2014-02-06

Similar Documents

Publication Publication Date Title
CN102915716B (zh) 像素电路、像素结构、可切换二维/三维显示装置、显示驱动方法
TWI460517B (zh) 顯示面板及其中畫素結構以及顯示面板中之驅動方法
US9076360B2 (en) Display apparatus for displaying an image in a 2D mode and a 3D mode using a patterned retarder
KR101970537B1 (ko) 표시 장치
US8976083B2 (en) Three-dimensional image display device and method for driving the same
CN102769768B (zh) 图像显示装置
CN105278189B (zh) 液晶显示器的像素阵列
US10627641B2 (en) 3D display panel assembly, 3D display device and driving method thereof
KR20160066119A (ko) 표시패널
CN103439845A (zh) 画素数组、画素结构及画素结构的驱动方法
CN102768445B (zh) 子像素显示结构及其应用的液晶显示面板
WO2012039345A1 (ja) 液晶表示装置、および、ディスプレイ装置
CN102866509B (zh) 图像显示装置
CN103037232B (zh) 立体图像显示器
US20140022470A1 (en) Sub-pixel display structure and liquid crystal display panel using the same
WO2015074346A1 (zh) 显示面板及其中像素结构以及驱动方法
KR101461035B1 (ko) 액정 표시장치의 구동장치와 그 구동방법
KR101924621B1 (ko) 영상표시장치
CN102402026B (zh) 液晶显示器
KR101739138B1 (ko) 입체영상표시장치
KR101806504B1 (ko) 입체영상 표시장치
CN103760701A (zh) 一种像素电路
CN103901689A (zh) 液晶显示面板及主动快门式3d液晶显示装置
US20100177090A1 (en) Display device
KR101878483B1 (ko) 영상표시장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant