KR101830608B1 - 3ｄ 액정 표시장치 및 그 구동방법 - Google Patents

3ｄ 액정 표시장치 및 그 구동방법 Download PDF

Info

Publication number
KR101830608B1
KR101830608B1 KR1020110079255A KR20110079255A KR101830608B1 KR 101830608 B1 KR101830608 B1 KR 101830608B1 KR 1020110079255 A KR1020110079255 A KR 1020110079255A KR 20110079255 A KR20110079255 A KR 20110079255A KR 101830608 B1 KR101830608 B1 KR 101830608B1
Authority
KR
South Korea
Prior art keywords
pixel
data
lines
thin film
film transistor
Prior art date
Application number
KR1020110079255A
Other languages
English (en)
Other versions
KR20130017013A (ko
Inventor
조성학
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020110079255A priority Critical patent/KR101830608B1/ko
Publication of KR20130017013A publication Critical patent/KR20130017013A/ko
Application granted granted Critical
Publication of KR101830608B1 publication Critical patent/KR101830608B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 2D(2-dimension) 모드시 휘도를 향상시켜 영상을 표시하면서도 3D(3-dimension) 모드시 시야각에 따른 크로스 토크를 방지할 수 있도록 한 3D 액정 표시장치와 그 구동방법에 관한 것으로, 매트릭스 형태로 배열된 R, G, B 화소 영역들 각각에 메인 화소와 서브 화소가 함께 형성되어 2D 또는 3D 영상을 표시하는 액정패널; 상기 액정패널의 매 수직 라인 단위로 각각 형성된 데이터 라인들에 영상 신호를 공급하는 데이터 드라이버; 상기 액정패널의 매 수평 라인에 복수개씩 형성된 게이트 라인들을 구동하여 상기 각 화소 영역에 구비된 복수개의 박막 트랜지스터를 제어하는 게이트 드라이버 및 외부로부터 입력된 영상 데이터를 2D 또는 3D 모드에 따라 정렬하여 데이터 드라이버에 공급함과 아울러 2D 또는 3D 모드에 따라 게이트 제어신호와 데이터 제어신호를 생성하여 상기 데이터 드라이버와 게이트 드라이버를 각각 제어하는 타이밍 컨트롤러를 구비한 것을 특징으로 한다.

Description

3Ｄ 액정 표시장치 및 그 구동방법{3-DIMENSION LIQUID CRYSTAL DISPLAY DEVICE AND METHOD FOR DRIVING THE SAME}
본 발명은 2D(2-dimension) 및 3D(3-dimension) 모드의 영상을 표시하는 3D 액정 표시장치에 관한 것으로, 특히 2D 모드시 휘도를 향상시켜 영상을 표시하면서도 3D 모드시 시야각에 따른 크로스 토크를 방지할 수 있도록 한 3D 액정 표시장치와 그 구동방법에 관한 것이다.
최근, 대두되고 있는 평판형의 영상 표시장치로는 액정 표시장치(Liquid Crystal Display), 전계방출 표시장치(Field Emission Display), 플라즈마 디스플레이 패널(Plasma Display Panel) 및 유기 발광 다이오드 표시장치(Organic Light Emitting Diode Display) 등이 있다.
상기 평판형의 영상 표시장치들은 해상도, 컬러표시 및 화질 등이 우수하여 노트북 PC, 데스크 탑 모니터, 및 테블릿 PC 등의 테블릿 이동 통신기기에 활발하게 적용되고 있다. 최근에는 실감 있고 입체적으로 영상을 즐기기 위해 2D(2-dimension) 영상만이 아닌 3D(3-dimension) 영상 표시도 가능한 3D 영상 표시장치들이 개발되고 있으며, 3D 구동기술은 상기 평판 표시장치들에 적용되고 있다.
3D 구동기술은 크게 안경방식과 무 안경방식으로 나뉘고, 안경방식은 편광 안경방식과 셔터 안경방식으로 나뉜다. 구체적으로, 편광 안경방식은 평판 표시장치에서 표시되는 좌우 시차 영상의 편광 방향을 바꾸는 방식이고, 셔터 안경방식은 평판 표시장치에서 표시되는 좌우 시차 영상을 시분할 하여 표시하는 방식이다.
특히, 최근 각광받고 있는 편광 안경방식의 경우는 표시패널에 수평라인 단위로 좌안 영상과 우안 영상이 교대로 표시되도록 하고, 표시 영상이 패턴드 리타더(Patterned Retarder)를 포함한 편광층에 의해 편광 절환되어 편광 안경을 통해 3D 영상을 볼 수 있도록 한다.
하지만, 편광 안경방식의 3D 구동기술이 적용된 영상 표시패널은 시야각에 따른 크로스 토크 문제가 있었다. 이에, 종래에는 영상이 표시되지 않는 블랙 매트릭스 영역이나 블랙 스트립(Black strip) 영역의 폭을 증가시키기도 하였지만, 이 경우에는 광 투과율이 줄어 2D 영상 표시시 휘도가 낮아지는 문제를 감수해야만 했다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 매트릭스 형태로 배열된 화소 영역들 각각에 메인 화소와 서브 화소가 함께 형성되도록 함으로써 2D 모드시 휘도를 향상시켜 영상을 표시하면서도 3D 모드시 시야각에 따른 크로스 토크를 방지할 수 있도록 한 3D 액정 표시장치와 그 구동방법을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 실시 예에 따른 액정 표시장치는 매트릭스 형태로 배열된 R, G, B 화소 영역들 각각에 메인 화소와 서브 화소가 함께 형성되어 2D 또는 3D 영상을 표시하는 액정패널; 상기 액정패널의 매 수직 라인 단위로 각각 형성된 데이터 라인들에 영상 신호를 공급하는 데이터 드라이버; 상기 액정패널의 매 수평 라인에 복수개씩 형성된 게이트 라인들을 구동하여 상기 각 화소 영역에 구비된 복수개의 박막 트랜지스터를 제어하는 게이트 드라이버 및 외부로부터 입력된 영상 데이터를 2D 또는 3D 모드에 따라 정렬하여 데이터 드라이버에 공급함과 아울러 2D 또는 3D 모드에 따라 게이트 제어신호와 데이터 제어신호를 생성하여 상기 데이터 드라이버와 게이트 드라이버를 각각 제어하는 타이밍 컨트롤러를 구비한 것을 특징으로 한다.
상기 각각의 화소 영역들에는 매 수평라인 단위로 세 개씩 형성된 상기 각 게이트 라인들에 게이트 전극이 각각 접속되면서도 상기 각 데이터 라인과 공통전압 공급라인 간에 소스 및 드레인 전극이 직렬로 연결된 제 1 내지 제 3 박막 트랜지스터, 소스 전극이 상기 각각의 데이터 라인에 접속된 제 1 박막 트랜지스터의 드레인 전극에 접속되는 메인 화소 및 상기 제 1 박막 트랜지스터의 드레인 전극과 상기 제 3 박막 트랜지스터의 소스 전극 사이에 형성된 서브 화소가 구비된 것을 특징으로 한다.
상기 각 화소 영역의 제 1 박막 트랜지스터는 상기 복수의 제 1 게이트 라인 각각으로부터의 스캔펄스에 응답하여 각각의 데이터 라인으로부터의 데이터 신호를 상기 메인 화소와 상기 서브 화소의 화소 전극에 공급하고, 상기 각 화소 영역의 제 2 박막 트랜지스터는 상기 복수의 제 2 게이트 라인 각각으로부터의 스캔펄스에 응답하여 상기 제 1 박막 트랜지스터로부터의 데이터 신호를 상기 서브 화소의 공통전극에 공급하며, 상기 각 화소 영역의 제 3 박막 트랜지스터는 상기 복수의 제 3 게이트 라인 각각으로부터의 스캔펄스에 응답하여 상기 서브 화소의 공통전극을 공통전압 공급라인에 연결시키는 것을 특징으로 한다.
상기 서브 화소는 상기의 제 2 박막 트랜지스터를 통해 공통전극에 데이터 신호가 공급되면 상기 화소전극과 상기 공통전극 전압이 데이터 신호의 전압 레벨로 동일해져 영상이 표시되지 않는 리셋 상태가 되며, 상기 제 3 박막 트랜지스터를 통해 상기 공통전극에 공통전압이 공급되면 상기 화소 전극의 데이터 신호와 공통전압의 차 전압에 따라 상기 메인 화소와 동일한 영상을 표시하는 것을 특징으로 한다.
상기 게이트 드라이버는 상기 매 수평라인 단위로 세개씩 형성된 제 1 내지 제 3 게이트 라인들에 각각 대응되는 복수의 제 1 내지 3 스테이지들을 구비하여, 2D 모드 구동시 상기 각 수평 라인의 제 1 게이트 라인들과 제 3 게이트 라인들에 적어도 한 수평 기간 동안 동시에 스캔펄스를 공급하되 상기 매 수평 라인 단위로 적어도 한 수평 기간씩 쉬프트 시켜 순차적으로 스캔펄스를 공급하고, 3D 모드 구동시 상기 각 수평 라인의 제 1 게이트 라인들과 제 2 게이트 라인들에 적어도 한 수평 기간 동안 동시에 스캔펄스를 공급하되 상기 매 수평 라인 단위로 적어도 한 수평 기간씩 쉬프트시켜 순차적으로 스캔펄스를 공급하는 것을 특징으로 한다.
또한, 상기와 같은 목적을 달성하기 위한 본 발명의 실시 예에 따른 액정 표시장치의 구동방법은 매트릭스 형태로 배열된 R, G, B 화소 영역들 각각에 메인 화소와 서브 화소가 함께 형성되어 2D 또는 3D 영상을 표시하는 액정패널을 구비한 액정 표시장치의 구동방법에 있어서, 상기 액정패널의 매 수직 라인 단위로 각각 형성된 데이터 라인들에 영상 신호를 공급하는 단계; 상기 액정패널의 매 수평 라인에 복수개씩 형성된 게이트 라인들을 구동하여 상기 각 화소 영역에 구비된 복수개의 박막 트랜지스터를 제어하는 단계; 외부로부터 입력된 영상 데이터를 2D 또는 3D 모드에 따라 정렬하여 데이터 드라이버에 공급하는 단계; 및 2D 또는 3D 모드에 따라 게이트 제어신호와 데이터 제어신호를 생성하여 데이터 드라이버와 게이트 드라이버를 각각 제어하는 단계를 포함한 것을 특징으로 한다.
상기 액정패널의 각 화소 영역들에는 매 수평라인 단위로 세 개씩 형성된 상기 각 게이트 라인들에 게이트 전극이 각각 접속되면서도 상기 각 데이터 라인과 공통전압 공급라인 간에 소스 및 드레인 전극이 직렬로 연결된 제 1 내지 제 3 박막 트랜지스터, 소스 전극이 상기 각각의 데이터 라인에 접속된 제 1 박막 트랜지스터의 드레인 전극에 접속되는 메인 화소 및 상기 제 1 박막 트랜지스터의 드레인 전극과 상기 제 3 박막 트랜지스터의 소스 전극 사이에 형성된 서브 화소가 구비된 것을 특징으로 한다.
상기 각 화소 영역의 제 1 박막 트랜지스터는 상기 복수의 제 1 게이트 라인 각각으로부터의 스캔펄스에 응답하여 각각의 데이터 라인으로부터의 데이터 신호를 상기 메인 화소와 상기 서브 화소의 화소 전극에 공급하고, 상기 각 화소 영역의 제 2 박막 트랜지스터는 상기 복수의 제 2 게이트 라인 각각으로부터의 스캔펄스에 응답하여 상기 제 1 박막 트랜지스터로부터의 데이터 신호를 상기 서브 화소의 공통전극에 공급하며, 상기 각 화소 영역의 제 3 박막 트랜지스터는 상기 복수의 제 3 게이트 라인 각각으로부터의 스캔펄스에 응답하여 상기 서브 화소의 공통전극을 공통전압 공급라인에 연결시키는 것을 특징으로 한다.
상기 서브 화소는 상기의 제 2 박막 트랜지스터를 통해 공통전극에 데이터 신호가 공급되면 상기 화소전극과 상기 공통전극 전압이 데이터 신호의 전압 레벨로 동일해져 영상이 표시되지 않는 리셋 상태가 되며, 상기 제 3 박막 트랜지스터를 통해 상기 공통전극에 공통전압이 공급되면 상기 화소 전극의 데이터 신호와 공통전압의 차 전압에 따라 상기 메인 화소와 동일한 영상을 표시하는 것을 특징으로 한다.
상기 각 화소 영역에 구비된 복수개의 박막 트랜지스터를 제어하는 단계는 상기 매 수평라인 단위로 세개씩 형성된 제 1 내지 제 3 게이트 라인들에 각각 대응되는 복수의 제 1 내지 3 스테이지들을 이용하여, 2D 모드 구동시 상기 각 수평 라인의 제 1 게이트 라인들과 제 3 게이트 라인들에 적어도 한 수평 기간 동안 동시에 스캔펄스를 공급하되 상기 매 수평 라인 단위로 적어도 한 수평 기간씩 쉬프트 시켜 순차적으로 스캔펄스를 공급하고, 3D 모드 구동시 상기 각 수평 라인의 제 1 게이트 라인들과 제 2 게이트 라인들에 적어도 한 수평 기간 동안 동시에 스캔펄스를 공급하되 상기 매 수평 라인 단위로 적어도 한 수평 기간씩 쉬프트시켜 순차적으로 스캔펄스를 공급하는 것을 특징으로 한다.
상기와 같은 다양한 기술적 특징을 갖는 본 발명의 실시 예에 따른 액정 표시장치 및 그 구동방법은 매트릭스 형태로 배열된 화소 영역들 각각에 메인 화소와 서브 화소가 함께 형성되도록 함으로써 2D 모드시 휘도를 향상시켜 영상을 표시하고, 3D 모드시에는 시야각에 따른 크로스 토크를 방지할 수 있다. 아울러, 본 발명은 상기 각 서브 화소들의 리셋 동작을 개선할 수 있는 구조 화소 구조를 적용함으로써 각 화소 영역의 광 투과율을 향상시킬 수 있다.
도 1은 본 발명의 실시 예에 따른 액정 표시장치의 구동장치를 개략적으로 나타낸 회로도.
도 2는 도 1의 액정패널과 게이트 드라이버를 구체적으로 나타낸 회로도.
도 3은 2D 모드 구동시 게이트 라인들을 구동하기 위한 게이트 드라이버의 출력 신호를 나타낸 파형도.
도 4는 2D 모드 구동시 메인 화소와 서브 화소의 동작을 설명하기 위한 회로도.
도 5는 2D 모드 구동시 각 화소 영역의 영상 표시 상태를 나타낸 패널 구성도.
도 6은 3D 모드 구동시 게이트 라인들을 구동하기 위한 게이트 드라이버의 출력 신호를 나타낸 파형도.
도 7은 3D 모드 구동시 메인 화소와 서브 화소의 동작을 설명하기 위한 회로도.
도 8은 3D 모드 구동시 각 화소 영역의 영상 표시 상태를 나타낸 패널 구성도.
이하, 상기와 같은 특징을 갖는 본 발명의 실시 예에 따른 액정 표시장치의 구동장치와 그 구동방법을 첨부된 도면을 참조하여 더욱 상세히 설명하면 다음과 같다.
도 1은 본 발명의 실시 예에 따른 액정 표시장치의 구동장치를 개략적으로 나타낸 회로도이다. 그리고 도 2는 도 1의 액정패널과 게이트 드라이버를 구체적으로 나타낸 회로도이다.
도 1에 도시된 액정 표시장치는 매트릭스 형태로 배열된 R, G, B 화소 영역들 각각에 메인 화소(P1)와 서브 화소(P2)가 함께 형성되어 2D(2-dimension) 또는 3D(3-dimension) 영상을 표시하는 액정패널(2), 액정패널(2)의 매 수직 라인에 각각 형성된 데이터 라인들(DL1 내지 DLm)에 영상 신호를 공급하는 데이터 드라이버(4), 액정패널(2)의 매 수평 라인에 복수개씩 형성된 게이트 라인들(GL1 내지 GL3n)을 구동하여 각 화소 영역에 구비된 복수개의 박막 트랜지스터(T1 내지 T3)를 제어하는 게이트 드라이버(6) 및 외부로부터 입력된 영상 데이터(RGB)를 2D 또는 3D 구동 모드에 따라 정렬하여 데이터 드라이버(4)에 공급함과 아울러 2D 또는 3D 구동 모드에 따라 게이트 제어신호와 데이터 제어신호를 생성하여 데이터 드라이버(4)와 게이트 드라이버(6)를 각각 제어하는 타이밍 컨트롤러(8)를 구비한다.
액정패널(2)은 매 수평라인 단위로 복수개씩 형성된 게이트 라인들(GL1 내지 GL3n)과 매 수직라인 단위로 각각 형성된 데이터 라인들(DL1 내지 DLm)에 의해 매트릭스 형태의 화소 영역들이 구분된다. 그리고 각 화소 영역들에는 매 수평라인 단위로 세 개씩 형성된 각 게이트 라인들(GL1 내지 GL3n)에 게이트 전극이 각각 접속되면서도 각 데이터 라인(DL1 내지 DLm)과 공통전압(Vcom) 공급라인 간에 소스 및 드레인 전극이 직렬로 연결된 제 1 내지 제 3 박막 트랜지스터(Thin Film Transistor, T1 내지 T3), 소스 전극이 각각의 데이터 라인에 접속된 제 1 박막 트랜지스터(T1)의 드레인 전극에 접속되는 메인 화소(P1) 및 제 1 박막 트랜지스터(T1)의 드레인 전극과 제 3 박막 트랜지스터(T3)의 소스 전극 사이에 형성된 서브 화소(P2)가 구비된다.
제 1 내지 제 3 박막 트랜지스터(T1 내지 T3)는 NMOS 또는 PMOS의 박막 트랜지스터로 형성될 수 있는데, 이하에서는 NMOS 박막 트랜지스터가 적용된 예를 설명하기로 한다. 제 1 박막 트랜지스터(T1)의 소스 전극은 각각의 데이터 라인(DL1 내지 DLm)에 접속되고, 게이트 전극은 매 수평라인 단위로 세개씩 형성된 제 1 내지 제 3 게이트 라인들(GL1 내지 GL3n) 중 제 1 게이트 라인(GL1 내지 GL1n)에 각각 접속되며, 드레인 전극은 제 2 박막 트랜지스터(T2)의 소스 전극에 접속된다. 제 2 박막 트랜지스터(T2)의 소스 전극은 제 1 박막 트랜지스터(T1)의 드레인 전극에 접속되고, 게이트 전극은 매 수평라인 단위로 세개씩 형성된 제 1 내지 제 3 게이트 라인들(GL1 내지 GL3n) 중 제 2 게이트 라인(GL2 내지 GL2n)에 각각 접속되며, 드레인 전극은 제 3 박막 트랜지스터(T3)의 소스 전극에 접속된다. 제 3 박막 트랜지스터(T3)의 소스 전극은 제 2 박막 트랜지스터(T2)의 드레인 전극에 접속되고, 게이트 전극은 매 수평라인 단위로 세개씩 형성된 제 1 내지 제 3 게이트 라인들(GL1 내지 GL3n) 중 제 3 게이트 라인(GL3 내지 GL3n)에 각각 접속되며, 드레인 전극은 공통 전극에 접속된다.
메인 화소(P1)와 서브 화소(P2)는 제 1 박막 트랜지스터(T1)의 드레인 전극과 공통전압(Vcom) 공급라인 간에 병렬로 연결된 구성이며, 이때 서브 화소(P1)의 공통전극은 제 3 박막 트랜지스터(T3)를 통해 공통전압(Vcom) 공급 라인과 접속되는 구조이다. 이러한 메인 화소(P1)와 서브 화소(P2) 각각은 제 1 박막 트랜지스터(T1)의 드레인 전극에 공통으로 접속된 액정 커패시터(Clc)를 각각 구비하며, 각각의 액정 커패시터(Clc)는 제 1 박막 트랜지스터(T1)에 접속된 화소전극, 상기 화소전극과 액정을 사이에 두고 대면하는 공통전극으로 구성된다. 상술한 바와 같이, 서브 화소(P1)의 액정 커패시터(Clc)는 제 3 박막 트랜지스터(T3)를 통해 상기의 공통전압(Vcom) 공급 라인과 접속될 수 있다.
각 화소 영역의 제 1 박막 트랜지스터(T1)는 제 1 게이트 라인(GL1 내지 GL1n) 각각으로부터의 스캔펄스에 응답하여 각각의 데이터 라인(DL1 내지 DLm)으로부터의 데이터 신호를 메인 화소(P1)와 서브 화소(P2)의 화소 전극에 공급한다. 이에, 각각의 액정 커패시터(Clc)는 화소 전극에 공급된 데이터 신호와 공통전극에 공급된 공통전압의 차전압을 충전하고, 그 차 전압에 따라 액정 분자들의 배열을 가변시켜 광 투과율을 조절함으로써 계조를 구현한다. 그리고 액정 커패시터(Clc)에는 스토리지 커패시터(Cst)가 병렬로 접속되어 액정 커패시터(Clc)에 충전된 전압이 다음 데이터 신호가 공급될 때까지 유지되게 한다. 여기서, 메인 화소(P1)와 서브 화소(P2)의 스토리지 커패시터(Cst)는 화소전극이 스토리지 라인과 절연막을 사이에 두고 중첩되어 형성된다.
각 화소 영역의 제 2 박막 트랜지스터(T2)는 제 2 게이트 라인(GL2 내지 GL2n) 각각으로부터의 스캔펄스에 응답하여 제 1 박막 트랜지스터(T1)로부터의 데이터 신호를 서브 화소(P2)의 공통전극에 공급한다. 이에, 서브 화소(P2)의 경우 상기의 제 2 박막 트랜지스터(T2)를 통해 공통전극에 데이터 신호가 공급되면 화소 전극과 공통 전극의 전압이 데이터 신호의 전압 레벨로 동일해지기 때문에 영상이 표시되지 않는 리셋 상태가 된다. 따라서, 3D 영상 구현시에 서브 화소(P2)가 리셋 상태가 되도록 하여 영상이 표시되지 않는 블랙 스트립(Black strip) 영역이 넓어지도록 한다.
반면, 각 화소 영역의 제 3 박막 트랜지스터(T3)는 제 3 게이트 라인(GL3 내지 GL3n) 각각으로부터의 스캔펄스에 응답하여 서브 화소(P2)의 공통전극을 공통전압 공급라인에 연결시킨다. 이에, 서브 화소(P2)의 경우 제 3 박막 트랜지스터(T3)를 통해 공통전극에 공통전압(Vcom)이 공급되면 화소 전극의 데이터 신호와 공통 전압의 차 전압에 따라 메인 화소(P1)와 동일한 영상을 표시한다. 따라서, 2D 영상 구동시에 서브 화소(P2)에 메인 화소(P1)와 동일한 영상이 표시되도록 하여 각 화소 영역의 표시 휘도가 높아지도록 한다.
데이터 드라이버(4)는 타이밍 컨트롤러(8)로부터의 데이터 제어신호(DCS) 예를 들어, 소스 스타트 신호(SSP; Source Start Pulse), 소스 쉬프트 클럭(SSC; Source Shift Clock), 소스 출력 인에이블(SOE; Source Output Enable) 신호 등을 이용하여 각 데이터 라인(DL1 내지 DLm)에 2D 또는 3D 영상을 표시하기 위한 아날로그 데이터 신호를 공급한다. 다시 말해, 데이터 드라이버(4)는 SSC에 응답하여 디지털 영상 데이터를 래치한 후, 디지털 영상 데이터(Data)를 아날로그 데이터 신호로 변환하고, SOE 신호에 응답하여 각 게이트 라인(GL1 내지 GLn)에 스캔 펄스가 공급되는 1수평 주기마다 1수평 라인분의 데이터 신호를 각 데이터 라인(DL1 내지 DLm)으로 공급한다. 이때, 데이터 드라이버(4)는 디지털 영상 데이터(Data)의 계조 값에 따라 소정 레벨을 가지는 감마전압을 선택하고, 선택된 감마전압을 데이터 신호로 각 데이터 라인(DL1 내지 DLm)에 공급한다.
게이트 드라이버(6)는 타이밍 컨트롤러(8)로부터의 게이트 제어신호(GCS) 예를 들어, 제 1 내지 제 3 게이트 스타트 신호(Gate Start Pulse. Vst1 내지 Vst3), 게이트 쉬프트 클럭(GSC; Gate Shift Clock), 및 게이트 출력 인에이블(GOE; Gate Output Enable) 신호 등을 이용하여 매 수평라인 단위로 세개씩 형성된 제 1 내지 제 3 게이트 라인들(GL1 내지 GL3n)에 스캔펄스(또는, 게이트 온 전압)나 게이트 오프 전압을 공급한다.
구체적으로, 게이트 드라이버(6)는 도 2에 도시된 바와 같이, 매 수평라인 단위로 세개씩 형성된 제 1 내지 제 3 게이트 라인들(GL1 내지 GL3n)에 각각 대응되는 복수의 제 1 내지 3 스테이지들을 구비하여, 상기 타이밍 컨트롤러(8)로부터의 게이트 제어신호(GCS)에 따라 2D 모드 또는 3모드 별로 상기 각 게이트 라인들(GL1 내지 GL3n)에 스캔펄스 또는 게이트 오프 전압을 공급한다.
각 수평 라인의 제 1 게이트 라인들(GL1 내지 GL1n)을 각각 구동하는 제 1 스테이지 각각은 게이트 제어신호(GCS) 중 제 1 스타트 신호(Vst1)와 GSC에 각각 응답하여 제 1 게이트 라인들(GL1 내지 GL1n)을 순차적으로 구동한다. 그리고 각 수평 라인의 제 2 게이트 라인들(GL2 내지 GL2n)을 각각 구동하는 제 2 스테이지 각각은 게이트 제어신호(GCS) 중 제 2 스타트 신호(Vst2)와 GSC에 각각 응답하여 제 2 게이트 라인들(GL2 내지 GL2n)을 순차적으로 구동한다. 아울러, 각 수평 라인의 제 3 게이트 라인들(GL3 내지 GL3n)을 각각 구동하는 제 3 스테이지 각각은 게이트 제어신호(GCS) 중 제 3 스타트 신호(Vst3)와 GSC에 각각 응답하여 제 3 게이트 라인들(GL3 내지 GL3n)을 순차적으로 구동한다. 이러한 게이트 드라이버(6)는 타이밍 컨트롤러(8)로부터의 게이트 제어신호(GCS)에 따라 2D 모드 또는 3모드 별로 다르게 각 게이트 라인들(GL1 내지 GL3n)을 구동하게 되는데 더욱 구체적인 구동 방법에 대해서는 이 후 첨부된 파형도를 참조하여 설명하기로 한다.
타이밍 컨트롤러(8)는 외부로부터의 영상 데이터(RGB)를 2D 모드 또는 3D 모드에 따라 액정패널(2)의 구동에 알맞도록 정렬하여 데이터 드라이버(4)에 공급한다. 또한, 외부로부터의 동기신호들(DCLK,DE,Hsync,Vsync)을 이용하여 게이트 제어신호(GCS)와 데이터 제어신호(DCS)를 생성하고 데이터 드라이버(4)와 게이트 드라이버(6)를 각각 제어한다.
구체적으로, 타이밍 컨트롤러(8)는 사용자로부터 설정되는 2D 또는 3D 모드 변환 정보에 따라 2D 또는 3D 모드에 알맞게 영상 데이터(RGB)를 정렬하여 출력하는데, 3D 모드로 구동하는 경우에는 좌안 영상과 우안 영상이 교번적으로 배치되도록 정렬하여 데이터 드라이버(4)로 공급한다. 아울러, 타이밍 컨트롤러(8)는 2D 또는 3D 모드에 각각 대응하여 상기 각 수령 라인들의 제 1 내지 제 3 게이트 라인들(GL1 내지 GL3n)이 구동될 수 있도록 제 1 내지 제 3 게이트 스타트 신호(Vst1 내지 Vst3)와 GSC 및 GOE 신호 등을 포함한 게이트 제어신호(GCS)를 생성하고 이를 게이트 드라이버(6)에 공급한다.
도 3은 2D 모드 구동시 게이트 라인들을 구동하기 위한 게이트 드라이버의 출력 신호를 나타낸 파형도이며, 도 4는 2D 모드 구동시 메인 화소와 서브 화소의 동작을 설명하기 위한 회로도이다. 그리고, 도 5는 2D 모드 구동시 각 화소 영역의 영상 표시 상태를 나타낸 패널 구성도이다.
도 3 내지 도 5를 참조하면, 게이트 드라이버(6)는 2D 모드 구동시 각 수평 라인의 제 1 게이트 라인(GL1 내지 GL1n)과 제 3 게이트 라인들(GL3 내지 GL3n)에 적어도 한 수평 기간(1H) 동안(예를 들어, 3H 기간 동안) 동시에 스캔펄스를 공급하되 매 수평 라인 단위로 적어도 한 수평 기간(1H)씩 쉬프트 시켜 순차적으로 스캔펄스를 공급한다. 그리고 스캔 펄스가 공급되지 않는 기간에는 게이트 오프 전압을 공급하며 제 2 게이트 라인(GL2 내지 GL2n)에는 스캔펄스의 공급 없이 게이트 오프 전압만을 공급한다. 이에, 각 화소 영역의 제 1 박막 트랜지스터(T1)와 제 3 박막 트랜지스터(T3)는 스캔펄스 공급기간 동안 동시에 턴-온 되며, 메인 화소(P1)와 서브 화소(P2)에는 A 및 B 화살표의 데이터 신호와 공통전압(Vcom)의 차 전압이 충전되고 동일한 영상이 표시된다. 이 경우, 도 5와 같이 R,G,B 각각의 화소 영역들에는 전체적으로 2D 영상이 표시된다. 액정패널(2)의 전면에는 3D 모드시 3D 영상이 표시되도록 하기 위한 패턴드 리타더가 포함된 편광층(10)이 형성되어 있다.
도 6은 3D 모드 구동시 게이트 라인들을 구동하기 위한 게이트 드라이버의 출력 신호를 나타낸 파형도이며, 도 7은 3D 모드 구동시 메인 화소와 서브 화소의 동작을 설명하기 위한 회로도이다. 그리고, 도 8은 3D 모드 구동시 각 화소 영역의 영상 표시 상태를 나타낸 패널 구성도이다.
도 6 내지 도 8을 참조하면, 게이트 드라이버(6)는 3D 모드 구동시 각 수평 라인의 제 1 게이트 라인(GL1 내지 GL1n)과 제 2 게이트 라인들(GL2 내지 GL2n)에 적어도 한 수평 기간(1H) 동안(예를 들어, 3H 기간 동안) 동시에 스캔펄스를 공급하되 매 수평 라인 단위로 적어도 한 수평 기간(1H)씩 쉬프트시켜 순차적으로 스캔펄스를 공급한다. 그리고 스캔 펄스가 공급되지 않는 기간에는 게이트 오프 전압을 공급하며 제 3 게이트 라인(GL3 내지 GL3n)에는 스캔펄스의 공급 없이 게이트 오프 전압만을 공급한다. 이에, 각 화소 영역의 제 1 박막 트랜지스터(T1)와 제 2 박막 트랜지스터(T2)는 스캔펄스 공급기간 동안 동시에 턴-온 되며, 메인 화소(P1)에는 A 화살표의 데이터 신호와 공통전압(Vcom)의 차 전압이 충전되고 영상이 표시된다. 여기서, 각 수평라인의 메인 화소(P1)에 표시되는 영상은 좌안 영상(L) 또는 우안 영상(R)이 될 수 있다. 반면, 서브 화소(P2)의 화소 전극과 공통 전극에는 B 화살표로 표시된 바와 같이 동일한 레벨의 데이터 신호가 공급되므로 서브 화소(P2)의 리셋 상태가 된다. 이 경우, 도 8과 같이 R,G,B 각각의 화소 영역들 중 메인 화소(P1) 영역에는 좌안(L) 또는 우안(R)의 3D 영상이 표시되지만, 서브 화소(P2) 영역은 영상이 표시되지 않는 블랙 스트립(BS) 영역이 되어 시야각에 따른 크로스토크 현상을 방지할 수 있다. 이러한 액정패널(2)의 전면에는 3D 모드시 3D 영상이 표시되도록 하기 위한 패턴드 리타더가 포함된 편광층(10)이 형성되는데, 편광 층(10)은 좌안 영상(L)과 우안 영상(R)의 편광특성을 절환하여 편광 안경(12)에 공급하는 역할을 한다.
이상에서 상술한 바와 같이, 본 발명에 따른 3D 액정 표시장치 및 그 구동방법은 매트릭스 형태로 배열된 화소 영역들 각각에 메인 화소(P1)와 서브 화소(P2)가 함께 형성되도록 함으로써 2D 모드시 휘도를 향상시켜 영상을 표시하고, 3D 모드시에는 시야각에 따른 크로스 토크를 방지할 수 있다. 또한, 각 서브 화소(P2)들의 리셋 동작을 개선 즉, 각 서브 화소(P2)의 공통 전극에 데이터 신호가 공급되도록 하여 리셋 동작이 이루어지도록 함으로써 각 화소 영역의 광 투과율을 향상시킬 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.

Claims (10)

  1. 매트릭스 형태로 배열된 R, G, B 화소 영역들 각각에 메인 화소와 서브 화소가 함께 형성되어 2D 또는 3D 영상을 표시하는 액정패널;
    상기 액정패널의 매 수직 라인 단위로 각각 형성된 데이터 라인들에 영상 신호를 공급하는 데이터 드라이버;
    상기 액정패널의 매 수평 라인에 세 개씩 형성된 게이트 라인들을 구동하여 상기 각 화소 영역에 구비된 복수개의 박막 트랜지스터를 제어하는 게이트 드라이버, 및
    외부로부터 입력된 영상 데이터를 2D 또는 3D 모드에 따라 정렬하여 데이터 드라이버에 공급함과 아울러 2D 또는 3D 모드에 따라 게이트 제어신호와 데이터 제어신호를 생성하여 상기 데이터 드라이버와 게이트 드라이버를 각각 제어하는 타이밍 컨트롤러를 구비한 것을 특징으로 하는 액정 표시장치에 있어서,
    상기 각각의 화소 영역들에는
    매 수평라인 단위로 세 개씩 형성된 상기 각 게이트 라인들에 게이트 전극이 각각 접속되면서도 상기 각 데이터 라인과 공통전압 공급라인 간에 소스 및 드레인 전극이 직렬로 연결된 제 1 내지 제 3 박막 트랜지스터,
    소스 전극이 상기 각각의 데이터 라인에 접속된 제 1 박막 트랜지스터의 드레인 전극에 접속되는 메인 화소, 및
    상기 제 1 박막 트랜지스터의 드레인 전극과 상기 제 3 박막 트랜지스터의 소스 전극 사이에 형성되어 상기 제 1 박막 트랜지스터의 드레인 전극과 공통전압 공급라인 사이에서 상기 메인 화소와 병렬을 이루는 서브 화소가 구비된 것을 특징으로 하는 액정 표시장치.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 각 화소 영역의 제 1 박막 트랜지스터는
    상기 복수의 제 1 게이트 라인 각각으로부터의 스캔펄스에 응답하여 각각의 데이터 라인으로부터의 데이터 신호를 상기 메인 화소와 상기 서브 화소의 화소 전극에 공급하고,
    상기 각 화소 영역의 제 2 박막 트랜지스터는 상기 복수의 제 2 게이트 라인 각각으로부터의 스캔펄스에 응답하여 상기 제 1 박막 트랜지스터로부터의 데이터 신호를 상기 서브 화소의 공통전극에 공급하며,
    상기 각 화소 영역의 제 3 박막 트랜지스터는 상기 복수의 제 3 게이트 라인 각각으로부터의 스캔펄스에 응답하여 상기 서브 화소의 공통전극을 공통전압 공급라인에 연결시키는 것을 특징으로 하는 액정 표시장치.
  4. 제 3 항에 있어서,
    상기 서브 화소는
    상기의 제 2 박막 트랜지스터를 통해 공통전극에 데이터 신호가 공급되면 상기 화소전극과 상기 공통전극 전압이 데이터 신호의 전압 레벨로 동일해져 영상이 표시되지 않는 리셋 상태가 되며,
    상기 제 3 박막 트랜지스터를 통해 상기 공통전극에 공통전압이 공급되면 상기 화소 전극의 데이터 신호와 공통전압의 차 전압에 따라 상기 메인 화소와 동일한 영상을 표시하는 것을 특징으로 하는 액정 표시장치.
  5. 제 4 항에 있어서,
    상기 게이트 드라이버는
    상기 매 수평라인 단위로 세개씩 형성된 제 1 내지 제 3 게이트 라인들에 각각 대응되는 복수의 제 1 내지 3 스테이지들을 구비하여,
    2D 모드 구동시 상기 각 수평 라인의 제 1 게이트 라인들과 제 3 게이트 라인들에 적어도 한 수평 기간 동안 동시에 스캔펄스를 공급하되 상기 매 수평 라인 단위로 적어도 한 수평 기간씩 쉬프트 시켜 순차적으로 스캔펄스를 공급하고,
    3D 모드 구동시 상기 각 수평 라인의 제 1 게이트 라인들과 제 2 게이트 라인들에 적어도 한 수평 기간 동안 동시에 스캔펄스를 공급하되 상기 매 수평 라인 단위로 적어도 한 수평 기간씩 쉬프트시켜 순차적으로 스캔펄스를 공급하는 것을 특징으로 하는 액정 표시장치.
  6. 매트릭스 형태로 배열된 R, G, B 화소 영역들 각각에 메인 화소와 서브 화소가 함께 형성되어 2D 또는 3D 영상을 표시하는 액정패널을 구비한 액정 표시장치의 구동방법에 있어서,
    상기 액정패널의 매 수직 라인 단위로 각각 형성된 데이터 라인들에 영상 신호를 공급하는 단계;
    상기 액정패널의 매 수평 라인에 세 개씩 형성된 게이트 라인들을 구동하여 상기 각 화소 영역에 구비된 복수개의 박막 트랜지스터를 제어하는 단계;
    외부로부터 입력된 영상 데이터를 2D 또는 3D 모드에 따라 정렬하여 데이터 드라이버에 공급하는 단계; 및
    2D 또는 3D 모드에 따라 게이트 제어신호와 데이터 제어신호를 생성하여 데이터 드라이버와 게이트 드라이버를 각각 제어하는 단계를 포함한 것을 특징으로 하는 액정 표시장치의 구동방법에 있어서,
    상기 액정패널의 각 화소 영역들에는
    매 수평라인 단위로 세 개씩 형성된 상기 각 게이트 라인들에 게이트 전극이 각각 접속되면서도 상기 각 데이터 라인과 공통전압 공급라인 간에 소스 및 드레인 전극이 직렬로 연결된 제 1 내지 제 3 박막 트랜지스터,
    소스 전극이 상기 각각의 데이터 라인에 접속된 제 1 박막 트랜지스터의 드레인 전극에 접속되는 메인 화소, 및
    상기 제 1 박막 트랜지스터의 드레인 전극과 상기 제 3 박막 트랜지스터의 소스 전극 사이에 형성되어 상기 제 1 박막 트랜지스터의 드레인 전극과 공통전압 공급라인 사이에서 상기 메인 화소와 병렬을 이루는 서브 화소가 구비된 것을 특징으로 하는 액정 표시장치의 구동방법.
  7. 삭제
  8. 제 6 항에 있어서,
    상기 각 화소 영역의 제 1 박막 트랜지스터는
    상기 복수의 제 1 게이트 라인 각각으로부터의 스캔펄스에 응답하여 각각의 데이터 라인으로부터의 데이터 신호를 상기 메인 화소와 상기 서브 화소의 화소 전극에 공급하고,
    상기 각 화소 영역의 제 2 박막 트랜지스터는 상기 복수의 제 2 게이트 라인 각각으로부터의 스캔펄스에 응답하여 상기 제 1 박막 트랜지스터로부터의 데이터 신호를 상기 서브 화소의 공통전극에 공급하며,
    상기 각 화소 영역의 제 3 박막 트랜지스터는 상기 복수의 제 3 게이트 라인 각각으로부터의 스캔펄스에 응답하여 상기 서브 화소의 공통전극을 공통전압 공급라인에 연결시키는 것을 특징으로 하는 액정 표시장치의 구동방법.
  9. 제 8 항에 있어서,
    상기 서브 화소는
    상기의 제 2 박막 트랜지스터를 통해 공통전극에 데이터 신호가 공급되면 상기 화소전극과 상기 공통전극 전압이 데이터 신호의 전압 레벨로 동일해져 영상이 표시되지 않는 리셋 상태가 되며,
    상기 제 3 박막 트랜지스터를 통해 상기 공통전극에 공통전압이 공급되면 상기 화소 전극의 데이터 신호와 공통전압의 차 전압에 따라 상기 메인 화소와 동일한 영상을 표시하는 것을 특징으로 하는 액정 표시장치의 구동방법.
  10. 제 9 항에 있어서,
    상기 각 화소 영역에 구비된 복수개의 박막 트랜지스터를 제어하는 단계는
    상기 매 수평라인 단위로 세개씩 형성된 제 1 내지 제 3 게이트 라인들에 각각 대응되는 복수의 제 1 내지 3 스테이지들을 이용하여,
    2D 모드 구동시 상기 각 수평 라인의 제 1 게이트 라인들과 제 3 게이트 라인들에 적어도 한 수평 기간 동안 동시에 스캔펄스를 공급하되 상기 매 수평 라인 단위로 적어도 한 수평 기간씩 쉬프트 시켜 순차적으로 스캔펄스를 공급하고,
    3D 모드 구동시 상기 각 수평 라인의 제 1 게이트 라인들과 제 2 게이트 라인들에 적어도 한 수평 기간 동안 동시에 스캔펄스를 공급하되 상기 매 수평 라인 단위로 적어도 한 수평 기간씩 쉬프트시켜 순차적으로 스캔펄스를 공급하는 것을 특징으로 하는 액정 표시장치의 구동방법.
KR1020110079255A 2011-08-09 2011-08-09 3ｄ 액정 표시장치 및 그 구동방법 KR101830608B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110079255A KR101830608B1 (ko) 2011-08-09 2011-08-09 3ｄ 액정 표시장치 및 그 구동방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110079255A KR101830608B1 (ko) 2011-08-09 2011-08-09 3ｄ 액정 표시장치 및 그 구동방법

Publications (2)

Publication Number Publication Date
KR20130017013A KR20130017013A (ko) 2013-02-19
KR101830608B1 true KR101830608B1 (ko) 2018-02-21

Family

ID=47896251

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110079255A KR101830608B1 (ko) 2011-08-09 2011-08-09 3ｄ 액정 표시장치 및 그 구동방법

Country Status (1)

Country Link
KR (1) KR101830608B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102268520B1 (ko) * 2014-12-10 2021-06-24 엘지디스플레이 주식회사 표시 장치 및 표시 장치의 구동 방법
KR102648413B1 (ko) * 2016-06-30 2024-03-18 엘지디스플레이 주식회사 Oled 표시 장치

Also Published As

Publication number Publication date
KR20130017013A (ko) 2013-02-19

Similar Documents

Publication Publication Date Title
KR102349500B1 (ko) 액정표시장치
US10147371B2 (en) Display device having pixels with shared data lines
US8970564B2 (en) Apparatus and method for driving liquid crystal display
KR102219667B1 (ko) 표시장치
US9548033B2 (en) Liquid crystal display and method for driving the same
US9941018B2 (en) Gate driving circuit and display device using the same
KR20130025645A (ko) 입체 영상 표시장치
KR102265524B1 (ko) 표시장치
JP5425977B2 (ja) 映像表示装置
KR102169032B1 (ko) 표시장치
US8237755B2 (en) Apparatus and method for driving a liquid crystal display device
KR102198250B1 (ko) 표시 장치 및 그것의 구동 방법
KR101806502B1 (ko) 패널 내장형 게이트 드라이버를 갖는 표시장치
KR20160017871A (ko) 액정표시장치
KR101830608B1 (ko) 3ｄ 액정 표시장치 및 그 구동방법
KR102279815B1 (ko) 액정 표시 장치 및 그 구동방법
KR101878176B1 (ko) 영상 표시장치의 구동장치와 그 구동방법
KR101641366B1 (ko) 액정 표시장치의 구동장치
KR20150076442A (ko) 액정표시장치
KR101786882B1 (ko) 액정 표시장치
KR101777130B1 (ko) 액정 표시장치의 구동장치
KR101649233B1 (ko) Ｍｅｍｃ 칩을 이용한 액정표시장치의 데이타 처리 방법
KR102387349B1 (ko) 표시장치
KR102352594B1 (ko) 표시장치
KR20040043214A (ko) 액정표시장치의 구동장치 및 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant