TWI666625B - 顯示面板和顯示面板驅動方法 - Google Patents

顯示面板和顯示面板驅動方法 Download PDF

Info

Publication number
TWI666625B
TWI666625B TW107126940A TW107126940A TWI666625B TW I666625 B TWI666625 B TW I666625B TW 107126940 A TW107126940 A TW 107126940A TW 107126940 A TW107126940 A TW 107126940A TW I666625 B TWI666625 B TW I666625B
Authority
TW
Taiwan
Prior art keywords
terminal
node
pulse
coupled
transistor
Prior art date
Application number
TW107126940A
Other languages
English (en)
Other versions
TW202008344A (zh
Inventor
戴亞翔
杜承哲
林琪皓
黃郁升
李長益
Original Assignee
友達光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 友達光電股份有限公司 filed Critical 友達光電股份有限公司
Priority to TW107126940A priority Critical patent/TWI666625B/zh
Priority to CN201811127071.2A priority patent/CN109215554B/zh
Application granted granted Critical
Publication of TWI666625B publication Critical patent/TWI666625B/zh
Publication of TW202008344A publication Critical patent/TW202008344A/zh

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

一種顯示面板包含多個畫素矩陣和多個接收電路。每個畫素矩陣包含多個第一畫素電路以及多個第二畫素電路，其中多個第一畫素電路和多個第二畫素電路耦接於一第一節點。多個接收電路用於接收多個輸入訊號，並依據多個輸入訊號對應輸出多個資料訊號至多個畫素矩陣。其中，多個接收電路的其中一者輸出一第一資料訊號至第一節點，且第一資料訊號具有一高低震盪波型。當第一資料訊號小於一預設電壓值時，多個第一畫素電路的其中一者接收第一資料訊號，當第一資料訊號大於預設電壓值時，多個第二畫素電路的其中一者接收第一資料訊號。

Description

顯示面板和顯示面板驅動方法
本揭示文件有關一種顯示面板和其驅動方法，尤指一種無線傳輸資料訊號的顯示面板和其驅動方法。
大尺寸顯示面板為現今顯示面板的設計主流之一。然而，隨著面板尺寸增大，面板內部的走線的阻抗也隨之增大，進而會造成訊號失真的問題。為了克服前述問題，業界將面板的主動區分割成包含若干區域，且在每一區域中置入一個接收線圈。如此一來，面板中的所有線圈可以同時透過無線傳輸的方式接收資料訊號，以同時更新前述若干區域中的顯示畫面。
然而，接收線圈所感應出的資料訊號強度受限於其面積大小。若感應線圈的面積過小，會因為資料訊號強度不足而無法將畫素電路充電至預期的電壓準位。而若將感應線圈的面積增大，又會增加其對應的畫素電路數量，反而壓縮了每一個畫素電路分配到的資料寫入時間，進而同樣無法將畫素電路充電至預期的電壓準位。
有鑑於此，如何提供能將畫素電路充電至預期的電壓準位，且採用無線傳輸的方式傳輸資料訊號的大尺寸顯示面板，實為業界有待解決的問題。
本揭示文件提供一種顯示面板，顯示面板包含多個畫素矩陣和多個接收電路。每個畫素矩陣包含多個第一畫素電路以及多個第二畫素電路，其中多個第一畫素電路和多個第二畫素電路耦接於一第一節點。多個接收電路用於接收多個輸入訊號，並依據多個輸入訊號對應輸出多個資料訊號至多個畫素矩陣。其中，多個接收電路的其中一者輸出一第一資料訊號至第一節點，且第一資料訊號具有一高低震盪波型，當第一資料訊號小於一預設電壓值時，多個第一畫素電路的其中一者接收第一資料訊號，當第一資料訊號大於預設電壓值時，多個第二畫素電路的其中一者接收第一資料訊號。
上述的顯示面板能將每個畫素電路充電至預期的電壓準位。
100‧‧‧顯示面板
110‧‧‧畫素矩陣
120‧‧‧接收電路
210[1]~210[n]‧‧‧第一畫素電路
220[1]~220[n]‧‧‧第二畫素電路
212[1]~212[n]‧‧‧第一整流電路
214[1]~214[n]‧‧‧第一灰階控制電路
216[1]~216[n]‧‧‧第一重置電路
222[1]~222[n]‧‧‧第二整流電路
224[1]~224[n]‧‧‧第二灰階控制電路
226[1]~226[n]‧‧‧第二重置電路
T1[1]~T1[n]‧‧‧第一電晶體
T2[1]~T2[n]‧‧‧第二電晶體
T3[1]~T3[n]‧‧‧第三電晶體
T4[1]~T4[n]‧‧‧第四電晶體
T5[1]~T5[n]‧‧‧第五電晶體
T6[1]~T6[n]‧‧‧第六電晶體
T7[1]~T7[n]‧‧‧第七電晶體
Cs1[1]~Cs1[n]‧‧‧第一儲存電容
Cs2[1]~Cs2[n]‧‧‧第二儲存電容
Cs3[1]~Cs3[n]‧‧‧第三儲存電容
Cs4[1]~Cs4[n]‧‧‧第四儲存電容
Clc1[1]~Clc1[n]‧‧‧第一液晶電容
Clc2[1]~Clc2[n]‧‧‧第二液晶電容
Clc3[1]~Clc3[n]‧‧‧第三液晶電容
Clc4[1]~Clc4[n]‧‧‧第四液晶電容
GL、GL[1]~GL[M]、GL[2n+2]、GL[2n+3]‧‧‧閘極訊號線
Vdata‧‧‧資料訊號
V1~V3‧‧‧第一電壓準位~第三電壓準位
Vp‧‧‧預設電壓值
P1‧‧‧主要脈衝
P2‧‧‧次要脈衝
PN1‧‧‧第一極性反轉脈衝
PN2‧‧‧第二極性反轉脈衝
TR1~TR2‧‧‧第一重置階段~第二重置階段
TW1~TW2‧‧‧第一寫入階段~第二寫入階段
為讓揭示文件之上述和其他目的、特徵、優點與實施例能更明顯易懂，所附圖式之說明如下：第1圖為根據本揭示文件一實施例的顯示面板簡化後的功能方塊圖。
第2圖為第1圖的畫素矩陣的電路示意圖。
第3圖為根據本揭示文件一實施例的顯示面板驅動方法簡化後的流程圖。
第4圖為顯示面板於非極性反轉圖框中的控制訊號的時序變化圖。
第5圖為顯示面板於極性反轉圖框中的控制訊號的時序變化圖。
第6~9圖為第1圖的畫素矩陣於運作過程中的等效電路圖。
以下將配合相關圖式來說明本發明的實施例。在圖式中，相同的標號表示相同或類似的元件或方法流程。
第1圖為根據本揭示文件一實施例的顯示面板100簡化後的功能方塊圖。顯示面板100包含多個畫素矩陣110、多個接收電路120以及多個閘極訊號線GL。每個畫素矩陣110對應耦接於一個接收電路120，並耦接於多個閘極訊號線GL中的部分閘極訊號線GL。多個接收電路120用於以無線傳輸的方式接收多個輸入訊號，並依據多個輸入訊號對應輸出多個資料訊號Vdata至多個畫素矩陣110。為使圖面簡潔而易於說明，顯示面板100中的其他元件與連接關係並未繪示於第1圖中。
第2圖為第1圖的畫素矩陣110的電路示意圖。畫素矩陣110包含多個第一畫素電路210[1]~210[n]和多個第二畫素電路220[1]~220[n]，其中n為正整數。第一畫 素電路210[1]~210[n]和第二畫素電路220[1]~220[n]皆耦接於第一節點N1。畫素矩陣110所對應的一個接收電路120也耦接於第一節點N1，且用於提供交流形式的資料訊號Vdata至第一節點N1。亦即，資料訊號Vdata具有高低震盪的波型。
另外，第2圖的畫素矩陣110還耦接於第1圖的多條閘極訊號線GL中的部分閘極訊號線GL。為了方便說明，第2圖中耦接於畫素矩陣110的部分閘極訊號線GL，稱為閘極訊號線GL[1]~GL[M]，其中M為正整數。
本案說明書和圖式中使用的元件編號和裝置編號中的索引[1]~[n]以及[1]~[M]，只是為了方便指稱個別的元件和裝置，並非有意將前述元件和裝置的數量侷限在特定數目。在本案說明書和圖式中，若使用某一元件編號或裝置編號時沒有指明該元件編號或裝置編號的索引，則代表該元件編號或裝置編號是指稱所屬元件群組或裝置群組中不特定的任一元件或裝置。例如，元件編號210[2]指稱的對象是第一畫素電路210[2]，而元件編號210指稱的對象則是第一畫素電路210[1]~210[n]中不特定的任意第一畫素電路210。又例如，元件編號T2[2]指稱的對象是第二電晶體T2[2]，而元件編號T2指稱的對象則是第二電晶體T2[1]~T2[n]中不特定的任意第二電晶體T2。
以第一畫素電路210[1]為例，第一畫素電路210[1]包含第一整流電路212[1]、第一灰階控制電路214[1]和第一重置電路216[1]。第一整流電路212[1]耦接 於第一節點N1和第二節點N2[1]之間。當資料訊號Vdata小於一預設電壓值Vp時，第一整流電路212[1]導通第一節點N1和第二節點N2[1]，以使第一畫素電路210[1]接收資料訊號Vdata。而當資料訊號Vdata大於預設電壓值Vp時，第一整流電路212斷開第一節點N1和第二節點N2[1]。
第一灰階控制電路214[1]耦接於第二節點N2[1]，用於自第二節點N2[1]接收資料訊號Vdata。第一灰階控制電路214[1]還用於依據接收到的資料訊號Vdata決定第一畫素電路210[1]顯示的灰階值。
第一重置電路216[1]耦接於第二節點N2[1]和一接地端之間，用於選擇性地導通第二節點N2[1]和接地端，以重置第一灰階控制電路214[1]所儲存的資料訊號Vdata。
具體而言，第一整流電路212[1]包含第一電晶體T1[1]。第一電晶體T1[1]包含第一端、第二端和控制端，其中第一電晶體T1[1]的第一端耦接於第一節點N1，第一電晶體T1[1]的控制端和第二端耦接於第二節點N2[1]。亦即，第一電晶體T1[1]為二極體耦接形式(diode-connected)之電晶體。
第一灰階控制電路214[1]包含第二電晶體T2[1]、第三電晶體T3[1]、第一儲存電容Cs1[1]、第二儲存電容Cs2[1]、第一液晶電容Clc1[1]以及第二液晶電容Clc2[1]。第二電晶體T2[1]包含第一端、第二端和控制端，其中第二電晶體T2[1]的第一端耦接於第二節點N2[1]，而 第二電晶體T2[1]的控制端耦接於閘極訊號線GL[1]。第一儲存電容Cs1[1]包含第一端和第二端，其中第一儲存電容Cs1[1]的第一端耦接於第二電晶體T2[1]的第二端，第一儲存電容Cs1[1]的第二端耦接於閘極訊號線GL[5]。第一液晶電容Clc1[1]則耦接於第二電晶體T2[1]的第二端。
第三電晶體T3[1]包含第一端、第二端和控制端，第三電晶體T3[1]的第一端耦接於第二節點N2[1]，第三電晶體T3[1]的控制端耦接於閘極訊號線GL[2]。第二儲存電容Cs2[1]包含第一端和第二端，其中第二儲存電容Cs2[1]的第一端耦接於第三電晶體T3[1]的第二端，而第二儲存電容Cs2[1]的第二端耦接於閘極訊號線GL[5]。第二液晶電容Clc2[1]則耦接於第三電晶體T3[1]的第二端。
另外，第一重置電路216[1]包含第四電晶體T4。第四電晶體T4包含第一端、第二端和控制端，第四電晶體T4的第一端耦接於第二節點N2[1]，第四電晶體T4的控制端耦接於閘極訊號線GL[3]，且第四電晶體T4的第二端耦接於接地端。
第一畫素電路210[2]~210[n]包含的元件以及連接方式相似於第一畫素電路210[1]。然而，要特別說明的是，在第一畫素電路210[2]中，的第二電晶體T2[2]的控制端是耦接於閘極訊號線GL[3]，第三電晶體T3[2]的控制端是耦接於閘極訊號線GL[4]，而第四電晶體T4[2]的控制端是耦接於閘極訊號線GL[5]。同樣在第一畫素電路210[2]中，第一儲存電容Cs1[2]的第二端以及第二儲存電 容Cs2[2]的第二端皆耦接於閘極訊號線GL[7]。另外，在第一畫素電路210[n]中，第一儲存電容Cs1[n]的第二端以及第二儲存電容Cs2[n]的第二端皆耦接於閘極訊號線GL[2n+3]。
換言之，對第一畫素電路210[2]~210[n]中的第i個第一畫素電路210[i](未繪示於第2圖中)而言，第二電晶體T2[i]的控制端耦接於第(2i-1)條閘極訊號線GL[2i-1]，第三電晶體T3[i]的控制端耦接於第2i條閘極訊號線GL[2i]，而第四電晶體T4[i]的控制端耦則接於第(2i+1)條閘極訊號線GL[2i+1]。另外，第一儲存電容Cs1[i]的第二端和第二儲存電容Cs2[i]的第二端都耦接於第(2i+3)條閘極訊號線GL[2i+3]。其中，i為正整數。
另一方面，以第二畫素電路220[1]為例，第二畫素電路220[1]包含第二整流電路222[1]、第二灰階控制電路224[1]以及第二重置電路226[1]。第二整流電路222[1]耦接於第一節點N1和第三節點N3[1]之間。當資料訊號Vdata大於預設電壓值Vp時，第二整流電路222[1]導通第一節點N1和該第三節點N3[1]，以使第二畫素電路220[1]接收資料訊號Vdata。而當資料訊號Vdata小於預設電壓值Vp時，第二整流電路222[1]斷開第一節點N1和第三節點N3[1]。
第二灰階控制電路224[1]耦接於第三節點N3[1]，用於自第三節點N3[1]接收資料訊號Vdata，並用於依據接收到的資料訊號Vdata決定第二畫素電路220[1] 所顯示的灰階值。
第二重置電路226[1]耦接於第三節點N3[1]和接地端之間，用於選擇性地導通第三節點N3[1]和接地端，以重置第二灰階控制電路224[1]所儲存的資料訊號Vdata。
具體而言，第二整流電路222[1]包含第五電晶體T5[1]。第五電晶體T5[1]包含第一端、第二端和控制端，其中第五電晶體T5[1]的第一端耦接於第三節點N3[1]，第五電晶體T5[1]的控制端和第二端耦接於第一節點N1。亦即，第五電晶體T5[1]為二極體耦接形式之電晶體。
第二灰階控制電路224[1]包含第六電晶體T6[1]、第七電晶體T7[1]、第三儲存電容Cs3[1]、第四儲存電容Cs4[1]、第三液晶電容Clc3[1]以及第四液晶電容Clc4[1]。第六電晶體T6[1]包含第一端、第二端和控制端，其中第六電晶體T6[1]的第一端耦接於第三節點N3[1]，而第六電晶體T6[1]的控制端耦接於閘極訊號線GL[1]。第三儲存電容Cs3[1]包含第一端和第二端，其中第三儲存電容Cs3[1]的第一端耦接於第六電晶體T6[1]的第二端，第三儲存電容Cs3[1]的第二端耦接於閘極訊號線GL[4]。第一液晶電容Clc1[1]則耦接於第六電晶體T6[1]的第二端。
第七電晶體T7[1]包含第一端、第二端和控制端，第七電晶體T7[1]的第一端耦接於第三節點N3[1]，第七電晶體T7[1]的控制端耦接於閘極訊號線GL[2]。第四儲存電容Cs4[1]包含第一端和第二端，其中第四儲存電容Cs4[1]的第一端耦接於第七電晶體T7[1]的第二端，而第四 儲存電容Cs4[1]的第二端耦接於閘極訊號線GL[4]。第四液晶電容Clc4[1]則耦接於第七電晶體T7[1]的第二端。
另外，第二重置電路226[1]包含第八電晶體T8。第八電晶體T8包含第一端、第二端和控制端，第八電晶體T8的第一端耦接於第三節點N3[1]，第八電晶體T8的控制端耦接於閘極訊號線GL[3]，且第八電晶體T8的第二端耦接於接地端。
第二畫素電路220[2]~220[n]包含的元件以及連接方式相似於第二畫素電路220[1]。然而，要特別說明的是，在第二畫素電路220[2]中，第六電晶體T6[2]的控制端是耦接於閘極訊號線GL[3]，第七電晶體T7[2]的控制端是耦接於閘極訊號線GL[4]，而第八電晶體T4[2]的控制端是耦接於閘極訊號線GL[5]。同樣在第二畫素電路220[2]中，第三儲存電容Cs3[2]的第二端以及第四儲存電容Cs4[2]的第二端皆耦接於閘極訊號線GL[6]。另外，在第二畫素電路220[n]中，第三儲存電容Cs3[n]的第二端以及第四儲存電容Cs4[n]的第二端皆耦接於閘極訊號線GL[2n+2]
換言之，對第二畫素電路220[2]~220[n]中的第i個第二畫素電路220[i](未繪示於第2圖中)而言，第六電晶體T6[i]的控制端耦接於第(2i-1)條閘極訊號線GL[2i-1]，第七電晶體T7[i]的控制端耦接於第2i條閘極訊號線GL[2i]，而第八電晶體T8[i]的控制端耦則接於第(2i+1)條閘極訊號線GL[2i+1]。另外，第三儲存電容 Cs3[i]的第二端和第四儲存電容Cs4[i]的第二端都耦接於第(2i+2)條閘極訊號線GL[2i+2]，其中i為正整數。
實作上，第一電晶體至第八電晶體可以用各種合適的N型電晶體來實現。
以下將配合第3~5圖進一步說明顯示面板100的運作方式。第3圖為根據本揭示文件一實施例的顯示面板驅動方法300簡化後的流程圖。第4圖為顯示面板100於非極性反轉圖框中的控制訊號的時序變化圖。第5圖為顯示面板100於極性反轉圖框中的控制訊號的時序變化圖。
請同時參照第2~4圖，在流程S302中，顯示面板100處於非極性反轉圖框。此時，顯示面板100會利用閘極訊號線GL[2i-1]和閘極訊號線GL[2i]依序提供主要脈衝P1，且閘極訊號線GL[2i-1]於提供主要脈衝P1之前，會先提供兩個次要脈衝P2。其中主要脈衝P1是用於控制第一灰階控制電路214[i]和第二灰階控制電路224[i]接收資料訊號Vdata，而次要脈衝P2是用於重置第一灰階控制電路214[i-1]以及第二灰階控制電路224[i-1]，且i為正整數。
另外，次要脈衝P2的脈衝時間寬度小於主要脈衝P1的脈衝時間寬度。
舉例來說，在i等於2的情況下，顯示面板100在利用閘極訊號線GL[3]提供主要脈衝P1之前，會先利用閘極訊號線GL[3]提供兩個次要脈衝P2至第四電晶體T4[1]和第八電晶體T8[1]的控制端。因此，第一灰階控制電路214[1]所儲存的電壓值會被重置為接地電壓，第二灰 階控制電路224[1]所儲存的電壓值也會被重置為接地電壓。
接著，顯示面板100會利用閘極訊號線GL[3]提供一個主要脈衝P1至第二電晶體T2[2]和第六電晶體T6[2]的控制端，以導通第二電晶體T2[2]和第六電晶體T6[2]。此時，第四電晶體T4[2]和第八電晶體T8[2]的控制端會接收到來自閘極訊號線GL[5]的第一個次要脈衝P2，而使得第四電晶體T4[2]和第八電晶體T8[2]導通。因此，第一畫素電路210[2]和第二畫素電路220[2]會進入第一重置階段TR1。
在第一重置階段TR1中，畫素矩陣110等效於第6圖所示的等效電路。因此，第一液晶電容Clc1[2]和第三液晶電容Clc3[2]的第一端會被重置為接地電壓。
而當閘極訊號線GL[5]停止提供第一個次要脈衝P2時，閘極訊號線GL[3]仍繼續提供主要脈衝P1，以導通第二電晶體T2[2]和第六電晶體T6[2]。此時，畫素矩陣110會進入第一寫入階段TW1。
在第一寫入階段TW1中，畫素矩陣110會等效於第7圖所示的等效電路。此時，資料訊號Vdata可以被寫入至第一液晶電容Clc1[2]和第三液晶電容Clc3[2]的第一端。
當閘極訊號線GL[3]停止提供主要脈衝P1時，顯示面板100會利用閘極訊號線GL[4]開始提供另一個主要脈衝P1至第三電晶體T3[2]和第七電晶體T7[2]的控 制端，以導通第三電晶體T3[2]和第七電晶體T7[2]。此時，第二電晶體T2[2]和第八電晶體T8[2]的控制端會接收到來自閘極訊號線GL[5]的第二個次要脈衝P2，而使得第二電晶體T2[2]和第八電晶體T8[2]導通。因此，第一畫素電路210[2]和第二畫素電路220[2]會進入第二重置階段TR2。
在第二重置階段TR2中，畫素矩陣110會等效於第8圖所示的等效電路。因此，第二液晶電容Clc2[2]和第四液晶電容Clc4[2]的第一端會被重置為接地電壓。
而當閘極訊號線GL[5]停止提供第二個次要脈衝P2時，閘極訊號線GL[4]仍繼續提供主要脈衝P1，以導通第三電晶體T3[2]和第七電晶體T7[2]。因此，畫素矩陣110會進入第二寫入階段TW2。
在第二寫入階段TW2中，畫素矩陣110會等效於第9圖所示的等效電路。此時，資料訊號Vdata可以被寫入至第二液晶電容Clc2[2]和第三液晶電容Clc4[2]的第一端。
在流程S304中，顯示面板100會利用接收電路120輸出具有高低振盪波型的資料訊號Vdata至第一節點N1。當資料訊號Vdata小於預設電壓值Vp時，若多個第一畫素電路210[1]~210[n]的其中一者處於第一寫入階段TW1或第二寫入階段TW2，該其中一者便會接收資料訊號Vdata。而當資料訊號Vdata大於預設電壓值Vp時，若多個第二畫素電路220[1]~220[n]的其中一者處於第一寫入階段TW1或第二寫入階段TW2，該其中一者便會接收資料訊 號Vdata。
值得一提的是，於第一寫入階段TW1或第二寫入階段TW2中，藉由設置資料訊號Vdata小於預設電壓值Vp的時間總和，可以控制第一畫素電路210顯示的灰階值。例如，設置資料訊號Vdata小於預設電壓值Vp的時間總和為第一時間長度，則第一畫素電路210顯示的灰階值會正相關於第一時間長度。
另一方面，藉由設置資料訊號Vdata大於預設電壓值Vp的時間總和，可以控制第二畫素電路220顯示的灰階值。例如，設置資料訊號Vdata大於預設電壓值Vp的時間總和為第二時間長度，則第二畫素電路220顯示的灰階值會正相關於第二時間長度。
接著，請同時參照第2~3圖和第5圖，在流程S306中，顯示面板100會處於極性反轉圖框。顯示面板100於流程S306中的運作，相似於流程S302中的運作。差異在於，顯示面板100會利用第(2i+3)條閘極訊號線GL[2i+3]依序提供第一極性反轉脈衝PN1、二個次要脈衝P2和主要脈衝P1。顯示面板100還會利用第(2i+2)條閘極訊號線GL[2i+2]依序提供第二極性反轉脈衝PN2和主要脈衝P1。其中，閘極訊號線GL[2i+3]的第一極性反轉脈衝PN1用於使第一畫素電路210[i]進行極性反轉，閘極訊號線GL[2i+2]的第二極性反轉脈衝PN2用於使第二畫素電路220[i]進行極性反轉，且i為正整數。
另外，第一極性反轉脈衝PN1的脈衝方向，相 反於主要脈衝P1、次要脈衝P2以及第二極性反轉脈衝PN2的脈衝方向。
在本實施例中，當閘極訊號線GL[2i-1]或GL[2i]提供主要脈衝P1時，閘極訊號線GL[2i+3]會提供該第一極性反轉脈衝PN1，且閘極訊號線GL[2i+2]會提供該第二極性反轉脈衝PN2。當閘極訊號線GL[2i-1]或GL[2i]停止提供主要脈衝P1後，閘極訊號線GL[2i+3]停止提供第一極性反轉脈衝PN1，且閘極訊號線GL[2i+2]停止提供該第二極性反轉脈衝PN2。
舉例來說，在i等於2的情況下，當閘極訊號線GL[3]或GL[4]提供主要脈衝P1，使得第一畫素電路210[2]和第二畫素電路220[2]處於第一寫入階段TW1或第二寫入階段TW2時，閘極訊號線GL[7]會提供第一極性反轉脈衝PN1，且閘極訊號線GL[6]會提供第二極性反轉脈衝PN2。因此，於第一寫入階段TW1或第二寫入階段TW2中，第一儲存電容Cs1[2]和第二儲存電容Cs2[2]的第二端會被第一極性反轉脈衝PN1設置於一第一電壓準位V1，而第三儲存電容Cs3[2]和第四儲存電容Cs4[2]的第二端會被第二極性反轉脈衝PN2設置於一第二電壓準位V2。
如第5圖所示，閘極訊號線GL[1]~GL[M]在未提供任何脈衝時，會處於一第三電壓準位V3，其中第一電壓準位V1低於第三電壓準位V3，且第二電壓準位V2高於第三電壓準位V3。
另一方面，當閘極訊號線GL[3]或GL[4]停止 提供主要脈衝P1，使得第二電晶體T2[2]、第三電晶體T3[2]、第六電晶體T6[2]以及第七電晶體T7[2]關斷時，閘極訊號線GL[6]和GL[7]會回復至第三電壓準位V3。
因此，第三電壓準位V3和第一電壓準位V1的電壓差值，會藉由電容耦合效應由第一儲存電容Cs1[2]的第二端傳遞至第一儲存電容Cs1[2]的第一端，也會由第二儲存電容Cs2[2]的第二端傳遞至第二儲存電容Cs2[2]的第一端。如此一來，第一液晶電容Clc1[2]和第二液晶電容Clc2[2]的跨壓會被抬升，進而達成灰階反轉。
另外，第三電壓準位V3和第二電壓準位V2的電壓差值，會藉由電容耦合效應由第三儲存電容Cs3[2]的第二端傳遞至第三儲存電容Cs3[2]的第一端，也會由第四儲存電容Cs4[2]的第二端傳遞至第四儲存電容Cs4[2]的第一端。如此一來，第三液晶電容Clc3[2]和第四液晶電容Clc4[2]的跨壓會被拉低，進而達成灰階反轉。
實作上，第一電壓準位V1可以設置為低於資料訊號Vdata的最低電壓準位至少5V，而第二電壓準位V2可以設置為高於資料訊號Vdata的最高電壓準位至少5V。
於流程S308中，顯示面板100會執行相似於流程S304的運作，為簡潔起見，在此不重複贅述。
請注意，第3圖中的流程S302~S308僅為示範性的實施例，並非用於限制本發明的實施方式。例如，在某些實施例中，顯示面板100可平行執行流程S302和S304。在另外一些實施例中，顯示面板100可平行執行流 程S306和S308。
在又一些實施例中，第二電晶體T2、第三電晶體T3、第六電晶體T6以及第七電晶體T7是由P型電晶體來實現。在此情況下，主要脈衝P1和次要脈衝P2的脈衝方向和第4~5圖的實施例中的脈衝方向相反。
綜上所述，藉由實施驅動方法300，顯示面板100能充分利用正半週期和負半週期的資料訊號Vdata來對第一畫素電路210和第二畫素電路220進行資料寫入，所以具有充裕的時間將液晶電容充電至預期的電壓準位。
在說明書及申請專利範圍中使用了某些詞彙來指稱特定的元件。然而，所屬技術領域中具有通常知識者應可理解，同樣的元件可能會用不同的名詞來稱呼。說明書及申請專利範圍並不以名稱的差異做為區分元件的方式，而是以元件在功能上的差異來做為區分的基準。在說明書及申請專利範圍所提及的「包含」為開放式的用語，故應解釋成「包含但不限定於」。另外，「耦接」在此包含任何直接及間接的連接手段。因此，若文中描述第一元件耦接於第二元件，則代表第一元件可通過電性連接或無線傳輸、光學傳輸等信號連接方式而直接地連接於第二元件，或者通過其他元件或連接手段間接地電性或信號連接至該第二元件。
另外，除非說明書中特別指明，否則任何單數格的用語都同時包含複數格的涵義。
以上僅為本發明的較佳實施例，凡依本發明請 求項所做的均等變化與修飾，皆應屬本發明的涵蓋範圍。

Claims (12)

  1. 一種顯示面板，包含：多個畫素矩陣，其中每個畫素矩陣包含：多個第一畫素電路；以及多個第二畫素電路；其中該多個第一畫素電路和該多個第二畫素電路耦接於一第一節點；以及多個接收電路，用於接收多個輸入訊號，並依據該多個輸入訊號對應輸出多個資料訊號至該多個畫素矩陣；其中，該多個接收電路的其中一者輸出一第一資料訊號至該第一節點，且該第一資料訊號具有一高低震盪波型，當該第一資料訊號小於一預設電壓值時，該多個第一畫素電路的其中一者接收該第一資料訊號，當該第一資料訊號大於該預設電壓值時，該多個第二畫素電路的其中一者接收該第一資料訊號。
  2. 如請求項1的顯示面板，其中，該多個第一畫素電路的每一者包含：一第一整流電路，耦接於該第一節點和一第二節點之間，其中當該第一資料訊號小於該預設電壓值時，該第一整流電路導通該第一節點和該第二節點，當該第一資料訊號大於該預設電壓值時，該第一整流電路斷開該第一節點和該第二節點；一第一灰階控制電路，耦接於該第二節點，用於自該第二節點接收該第一資料訊號，並用於依據該第一資料訊號決定該第一畫素電路的灰階值；以及一第一重置電路，耦接於該第二節點和一接地端之間，用於選擇性地導通該第二節點和該接地端。
  3. 如請求項2的顯示面板，其中，該顯示面板另包含多條閘極訊號線，且該第一整流電路包含：一第一電晶體，包含一第一端、一第二端和一控制端，其中該第一電晶體的該第一端耦接於該第一節點，該第一電晶體的該控制端和該第二端耦接於該第二節點；其中，該第一灰階控制電路包含：一第二電晶體，包含一第一端、一第二端和一控制端，該第二電晶體的該第一端耦接於該第二節點，該第二電晶體的該控制端耦接於一第一閘極訊號線；一第一儲存電容，包含一第一端和一第二端，該第一儲存電容的該第一端耦接於該第二電晶體的該第二端；一第一液晶電容，耦接於該第二電晶體的該第二端；一第三電晶體，包含一第一端、一第二端和一控制端，該第三電晶體的該第一端耦接於該第二節點，該第三電晶體的該控制端耦接於一第二閘極訊號線；一第二儲存電容，包含一第一端和一第二端，該第二儲存電容的該第一端耦接於該第三電晶體的該第二端；以及一第二液晶電容，耦接於該第三電晶體的該第二端；其中，該第一重置電路包含：一第四電晶體，包含一第一端、一第二端和一控制端，該第四電晶體的該第一端耦接於該第二節點，該第四電晶體的該控制端耦接於一第三閘極訊號線，該第四電晶體的該第二端耦接於該接地端。
  4. 如請求項3的顯示面板，其中，該多個第一畫素電路中的第i個第一畫素電路的該第二電晶體的該控制端，耦接於該多條閘極訊號線中的第(2i-1)條閘極訊號線，該第i個第一畫素電路的該第三電晶體的該控制端耦接於第2i條閘極訊號線，其中，該第i個第一畫素電路的該第一儲存電容的該第二端和該第二儲存電容的該第二端耦接於第(2i+3)條閘極訊號線，其中，該第i個第一畫素電路的該第四電晶體的該控制端耦接於第(2i+1)條閘極訊號線，且i為正整數。
  5. 如請求項4的顯示面板，其中，於一極性反轉圖框中，該第(2i+3)條閘極訊號線依序提供一第一極性反轉脈衝、二個次要脈衝和一主要脈衝，一第(2i+2)條閘極訊號線依序提供一第二極性反轉脈衝和該主要脈衝，其中，該第(2i+3)條閘極訊號線的該第一極性反轉脈衝傳遞至該第i個第一畫素電路的該第一儲存電容的該第二端和該第二儲存電容的該第二端，以使該第i個第一畫素電路進行極性反轉，該第二極性反轉脈衝用於使該多個第二畫素電路的其中一者進行極性反轉。
  6. 如請求項5的顯示面板，其中，該第一極性反轉脈衝的脈衝方向，相反於該次要脈衝、該主要脈衝以及該第二極性反轉脈衝的脈衝方向，且該次要脈衝的脈衝時間寬度小於該主要脈衝的脈衝時間寬度。
  7. 如請求項2的顯示面板，其中，該多個第二畫素電路的每一者包含：一第二整流電路，耦接於該第一節點和一第三節點之間，其中當該第一資料訊號大於該預設電壓值時，該第二整流電路導通該第一節點和該第三節點，當該第一資料訊號小於該預設電壓值時，該第二整流電路斷開該第一節點和該第三節點；一第二灰階控制電路，耦接於該第三節點，用於自該第三節點接收該第一資料訊號，並用於依據該第一資料訊號決定該第二畫素電路的灰階值；以及一第二重置電路，耦接於該第三節點和該接地端之間，用於選擇性地導通該第三節點和該接地端。
  8. 一種顯示面板驅動方法，適用於一種顯示面板，其中該顯示面板包含多條閘極訊號線、多個畫素矩陣和多個接收電路，該多個畫素矩陣耦接於該多個閘極訊號線，其中每個畫素矩陣包含多個第一畫素電路和多個第二畫素電路，且該多個第一畫素電路和該多個第二畫素電路耦接於一第一節點，該多個接收電路用於接收多個輸入訊號，並依據該多個輸入訊號對應輸出多個資料訊號至該多個畫素矩陣，且該顯示面板驅動方法包含：於一非極性反轉圖框中，利用該多條閘極訊號線中的第(2i-1)條和第2i條閘極訊號線依序提供一主要脈衝，且該第(2i-1)條閘極訊號線於提供該主要脈衝之前，先提供兩個次要脈衝；以及於一極性反轉圖框中，利用第(2i+3)條閘極訊號線依序提供一第一極性反轉脈衝、二個該次要脈衝和該主要脈衝，並利用一第(2i+2)個閘極訊號線依序提供一第二極性反轉脈衝和該主要脈衝，其中i為正整數；其中，該第(2i+3)條閘極訊號線的該第一極性反轉脈衝用於使第i個第一畫素電路進行極性反轉，該第二極性反轉脈衝用於使該多個第二畫素電路的其中一者進行極性反轉。
  9. 如請求項8的顯示面板驅動方法，其中，該第一極性反轉脈衝的脈衝方向相反於該主要脈衝、該次要脈衝以及該第二極性反轉脈衝的脈衝方向，且該次要脈衝的脈衝時間寬度小於該主要脈衝的脈衝時間寬度。
  10. 如請求項8的顯示面板驅動方法，其中，於該極性反轉圖框中，當該第(2i-1)或2i條閘極訊號線提供該主要脈衝時，第(2i+3)條閘極訊號線會提供該第一極性反轉脈衝，且第(2i+2)條閘極訊號線會提供該第二極性反轉脈衝，當該第(2i-1)或2N條閘極訊號線停止提供該主要脈衝後，該第(2i+3)條閘極訊號線不提供該第一極性反轉脈衝，且該第(2i+2)條閘極訊號線不提供該第二極性反轉脈衝。
  11. 如請求項8的顯示面板驅動方法，另包含：利用該多個接收電路的其中一者輸出一第一資料訊號至該第一節點，其中該第一資料訊號具有一高低震盪波型；當該第一資料訊號小於一預設電壓值時，利用該多個第一畫素電路的其中一者接收該第一資料訊號；以及當該第一資料訊號大於該預設電壓值時，利用該多個第二畫素電路的其中一者接收該第一資料訊號。
  12. 如請求項11的顯示面板驅動方法，其中，利用該多個接收電路的該其中一者輸出該第一資料訊號至該第一節點的流程包含：於一寫入階段中，設置該第一資料訊號小於該預設電壓值的時間總和為一第一時間長度，並設置該第一資料訊號大於該預設電壓值的時間總和為一第二時間長度；其中，該多個第一畫素電路的該其中一者的灰階值正相關於該第一時間長度，該多個第二畫素電路的該其中一者的灰階值正相關於該第二時間長度。
TW107126940A 2018-08-02 2018-08-02 顯示面板和顯示面板驅動方法 TWI666625B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW107126940A TWI666625B (zh) 2018-08-02 2018-08-02 顯示面板和顯示面板驅動方法
CN201811127071.2A CN109215554B (zh) 2018-08-02 2018-09-26 显示面板和显示面板驱动方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW107126940A TWI666625B (zh) 2018-08-02 2018-08-02 顯示面板和顯示面板驅動方法

Publications (2)

Publication Number Publication Date
TWI666625B true TWI666625B (zh) 2019-07-21
TW202008344A TW202008344A (zh) 2020-02-16

Family

ID=64981634

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107126940A TWI666625B (zh) 2018-08-02 2018-08-02 顯示面板和顯示面板驅動方法

Country Status (2)

Country Link
CN (1) CN109215554B (zh)
TW (1) TWI666625B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI706391B (zh) * 2018-07-10 2020-10-01 友達光電股份有限公司 顯示面板

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI697878B (zh) * 2019-04-19 2020-07-01 友達光電股份有限公司 顯示裝置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201413682A (zh) * 2012-09-28 2014-04-01 Lg Display Co Ltd 有機發光二極體顯示裝置
TW201415442A (zh) * 2012-10-11 2014-04-16 Au Optronics Corp 有機發光顯示器與其驅動電路以及驅動其之方法
CN104077999A (zh) * 2013-03-28 2014-10-01 群创光电股份有限公司 像素电路及其驱动方法与显示面板
TW201822179A (zh) * 2016-11-30 2018-06-16 南韓商樂金顯示科技股份有限公司 有機發光二極體顯示器及其驅動特性的補償方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7468719B2 (en) * 2004-02-09 2008-12-23 Advanced Lcd Technologies Development Center Co., Ltd. Liquid crystal pixel memory, liquid crystal display, and methods of driving the same
KR100684712B1 (ko) * 2004-03-09 2007-02-20 삼성에스디아이 주식회사 발광 표시 장치
KR100578838B1 (ko) * 2004-05-25 2006-05-11 삼성에스디아이 주식회사 역다중화 장치와, 이를 이용한 표시 장치 및 그 표시 패널
CN100416349C (zh) * 2005-03-31 2008-09-03 奇景光电股份有限公司 采用玻璃覆晶封装的液晶显示器及其数据传输方法
TWI460517B (zh) * 2011-11-18 2014-11-11 Au Optronics Corp 顯示面板及其中畫素結構以及顯示面板中之驅動方法
TWI449024B (zh) * 2012-08-03 2014-08-11 Au Optronics Corp 畫素電路、畫素結構、可切換二維／三維顯示裝置及其顯示驅動方法
TWI469123B (zh) * 2012-08-09 2015-01-11 Au Optronics Corp 顯示面板
TWI539432B (zh) * 2014-07-07 2016-06-21 友達光電股份有限公司 畫素電路及其控制方法與具該電路的顯示裝置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201413682A (zh) * 2012-09-28 2014-04-01 Lg Display Co Ltd 有機發光二極體顯示裝置
TW201415442A (zh) * 2012-10-11 2014-04-16 Au Optronics Corp 有機發光顯示器與其驅動電路以及驅動其之方法
CN104077999A (zh) * 2013-03-28 2014-10-01 群创光电股份有限公司 像素电路及其驱动方法与显示面板
TW201822179A (zh) * 2016-11-30 2018-06-16 南韓商樂金顯示科技股份有限公司 有機發光二極體顯示器及其驅動特性的補償方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI706391B (zh) * 2018-07-10 2020-10-01 友達光電股份有限公司 顯示面板

Also Published As

Publication number Publication date
TW202008344A (zh) 2020-02-16
CN109215554A (zh) 2019-01-15
CN109215554B (zh) 2021-10-22

Similar Documents

Publication Publication Date Title
US9620241B2 (en) Shift register unit, method for driving the same, shift register and display device
KR101326075B1 (ko) 액정 표시 장치 및 이의 구동 방법
US8552958B2 (en) Method of driving a gate line, gate drive circuit for performing the method and display apparatus having the gate drive circuit
US9406261B2 (en) Stage circuit and scan driver using the same
US20120019497A1 (en) Liquid crystal display and method of driving the same
TWI421850B (zh) 液晶顯示裝置以及畫素驅動方法
JP2008310317A (ja) 液晶表示装置の駆動装置とこれを含む液晶表示装置
CN108091305A (zh) 显示装置
US10657864B2 (en) Drive circuit of display device and driving method for display device having single-ended to differential modules
JP2006106690A (ja) 駆動電圧生成回路及びそれを備える表示装置
US20160307537A1 (en) Stage circuit and scan driver using the same
US10431170B2 (en) Display apparatus
WO2018196084A1 (zh) 扫描驱动电路、阵列基板与显示面板
KR101230313B1 (ko) 레벨 시프터 및 그의 구동 방법
EP1967895A2 (en) Liquid crystal display device
KR20080036912A (ko) 표시 장치 및 그의 구동 방법
TWI666625B (zh) 顯示面板和顯示面板驅動方法
CN107895562A (zh) 高稳定性的脉冲宽度可调式移位寄存器
KR102452523B1 (ko) 주사 구동부
US9978326B2 (en) Liquid crystal display device and driving method thereof
US9767753B2 (en) Scan driver
CN103187037A (zh) 一种非晶硅栅极驱动电路
US10127874B2 (en) Scan driver and display device using the same
CN102087839B (zh) 驱动液晶显示设备的装置和方法
TWI670701B (zh) 顯示面板