KR20050001940A - 액정표시패널 및 그 제조 방법 - Google Patents

액정표시패널 및 그 제조 방법 Download PDF

Info

Publication number
KR20050001940A
KR20050001940A KR1020030042946A KR20030042946A KR20050001940A KR 20050001940 A KR20050001940 A KR 20050001940A KR 1020030042946 A KR1020030042946 A KR 1020030042946A KR 20030042946 A KR20030042946 A KR 20030042946A KR 20050001940 A KR20050001940 A KR 20050001940A
Authority
KR
South Korea
Prior art keywords
channel region
main channel
electrode
gate
region
Prior art date
Application number
KR1020030042946A
Other languages
English (en)
Inventor
하용민
윤진모
서인교
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020030042946A priority Critical patent/KR20050001940A/ko
Publication of KR20050001940A publication Critical patent/KR20050001940A/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/13606—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit having means for reducing parasitic capacitance

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 기생 채널 특성을 최소화할 수 있는 액정표시패널 및 그 제조방법을 제공하는 것이다.
본 발명의 액정표시패널은 주채널영역, 상기 주채널영역을 일부 감싸도록 형성되는 보조채널영역을 포함하는 액티브층과, 상기 주채널영역 및 에지부를 포함하는 보조채널영역과 절연되게 중첩되는 게이트전극과, 상기 주채널영역을 사이에 두고 마주보는 소스전극 및 드레인전극을 구비하는 것을 특징으로 한다.

Description

액정표시패널 및 그 제조 방법{LIQUID CRYSTAL DISPLAY PANEL AND FABRICATING METHOD THEREOF}
본 발명은 액정표시패널에 관한 것으로, 특히 기생 채널 특성을 최소화할 수 있는 액정표시패널 및 그 제조방법에 관한 것이다.
통상, 액정표시소자(Liquid Crystal Display; LCD)는 비디오신호에 따라 액정셀들의 광투과율을 조절함으로써 액정셀들이 매트릭스 형태로 배열되어진 액정패널에 비디오신호에 해당하는 화상을 표시하게 된다. 이 경우, 액정셀들을 스위칭하는 소자로서 통상 박막트랜지스터(Thin film Transistor; TFT)가 이용되고 있다.
이러한 액정표시소자에 이용되는 TFT는 반도체층으로 아몰퍼스(Amorphous) 실리콘 또는 폴리(Poly) 실리콘을 이용한다. 아몰퍼스 실리콘형 TFT는 아몰퍼스 실리콘막의 균일성이 비교적 좋아 특성이 안정된 장점을 가지고 있다. 그러나, 아몰퍼스 실리콘형 TFT는 전하 이동도가 낮아 응답 속도가 느리다는 단점을 가지고 있다. 이에 따라, 아몰퍼스 실리콘형 TFT는 빠른 응답 속도를 필요로 하는 고해상도 표시 패널이나 게이트 드라이버 및 데이터 드라이버의 구동 소자로는 적용이 어려운 단점을 가지고 있다.
폴리 실리콘형 TFT는 전하 이동도가 높음에 따라 빠른 응답 속도를 필요로 하는 고해상도 표시 패널에 적합할 뿐만 아니라 주변 구동 회로들을 표시 패널에 내장할 수 있는 장점을 가지고 있다. 이에 따라, 폴리 실리콘형 박막 트랜지스터를 이용한 액정 표시 소자가 대두되고 있다.
도 1은 종래 폴리 실리콘형 박막트랜지스터를 이용한 액정표시패널을 나타내는 평면도이며, 도 2는 도 1에서 선"Ⅱ-Ⅱ'"를 따라 절취한 액정표시패널을 나타내는 단면도이다.
도 1 및 도 2를 참조하면, 종래 폴리 실리콘형 박막트랜지스터를 갖는 액정표시패널은 게이트라인(2)과, 게이트라인(2)과 게이트절연막(12)을 사이에 두고 교차되게 형성되는 데이터라인(4)과, 게이트라인(2) 및 데이터라인(4)의 교차부에 위치하는 TFT(30)와, 게이트라인(2) 및 데이터라인(4)의 교차로 정의된 화소영역에 형성되는 화소전극(22)을 구비한다.
게이트라인(2)은 박막트랜지스터(30)의 게이트전극(6)에 게이트신호를 공급한다.
데이터라인(4)은 박막트랜지스터(30)의 드레인전극(10)을 통해 화소전극(22)에 화소신호를 공급한다.
TFT(30)는 게이트라인(2)과 접속되는 게이트전극(6)과, 데이터라인(4)과 접속되는 소스전극(8)과, 화소전극(22)과 보호막(18)을 관통하는 화소접촉홀(20)을 통해 접속되는 드레인전극(10)을 구비한다.
게이트전극(6)은 버퍼막(16) 상에 형성되는 액티브층의 채널영역(14C)과 게이트절연막(12)을 사이에 두고 중첩되게 형성된다. 소스전극(8)은 게이트전극(6)과 층간절연막(26)을 사이에 두고 절연되게 형성되며 액티브층의 소스영역(14S)과 소스접촉홀(24S)을 통해 접촉한다. 드레인전극(14D)은 게이트전극(6)과 층간절연막(26)을 사이에 두고 절연되게 형성되며 액티브층의 드레인영역(14D)과 드레인접촉홀(24D)을 통해 접촉된다.
이러한 TFT(30)는 게이트 라인(2)으로부터의 스캔 펄스에 응답하여 데이터 라인(4)으로부터의 비디오 신호, 즉 화소 신호를 액정셀에 충전되게 한다. 이에 따라, 액정셀은 충전된 화소 신호에 따라 광투과율을 조절하게 된다.
화소 전극(22)은 보호막(18)을 관통하는 화소접촉홀(20)을 통해 TFT(30)의 드레인 전극(10)과 접속되어 화소 영역에 형성된다.
이에 따라, TFT(30)를 통해 화소 신호가 공급된 화소 전극(22)과 공통 전극(도시하지 않음) 사이에는 전계가 형성된다. 이러한 전계에 의해 액정분자들이 유전 이방성에 의해 회전하게 된다. 액정 분자들의 회전 정도에 따라 화소 영역을 투과하는 광 투과율이 달라지게 됨으로써 화상을 구현하게 된다.
종래 액티브층의 채널 에지부분(A)이 채널 평탄한 부분보다 식각공정이 불균일해지거나 플라즈마 손상에 의해 도 3에 도시된 바와 같이 평탄화부분에서 제1 두께(t1)를 갖도록 게이트절연막이 형성되는 반면에 에지부분을 덮도록 형성되는 게이트절연막(12)은 제1 두께(t1)보다 상대적으로 얇은 제2 두께(t2)를 갖도록 형성되는 경우가 종종 발생된다. 이 경우 게이트 바이어스 전압이 게이트전극(6)에 인가되는 경우 상대적으로 두께가 얇은 게이트절연막(12)과 중첩되는 채널(14C)의 에지부분에 게이트 바이어스 전계가 상대적으로 집중되어 이 부분의 채널(14C)이 도 4에 도시된 바와 같이 1차로 턴온되고 상대적으로 두께가 두꺼운 채널의 평탄화부분에서 2차로 턴온되게 된다. 이러한 에지 채널 효과에 의해 기생 채널 특성을 가지는 박막트랜지스터(30)가 형성되어 화상표시부 및 구동회로부에 위치하는 박막트랜지스터가 오동작되는 문제점이 있다.
따라서, 본 발명의 목적은 기생 채널 특성을 최소화할 수 있는 액정표시패널 및 그 제조방법을 제공하는 것이다.
도 1은 종래 액정표시패널을 나타내는 평면도이다.
도 2는 도 1에서 선 "Ⅱ-Ⅱ'"를 따라 절취한 액정표시패널을 나타내는 단면도이다.
도 3은 도 2에 도시된 게이트절연막과 액티브층을 상세히 나타내는 단면도이다.
도 4는 정상적인 TFT특성과 에지채널 효과에 의한 TFT특성을 나타내는 도면이다.
도 5는 본 발명의 제1 실시 예에 따른 액정표시패널을 나타내는 평면도이다.
도 6은 도 5에서 선 "Ⅴ-Ⅴ'"를 따라 절취한 액정표시패널을 나타내는 단면도이다.
도 7은 본 발명의 제2 실시 예에 따른 액정표시패널을 나타내는 평면도이다.
도 8은 도 7에서 선 "Ⅷ-Ⅷ'"를 따라 절취한 액정표시패널을 나타내는 단면도이다.
도 9는 본 발명의 제3 실시 예에 따른 액정표시패널을 나타내는 평면도이다.
도 10은 도 9에서 선 "Ⅹ-Ⅹ'"를 따라 절취한 액정표시패널을 나타내는 단면도이다.
< 도면의 주요부분에 대한 설명>
1,101 : 기판 2,102 : 게이트라인
4,104 : 데이터라인 6,106 : 게이트전극
8,108 : 소스전극 10,110 : 드레인전극
12,112 : 게이트절연막 14,114 : 액티브층
16,116 : 버퍼막 18,118 : 보호막
20,120 : 접촉홀 22,122 : 화소전극
30,130 : 박막트랜지스터
상기 목적을 달성하기 위하여, 본 발명에 따른 액정표시패널은 주채널영역,상기 주채널영역을 일부 감싸도록 형성되는 보조채널영역을 포함하는 액티브층과, 상기 주채널영역 및 에지부를 포함하는 보조채널영역과 절연되게 중첩되는 게이트전극과, 상기 주채널영역을 사이에 두고 마주보는 소스전극 및 드레인전극을 구비하는 것을 특징으로 한다.
상기 게이트전극은 상기 소스전극 및 드레인전극 사이에 위치하여 상기 주채널영역과 중첩되는 제1 게이트층과, 상기 주채널영역 양측에 형성되며 보조채널영역과 중첩되는 제2 게이트층을 포함하는 것을 특징으로 한다.
상기 소스전극과 드레인전극은 상기 주채널영역을 사이에 두고 상하로 마주보는 것을 특징으로 한다.
상기 소스전극과 드레인전극은 상기 주채널영역을 사이에 두고 좌우로 마주보는 것을 특징으로 한다.
상기 주채널영역 및 보조채널영역은 "I"자 형태로 형성되는 것을 특징으로 한다.
상기 액정표시패널은 상기 드레인전극을 노출시키는 접촉홀을 갖는 보호막과, 상기 보호막 상에 상기 드레인전극과 접속되는 화소전극을 추가로 구비하는 것을 특징으로 한다.
상기 게이트전극은 상기 액티브층을 덮도록 형성되는 게이트절연막 상에 형성되는 것을 특징으로 한다.
상기 액티브층은 상기 소스전극과 접속되는 소스영역, 상기 드레인전극과 접속되는 드레인영역을 포함하며, 상기 소스영역 및 드레인영역에는 불순물이 주입되어 있는 것을 특징으로 한다.
상기 주채널영역과 보조채널영역에는 불순물이 비주입되어 있는 것을 특징으로 한다.
상기 목적을 달성하기 위하여, 본 발명에 따른 액정표시패널의 제조방법은 기판 상에 주채널영역, 상기 주채널영역을 일부 감싸도록 형성되는 보조채널영역을 포함하는 액티브층을 형성하는 단계와, 상기 액티브층을 덮도록 형성되는 게이트절연막 상에 상기 액티브층의 주채널영역 및 에지부를 포함하는 보조채널영역과 중첩되는 게이트전극을 형성하는 단계와, 상기 주채널영역을 사이에 두고 마주보는 소스전극 및 드레인전극을 형성하는 단계를 포함하는 것을 특징으로 한다.
상기 액티브층을 덮도록 형성되는 게이트절연막 상에 상기 액티브층의 주채널영역 및 에지부를 포함하는 보조채널영역과 중첩되는 게이트전극을 형성하는 단계는 상기 소스전극 및 드레인전극 사이에 위치하여 상기 주채널영역과 중첩되는 제1 게이트층, 상기 주채널영역 양측에 형성되며 보조채널영역과 중첩되는 제2 게이트층을 형성하는 단계를 포함하는 것을 특징으로 한다.
상기 소스전극과 드레인전극은 상기 주채널영역을 사이에 두고 상하로 마주보는 것을 특징으로 한다.
상기 소스전극과 드레인전극은 상기 주채널영역을 사이에 두고 좌우로 마주보는 것을 특징으로 한다.
상기 주채널영역은 "I"자 형태로 형성되는 것을 특징으로 한다.
상기 액티브층은 상기 소스전극과 접속되는 소스영역, 상기 드레인전극과 접속되는 드레인영역을 포함하며, 상기 소스영역 및 드레인영역에는 불순물이 주입되어 있는 것을 특징으로 한다.
상기 주채널영역과 보조채널영역에는 불순물이 비주입되어 있는 것을 특징으로 한다.
상기 목적 외에 본 발명의 다른 목적 및 이점들은 첨부한 도면들을 참조한 본 발명의 바람직한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 도 5 내지 도 10을 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.
도 5는 본 발명의 제1 실시 예에 따른 폴리실리콘형 박막트랜지스터를 갖는 액정표시패널을 나타내는 평면도이며, 도 6은 도 5에서 선"Ⅵ-Ⅵ'"를 따라 절취한 액정표시패널을 나타내는 단면도이다.
도 5 및 도 6을 참조하면, 본 발명의 제1 실시 예에 따른 폴리 실리콘형 박막트랜지스터를 갖는 액정표시패널은 게이트라인(102)과, 게이트라인(102)과 게이트절연막(112)을 사이에 두고 교차되게 형성되는 데이터라인(104)과, 게이트라인(102) 및 데이터라인(104)의 교차부에 위치하는 TFT(130)와, 게이트라인(102) 및 데이터라인(104)의 교차로 정의된 화소영역에 형성되는 화소전극(122)을 구비한다.
게이트라인(102)은 박막트랜지스터(130)의 게이트전극(106)에 게이트신호를 공급한다.
데이터라인(104)은 박막트랜지스터(130)의 드레인전극(110)을 통해화소전극(122)에 화소신호를 공급한다.
TFT(130)는 게이트 라인(102)으로부터의 스캔 펄스에 응답하여 데이터 라인(4)으로부터의 비디오 신호, 즉 화소 신호를 액정셀에 충전되게 한다. 이에 따라, 액정셀은 충전된 화소 신호에 따라 광투과율을 조절하게 된다.
이를 위해, TFT(130)는 게이트라인(102)과 접속되는 게이트전극(106)과, 데이터라인(104)과 접속되는 소스전극(108)과, 화소전극(122)과 보호막(118)을 관통하는 화소접촉홀(120)을 통해 접속되는 드레인전극(110)을 구비한다.
게이트전극(106)은 버퍼막(116) 상에 형성되는 액티브층의 채널영역(114C)과 게이트절연막(112)을 사이에 두고 중첩되게 형성된다. 이러한 게이트전극(106)은 소스전극(108)과 드레인전극(110) 사이에 위치하는 제1 게이트층(106a)과, 제1 게이트층(106a)의 양측에서 데이터라인(104)과 동일 방향으로 신장되는 제2 및 제3 게이트층(106b,106c)을 포함한다.
소스전극(108)은 게이트전극(106)과 층간절연막(126)을 사이에 두고 절연되게 형성되며 액티브층의 소스영역(114S)과 소스접촉홀(124S)을 통해 접촉한다. 이 소스전극(108)은 제1 및 제2 게이트층(106a,106b)과 대향하게 형성된다.
드레인전극(110)은 게이트전극(106)과 층간절연막(126)을 사이에 두고 절연되게 형성되며 액티브층의 드레인영역(114D)과 드레인접촉홀(124D)을 통해 접촉된다. 이 드레인전극(110)은 제1 및 제3 게이트층(106a,106c)과 대향하게 형성된다.
액티브층(114)에는 TFT(130)의 채널에 따라 주입되는 이온이 달라진다. 즉, TFT(30)가 N 채널인 경우에는 n+ 및 n- 이온 중 적어도 어느 하나가 액티브층에 주입된다. n-이온이 주입된 액티브층은 엘디디영역이 되어 상대적으로 높은 오프전류를 감소시키며, n+이온이 주입된 액티브층은 소스영역 및 드레인영역이 되며, n-,n+이온이 주입되지 않은 액티브층은 채널영역이 된다. TFT가 P 채널인 경우에는 p+이온이 액티브층에 주입된다. p+이온이 주입된 액티브층은 소스영역 및 드레인영역이 되며, p+이온이 주입되지 않은 액티브층은 채널영역이 된다.
채널영역(114C)은 주채널영역(114C1)과, 주채널영역(114C1)을 감싸도록 형성되는 보조채널영역(114C2)을 구비한다.
주채널영역(114C1)은 상하로 마주보는 소스전극(108) 및 드레인전극(110) 사이에 제1 게이트층(106a)과 중첩되게 형성된다. 보조채널영역(114C2)은 제2 및 제3 게이트층(106b,106c)과 중첩되며 일부 게이트전극(106)에 의해 노출되도록 형성된다. 이러한 보조채널영역(114C2)은 주채널영역(114C1)의 에지부을 감싸도록 형성된다.
한편, 소스전극(108)과 드레인전극(110) 사이에 위치하는 게이트전극(106)의 제1 게이트층(106a)과 중첩되는 주채널영역(114C1)이 주로 채널역할을 하게 된다. 이에 따라, 채널 에지부에 인가되는 전계의 영향을 완화시켜 기생 채널특성을 최소화할 수 있다.
화소 전극(122)은 보호막(118)을 관통하는 화소접촉홀(120)을 통해 TFT(130)의 드레인 전극(110)과 접속되어 화소 영역에 형성된다.
이에 따라, TFT(130)를 통해 화소 신호가 공급된 화소 전극(122)과 공통 전극(도시하지 않음) 사이에는 전계가 형성된다. 이러한 전계에 의해 액정분자들이유전 이방성에 의해 회전하게 된다. 액정 분자들의 회전 정도에 따라 화소 영역을 투과하는 광 투과율이 달라지게 됨으로써 화상을 구현하게 된다.
이러한 본 발명의 제1 실시 예에 따른 액정표시패널의 제조방법을 도 6을 결부하여 상세히 설명하기로 한다.
먼저, 하부기판(101) 상에 SiO2등의 절연물질로 이루어진 버퍼막(116)이 증착된 다음, 그 위에 아몰퍼스 실리콘막이 증착된다. 이 아몰퍼스 실리콘막이 레이저에 의해 결정화되어 폴리 실리콘막이 된다. 그리고, 폴리 실리콘막이 패터닝되어 액티브층(114)이 형성된다. 이러한 액티브층(114)에는 불순물이 주입됨으로써소스영역(114S), 드레인영역(114D), 주채널영역(114C1) 및 보조채널영역(114C2)이 형성된다.
이 액티브층(114)이 형성된 버퍼막(116) 위에 게이트 절연막(112)을 전면 증착되고, 그 위에 게이트 금속층이 증착된다. 그리고, 게이트 금속층이 패터닝됨으로써 게이트 전극(106)을 포함하는 게이트 패턴들이 형성된다.
게이트 패턴들이 형성된 게이트 절연막(112) 상에 층간 절연막(126)이 전면 증착되고 패터닝되어 층간 절연막(126)과 게이트 절연막(112)을 관통하는 소스접촉홀(124S) 및 드레인접촉홀(124D)이 형성된다.
그 다음, 소스/드레인 금속층이 증착되고 패터닝되어 데이터 라인(104), 소스 전극(108), 드레인 전극(110)를 포함하는 소스/드레인 패턴들이 형성된다. 여기서, 소스 전극(108) 및 드레인 전극(110) 각각은 소스접촉홀(114S) 및 드레인접촉홀(114D)을 통해 액티브층(114)과 접촉하게 된다.
이러한 소스/드레인 패턴들이 형성된 층간 절연막(126) 위에 보호막(118)이 전면 증착되고 패터닝되어 형성되는 화소접촉홀(120)을 통해 드레인 전극(110)이 노출되게 한다.
그리고, 보호막(118) 위에 투명도전물질이 증착되고 패터닝되어 드레인전극(110)과 접속되는 화소전극(122)이 형성된다.
도 7은 본 발명의 제2 실시 예에 따른 폴리 실리콘형 박막트랜지스터를 갖는 액정표시패널을 나타내는 평면도이며, 도 8은 도 7에서 선"Ⅷ-Ⅷ'"를 따라 절취한 액정표시패널을 나타내는 단면도이다.
도 7 및 도 8을 참조하면, 본 발명의 제2 실시 예에 따른 폴리 실리콘형 박막트랜지스터를 갖는 액정표시패널의 TFT(130)는 게이트라인(102)과 접속되는 게이트전극(106)과, 데이터라인(104)과 접속되는 소스전극(108)과, 화소전극(22)과 보호막(118)을 관통하는 접촉홀(120)을 통해 접속되는 드레인전극(110)을 구비한다.
게이트전극(106)은 버퍼막(116) 상에 형성되는 액티브층의 채널영역(114C)과 게이트절연막(112)을 사이에 두고 중첩되게 형성된다. 이러한 게이트전극(106)은 소스전극(108)과 드레인전극(110) 사이에 위치하는 제1 게이트층(106a)과, 제1 게이트층(106a)의 양측에서 게이트라인과 동일방향으로 신장되는 제2 및 제3 게이트층(106b,106c)을 포함한다.
소스전극(108)은 게이트전극(106)과 층간절연막(126)을 사이에 두고 절연되게 형성되며 액티브층의 소스영역(114S)과 소스접촉홀(124S)을 통해 접촉한다. 이소스전극(108)은 제1 및 제2 게이트층(106a,106b)과 대향하게 형성된다.
드레인전극(110)은 게이트전극(106)과 층간절연막(126)을 사이에 두고 절연되게 형성되며 액티브층의 드레인영역(114D)과 드레인접촉홀(124D)을 통해 접촉된다. 이 드레인전극(110)은 제1 및 제3 게이트층(106b,106c)과 대향하게 형성된다.
액티브층은 TFT(30)의 채널에 따라 소정 이온이 도핑되는 소스영역(114S) 및 드레인영역(114D)과, 소스영역(114C) 및 드레인영역(114D) 사이에 위치하는 채널영역(114C)을 구비한다.
채널영역(114C)은 좌우로 마주보는 소스전극(108)과 드레인전극(110) 사이에 위치하는 주채널영역(114C1)과, 주채널영역(114C1)을 감싸도록 형성되는 보조채널영역(114C2)을 구비한다.
주채널영역(114C1)은 소스전극(108) 및 드레인전극(110) 사이에 게이트전극(106)의 제1 게이트층(106a)과 중첩되게 형성된다. 이에 따라, 게이트전극(106)에 인가된 게이트 바이어스 전계에 의해 주채널영역(114C1)이 턴온되어 소스전극(108)을 통해 드레인전극(110)에 화소신호가 공급되도록 한다. 여기서, 주채널영역(114C1)의 폭은 소스전극(108) 및 드레인전극(110)에 의해 결정된다.
보조채널영역(114C2)은 소스전극(108) 및 드레인전극(110)과 비중첩되고 게이트전극의 제2 및 제3 게이트층(106b,106c)과 중첩되게 주채널영역(114C1)의 외곽에 형성된다. 이에 따라, 채널의 에지부를 감싸는 보조채널영역(114C2)에 인가되는 전계의 영향을 완화시켜 기생 채널특성을 최소화할 수 있다.
이러한 본 발명의 제2 실시 예에 따른 액정표시패널의 제조방법은 본 발명의제1 실시 예에 따른 액정표시패널의 제조방법과 비교하여 액티브층에 주입되는 불순물의 영역을 다르게 형성하고, 이와 대응하는 게이트전극, 드레인전극 및 소스전극을 다른 형태로 형성하는 것을 제외하고는 동일한 순서대로 진행된다.
도 9는 본 발명의 제3 실시 예에 따른 폴리 실리콘형 박막트랜지스터를 갖는 액정표시패널을 나타내는 평면도이며, 도 10은 도 9에서 선"Ⅹ-Ⅹ'"를 따라 절취한 액정표시패널을 나타내는 단면도이다.
도 9 및 도 10을 참조하면, 본 발명의 제3 실시 예에 따른 폴리 실리콘형 박막트랜지스터를 갖는 액정표시패널의 TFT(130)는 게이트라인(102)과 접속되는 게이트전극(106)과, 데이터라인(104)과 접속되는 소스전극(108)과, 화소전극(22)과 보호막(118)을 관통하는 접촉홀(120)을 통해 접속되는 드레인전극(110)을 구비한다.
게이트전극(106)은 버퍼막(116) 상에 형성되는 액티브층의 채널영역(114C)의일부와 게이트절연막(112)을 사이에 두고 중첩되게 형성된다.
소스전극(108)은 게이트전극(106)과 층간절연막(126)을 사이에 두고 절연되게 형성되며 액티브층의 소스영역(114S)과 소스접촉홀(124S)을 통해 접촉한다.
드레인전극(110)은 게이트전극(106)과 층간절연막(126)을 사이에 두고 절연되게 형성되며 액티브층의 드레인영역(114D)과 드레인접촉홀(124D)을 통해 접촉된다.
액티브층은 TFT(130)의 채널에 따라 소정 이온이 도핑되는 소스영역(114S) 및 드레인영역(114D)과, 소스영역(114C) 및 드레인영역(114D) 사이에 위치하는 채널영역(114C)을 구비한다.
채널영역(114C)은 게이트전극(106)과 중첩되는 주채널영역(114C1)과, 주채널영역(114C1)을 감싸도록 형성되는 보조채널영역(114C2)을 구비한다. 즉, 채널영역(114C)은 "I"자 형태로 제1 폭(L1)을 갖도록 형성된다.
주채널영역(114C1)은 소스전극(108) 및 드레인전극(110) 사이에 게이트전극(106)과 중첩되게 제2 폭(L2)을 갖도록 형성된다. 보조채널영역(114C2)은 게이트전극(106)에 의해 노출된다. 이러한 보조채널영역(114C2)은 주채널영역(114C1)의 에지부를 감싸도록 형성된다.
이와 같이, 본 발명의 제3 실시 예에 따른 액정표시패널은 게이트전극에 의해 노출되는 보조채널영역을 비도핑처리함으로써 보조채널영역을 제외한 주채널영역이 주로 채널역할을 하게 된다. 이에 따라, 게이트전극에 인가된 게이트 바이어스 전계에 의해 주채널영역뿐만 아니라 보조채널영역까지 채널이 형성되지만 소스 및 드레인전극 사이의 전계에 의한 전자는 주로 주채널영역을 통해 이동하게 된다. 이로 인해, 채널폭의 변동없이 에지부에 인가되는 전계의 영향을 완화시켜 기생 채널특성을 최소화할 수 있다.
이러한 본 발명의 제3 실시 예에 따른 액정표시패널의 제조방법은 본 발명의 제1 실시 예에 따른 액정표시패널의 제조방법과 비교하여 액티브층에 주입되는 불순물의 영역을 다르게 형성하고, 이와 대응하는 게이트전극, 드레인전극 및 소스전극을 다른 형태로 형성하는 것을 제외하고는 동일한 순서대로 진행된다.
한편, 본 발명에 따른 주채널영역과 보조채널영역을 포함하는 액티브층은 폴리 실리콘형 액정표시패널 뿐만 아니라 유기 전계 발광소자에도 적용될 수 있다.
상술한 바와 같이, 본 발명에 따른 액정표시패널 및 그 제조방법은 소스전극 및 드레인전극 사이에 위치하는 주채널영역과, 그 주채널영역을 일부 감싸며 에지부를 포함하는 보조채널영역을 갖는 액티브층을 구비한다. 이 액티브층에 의해 소스 및 드레인전극 사이의 전계에 의해 발생되는 전자는 주채널영역을 통해 주로 이동하게 되므로 채널의 에지부에 의한 기생 채널 효과를 줄일 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (16)

  1. 주채널영역, 상기 주채널영역을 일부 감싸도록 형성되는 보조채널영역을 포함하는 액티브층과,
    상기 주채널영역 및 에지부를 포함하는 보조채널영역과 절연되게 중첩되는 게이트전극과,
    상기 주채널영역을 사이에 두고 마주보는 소스전극 및 드레인전극을 구비하는 것을 특징으로 하는 액정표시패널.
  2. 제 1 항에 있어서,
    상기 게이트전극은
    상기 소스전극 및 드레인전극 사이에 위치하여 상기 주채널영역과 중첩되는 제1 게이트층과,
    상기 주채널영역 양측에 형성되며 보조채널영역과 중첩되는 제2 게이트층을 포함하는 것을 특징으로 하는 액정표시패널.
  3. 제 1 항에 있어서,
    상기 소스전극과 드레인전극은 상기 주채널영역을 사이에 두고 상하로 마주보는 것을 특징으로 하는 액정표시패널.
  4. 제 1 항에 있어서,
    상기 소스전극과 드레인전극은 상기 주채널영역을 사이에 두고 좌우로 마주보는 것을 특징으로 하는 액정표시패널.
  5. 제 1 항에 있어서,
    상기 주채널영역 및 보조채널영역은 "I"자 형태로 형성되는 것을 특징으로 하는 액정표시패널.
  6. 제 1 항에 있어서,
    상기 드레인전극을 노출시키는 접촉홀을 갖는 보호막과,
    상기 보호막 상에 상기 드레인전극과 접속되는 화소전극을 추가로 구비하는 것을 특징으로 하는 액정표시패널.
  7. 제 1 항에 있어서,
    상기 게이트전극은 상기 액티브층을 덮도록 형성되는 게이트절연막 상에 형성되는 것을 특징으로 하는 액정표시패널.
  8. 제 1 항에 있어서,
    상기 액티브층은 상기 소스전극과 접속되는 소스영역, 상기 드레인전극과 접속되는 드레인영역을 포함하며, 상기 소스영역 및 드레인영역에는 불순물이 주입되어 있는 것을 특징으로 하는 액정표시패널.
  9. 제 1 항에 있어서,
    상기 주채널영역과 보조채널영역에는 불순물이 비주입되어 있는 것을 특징으로 하는 액정표시패널.
  10. 기판 상에 주채널영역, 상기 주채널영역을 일부 감싸도록 형성되는 보조채널영역을 포함하는 액티브층을 형성하는 단계와,
    상기 액티브층을 덮도록 형성되는 게이트절연막 상에 상기 액티브층의 주채널영역 및 에지부를 포함하는 보조채널영역과 중첩되는 게이트전극을 형성하는 단계와,
    상기 주채널영역을 사이에 두고 마주보는 소스전극 및 드레인전극을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시패널의 제조방법.
  11. 제 10 항에 있어서,
    상기 액티브층을 덮도록 형성되는 게이트절연막 상에 상기 액티브층의 주채널영역 및 에지부를 포함하는 보조채널영역과 중첩되는 게이트전극을 형성하는 단계는
    상기 소스전극 및 드레인전극 사이에 위치하여 상기 주채널영역과 중첩되는 제1 게이트층, 상기 주채널영역 양측에 형성되며 보조채널영역과 중첩되는 제2 게이트층을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시패널의 제조방법.
  12. 제 10 항에 있어서,
    상기 소스전극과 드레인전극은 상기 주채널영역을 사이에 두고 상하로 마주보는 것을 특징으로 하는 액정표시패널의 제조방법.
  13. 제 10 항에 있어서,
    상기 소스전극과 드레인전극은 상기 주채널영역을 사이에 두고 좌우로 마주보는 것을 특징으로 하는 액정표시패널의 제조방법.
  14. 제 10 항에 있어서,
    상기 주채널영역은 "I"자 형태로 형성되는 것을 특징으로 하는 액정표시패널의 제조방법.
  15. 제 10 항에 있어서,
    상기 액티브층은 상기 소스전극과 접속되는 소스영역, 상기 드레인전극과 접속되는 드레인영역을 포함하며, 상기 소스영역 및 드레인영역에는 불순물이 주입되어 있는 것을 특징으로 하는 액정표시패널의 제조방법.
  16. 제 10 항에 있어서,
    상기 주채널영역과 보조채널영역에는 불순물이 비주입되어 있는 것을 특징으로 하는 액정표시패널의 제조방법.
KR1020030042946A 2003-06-28 2003-06-28 액정표시패널 및 그 제조 방법 KR20050001940A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030042946A KR20050001940A (ko) 2003-06-28 2003-06-28 액정표시패널 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030042946A KR20050001940A (ko) 2003-06-28 2003-06-28 액정표시패널 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20050001940A true KR20050001940A (ko) 2005-01-07

Family

ID=37217520

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030042946A KR20050001940A (ko) 2003-06-28 2003-06-28 액정표시패널 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR20050001940A (ko)

Similar Documents

Publication Publication Date Title
KR100602982B1 (ko) 박막 트랜지스터 및 표시 장치
US6475837B2 (en) Electro-optical device
KR101131793B1 (ko) 폴리 실리콘형 박막트랜지스터 및 이를 갖는 박막트랜지스터 기판 및 이의 제조 방법
US8158982B2 (en) Polysilicon thin film transistor device with gate electrode thinner than gate line
KR20010015187A (ko) 박막 트랜지스터 어레이 및 그 제조 방법
US6306693B1 (en) Method of manufacturing semiconductor device, method of manufacturing active matrix substrate, and electrooptic device
KR101136296B1 (ko) 폴리 실리콘형 박막 트랜지스터와 그를 가지는 폴리실리콘형 박막트랜지스터 기판 및 그 제조 방법
KR100351874B1 (ko) 박막트랜지스터 액정표시소자
US20070272928A1 (en) Thin film transistor, array substrate having the thin film transistor and method of manufacturing the array substrate
KR20020002516A (ko) 액정 표시 소자의 게이트 전극 형성방법
KR20050001940A (ko) 액정표시패널 및 그 제조 방법
JP3647384B2 (ja) 薄膜半導体素子およびその製造方法並びに表示パネル
US20030096463A1 (en) Thin-film semiconductor element and method of producing same
KR101057902B1 (ko) 액정표시소자의 제조 방법
KR101022623B1 (ko) 박막트랜지스터 어레이 기판의 제조 방법
KR100939918B1 (ko) 액정표시패널 및 그 제조 방법
KR20070040017A (ko) 박막 트랜지스터 및 이의 제조방법
KR20080021517A (ko) 표시 장치와 그 제조 방법
KR100959989B1 (ko) 액정표시패널 및 그 제조 방법
KR101001430B1 (ko) 박막 트랜지스터 및 그 제조 방법
KR101001983B1 (ko) 액정표시패널의 제조장치
JPH09270516A (ja) 多結晶半導体ｔｆｔ、その製造方法、及びｔｆｔ基板
KR100916108B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR101107435B1 (ko) 폴리형 박막 트랜지스터 기판 및 제조 방법
KR20050064298A (ko) 액정표시소자 및 그 제조 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination