KR101851565B1 - 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자 - Google Patents

트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자 Download PDF

Info

Publication number
KR101851565B1
KR101851565B1 KR1020110081814A KR20110081814A KR101851565B1 KR 101851565 B1 KR101851565 B1 KR 101851565B1 KR 1020110081814 A KR1020110081814 A KR 1020110081814A KR 20110081814 A KR20110081814 A KR 20110081814A KR 101851565 B1 KR101851565 B1 KR 101851565B1
Authority
KR
South Korea
Prior art keywords
layer
light blocking
gate
insulating layer
channel layer
Prior art date
Application number
KR1020110081814A
Other languages
English (en)
Other versions
KR20130019700A (ko
Inventor
김현석
이상윤
류명관
김태상
선종백
손경석
최원묵
박준석
송미정
Original Assignee
삼성전자주식회사
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 삼성디스플레이 주식회사 filed Critical 삼성전자주식회사
Priority to KR1020110081814A priority Critical patent/KR101851565B1/ko
Priority to US13/489,888 priority patent/US9099561B2/en
Publication of KR20130019700A publication Critical patent/KR20130019700A/ko
Application granted granted Critical
Publication of KR101851565B1 publication Critical patent/KR101851565B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs

Landscapes

  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)

Abstract

트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자에 관해 개시되어 있다. 개시된 트랜지스터는 채널층으로 입사하는 빛을 차단하는 기능을 갖는 광차단층을 포함할 수 있다. 상기 광차단층은, 예컨대, 탄소계 물질을 포함할 수 있다. 상기 탄소계 물질은 그래핀 산화물, 그라파이트 산화물, 그래핀, CNT 등일 수 있다. 상기 광차단층은 채널, 소오스 및 드레인 중 적어도 하나와 게이트 사이에 구비될 수 있다.

Description

트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자{Transistor, method of manufacturing the same and electronic device comprising transistor}
트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자에 관한 것이다.
트랜지스터는 전자 기기 분야에서 스위칭소자(switching device)나 구동소자(driving device)로 널리 사용되고 있다. 특히, 박막 트랜지스터(thin film transistor)는 유리 기판이나 플라스틱 기판 상에 제조할 수 있기 때문에, 액정표시장치 또는 유기발광표시장치 등과 같은 평판표시장치 분야에서 유용하게 사용된다.
그런데 트랜지스터를 평판표시장치와 같은 광학소자에 적용할 때, 빛에 의해 트랜지스터의 특성이 변화될 수 있다. 특히, 산화물 반도체를 채널층으로 사용하는 트랜지스터(산화물 트랜지스터)의 경우, 산화물 채널층이 광에 민감하기 때문에, 광에 의한 트랜지스터의 특성 변화가 클 수 있다.
광에 의한 특성 변화를 억제할 수 있는 트랜지스터를 제공한다.
상기 트랜지스터의 제조방법을 제공한다.
상기 트랜지스터를 포함하는 전자소자를 제공한다.
본 발명의 일 측면(aspect)에 따르면, 게이트; 상기 게이트와 이격된 채널층; 상기 채널층의 제1 및 제2 영역에 각각 접촉된 소오스 및 드레인; 그리고 상기 채널층, 소오스 및 드레인 중 적어도 하나와 상기 게이트 사이에 구비되고, 탄소계 물질을 포함하는 광차단층;을 구비하는 트랜지스터가 제공된다.
상기 탄소계 물질의 밴드갭(bandgap)은 약 5.0 eV 보다 작을 수 있다.
상기 광차단층은 광흡수층일 수 있다.
상기 탄소계 물질은 절연체일 수 있다.
상기 탄소계 물질은 그래핀 산화물(graphene oxide) 또는 그라파이트 산화물(graphite oxide)을 포함할 수 있다.
상기 탄소계 물질은 도전체일 수 있다.
상기 탄소계 물질은 그래핀(graphene) 또는 CNT(carbon nanotube)를 포함할 수 있다.
상기 게이트와 상기 채널층 사이에 게이트절연층이 구비될 수 있고, 상기 게이트절연층은 상기 광차단층을 포함할 수 있다.
상기 게이트절연층은 상기 게이트와 상기 채널층 사이에 구비된 제1 절연층; 및 상기 제1 절연층과 상기 채널층 사이에 구비된 제2 절연층;을 포함할 수 있고, 상기 제1 및 제2 절연층 중 하나는 상기 광차단층일 수 있다. 상기 게이트절연층은 상기 제2 절연층과 상기 채널층 사이에 구비된 제3 절연층을 더 포함할 수 있다.
상기 게이트를 덮는 게이트절연층이 구비될 수 있고, 상기 게이트절연층 상에 상기 채널층, 소오스 및 드레인이 구비될 수 있다. 이 경우, 상기 광차단층은 상기 소오스와 상기 게이트절연층 사이에 구비된 제1 광차단층; 및 상기 드레인과 상기 게이트절연층 사이에 구비된 제2 광차단층;을 포함할 수 있다.
상기 제1 및 제2 광차단층은 도전체 또는 절연체일 수 있다.
상기 제1 광차단층은 상기 소오스와 채널층 사이로 연장된 구조를 가질 수 있다.
상기 제2 광차단층은 상기 드레인과 채널층 사이로 연장된 구조를 가질 수 있다.
상기 게이트와 상기 게이트절연층 사이에 제3 광차단층이 더 구비될 수 있다.
상기 제3 광차단층은 도전체 또는 절연체일 수 있다.
상기 채널층은 산화물 반도체를 포함할 수 있다.
상기 채널층은 비산화물 반도체를 포함할 수 있다.
상기 게이트는 상기 채널층 아래에 구비될 수 있다.
상기 게이트는 불투명한 물질로 형성될 수 있다.
본 발명의 다른 측면에 따르면, 게이트; 상기 게이트와 이격된 채널층; 상기 채널층의 제1 및 제2 영역에 각각 접촉된 소오스 및 드레인; 그리고 상기 채널층으로 입사하는 측면 입사광(lateral incident light)을 차단하기 위한 것으로, 탄소계 물질을 포함하는 광차단 부재;를 구비하는 트랜지스터가 제공된다.
상기 탄소계 물질은 절연체일 수 있다.
상기 탄소계 물질은 그래핀 산화물(graphene oxide) 또는 그라파이트 산화물(graphite oxide)을 포함할 수 있다.
상기 탄소계 물질은 도전체일 수 있다.
상기 탄소계 물질은 그래핀(graphene) 또는 CNT(carbon nanotube)를 포함할 수 있다.
본 발명의 다른 측면에 따르면, 전술한 트랜지스터를 포함하는 평판표시장치가 제공된다. 상기 평판표시장치는, 예컨대, 액정표시장치 또는 유기발광표시장치일 수 있다. 상기 트랜지스터는 스위칭소자 또는 구동소자로 사용될 수 있다.
광신뢰성이 우수한 트랜지스터와 이를 포함하는 전자소자(예컨대, 평판표시장치)를 구현할 수 있다.
도 1은 본 발명의 실시예에 따른 트랜지스터의 단면도이다.
도 2는 본 발명의 다른 실시예에 따른 트랜지스터의 단면도이다.
도 3은 본 발명의 다른 실시예에 따른 트랜지스터의 단면도이다.
도 4는 본 발명의 다른 실시예에 따른 트랜지스터의 단면도이다.
도 5는 본 발명의 다른 실시예에 따른 트랜지스터의 단면도이다.
도 6은 본 발명의 다른 실시예에 따른 트랜지스터의 단면도이다.
도 7은 본 발명의 다른 실시예에 따른 트랜지스터의 단면도이다.
도 8은 본 발명의 다른 실시예에 따른 트랜지스터의 단면도이다.
도 9는 본 발명의 다른 실시예에 따른 트랜지스터의 단면도이다.
도 10a 내지 도 10c는 본 발명의 실시예에 따른 트랜지스터의 제조방법을 보여주는 단면도이다.
도 11a 내지 도 11d는 본 발명의 다른 실시예에 따른 트랜지스터의 제조방법을 보여주는 단면도이다.
도 12는 본 발명의 실시예에 따른 트랜지스터를 포함하는 전자소자(평판표시장치)의 일례를 보여주는 단면도이다.
이하, 본 발명의 실시예에 따른 트랜지스터, 트랜지스터의 제조방법 및 트랜지스터를 포함하는 전자소자를 첨부된 도면을 참조하여 상세하게 설명한다. 첨부된 도면에 도시된 층이나 영역들의 폭 및 두께는 명세서의 명확성을 위해 다소 과장되게 도시된 것이다. 상세한 설명 전체에 걸쳐 동일한 참조번호는 동일한 구성요소를 나타낸다.
도 1은 본 발명의 실시예에 따른 트랜지스터를 보여주는 단면도이다.
도 1을 참조하면, 기판(SUB1) 상에 게이트(G1)가 구비될 수 있다. 기판(SUB1)은 유리 기판일 수 있지만, 그 밖의 다른 기판, 예컨대, 플라스틱 기판이나 실리콘 기판 등 통상의 반도체소자 공정에서 사용되는 다양한 기판 중 어느 하나일 수 있다. 기판(SUB1) 상에 소정의 절연물질층(미도시)을 형성한 후에, 그 위에 게이트(G1)를 형성할 수 있다. 상기 절연물질층은, 예컨대, 실리콘 산화물층일 수 있다. 게이트(G1)는 일반적인 전극 물질(금속, 도전성 산화물 등)로 형성될 수 있다. 게이트(G1)는 불투명한 요소일 수 있다. 기판(SUB1) 상에 게이트(G1)를 덮는 게이트절연층(GI1)이 구비될 수 있다. 게이트절연층(GI1)은 실리콘 산화물, 실리콘 질산화물 또는 실리콘 질화물을 포함할 수 있으나, 그 밖의 다른 물질, 예컨대, 실리콘 질화물보다 유전상수가 큰 고유전물질을 포함할 수도 있다. 게이트절연층(GI1)은 단층 또는 다층 구조를 가질 수 있다.
게이트절연층(GI1) 상에 광차단층(LB1)이 구비될 수 있다. 광차단층(LB1)은 탄소계 물질을 포함하는 절연층일 수 있다. 예컨대, 광차단층(LB1)은 상기 탄소계 물질로 그래핀 산화물(graphene oxide) 또는 그라파이트 산화물(graphite oxide) 등을 포함할 수 있다. 광차단층(LB1)의 탄소계 물질은 약 5.0 eV 보다 작은 밴드갭(bandgap)을 가질 수 있다. 그래핀 산화물의 밴드갭은 2.4 eV 정도일 수 있고, 그라파이트 산화물의 밴드갭은 2.4 eV 정도일 수 있다. 이러한 탄소계 물질로 형성된 광차단층(LB1)은 작은 밴드갭을 갖기 때문에, 광을 흡수하는 특성을 가질 수 있다. 이런 점에서, 광차단층(LB1)은 '광흡수층'이라 할 수 있다. 또한 상기 탄소계 물질은 검은색을 띠기 때문에, 광차단층(LB1)은 블랙층(black layer)일 수 있다. 광차단층(LB1)의 역할에 대해서는 추후에 보다 상세히 설명한다.
광차단층(LB1)은 게이트(G1)와 채널층(C1) 사이에 구비된 절연층이므로, 게이트절연층으로 여길 수 있다. 따라서, 게이트절연층(GI1)을 제1 게이트절연층이라 할 수 있고, 광차단층(LB1)을 제2 게이트절연층이라 할 수 있다. 이 경우, 게이트절연층(GI1)과 광차단층(LB1)이 다층 구조의 게이트절연층을 구성한다고 할 수 있다. 상기 다층 구조의 게이트절연층(GI1+LB1)은 제1 절연층과 제2 절연층을 포함하고, 여기서 상기 제1 절연층은 게이트절연층(GI1)이고, 상기 제2 절연층은 광차단층(LB1)이라 할 수 있다.
광차단층(LB1) 상에 채널층(C1)이 구비될 수 있다. 채널층(C1)은 게이트(G1) 위쪽에 위치할 수 있다. 채널층(C1)의 X축 방향 폭은 게이트(G1)의 X축 방향 폭보다 다소 작을 수 있다. 그러나 이는 예시적인 것이고, 게이트(G1)에 대한 채널층(C1)의 폭은 달라질 수 있다. 경우에 따라서는, 게이트(G1)의 폭이 채널층(C1)의 폭과 유사하거나 그보다 작을 수도 있다. 채널층(C1)은 산화물 반도체로 형성될 수 있다. 예컨대, 채널층(C1)은 ZnO 계열의 산화물 반도체를 포함할 수 있다. 그러나 ZnO 계열의 산화물 반도체는 예시적인 것에 불과하고, 그 밖에 다른 다양한 산화물 반도체가 사용될 수 있다. 이렇게 채널층(C1)을 산화물 반도체로 형성할 경우, 상기 산화물 반도체는 높은 이동도(mobility) 등 우수한 물성을 갖기 때문에, 트랜지스터의 특성 향상에 유리할 수 있다. 그러나 본 발명의 실시예에서 채널층(C1) 물질로 비산화물 반도체를 배제하는 것은 아니다. 즉, 채널층(C1)은 비산화물 반도체로 형성될 수도 있다. 이 경우, 채널층(C1)은 비정질 실리콘 또는 다결정 실리콘으로 형성되거나, 다양한 화합물 반도체(비산화물)로 형성될 수 있다.
광차단층(LB1) 상에 채널층(C1)의 양단에 각각 접촉되는 소오스전극(S1) 및 드레인전극(D1)이 구비될 수 있다. 소오스전극(S1)는 채널층(C1)의 일단에 접촉하면서, 그와 인접한 광차단층(LB1) 영역으로 확장된 구조를 가질 수 있다. 이와 유사하게, 드레인전극(D1)은 채널층(C1)의 타단에 접촉하면서, 그와 인접한 광차단층(LB1) 영역으로 확장된 구조를 가질 수 있다. 소오스전극(S1) 및 드레인전극(D1)은 게이트(G1)과 동일한 물질로 구성된 층일 수 있으나, 그렇지 않을 수도 있다. 소오스전극(S1) 및 드레인전극(D1)은 단층 또는 다층 구조를 가질 수 있다.
광차단층(LB1)의 역할에 대해 보다 상세히 설명하면 다음과 같다.
광차단층(LB1)은 채널층(C1)으로 입사하는 측면 입사광(lateral incident light)(L1)을 차단하는 역할을 할 수 있다. 즉, 광차단층(LB1)은 트랜지스터의 측방에서 채널층(C1) 쪽으로 유입되는 빛(즉, 측면 입사광)(L1)을 차단하는 역할을 할 수 있다. 광차단층(LB1)에 조사된 측면 입사광(L1)은 광차단층(LB1)에 의해 대부분 흡수될 수 있고, 그 중 일부는 게이트(G1) 쪽으로 반사될 수 있다. 한편, 채널층(C1) 아래쪽에서 입사되는 빛(L2)은 게이트(G1)에 의해 대부분 차단될 수 있다. 만약, 광차단층(LB1)이 없다면, 트랜지스터의 측방에서 채널층(C1) 쪽으로 빛이 용이하게 유입되므로, 그로 인해 채널층(C1)의 특성 변화가 발생할 수 있다. 평판표시장치는 트랜지스터 어레이 및 화소전극 어레이를 포함하는 하부기판 아래 쪽에 백라이트 유닛(back light unit)(미도시)을 구비할 수 있고, 상기 백라이트 유닛으로부터 상기 제1 기판으로 빛이 조사될 수 있다. 이때, 트랜지스터에 많은 양의 광이 유입되면 그로 인해 트랜지스터의 특성이 변화될 수 있고, 평판표시장치의 신뢰성이 떨어질 수 있다. 그러나 본 발명의 실시예에서와 같이, 광차단층(LB1)을 이용해서 트랜지스터의 측방에서 채널층(C1)으로 유입되는 빛(L1)을 차단하면, 그만큼 트랜지스터의 광신뢰성을 개선할 수 있다.
도 1의 구조는 다양하게 변형될 수 있다. 예컨대, 도 1에서는 광차단층(LB1)이 게이트절연층(GI1) 상에 구비되지만, 다른 실시예에 따르면, 광차단층(LB1)이 게이트절연층(GI1)의 중간에 구비될 수 있다. 즉, 광차단층(LB1)은 하부 게이트절연층과 상부 게이트절연층 사이에 구비될 수 있다. 그 일례가 도 2에 도시되어 있다.
도 2를 참조하면, 게이트(G1)를 덮는 하부 게이트절연층(GI1)이 구비되고, 그 위에 상부 게이트절연층(GI2)이 구비될 수 있다. 하부 게이트절연층(GI1)과 상부 게이트절연층(GI2) 사이에 광차단층(LB1)이 구비될 수 있다. 광차단층(LB1)은 게이트절연층의 일부로 여길 수 있다. 따라서, 하부 게이트절연층(GI1)을 제1 게이트절연층, 광차단층(LB1)을 제2 게이트절연층, 상부 게이트절연층(GI2)을 제3 게이트절연층이라 할 수 있다. 이 경우, 하부 게이트절연층(GI1), 광차단층(LB1) 및 상부 게이트절연층(GI2)이 다층 구조의 게이트절연층을 구성한다고 볼 수 있다. 도 2와 같은 구조에서도 광차단층(LB1)은 채널층(C1)으로 입사하는 측면 입사광(L1)을 차단하는 역할을 할 수 있다.
또한, 도 1의 구조에서는 광차단층(LB1)이 게이트절연층(GI1) 상에 구비되지만, 본 발명의 다른 실시예에 따르면, 광차단층(LB1)과 게이트절연층(GI1)의 위치가 서로 바뀔 수 있다. 그 예가 도 3에 도시되어 있다.
도 3을 참조하면, 게이트(G1)를 덮는 광차단층(LB1')이 구비되고, 광차단층(LB1') 상에 게이트절연층(GI1')이 구비될 수 있다. 이 경우, 광차단층(LB1')을 제1 게이트절연층이라 할 수 있고, 게이트절연층(GI1')을 제2 게이트절연층이라 할 수 있다. 따라서 광차단층(LB1')과 게이트절연층(GI1')이 다층 구조의 게이트절연층을 구성한다고 할 수 있다. 상기 다층 구조의 게이트절연층(LB1'+GI1')은 제1 절연층과 제2 절연층을 포함한다고 할 수 있고, 상기 제1 절연층은 광차단층(LB1')이고, 상기 제2 절연층은 게이트절연층(GI1')일 수 있다. 게이트절연층(GI1') 상에 채널층(C1), 소오스전극(S1) 및 드레인전극(D1)이 구비될 수 있다. 도 3의 구조에서도 광차단층(LB1)은 채널층(C1)으로 입사하는 측면 입사광(L1)을 차단하는 역할을 할 수 있다.
만약, 도 1 내지 도 3의 구조에서 광차단층(LB1, LB1')이 없다면, 트랜지스터의 측면으로부터 빛(L1)이 채널층(C1)으로 용이하게 유입될 수 있다. 이 빛(L1)은 채널층(C1)으로 직접 유입될 수도 있고, 다중 반사를 통해 유입될 수도 있다. 따라서, 광차단층(LB1, LB1')이 없으면, 광에 의한 채널층(Cl)의 특성 변화가 쉽게 유발될 수 있다. 채널층(C1)이 광에 민감한 산화물 반도체층인 경우, 광에 의한 특성 변화 문제는 더욱 커질 수 있다. 그러나 본 발명의 실시예에서는 광차단층(LB1, LB1')을 사용하기 때문에, 측면 입사광(L1)이 채널층(C1)으로 유입되는 문제가 근본적으로 방지될 수 있다.
도 1 내지 도 3의 구조에서 광차단층(LB1, LB1')은 측면 입사광(L1)을 차단하는 역할을 할 뿐 아니라, 채널층(C1) 아래쪽에서 입사되는 빛(이하, 하면 입사광)(L2)을 차단하는 역할도 할 수 있다. 만약 게이트(G1)가 투명할 경우, 게이트(G1)는 하면 입사광(L2)을 차단하는 역할을 할 수 없을 것이다. 그러나 광차단층(LB1, LB1')이 채널층(C1)의 하면 및 그 양측의 소오스/드레인전극(S1, D1)의 하면까지 전체적으로 가려주기 때문에, 광차단층(LB1, LB1')에 의해 하면 입사광(L2)이 용이하게 차단될 수 있다.
부가적으로, 도 1 내지 도 3에서는 광차단층(LB1, LB1')과 함께 별도의 게이트절연층(GI1, GI1', GI2)을 사용한 구조에 대해서 도시하고 설명하였지만, 경우에 따라서는 별도의 게이트절연층(GI1, GI1', GI2)을 사용하지 않을 수도 있다. 즉, 광차단층(LB1, LB1') 자체가 게이트절연층의 기능을 할 수 있으므로, 광차단층(LB1, LB1') 이외에 별도의 게이트절연층(GI1, GI1', GI2)을 사용하지 않을 수도 있다.
도 4는 본 발명의 다른 실시예에 따른 트랜지스터를 보여주는 단면도이다.
도 4를 참조하면, 기판(SUB10) 상에 게이트(G10)가 구비될 수 있고, 게이트(G10)를 덮는 게이트절연층(GI10)이 구비될 수 있다. 기판(SUB10), 게이트(G10) 및 게이트절연층(GI10)의 물질/구조는 각각 도 1의 기판(SUB1), 게이트(G1) 및 게이트절연층(GI1)의 물질/구조와 동일하거나 유사할 수 있다. 게이트절연층(GI10) 상에 채널층(C10)이 구비될 수 있고, 채널층(C10)의 양단에 접촉된 소오스전극(S10)과 드레인전극(D10)이 구비될 수 있다. 채널층(C10), 소오스전극(S10) 및 드레인전극(D10)의 물질/구조는 각각 도 1의 채널층(C1), 소오스전극(S1) 및 드레인전극(D1)의 물질/구조와 동일하거나 유사할 수 있다.
소오스전극(S10)과 게이트절연층(GI10) 사이에 제1 광차단층(LB10)이 구비될 수 있고, 드레인전극(D10)과 게이트절연층(GI10) 사이에 제2 광차단층(LB20)이 구비될 수 있다. 제1 광차단층(LB10)은 소오스전극(S10) 외측의 게이트절연층(GI10) 위로 연장된 구조를 가질 수 있고, 이와 유사하게, 제2 광차단층(LB20)은 드레인전극(D10) 외측의 게이트절연층(GI10) 위로 연장된 구조를 가질 수 있다.
제1 및 제2 광차단층(LB10, LB20)은 탄소계 물질을 포함하는 도전체일 수 있다. 예컨대, 제1 및 제2 광차단층(LB10, LB20)은 상기 탄소계 물질(도전체)로 그래핀(graphene) 또는 CNT(carbon nanotube)를 포함할 수 있다. 제1 및 제2 광차단층(LB10, LB20)이 그래핀으로 형성되는 경우, 제1 및 제2 광차단층(LB10, LB20) 각각은 수 내지 수십 층 정도, 예컨대, 약 10층 이내의 그래핀이 적층된 구조를 가질 수 있다. 한편, 제1 및 제2 광차단층(LB10, LB20)이 CNT로 형성되는 경우, 제1 및 제2 광차단층(LB10, LB20) 각각은 복수의 CNT가 네트워크(network) 된 구조를 가질 수 있다. 상기 그래핀이나 CNT와 같은 도전성 탄소계 물질은 밴드갭이 0(zero)이거나 0에 가깝기 때문에, 이들을 적용한 제1 및 제2 광차단층(LB10, LB20)은 '광흡수층'의 역할을 할 수 있다. 특히, 그래핀은 디락 포인트(Dirac point)를 기준으로 그 외측으로 에너지 밴드갭이 선형적으로(linearly) 변화되는 밴드 구조를 갖기 때문에, 넓은 파장 범위의 빛을 흡수할 수 있다. 또한 그래핀 및 CNT는 검은색을 띠는 블랙 물질(black material)이므로, 제1 및 제2 광차단층(LB10, LB20)은 블랙층일 수 있다. 이러한 탄소계 물질로 형성된 제1 및 제2 광차단층(LB10, LB20)은 채널층(C10)으로 입사하는 측면 입사광(L1)을 차단하는 역할을 할 수 있다. 이와 같이 제1 및 제2 광차단층(LB10, LB20)이 도전체인 경우, 이들은 각각 소오스전극(S10) 및 드레인전극(D10)의 일부로 여길 수 있다.
제1 및 제2 광차단층(LB10, LB20)은, 도 1의 광차단층(LB1)과 유사하게, 탄소계 절연체로 형성될 수도 있다. 즉, 제1 및 제2 광차단층(LB10, LB20)은 그래핀 산화물(graphene oxide) 또는 그라파이트 산화물(graphite oxide)과 같은 탄소계 절연체로 형성될 수 있다.
도 4에서 제1 및 제2 광차단층(LB10, LB20)의 구조는 다양하게 변형될 수 있다. 그 예들이 도 5 내지 도 7에 도시되어 있다.
도 5를 참조하면, 제1 및 제2 광차단층(LB11, LB21)은 각각 소오스전극(S10) 및 드레인전극(D10)의 외측으로 벗어나지 않는 구조(비확장 구조)를 가질 수 있다.
도 6을 참조하면, 제1 광차단층(LB12)은 소오스전극(S10)과 채널층(C10) 사이로 확장된 구조를 가질 수 있고, 이와 유사하게, 제2 광차단층(LB22)은 드레인전극(D10)과 채널층(C10) 사이로 확장된 구조를 가질 수 있다. 이 경우, 제1 및 제2 광차단층(LB12, LB22)은 도전체로 형성될 수 있다. 상기 도전체는 그래핀 또는 CNT 등의 탄소계 물질일 수 있다. 도 6에서 제1 및 제2 광차단층(LB12, LB22)은 소오스전극(S10) 및 드레인전극(D10) 외측의 게이트절연층(GI10) 위로 확장된 구조로 도시하였지만, 경우에 따라서는, 도 5에서와 같이 확장되지 않을 수도 있다.
도 7을 참조하면, 제1 및 제2 광차단층(LB13, LB23) 각각은 채널층(C10)과 게이트절연층(GI10) 사이로 소정 길이만큼 연장된 구조를 가질 수 있다. 다시 말해, 채널층(C10)은 제1 및 제2 광차단층(LB13, LB23)의 단부를 덮는 구조를 가질 수 있다. 이와 같이, 제1 및 제2 광차단층(LB13, LB23)이 채널층(C10)과 게이트절연층(GI10) 사이로 연장된 구조를 가질 때, 제1 및 제2 광차단층(LB13, LB23)에 의한 측면 입사광(L1)의 차단 효과가 더욱 향상될 수 있다.
도 8은 본 발명의 다른 실시예에 따른 트랜지스터를 보여주는 단면도이다. 본 실시예는 도 4의 구조에서 변형된 것이다.
도 8을 참조하면, 게이트(G10)를 감싸는 제3 광차단층(LB30)이 더 구비될 수 있다. 제3 광차단층(LB30)은 탄소계 물질을 포함하는 도전체 또는 절연체일 수 있다. 예컨대, 제3 광차단층(LB30)은 그래핀 또는 CNT 등의 탄소계 도전체를 포함하거나, 그래핀 산화물(graphene oxide) 또는 그라파이트 산화물(graphite oxide) 등의 탄소계 절연체를 포함할 수 있다. 제3 광차단층(LB30)이 구비되는 것을 제외하면, 도 8의 구조는 도 4의 구조와 동일할 수 있다.
도 8에서와 같이 제3 광차단층(LB30)이 더 구비되는 경우, 제1 또는 제2 광차단층(LB10, LB20)에서 흡수되지 않고 반사된 빛(L1')이 제3 광차단층(LB30)으로 입사되어 흡수될 수 있다. 따라서 제3 광차단층(LB30)이 있는 경우, 광차단 효과가 향상될 수 있다. 또한 제3 광차단층(LB30)은 하면 입사광(L2)을 차단하는 역할을 할 수 있다. 제3 광차단층(LB30)에 의한 하면 입사광(L2) 차단 효과는 게이트(G10)가 투명 또는 반투명할 경우에, 유용할 수 있다.
도 8에서는 제3 광차단층(LB30)이 게이트(G10)의 상면 및 양측면을 덮는 구조를 갖는데, 이러한 제3 광차단층(LB30)의 구조는 다양하게 변형될 수 있다. 그 일례가 도 9에 도시되어 있다.
도 9를 참조하면, 제3 광차단층(LB30')은 게이트(G10)의 상면에만 구비될 수 있다. 즉, 게이트(G10)의 양측면은 제3 광차단층(LB30')에 의해 커버되지 않을 수 있다. 이러한 경우라도, 제1 또는 제2 광차단층(LB10, LB20)에서 흡수되지 않고 반사된 빛(L1')이 제3 광차단층(LB30')에 흡수될 수 있다. 또한 제3 광차단층(LB30')은 하면 입사광(L2)을 차단하는 역할을 할 수 있다.
도 8 및 도 9에서는 도 4의 구조에 제3 광차단층(LB30, LB30')이 부가된 경우에 대해서 도시하였지만, 이와 유사하게, 도 5 내지 도 7의 구조에도 제3 광차단층(LB30, LB30')을 적용할 수 있다.
이와 같이, 본 발명의 실시예에 따르면, 채널층(C1, C10), 소오스전극(S1, S10) 및 드레인전극(D1, D10) 중 적어도 하나와 게이트(G1, G10) 사이에 광차단층(LB1, LB1', LB10∼LB13, LB20∼LB23, LB30, LB30')을 구비시킴으로써, 트랜지스터의 측방/하방에서 채널층(C1, C10)으로 유입되는 빛을 차단하여 채널층(C1, C10)의 특성 변화 및 그에 따른 트랜지스터의 특성 변화를 억제(최소화)할 수 있다.
부가해서, 도 1 내지 도 9의 광차단층 구조 중 적어도 두 개를 결합하여 함께 사용할 수도 있다. 예컨대, 도 1 내지 도 3의 광차단층 구조 중 하나와 도 4 내지 도 9의 광차단층 구조 중 하나를 결합하여 사용할 수 있다.
도 10a 내지 도 10c는 본 발명의 실시예에 따른 트랜지스터의 제조방법을 보여준다. 본 실시예는 도 1의 구조를 제조하는 방법일 수 있다.
도 10a를 참조하면, 기판(SUB1) 상에 게이트(G1)를 형성할 수 있다. 기판(SUB1)은 유리 기판일 수 있지만, 그 밖의 다른 기판, 예컨대, 플라스틱 기판이나 실리콘 기판 등 통상의 반도체소자 공정에서 사용되는 다양한 기판 중 어느 하나일 수 있다. 기판(SUB1) 상에 소정의 절연물질층(미도시)을 형성한 후에, 그 위에 게이트(G1)를 형성할 수 있다. 상기 절연물질층은, 예컨대, 실리콘 산화물층일 수 있다. 게이트(G1)는 일반적인 전극 물질(금속, 도전성 산화물 등)로 형성할 수 있다. 게이트(G1)는 불투명한 요소일 수 있다.
도 10b를 참조하면, 게이트(G1)를 덮는 게이트절연층(GI1)을 형성할 수 있다. 게이트절연층(GI1)은 실리콘 산화물, 실리콘 질산화물 또는 실리콘 질화물을 포함할 수 있으나, 그 밖의 다른 물질, 예컨대, 실리콘 질화물보다 유전상수가 큰 고유전물질을 포함할 수도 있다. 게이트절연층(GI1)은 단층 또는 다층 구조로 형성할 수 있다. 게이트절연층(GI1) 상에 광차단층(LB1)을 형성할 수 있다. 광차단층(LB1)은 탄소계 물질(절연체)로 형성할 수 있다. 예컨대, 광차단층(LB1)은 그래핀 산화물(graphene oxide) 또는 그라파이트 산화물(graphite oxide) 등으로 형성할 수 있다. 광차단층(LB1)의 탄소계 물질은 약 5.0 eV 보다 작은 밴드갭(bandgap)을 가질 수 있다. 그래핀 산화물의 밴드갭은 2.4 eV 정도일 수 있고, 그라파이트 산화물의 밴드갭은 2.4 eV 정도일 수 있다. 광차단층(LB1)은 절연층이므로, 이를 게이트절연층의 일부로 여길 수도 있다. 즉, 게이트절연층(GI1)을 제1 게이트절연층이라 할 수 있고, 광차단층(LB1)을 제2 게이트절연층이라 할 수 있다.
도 10c를 참조하면, 광차단층(LB1) 상에 채널층(C1)을 형성할 수 있다. 채널층(C1)은 게이트(G1) 위쪽에 배치될 수 있고, 게이트(G1)보다 좁은 폭으로 형성할 수 있다. 그러나 게이트(G1)에 대한 채널층(C1)의 상대적인 폭은 달라질 수 있다. 경우에 따라서는, 채널층(C1)과 게이트(G1)를 유사한 폭으로 형성하거나, 채널층(C1)을 게이트(G1)보다 넓은 폭으로 형성할 수도 있다. 채널층(C1)은 산화물 반도체로 형성할 수 있지만, 비산화물 반도체로 형성할 수도 있다. 다음, 채널층(C1)의 일단 및 타단에 접촉된 소오스전극(S1) 및 드레인전극(D1)을 형성할 수 있다. 소오스전극(S1) 및 드레인전극(D1)은 게이트(G1)와 동일한 물질로 형성할 수 있지만, 그렇지 않을 수도 있다.
도 10a 내지 도 10c를 참조하여 설명한 제조방법을 변형하면, 도 2 및 도 3의 구조를 형성할 수 있다. 도 10a 내지 도 10c의 제조방법을 변형하여 도 2 및 도 3의 트랜지스터를 형성하는 것은 당업자가 용이하게 알 수 있는 것이므로, 이에 대한 자세한 설명은 생략한다.
도 11a 내지 도 11d는 본 발명의 다른 실시예에 따른 트랜지스터의 제조방법을 보여준다. 본 실시예는 도 4의 구조를 제조하는 방법일 수 있다.
도 11a를 참조하면, 기판(SUB10) 상에 게이트(G10)를 형성할 수 있다. 다음, 게이트(G10)를 덮는 게이트절연층(GI10)을 형성할 수 있다. 게이트절연층(GI10) 상에 광차단층(LB100)을 형성할 수 있다. 광차단층(LB100)은 탄소계 물질로 형성할 수 있다. 상기 탄소계 물질은 도전체 또는 절연체일 수 있다. 예컨대, 상기 도전체는 그래핀 또는 CNT 등일 수 있고, 상기 절연체는 그래핀 산화물(graphene oxide) 또는 그라파이트 산화물(graphite oxide) 등일 수 있다.
도 11b를 참조하면, 광차단층(LB100)을 패터닝하여 제1 및 제2 광차단층(LB10, LB20)을 형성하고, 이들(LB10, LB20) 사이의 게이트절연층(GI10)을 노출시킬 수 있다. 게이트절연층(GI10)의 노출 영역은 게이트(G10) 위쪽에 위치할 수 있다. 게이트절연층(GI10)의 노출 영역은 후속 공정에서 채널층이 형성될 영역일 수 있다.
도 11c를 참조하면, 제1 및 제2 광차단층(LB10, LB20) 사이의 게이트절연층(GI10) 상에 채널층(C10)을 형성할 수 있다. 채널층(C10)은 게이트(G10)보다 좁은 폭으로 형성할 수 있다. 그러나 이는 예시적인 것이고, 게이트(G10)에 대한 채널층(C10)의 상대적인 폭은 달라질 수 있다. 채널층(C10)은 산화물 반도체로 형성하거나, 비산화물 반도체로 형성할 수 있다.
도 11d를 참조하면, 채널층(C10)의 일단 및 타단에 접하는 소오스전극(S10) 및 드레인전극(D10)을 형성할 수 있다. 소오스전극(S10) 및 드레인전극(D10)은 게이트(G10)와 동일한 물질로 형성할 수 있지만, 다른 물질로 형성할 수도 있다.
도 11a 내지 도 11d를 참조하여 설명한 제조방법을 변형하면, 도 5 내지 도 9의 구조를 형성할 수 있다. 도 11a 내지 도 11d의 제조방법을 변형하여 도 5 내지 도 9의 트랜지스터를 제조하는 것은 당업자가 용이하게 알 수 있는 것이므로, 이에 대한 자세한 설명은 생략한다.
이상에서 설명한 바와 같이, 본 발명의 실시예에 따르면, 광에 의한 특성 변화가 억제된 고신뢰성/고성능의 트랜지스터를 용이하게 제조할 수 있다.
본 발명의 실시예에 따른 트랜지스터는 액정표시장치 및 유기발광표시장치 등과 같은 평판표시장치에 스위칭소자 또는 구동소자로 적용될 수 있다. 앞서 설명한 바와 같이, 본 발명의 실시예에 따른 트랜지스터는 광에 의한 특성 변화가 적고 우수한 동작 특성을 갖기 때문에, 이를 평판표시장치에 적용하면, 평판표시장치의 신뢰성 및 성능을 향상시킬 수 있다. 또한 본 발명의 실시예에 따른 트랜지스터는 평판표시장치뿐 아니라, 메모리소자 및 논리소자 등 다른 전자소자 분야에 다양한 용도로 적용될 수 있다.
도 12는 본 발명의 실시예에 따른 트랜지스터를 포함하는 전자소자(평판표시장치)의 일례를 보여주는 단면도이다. 본 실시예의 전자소자(평판표시장치)는 액정표시장치이다.
도 12를 참조하면, 제1 기판(100)과 제2 기판(200) 사이에 액정층(liquid crystal layer)(150)이 구비될 수 있다. 제1 기판(100)은 본 발명의 실시예에 따른 트랜지스터, 예컨대, 도 1 내지 도 9의 트랜지스터 중 적어도 하나를 스위칭소자 또는 구동소자로 포함하는 어레이 기판(array substrate)일 수 있다. 제1 기판(100)은 트랜지스터에 연결된 화소전극(미도시)을 포함할 수 있다. 제2 기판(200)은 상기 화소전극에 대응하는 상대전극(미도시)을 포함할 수 있다. 제1 기판(100)과 제2 기판(200) 사이에 인가되는 전압에 따라, 액정층(150)의 액정 배열상태가 달라질 수 있다. 본 발명의 실시예에 따른 트랜지스터를 포함하는 전자소자의 구성은 도 12의 구조에 한정되지 않고, 다양하게 변형될 수 있다.
상기한 설명에서 많은 사항이 구체적으로 기재되어 있으나, 그들은 발명의 범위를 한정하는 것이라기보다, 구체적인 실시예의 예시로서 해석되어야 한다. 예들 들어, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면, 도 1 내지 도 9의 트랜지스터의 구조는 다양하게 변형될 수 있음을 알 수 있을 것이다. 구체적인 예로, 도 4 내지 도 7의 광차단층(LB10∼LB13, LB20∼LB23)은 도전체나 절연체가 아닌 반도체로 형성될 수도 있다. 그래핀과 CNT는 그 형성 조건이나 층 구조에 따라, 반도체의 특성을 가질 수 있으므로, 반도체 특성을 갖는 그래핀 또는 CNT 등을 이용해서 광차단층(LB10∼LB13, LB20∼LB23)을 형성할 수 있다. 또한 본 발명의 실시예에 따른 트랜지스터는 더블 게이트 구조를 가질 수 있고, 채널층(C1, C10)은 다층 구조를 가질 수 있다. 그리고 도 10a 내지 도 10c 및 도 11a 내지 도 11d의 제조방법도 다양하게 변화될 수 있다. 또한 도 12의 평판표시장치의 구조도 다양하게 변화될 수 있다. 부가해서, 당업자라면 본 발명의 사상(idea)은 산화물 박막 트랜지스터가 아닌 그 밖의 다른 트랜지스터에도 적용될 수 있음을 알 수 있을 것이다. 때문에 본 발명의 범위는 설명된 실시예에 의하여 정하여 질 것이 아니고 특허 청구범위에 기재된 기술적 사상에 의해 정하여져야 한다.
C1, C10 : 채널층 D1, D10 : 드레인전극
G1, G10 : 게이트 GI1, GI2, GI10 : 게이트절연층
L1, L2 : 빛 LB1, LB10∼LB30 : 광차단층
S1, S10 : 소오스전극 SUB1, SUB10 : 기판
100 : 제1 기판 150 : 액정층
200 : 제2 기판

Claims (27)

  1. 게이트;
    상기 게이트와 이격된 채널층;
    상기 채널층의 제1 및 제2 영역에 각각 접촉된 소오스 및 드레인; 그리고
    상기 채널층, 소오스 및 드레인 중 적어도 하나와 상기 게이트 사이에 구비되고, 탄소계 물질을 포함하는 광차단층;을 구비하고,
    상기 채널층은 제1면 및 제2면을 갖되, 상기 제1면은 상기 게이트와 상기 제2면 사이에 배치되고, 상기 광차단층은 상기 제1면의 적어도 중앙부와 미접촉하도록 이격 배치되고,
    상기 광차단층의 상기 탄소계 물질은 그래핀 산화물(graphene oxide), 그라파이트 산화물(graphite oxide), 그래핀(graphene) 및 CNT(carbon nanotube) 중 하나를 포함하는 트랜지스터.
  2. 제 1 항에 있어서,
    상기 탄소계 물질의 밴드갭(bandgap)은 5.0 eV 보다 작은 트랜지스터.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 광차단층은 광흡수층인 트랜지스터.
  4. 제 1 항에 있어서,
    상기 탄소계 물질은 절연체인 트랜지스터.
  5. 삭제
  6. 제 1 항에 있어서,
    상기 탄소계 물질은 도전체인 트랜지스터.
  7. 삭제
  8. 제 1 항에 있어서,
    상기 게이트와 상기 채널층 사이에 게이트절연층이 구비되고,
    상기 게이트절연층은 상기 광차단층을 포함하는 트랜지스터.
  9. 제 8 항에 있어서, 상기 게이트절연층은,
    상기 게이트와 상기 채널층 사이에 구비된 제1 절연층; 및
    상기 제1 절연층과 상기 채널층 사이에 구비된 제2 절연층;을 포함하고,
    상기 제1 및 제2 절연층 중 하나는 상기 광차단층인 트랜지스터.
  10. 제 9 항에 있어서,
    상기 게이트절연층은 상기 제2 절연층과 상기 채널층 사이에 구비된 제3 절연층을 더 포함하는 트랜지스터.
  11. 제 1 항에 있어서,
    상기 게이트를 덮는 게이트절연층이 구비되고,
    상기 게이트절연층 상에 상기 채널층, 소오스 및 드레인이 구비된 트랜지스터.
  12. 제 11 항에 있어서, 상기 광차단층은,
    상기 소오스와 상기 게이트절연층 사이에 구비된 제1 광차단층; 및
    상기 드레인과 상기 게이트절연층 사이에 구비된 제2 광차단층;을 포함하는 트랜지스터.
  13. 제 12 항에 있어서,
    상기 제1 및 제2 광차단층은 도전체 또는 절연체인 트랜지스터.
  14. 제 12 항에 있어서,
    상기 제1 광차단층은 상기 소오스와 채널층 사이로 연장된 구조를 갖고,
    상기 제2 광차단층은 상기 드레인과 채널층 사이로 연장된 구조를 갖는 트랜지스터.
  15. 제 12 항에 있어서,
    상기 게이트와 상기 게이트절연층 사이에 구비된 제3 광차단층을 더 포함하는 트랜지스터.
  16. 제 15 항에 있어서,
    상기 제3 광차단층은 도전체 또는 절연체인 트랜지스터.
  17. 제 1 항에 있어서,
    상기 채널층은 산화물 반도체를 포함하는 트랜지스터.
  18. 제 1 항에 있어서,
    상기 채널층은 비산화물 반도체를 포함하는 트랜지스터.
  19. 제 1 항에 있어서,
    상기 게이트는 상기 채널층 아래에 구비된 트랜지스터.
  20. 제 1 항 또는 제 19 항에 있어서,
    상기 게이트는 불투명한 물질로 형성된 트랜지스터.
  21. 게이트;
    상기 게이트와 이격된 채널층;
    상기 채널층의 제1 및 제2 영역에 각각 접촉된 소오스 및 드레인; 그리고
    상기 채널층으로 입사하는 측면 입사광(lateral incident light)을 차단하기 위한 것으로, 탄소계 물질을 포함하는 광차단 부재;를 구비하고,
    상기 채널층은 제1면 및 제2면을 갖되, 상기 제1면은 상기 게이트와 상기 제2면 사이에 배치되고, 상기 광차단 부재는 상기 제1면의 적어도 중앙부와 미접촉하도록 이격 배치되고,
    상기 광차단 부재의 상기 탄소계 물질은 그래핀 산화물(graphene oxide), 그라파이트 산화물(graphite oxide), 그래핀(graphene) 및 CNT(carbon nanotube) 중 하나를 포함하는 트랜지스터.
  22. 제 21 항에 있어서,
    상기 탄소계 물질은 절연체인 트랜지스터.
  23. 삭제
  24. 제 21 항에 있어서,
    상기 탄소계 물질은 도전체인 트랜지스터.
  25. 삭제
  26. 청구항 1에 기재된 트랜지스터를 포함하는 평판표시장치.
  27. 제 26 항에 있어서,
    상기 트랜지스터는 스위칭소자 또는 구동소자로 사용되는 평판표시장치.
KR1020110081814A 2011-08-17 2011-08-17 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자 KR101851565B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020110081814A KR101851565B1 (ko) 2011-08-17 2011-08-17 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
US13/489,888 US9099561B2 (en) 2011-08-17 2012-06-06 Transistors and electronic devices including the transistors

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110081814A KR101851565B1 (ko) 2011-08-17 2011-08-17 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자

Publications (2)

Publication Number Publication Date
KR20130019700A KR20130019700A (ko) 2013-02-27
KR101851565B1 true KR101851565B1 (ko) 2018-04-25

Family

ID=47712004

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110081814A KR101851565B1 (ko) 2011-08-17 2011-08-17 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자

Country Status (2)

Country Link
US (1) US9099561B2 (ko)
KR (1) KR101851565B1 (ko)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6224338B2 (ja) * 2013-04-11 2017-11-01 株式会社半導体エネルギー研究所 半導体装置、表示装置及び半導体装置の作製方法
CN104425546B (zh) * 2013-09-09 2018-04-13 宸鸿光电科技股份有限公司 有机发光二极管显示器及其制造方法
KR102107537B1 (ko) 2013-10-01 2020-05-07 삼성전자주식회사 반도체소자 및 그 제조방법
GB2521193A (en) 2013-12-12 2015-06-17 Nokia Technologies Oy Electronic apparatus and associated methods
CN104157696B (zh) * 2014-07-16 2017-02-15 京东方科技集团股份有限公司 一种薄膜晶体管及制备方法、阵列基板、液晶显示装置
KR102238994B1 (ko) * 2014-07-17 2021-04-12 엘지디스플레이 주식회사 표시장치
KR102230943B1 (ko) * 2014-08-14 2021-03-24 엘지디스플레이 주식회사 광흡수층을 포함하는 유기발광 표시장치 및 이를 제조하는 방법
US10103269B2 (en) 2015-05-08 2018-10-16 Lg Chem, Ltd. Thin-film transistor substrate having a light reflection reduction layer and display device comprising same
CN104966722A (zh) * 2015-07-24 2015-10-07 深圳市华星光电技术有限公司 Tft基板结构及其制作方法
CN105261654B (zh) * 2015-11-05 2018-12-28 京东方科技集团股份有限公司 低温多晶硅薄膜晶体管及制作方法、阵列基板、显示面板
CN105842904B (zh) * 2016-05-25 2024-02-06 京东方科技集团股份有限公司 阵列基板、显示装置及制备方法
CN106328714A (zh) * 2016-08-12 2017-01-11 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板及显示装置
KR102708594B1 (ko) * 2016-09-07 2024-09-23 삼성디스플레이 주식회사 표시 장치
CN106449656A (zh) * 2016-10-26 2017-02-22 京东方科技集团股份有限公司 阵列基板及其制作方法、显示面板和显示装置
CN106298546A (zh) * 2016-10-31 2017-01-04 京东方科技集团股份有限公司 一种薄膜晶体管、其制作方法、阵列基板及显示面板
KR20180050478A (ko) * 2016-11-04 2018-05-15 삼성디스플레이 주식회사 박막 트랜지스터, 그의 제조 방법, 및 이를 포함하는 표시 장치
CN107123687B (zh) * 2017-05-11 2020-03-13 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、阵列基板、显示装置
KR102428557B1 (ko) * 2017-11-20 2022-08-02 엘지디스플레이 주식회사 가시광 흡수율이 향상된 산화물 반도체 포토 트랜지스터 및 그 제조 방법
CN108110060A (zh) * 2017-12-12 2018-06-01 合肥京东方显示技术有限公司 薄膜晶体管及其制作方法、阵列基板和显示装置
CN108039339A (zh) * 2017-12-21 2018-05-15 惠科股份有限公司 阵列基板的制作方法、阵列基板和液晶显示面板
CN108172586A (zh) * 2017-12-29 2018-06-15 深圳市华星光电技术有限公司 一种显示面板及显示装置
CN109004032B (zh) * 2018-08-01 2020-07-28 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、阵列基板
KR20200022226A (ko) * 2018-08-22 2020-03-03 경희대학교 산학협력단 산화물 반도체 박막 트랜지스터 및 그 제조 방법
CN109860209A (zh) * 2019-02-28 2019-06-07 深圳市华星光电半导体显示技术有限公司 Tft基板的制作方法及tft基板
CN111063741A (zh) * 2019-12-31 2020-04-24 Tcl华星光电技术有限公司 薄膜晶体管及其制作方法、显示面板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005311325A (ja) * 2004-03-24 2005-11-04 Semiconductor Energy Lab Co Ltd パターン形成方法、薄膜トランジスタ、表示装置及びそれらの作製方法、並びにテレビジョン装置
JP5110785B2 (ja) 2004-10-08 2012-12-26 株式会社半導体エネルギー研究所 表示装置の作製方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100294026B1 (ko) 1993-06-24 2001-09-17 야마자끼 순페이 전기광학장치
JPH08167719A (ja) 1994-12-15 1996-06-25 Sharp Corp 薄膜トランジスタ及びその製造方法
JP2004103905A (ja) * 2002-09-11 2004-04-02 Pioneer Electronic Corp 有機半導体素子
TWI228942B (en) * 2004-03-30 2005-03-01 Au Optronics Corp Active matrix organic electroluminescent device and fabrication method thereof
CN101228637A (zh) 2005-07-25 2008-07-23 皇家飞利浦电子股份有限公司 具有包括遮光部分的晶体管的薄膜电路
KR20090078631A (ko) 2008-01-15 2009-07-20 엘지디스플레이 주식회사 유기전계발광표시장치
JP4626659B2 (ja) * 2008-03-13 2011-02-09 ソニー株式会社 表示装置
KR20090110099A (ko) 2008-04-17 2009-10-21 삼성전자주식회사 박막 트랜지스터 표시판, 이의 제조 방법 및 이를 포함하는평판 표시 장치
KR101675114B1 (ko) 2009-06-09 2016-11-10 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
KR20100135544A (ko) * 2009-06-17 2010-12-27 삼성전자주식회사 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
US9327985B2 (en) * 2009-12-18 2016-05-03 National University Corporation Hokkaido University Graphene oxide sheet, article containing graphene-containing substance produced by reducing the graphene oxide sheet, and process for production of the graphene oxide sheet

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005311325A (ja) * 2004-03-24 2005-11-04 Semiconductor Energy Lab Co Ltd パターン形成方法、薄膜トランジスタ、表示装置及びそれらの作製方法、並びにテレビジョン装置
JP5057652B2 (ja) 2004-03-24 2012-10-24 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
JP5110785B2 (ja) 2004-10-08 2012-12-26 株式会社半導体エネルギー研究所 表示装置の作製方法

Also Published As

Publication number Publication date
US20130043475A1 (en) 2013-02-21
KR20130019700A (ko) 2013-02-27
US9099561B2 (en) 2015-08-04

Similar Documents

Publication Publication Date Title
KR101851565B1 (ko) 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
JP6502463B2 (ja) 薄膜トランジスタ基板
US9455333B2 (en) Thin film transistor array panel
US9570621B2 (en) Display substrate, method of manufacturing the same
JP7233464B2 (ja) 半導体装置
KR102513332B1 (ko) 가요성 표시 패널
KR101835005B1 (ko) 반도체소자 및 그 제조방법
KR102488959B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20120110873A (ko) 반도체소자와 그 제조방법 및 반도체소자를 포함하는 전자장치
KR20120065048A (ko) 트랜지스터 및 이를 포함하는 전자장치
KR20120037838A (ko) 트랜지스터 및 이를 포함하는 전자소자
KR20120078293A (ko) 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
US11742359B2 (en) Electronic device
KR20180021962A (ko) 표시 장치
KR102314488B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
JP2019186301A (ja) 表示装置及びその製造方法
US8941138B2 (en) Semiconductor structure comprising a stacked dielectric layer
US20150144951A1 (en) Thin film transistor array panel and manufacturing method thereof
US7851803B2 (en) Semiconductor device, manufacturing method of semiconductor device, and display device
TWI483401B (zh) 薄膜電晶體與顯示面板
US20140110715A1 (en) Thin Film Transistor Array Panel and Manufacturing Method Thereof
KR101882856B1 (ko) 고감도 전자센서용 트랜지스터
US8957415B2 (en) Thin film transistor and thin film transistor array panel including the same
KR101789236B1 (ko) 박막 트랜지스터 및 평판 표시 장치
KR101054340B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant