JP2015065471A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2015065471A
JP2015065471A JP2014248623A JP2014248623A JP2015065471A JP 2015065471 A JP2015065471 A JP 2015065471A JP 2014248623 A JP2014248623 A JP 2014248623A JP 2014248623 A JP2014248623 A JP 2014248623A JP 2015065471 A JP2015065471 A JP 2015065471A
Authority
JP
Japan
Prior art keywords
layer
wiring
insulating layer
electrode
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014248623A
Other languages
English (en)
Other versions
JP5871410B2 (ja
Inventor
山崎　舜平
Shunpei Yamazaki
舜平 山崎
小山　潤
Jun Koyama
潤 小山
秀貴 魚地
Hideki Uoji
秀貴 魚地
中村　康男
Yasuo Nakamura
康男 中村
惇平 菅尾
Atsuhei Sugao
惇平 菅尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2014248623A priority Critical patent/JP5871410B2/ja
Publication of JP2015065471A publication Critical patent/JP2015065471A/ja
Application granted granted Critical
Publication of JP5871410B2 publication Critical patent/JP5871410B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor

Landscapes

  • Power Engineering (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

【課題】表示装置に代表される半導体装置において、画面サイズの大型化や高精細化に対応し、表示品質が良く、安定して動作する信頼性のよい半導体装置を提供することを課題の一つとする。【解決手段】引き回し距離の長い配線にＣｕを含む導電層を用いることで、配線抵抗の増大を抑える。また、Ｃｕを含む導電層を、ＴＦＴのチャネル領域が形成される半導体層と重ならないようにし、窒化珪素を含む絶縁層で包むことで、Ｃｕの拡散を防ぐことができ、信頼性の良い半導体装置を作製することができる。特に、半導体装置の一態様である表示装置を大型化または高精細化しても、表示品質が良く、安定して動作させることができる。【選択図】図２

Description

本発明は、薄膜トランジスタ（以下、ＴＦＴともいう）を用いた半導体装置及びその作製
方法に関する。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置
全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
近年、絶縁表面を有する基板上に形成された半導体薄膜（厚さ数〜数百ｎｍ程度）を用い
て薄膜トランジスタ（ＴＦＴ）を構成する技術が注目されている。薄膜トランジスタはＩ
Ｃや電気光学装置のような電子デバイスに広く応用され、特に画像表示装置のスイッチン
グ素子として開発が急がれている。
また、液晶表示装置に代表されるアクティブマトリクス型半導体装置においては、画面サ
イズが対角６０インチ以上と大型化する傾向にあり、さらには、対角１２０インチ以上の
画面サイズも視野に入れた開発が行われている。加えて、画面の解像度も、ハイビジョン
画質（ＨＤ、１３６６×７６８）、フルハイビジョン画質（ＦＨＤ、１９２０×１０８０
）と高精細化の傾向にあり、解像度が３８４０×２０４８または４０９６×２１８０とい
った、いわゆる４Ｋデジタルシネマ用表示装置の開発も急がれている。
画面サイズの大型化や高精細化は、表示部内の配線抵抗を増大させる傾向にある。配線抵
抗の増大は、信号線の終端への信号伝達の遅れや、電源線の電圧降下などを引き起こし、
結果として、表示ムラや階調不良などの表示品質の低下や、消費電力の増加を生じてしま
う。
配線抵抗の増大を抑えるために、銅（Ｃｕ）を使用して低抵抗の配線層を形成する技術が
検討されている。（例えば、特許文献１及び２参照）。
特開２００４―１３３４２２号公報 特開２００４―１６３９０１号公報
配線抵抗の増大を抑えるために、銅（Ｃｕ）を使用して低抵抗の配線層を形成する技術が
検討されている。しかしながら、Ｃｕは半導体中や酸化珪素中で拡散し易く、半導体装置
の動作を不安定にし、歩留まりを著しく低下させてしまう恐れがある。
本発明の一態様は、配線抵抗による電圧降下の影響や画素への信号書き込み不良や階調不
良などを防止し、より表示品質の良い表示装置を代表とする半導体装置を提供することを
課題の一つとする。
本発明の一態様は、半導体装置の高速動作を実現することを課題の一つとする。
本発明の一態様は、半導体装置の省電力化を実現することを課題の一つとする。
本発明の一態様は、半導体装置の高精細化を実現することを課題の一つとする。
本発明の一態様は、安定して動作する薄膜トランジスタ及びそれを用いた半導体装置を提
供することを課題の一つとする。
本明細書で開示する本発明の一態様は、基板上に窒化珪素を含む第１の絶縁層を有し、第
１の絶縁層上にＣｕを含む第１の導電層を有し、第１の導電層上に第１の導電層を覆う第
２の導電層を有し、第２の導電層上に窒化珪素を含む第２の絶縁層を有し、第２の絶縁層
上に島状の半導体層を有し、島状の半導体層上にソース電極及びドレイン電極として機能
する第３の導電層を有し、第３の導電層上に窒化珪素を含む第３の絶縁層を有し、第３の
絶縁層に設けられた開口部を通して、ソース電極またはドレイン電極のどちらか一方とし
て機能する第３の導電層と電気的に接する第４の導電層を有し、第４の導電層に重なるＣ
ｕを含む第５の導電層を有し、第５の導電層を覆う窒化珪素を含む第４の絶縁層を有し、
第３の絶縁層および第４の絶縁層に設けられた開口部を通じて、ソース電極またはドレイ
ン電極の他方として機能する第３の導電層と電気的に接する第６の導電層を有し、第１の
導電層と第５の導電層は、薄膜トランジスタのチャネルが形成される島状の半導体層と重
ならないことを特徴とする半導体装置である。
また、本明細書で開示する本発明の一態様は、基板上に窒化珪素を含む下地絶縁層を有し
、下地絶縁層上にＣｕを含む導電層と該導電層を覆う高融点金属を含む導電層の積層で形
成されるゲート配線を有し、ゲート配線上に窒化珪素を含むゲート絶縁層を有し、ゲート
絶縁層上に島状の半導体層を有し、島状の半導体層上にソース電極及びドレイン電極を有
し、ソース電極及びドレイン電極上に窒化珪素を含む層間絶縁層を有し、層間絶縁層上に
導電性を有するバリヤ層と該バリヤ層上のＣｕを含む導電層の積層で形成されるソース配
線を有し、ソース配線は層間絶縁層に設けられた開口部を通じて、ソース電極に電気的に
接続し、ソース配線上に窒化珪素を含むパッシベーション層を有し、パッシベーション層
上に、パッシベーション層及び層間絶縁層に設けられた開口部を通じて、ドレイン電極に
電気的に接続する導電層を有し、ゲート配線中のＣｕを含む導電層とソース配線中のＣｕ
を含む導電層は、薄膜トランジスタのチャネルが形成される島状の半導体層と重ならない
ことを特徴とする半導体装置である。
また、本明細書で開示する本発明の一態様は、基板上にアクティブマトリックス回路と駆
動回路と保護回路を有し、アクティブマトリックス回路中のソース配線、ゲート配線、共
通電位配線、電源線はＣｕを含む配線層を有し、Ｃｕを含む配線層は、アクティブマトリ
ックス回路中の薄膜トランジスタの半導体層と重ならず、駆動回路中及び保護回路中にお
ける薄膜トランジスタの接続は、Ｃｕを含む配線層を用いず構成され、Ｃｕを含む配線層
は、窒化珪素を含む絶縁層で挟まれた構成であることを特徴とする半導体装置である。
半導体層は、非晶質半導体、微結晶半導体、多結晶半導体等を用いることができる。例え
ば、非晶質シリコンや、微結晶ゲルマニウム等を用いることができる。
アクティブマトリックス回路における、各画素ＴＦＴに映像信号を伝えるソース配線、各
画素ＴＦＴのオンオフ制御を行うゲート配線、保持容量線、電源線や、駆動回路における
電源線、共通電位線、また、外部との信号入出力を行う端子部からの引き込み線など、引
き回し距離の長い配線にＣｕを含む導電層を用いることで、配線抵抗の増大を抑えること
ができる。
Ｃｕを含む導電層を、ＴＦＴのチャネル領域が形成される半導体層と重ならないようにす
ることで、Ｃｕ拡散の影響を防ぐことができる。
Ｃｕを含む導電層の下側及び上側に位置する絶縁層を窒化珪素を含む絶縁層とし、該絶縁
層でＣｕを含む導電層を挟む、もしくは包むことで、Ｃｕの拡散を防ぐことができる。
なお、本明細書において、ゲートとは、ゲート電極及びゲート配線の一部または全部のこ
とをいう。ゲート配線とは、少なくとも一つのトランジスタのゲート電極と、別の電極や
別の配線とを電気的に接続させるための配線のことをいい、例えば表示装置における走査
線もゲート配線に含まれる。
ソースとは、ソース領域、ソース電極、及びソース配線の一部または全部のことをいう。
ソース領域とは、半導体層のうち、抵抗率が一定値以下の領域のことをいう。ソース電極
とは、ソース領域に接続される部分の導電層のことをいう。ソース配線とは、少なくとも
一つのトランジスタのソース電極と、別の電極や別の配線とを電気的に接続させるための
配線のことをいい、例えば表示装置における信号線がソース電極に電気的に接続される場
合にはソース配線に信号線も含まれる。
ドレインとは、ドレイン領域、ドレイン電極、及びドレイン配線の一部または全部のこと
をいう。ドレイン領域とは、半導体層のうち、抵抗率が一定値以下の領域のことをいう。
ドレイン電極とは、ドレイン領域に接続される部分の導電層のことをいう。ドレイン配線
とは、少なくとも一つのトランジスタのドレイン電極と、別の電極や別の配線とを電気的
に接続させるための配線のことをいい、例えば表示装置における信号線がドレイン電極に
電気的に接続される場合にはドレイン配線に信号線も含まれる。
また、本書類（明細書、特許請求の範囲または図面など）において、トランジスタのソー
スとドレインは、トランジスタの構造や動作条件などによって互いに入れ替わるため、い
ずれがソースまたはドレインであるかを限定することが困難である。そこで、本書類（明
細書、特許請求の範囲または図面など）においては、ソース及びドレインのいずれかから
任意に選択した一方をソース及びドレインの一方と表記し、他方の端子をソース及びドレ
インの他方と表記する。
なお、本明細書中において、発光装置とは画像表示デバイス、発光デバイス、もしくは光
源（照明装置含む）を指す。また、発光装置にコネクター、例えばＦＰＣ（Ｆｌｅｘｉｂ
ｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）もしくはＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅ
ｄ Ｂｏｎｄｉｎｇ）テープもしくはＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇ
ｅ）が取り付けられたモジュール、ＴＡＢテープやＴＣＰの先にプリント配線板が設けら
れたモジュール、または発光素子が形成された基板にＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓ
ｓ）方式によりＩＣ（集積回路）が直接実装されたモジュールも全て発光装置に含むもの
とする。
本発明により、表示装置に代表される半導体装置において、画素部の面積が大きくなり大
画面化しても良好な表示を実現することができる。画素部の配線の抵抗を大幅に低下させ
ることができるため、例えば、対角６０インチや対角１２０インチの大画面にも本発明は
対応しうる。また、本発明は、フルハイビジョンや、４Ｋデジタルシネマなどの高精細画
面にも対応しうる。
本発明の一態様を説明する平面図と回路図。 本発明の一態様を説明する平面図と断面図。 本発明の一態様を説明する断面図。 本発明の一態様を説明する断面工程図。 本発明の一態様を説明する断面工程図。 多階調マスクを説明する図。 本発明の一態様を説明する断面工程図。 本発明の一態様を説明する平面図、回路図と断面図。 本発明の一態様を説明する回路図と平面図。 本発明の一態様を説明する断面図。 本発明の一態様を説明する平面図と断面図。 本発明の一態様を説明する平面図と断面図。 本発明の一態様を説明する平面図と断面図。 半導体装置を説明する図。 半導体装置を説明する図。 半導体装置の画素等価回路を説明する図。 半導体装置を説明する図。 表示装置のブロック図を説明する図。 信号線駆動回路の構成を説明する図及び動作を説明するタイミングチャート。 シフトレジスタの構成を示す回路図。 シフトレジスタの回路図と動作を説明するタイミングチャート。 半導体装置を説明する図。 半導体装置を説明する図。 電子ペーパーの使用形態の例を説明する図。 電子書籍の一例を示す外観図。 テレビジョン装置およびデジタルフォトフレームの例を示す外観図。 遊技機の例を示す外観図。 携帯型のコンピュータ及び携帯電話機の一例を示す外観図。 半導体装置を説明する図。 半導体装置を説明する図。 半導体装置を説明する図。 半導体装置を説明する図。 半導体装置を説明する図。 半導体装置を説明する図。 半導体装置を説明する図。 半導体装置を説明する図。 半導体装置を説明する図。
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定さ
れず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し
得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の
記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成において
、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、
その繰り返しの説明は省略する。
（実施の形態１）
本実施の形態では、画素部とその周辺に半導体素子が形成された表示装置の一態様につい
て図１（Ａ）、及び図１（Ｂ）を用いて説明する。
表示装置３０の構成を図１（Ａ）に示す。表示装置３０は基板１００上にゲート端子部７
、及びソース端子部８を有する。また、表示装置３０はゲート配線２０＿１、及びゲート
配線２０＿２を含むゲート配線（２０＿１〜２０＿ｎ（但しｎは自然数））、並びにソー
ス配線６０＿１、及びソース配線６０＿２を含むソース配線（６０＿１〜６０＿ｍ（但し
ｍは自然数））が設けられている。また、表示装置３０の画素領域９４には、画素９３が
マトリクス状に配列されている。なお、各画素９３は少なくとも一対のゲート配線とソー
ス配線に接続されている。
また、表示装置３０は共通配線４４、共通配線４５、共通配線４６、及び共通配線６５を
有する。また、例えば共通配線４５は接続部９５を介して共通配線６５と接続されており
、上記共通配線は互いに電気的に接続され等電位になっている。
また、共通配線４４、共通配線４５、共通配線４６、及び共通配線６５は、端子７１、端
子７５、端子８１、及び８５とそれぞれ接続されている。また、上記共通配線は対向基板
と電気的に接続が可能な共通接続部９６を有している。
また、ゲート端子部７のゲート信号線端子（７０＿１〜７０＿ｉ（但しｉは自然数））は
ゲート駆動回路９１（以下、走査線駆動回路ともいう）と接続され、保護回路９７を介し
て共通配線４６と接続されている。また、端子７４はゲート駆動回路９１と接続されてお
り、図示されていない外部の電源とゲート駆動回路９１を接続する。なお、ゲート配線（
２０＿１〜２０＿ｎ（但しｎは自然数））は保護回路９７を介して共通配線６５と接続さ
れている。
また、ソース端子部８のソース信号線端子（８０＿１〜８０＿ｋ（但しｋは自然数））は
ソース駆動回路９２（以下、信号線駆動回路ともいう）と接続され、保護回路９７を介し
て共通配線４４と接続されている。また、端子８４はソース駆動回路９２と接続されてお
り、図示されていない外部の電源とソース駆動回路９２を接続する。また、ソース配線（
６０＿１〜６０＿ｍ（但しｍは自然数））は保護回路９７を介して共通配線４５と接続さ
れている。
ゲート駆動回路及びソース駆動回路は、本明細書で開示する薄膜トランジスタを用いて、
画素領域と同時に形成することができる。また、ゲート駆動回路及びソース駆動回路のど
ちらか一方もしくは両方を、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜
で形成し、ＣＯＧ方法、ワイヤボンディング方法、或いはＴＡＢ方法などを用いて実装し
てもよい。
なお、画素９３に適用できる等価回路の一例を図１（Ｂ）に示す。図１（Ｂ）に示す等価
回路は、画素９３に表示素子として液晶素子を用いる場合の一例である。
次に、図１に示した表示装置の画素の構成例について、図２を用いて説明する。図２（Ａ
）は、画素の平面構成を示す平面図であり、図２（Ｂ）及び図２（Ｃ）は画素の積層構成
を示す断面図である。なお、図２（Ａ）におけるＡ１−Ａ２、Ｂ１−Ｂ２、Ｃ１−Ｃ２の
鎖線は、図２（Ｂ）における断面Ａ１−Ａ２、断面Ｂ１−Ｂ２、断面Ｃ１−Ｃ２に相当す
る。図２（Ａ）におけるＤ１−Ｄ２の鎖線は、図２（Ｃ）における断面Ｄ１−Ｄ２に相当
する。
断面Ａ１−Ａ２及び断面Ｄ１−Ｄ２は、画素で用いられる薄膜トランジスタ２５０の積層
構造と、ゲート配線２０２及びゲート配線２０３の積層構造を示している。薄膜トランジ
スタ２５０は、チャネルエッチ型と呼ばれるボトムゲート構造の一態様である。
断面Ａ１−Ａ２及び断面Ｄ１−Ｄ２において、基板２００上に設けられた絶縁層２０１と
、絶縁層２０１上に設けられたゲート配線２０２と、ゲート配線２０２上に設けられたゲ
ート配線２０３と、ゲート配線２０３上に設けられた絶縁層２０４と、絶縁層２０４上に
設けられた半導体層２０５と、半導体層２０５上に設けられた一対の不純物半導体層２０
６ａ及び不純物半導体層２０６ｂと、不純物半導体層２０６ａ及び不純物半導体層２０６
ｂ上に設けられた一対の電極２０７ａ及び電極２０７ｂと、電極２０７ａ、電極２０７ｂ
、及び半導体層２０５上に設けられた絶縁層２０８と、絶縁層２０８に設けられた開口部
２１６を介して電極２０７ａに接するソース配線２０９と、ソース配線２０９上に設けら
れたソース配線２１０と、ソース配線２１０上に設けられた絶縁層２１１と、絶縁層２１
１及び絶縁層２０８に設けられた開口部２１７を介して電極２０７ｂに接する電極２１２
と、を有する。
また、断面Ｂ１−Ｂ２は、保持容量（Ｃｓ容量ともいう）の積層構造を示している。断面
Ｂ１−Ｂ２において、基板２００上に絶縁層２０１と、絶縁層２０１上に保持容量配線２
１３と、保持容量配線２１３上に保持容量配線２１４と、保持容量配線２１４上に絶縁層
２０４と、絶縁層２０４上に電極２０７ｂと、電極２０７ｂ上に絶縁層２０８と、絶縁層
２０８上に絶縁層２１１と、絶縁層２１１上に電極２１２と、を有する。
また、断面Ｃ１−Ｃ２は、ゲート配線とソース配線の配線交差部における積層構造を示し
ている。断面Ｃ１−Ｃ２において、基板２００上に絶縁層２０１と、絶縁層２０１上にゲ
ート配線２０２と、ゲート配線２０２上にゲート配線２０３と、ゲート配線２０３上に絶
縁層２０４と、絶縁層２０４上に絶縁層２０８と、絶縁層２０８上にソース配線２０９と
、ソース配線２０９上にソース配線２１０と、ソース配線２１０上に絶縁層２１１と、を
有する。
なお、配線交差部において、絶縁層２０４と絶縁層２０８の間に半導体層を形成する構造
としてもよい。このような構造とすることで、ゲート配線とソース配線間の膜厚方向の間
隔を広げることができるため、配線交差部の寄生容量を小さくすることができる。
また、本発明の一態様は図２（Ｂ）に示す画素構成に限らない。図２（Ｂ）とは異なる画
素構成を図３に例示する。図３に例示した薄膜トランジスタ２５１及び薄膜トランジスタ
２５２は、ボトムゲート構造の薄膜トランジスタの一態様であり、チャネル保護型と呼ぶ
ことができる。
薄膜トランジスタ２５１及び薄膜トランジスタ２５２は、基板２００上に設けられた絶縁
層２０１と、絶縁層２０１に設けられたゲート配線２０３と、ゲート配線２０３上に設け
られた絶縁層２０４と、絶縁層２０４上に設けられた半導体層２０５と、半導体層２０５
上に設けられた絶縁層２２０と、半導体層２０５に接し絶縁層２２０上に設けられた一対
の不純物半導体層２０６ａ及び不純物半導体層２０６ｂと、不純物半導体層２０６ａ及び
不純物半導体層２０６ｂ上に設けられた一対の電極２０７ａ及び電極２０７ｂと、電極２
０７ａ、電極２０７ｂ上に設けられた絶縁層２０８と、絶縁層２０８に設けられた開口部
２１６を介して電極２０７ａに接するソース配線２０９と、ソース配線２０９上に設けら
れたソース配線２１０と、ソース配線２１０上に設けられた絶縁層２１１と、絶縁層２１
１及び絶縁層２０８に設けられた開口部２１７を介して電極２０７ｂに接する電極２１２
と、を有する。
チャネル保護型の薄膜トランジスタは、不純物半導体層２０６ａ及び不純物半導体層２０
６ｂの形成前に、半導体層２０５のチャネルが形成される領域に接して絶縁層２２０を形
成する。絶縁層２２０はチャネル保護層として機能し、不純物半導体層２０６のエッチン
グ時に、チャネル形成領域となる半導体層２０５の一部が除去されてしまうことを防ぐこ
とができる。チャネルエッチ型に比べると、チャネル保護型は、絶縁層２２０を形成する
ための工程が増えてしまうが、不純物半導体層２０６のエッチング時に半導体層２０５の
一部が除去されてしまうことがないため、電気特性がよく、バラツキの少ない薄膜トラン
ジスタを形成することができる。
図３（Ａ）に示す薄膜トランジスタ２５１は、電極２０７ａ及び電極２０７ｂ形成前に島
状半導体層を形成した場合の断面構造を示している。図３（Ｂ）に示す薄膜トランジスタ
２５２は、電極２０７ａ及び電極２０７ｂ形成前に島状半導体層を形成せず、電極２０７
ａ及び電極２０７ｂをマスクとして用いて、不純物半導体層２０６及び半導体層２０５を
選択的に除去した場合の断面構造を示している。
図３（Ｂ）に示す構成の場合は、島状半導体層を形成するためのフォトリソグラフィ工程
を省略することができるが、断面Ｂ１−Ｂ２に示す保持容量部に不純物半導体層２０６及
び半導体層２０５が残る構成となる。
また、図示しないが、図３（Ａ）及び図３（Ｂ）とも、断面Ｃ１−Ｃ２に示す配線交差部
に、絶縁層２２０を形成してもよい。配線交差部において、絶縁層２２０を形成すること
で、ゲート配線とソース配線間の膜厚方向の間隔を広げ、配線交差部の寄生容量を小さく
することができる。なお、配線交差部において、絶縁層２２０に加え、半導体層を形成し
てもよい。絶縁層２２０は、他の絶縁層と同様の方法で形成することができる。
ゲート配線２０２及びソース配線２１０を、Ｃｕを含む導電材料で形成することで、配線
抵抗の増加を防ぐことができる。また、ゲート配線２０３を、タングステン（Ｗ）、タン
タル（Ｔａ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、クロム（Ｃｒ）などのＣｕよりも
融点が高い元素を含む導電材料を用いて、ゲート配線２０２に接し且つ覆うように形成す
ることで、ゲート配線２０２のマイグレーションを抑制し、半導体装置の信頼性を向上さ
せることができる。また、Ｃｕを含むゲート配線２０２の下側及び上側に位置する絶縁層
を窒化珪素を含む絶縁層とし、該絶縁層でゲート配線２０２を挟むもしくは包む構成とす
ることで、ゲート配線２０２からのＣｕ拡散を防ぐことができる。
また、ゲート配線２０２を薄膜トランジスタのチャネルが形成される半導体層２０５と重
畳しないように配置し、ゲート配線２０２と接するゲート配線２０３の一部を延伸して、
半導体層２０５と重畳させてゲート電極として機能させる。このような構成とすることで
、ゲート配線２０２に含まれるＣｕが薄膜トランジスタに影響を及ぼすことをさらに防ぐ
ことができる。
（実施の形態２）
本実施の形態では、実施の形態１で説明した表示装置の画素部の作製工程について、図４
及び図５を用いて説明する。なお、図４及び図５における断面Ａ１−Ａ２、断面Ｂ１−Ｂ
２、断面Ｃ１−Ｃ２、及び断面Ｄ１−Ｄ２は、図２（Ａ）におけるＡ１−Ａ２、Ｂ１−Ｂ
２、Ｃ１−Ｃ２、及びＤ１−Ｄ２の鎖線で示した部位の断面図である。
まず、基板２００上に下地絶縁層として窒化珪素を含む絶縁層２０１を５０ｎｍ以上３０
０ｎｍ以下、好ましくは１００ｎｍ以上２００ｎｍ以下の厚さで形成する。基板２００は
、ガラス基板、セラミック基板の他、本作製工程の処理温度に耐えうる程度の耐熱性を有
するプラスチック基板等を用いることができる。また、基板に透光性を要しない場合には
、ステンレス合金等の金属の基板の表面に絶縁膜を設けたものを用いてもよい。ガラス基
板としては、例えば、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス若しくはア
ルミノケイ酸ガラス等の無アルカリガラス基板を用いるとよい。他に、石英基板、サファ
イア基板などを用いることができる。また、基板２００として、第３世代（５５０ｍｍ×
６５０ｍｍ）、第３．５世代（６００ｍｍ×７２０ｍｍ、または６２０ｍｍ×７５０ｍｍ
）、第４世代（６８０ｍｍ×８８０ｍｍ、または７３０ｍｍ×９２０ｍｍ）、第５世代（
１１００ｍｍ×１３００ｍｍ）、第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（
１８７０ｍｍ×２２００ｍｍ）、第８世代（２２００ｍｍ×２４００ｍｍ）、第９世代（
２４００ｍｍ×２８００ｍｍ、２４５０ｍｍ×３０５０ｍｍ）、第１０世代（２９５０ｍ
ｍ×３４００ｍｍ）等のガラス基板を用いることができる。本実施の形態では、基板２０
０にアルミノホウケイ酸ガラスを用いる。
絶縁層２０１は、窒化珪素膜、窒化酸化珪素膜を、単層若しくは積層して形成することが
できる。なお、本明細書中において、窒化酸化珪素とは、その組成として、酸素よりも窒
素の含有量が多いものであって、好ましくは、ＲＢＳ及びＨＦＳを用いて測定した場合に
、組成範囲として酸素が５〜３０原子％、窒素が２０〜５５原子％、珪素が２５〜３５原
子％、水素が１０〜３０原子％の範囲で含まれるものをいう。絶縁層２０１は、スパッタ
リング法、ＣＶＤ法、塗布法、印刷法等を適宜用いることができる。本実施の形態では、
絶縁層２０１として１００ｎｍの厚さの窒化珪素膜を形成する。
次いで、絶縁層２０１上に、スパッタリング法、真空蒸着法、またはメッキ法を用いて１
００ｎｍ以上５００ｎｍ以下、好ましくは２００ｎｍ以上３００ｎｍ以下の厚さでＣｕを
含む導電膜を形成し、該導電膜上にフォトリソグラフィ法またはインクジェット法等によ
りマスクを形成し、該マスクを用いて導電膜をエッチングしてゲート配線２０２および保
持容量配線２１３を形成することができる。または銅等の導電性ナノペーストをインクジ
ェット法により基板上に吐出し、焼成することで形成することもできる。
ゲート配線２０２の密着性を改善するため、絶縁層２０１とゲート配線２０２の間に、Ｗ
、Ｔａ、Ｍｏ、Ｔｉ、Ｃｒなどを用いた金属層、もしくはこれらを組み合わせた合金層、
もしくはこれらの窒化物や酸化物を形成しても良い。
また、スパッタリング法によるＣｕを含む導電膜の形成は、ターゲット材料として純Ｃｕ
材料だけでなく、ＣｕにＷ、Ｔａ、Ｍｏ、Ｔｉ、Ｃｒ、Ａｌ、ジルコニウム（Ｚｒ）、カ
ルシウム（Ｃａ）などの元素もしくはこれら元素の組み合わせを１０ｗｔ％以下、好まし
くは２ｗｔ％以下添加したＣｕ合金材料を用いることができる。Ｃｕ合金材料を用いるこ
とで、Ｃｕ配線の密着性、ヒロックなどのマイグレーション耐性を改善することができる
。
また、スパッタリングガスとしてＡｒに代表される希ガスを用いることができるが、希ガ
スに酸素を加えたスパッタリングガスを用いることで、下地との界面にＣｕ酸化物を形成
し、密着性を改善することができる。この時、Ｃｕより酸化しやすい元素を添加したター
ゲット材料を用いることで、より密着性を改善することができる。なお、Ｃｕ酸化物はＣ
ｕよりも抵抗が高いため、スパッタリング初期のみ希ガスに酸素を加えたスパッタリング
ガスを用い、その後は希ガスのみでスパッタリングするとよい。
本実施の形態では、スパッタリング法を用いて、絶縁層２０１上に厚さ２５０ｎｍのＣｕ
膜を形成し、第１のフォトリソグラフィ工程で形成したレジストマスクを用いてＣｕ膜を
選択的にエッチングして、ゲート配線２０２および保持容量配線２１３を形成する（図４
（Ａ）参照）。
次いで、ゲート配線２０２および保持容量配線２１３上に、スパッタリング法、真空蒸着
法などを用いてＷ、Ｔａ、Ｍｏ、Ｔｉ、ＣｒなどのＣｕよりも融点が高い元素、または上
述した元素を組み合わせた合金等を導電膜として、５ｎｍ以上２００ｎｍ以下、好ましく
は１０ｎｍ以上１００ｎｍ以下の厚さで形成する。導電膜は、上述した元素を含む単層に
限定されず、二層以上の積層を用いることができる。本実施の形態では、厚さ２００ｎｍ
のモリブデン単層構造の導電膜を形成する。
次いで、該導電膜上にフォトリソグラフィ法またはインクジェット法等によりマスクを形
成し、該マスクを用いて該導電膜をエッチングしてゲート配線２０３及び保持容量配線２
１４を形成することができる。本実施の形態では、第２のフォトリソグラフィ工程により
レジストマスクを用いて導電膜を選択的にエッチングして、ゲート配線２０３及び保持容
量配線２１４を形成する。（図４（Ｂ）参照）。
ゲート配線および保持容量配線を、Ｃｕよりも融点が高い元素を含む導電材料を用いて、
Ｃｕを含む導電材料を覆う構成にすることで、Ｃｕを含む層のマイグレーションを抑制し
、半導体装置の信頼性を向上させることができる。特にボトムゲート型の薄膜トランジス
タにおけるゲート配線は、後工程の熱負荷や積層膜の応力の影響を受けやすいため、これ
らの影響に耐えうる上記構成とすることで、半導体装置の信頼性を向上させることができ
る。
次いで、ゲート配線２０３及び保持容量配線２１４上に、ゲート絶縁層として機能する絶
縁層２０４を５０ｎｍ以上８００ｎｍ以下、好ましくは１００ｎｍ以上６００ｎｍ以下の
厚さで形成する。絶縁層２０４は、絶縁層２０１と同様の方法で形成することができる。
本実施の形態では、絶縁層２０４として厚さ５００ｎｍの窒化珪素膜を形成する。また、
絶縁層２０４は保護層としても機能する。Ｃｕを含むゲート配線２０２の下側及び上側に
位置する絶縁層を窒化珪素を含む絶縁層とし、該絶縁層でゲート配線２０２を挟むもしく
は包む構成とすることで、ゲート配線２０２からのＣｕ拡散を防ぐことができる。
次いで、絶縁層２０４の上に半導体層２０５を３０ｎｍ以上３００ｎｍ以下、好ましくは
５０ｎｍ以上２００ｎｍ以下の厚さで形成する。半導体層２０５は、結晶構造が非晶質、
微結晶、または多結晶の半導体層を既知のＣＶＤ法、スパッタ法またはレーザーアニール
法を用いて形成することができる。例えば、非晶質半導体層や微結晶半導体層は、プラズ
マＣＶＤ法により、堆積性気体を水素で希釈して形成することができる。堆積性気体とし
ては、シリコンまたはゲルマニウムを含むガスを用いることができる。シリコンを含む堆
積性気体としては、シラン（ＳｉＨ４）、ジシラン（Ｓｉ２Ｈ６）、ジクロロシラン（Ｓ
ｉＨ２Ｃ１２）、ＳｉＨＣｌ３、塩化珪素（ＳｉＣｌ４）、フッ化珪素（ＳｉＦ４）など
を用いることができる。ゲルマニウムを含む堆積性気体としては、ゲルマン（ＧｅＨ４）
、ジゲルマン（Ｇｅ２Ｈ６）、フッ化ゲルマン（ＧｅＦ４）などを用いることができる。
多結晶半導体層は、非晶質半導体層または微結晶半導体層を形成した後、６００℃以上の
加熱処理、ＲＴＡ処理、またはレーザー光照射により形成することができる。ＲＴＡ処理
、レーザー光照射による結晶化は、半導体膜を瞬間的に加熱することができるため、歪点
が低い基板上に多結晶半導体を形成する場合に特に有効である。本実施の形態では、半導
体層２０５としてプラズマＣＶＤ法により厚さ１５０ｎｍの非晶質シリコン層を形成する
。
半導体層２０５は、例えば、真性半導体（Ｉ型半導体）で構成することができる。真性半
導体は、理想的には、不純物を含まずにフェルミレベルが禁制帯のほぼ中央に位置する半
導体であるが、本明細書では、ドナーとなる不純物（例えば、リン（Ｐ）など）またはア
クセプタとなる不純物（例えば、ボロン（Ｂ）など）を添加して、フェルミレベルが禁制
帯の中央に位置するようにした半導体も含む。
また、薄膜トランジスタをエンハンスメント型もしくはデプレッション型とするため、半
導体層２０５にドナーとなる不純物またはアクセプタとなる不純物を添加し、半導体層２
０５のフェルミレベルが禁制帯の中央からずれた状態とした場合でも、本明細書における
真性半導体に含む。
続いて、半導体層２０５上に不純物半導体層２０６を１０ｎｍ以上２００ｎｍ以下、好ま
しくは３０ｎｍ以上１００ｎｍ以下の厚さで形成する。不純物半導体層２０６は、例えば
、プラズマＣＶＤ法により堆積性気体を水素で希釈して形成する際に、同時に半導体層に
導電型を付与する元素を含むガスを含有させて形成することができる。
半導体層にＰ型の導電型を付与するためにボロン（Ｂ）を含むガス、例えばボラン（ＢＨ
３）、ジボラン（Ｂ２Ｈ６）などを用いることができる。また、半導体層にＮ型の導電型
を付与するためにリン（Ｐ）を含むガス、例えばホスフィン（ＰＨ３）を用いることがで
きる。
また、半導体層２０５の表面に、イオン注入法もしくはプラズマドーピング法などを用い
て、導電型を付与する元素を導入し、不純物半導体層２０６を形成することもできる。
また、絶縁層２０４、半導体層２０５、不純物半導体層２０６の形成を、大気に触れさせ
ること無く連続して行うことで、特にゲート絶縁膜として機能する絶縁層２０４と半導体
層２０５の層界面に汚染物が付着することを防ぎ、薄膜トランジスタの特性を向上させる
ことができる。本実施の形態では、不純物半導体層２０６としてプラズマＣＶＤ法により
厚さ５０ｎｍのＮ型の非晶質シリコン層を形成する。
次いで、不純物半導体層２０６上にフォトリソグラフィ法またはインクジェット法等によ
りマスクを形成し、該マスクを用いて半導体層２０５と不純物半導体層２０６を選択的に
エッチングして島状の半導体層２０５及び島状の不純物半導体層２０６を形成する。本実
施の形態では、第３のフォトリソグラフィ工程によりレジストマスクを用いて半導体層を
選択的にエッチングして、島状の半導体層２０５及び島状の不純物半導体層２０６を形成
する。（図４（Ｃ）参照）。
次いで、図２乃至図５では図示しないが、ゲート配線２０３と、追って説明する電極２０
７ａまたは電極２０７ｂを接続するための開口部（コンタクトホールともいう）を絶縁層
２０４に形成する。絶縁層２０４上にフォトリソグラフィ法またはインクジェット法等に
よりマスクを形成し、該マスクを用いて絶縁層２０４を選択的にエッチングしてコンタク
トホールを形成する。ここでは、第４のフォトリソグラフィ工程で形成したレジストマス
クを用いて絶縁層２０４を選択的にエッチングして、コンタクトホールを形成する。
なお、第４のフォトリソグラフィ工程によるコンタクトホールの形成は、絶縁層２０４形
成後、半導体層２０５形成前に行ってもよい。
次いで、不純物半導体層２０６上に、スパッタリング法、真空蒸着法などを用いてＷ、Ｔ
ａ、Ｍｏ、Ｔｉ、Ｃｒ、Ａｌなどの導電膜、または上述した元素を組み合わせた合金等を
導電膜として、１００ｎｍ以上５００ｎｍ以下、好ましくは２００ｎｍ以上３００ｎｍ以
下の厚さで形成する。導電膜は、上述した元素を含む単層に限定されず、二層以上の積層
を用いることができる。なお、ここでの導電膜にはＣｕを極力含ませないようにする。こ
こでの導電膜にＣｕが含まれていると、後の電極２０７ａ及び２０７ｂ形成時に、半導体
層中にＣｕが拡散する恐れがある。
次いで、該導電膜上にフォトリソグラフィ法またはインクジェット法等によりマスクを形
成し、該マスクを用いて導電膜をエッチングして、ソース電極として機能する電極２０７
ａ、ドレイン電極として機能する電極２０７ｂを形成することができる。本実施の形態で
は、導電膜としてスパッタリング法で厚さ２００ｎｍのＴｉ膜を形成し、第５のフォトリ
ソグラフィ工程で形成したレジストマスクを用いて、ドライエッチング法にて導電膜を選
択的にエッチングして、電極２０７ａ、電極２０７ｂを形成する。
次に、レジストマスクを除去せずに、半導体層２０５及び不純物半導体層２０６のそれぞ
れ一部をエッチングし、不純物半導体層２０６ａ及び不純物半導体層２０６ｂを形成する
。本実施の形態では、レジストマスクを除去せずに、ドライエッチング法にて半導体層２
０５及び不純物半導体層２０６の一部をエッチングし、不純物半導体層２０６ａ及び不純
物半導体層２０６ｂを形成する（図４（Ｄ）参照）。なお、レジストマスクを除去した後
に、電極２０７ａ、電極２０７ｂをマスクとして用いて、半導体層２０５及び不純物半導
体層２０６の一部をエッチングしてもよい。
なお、導電膜のエッチングをウエットエッチングで行い、続けて半導体層２０５及び不純
物半導体層２０６の一部をドライエッチングしてもよい。不純物半導体層２０６ａはソー
ス領域として機能し、不純物半導体層２０６ｂはドレイン領域として機能する。また、半
導体層２０５において、不純物半導体層２０６ａと不純物半導体層２０６ｂに挟まれた部
分が、チャネル領域として機能する。
次いで、絶縁層２０８を５０ｎｍ以上８００ｎｍ以下、好ましくは１００ｎｍ以上６００
ｎｍ以下の厚さで形成する。絶縁層２０８は、絶縁層２０１と同様の方法で形成すること
ができる。本実施の形態では、絶縁層２０８として厚さ４００ｎｍの窒化珪素膜を形成す
る。
次いで、電極２０７ａとソース配線２０９を接続するための開口部２１６（コンタクトホ
ールともいう）を絶縁層２０８に形成する。絶縁層２０８上にフォトリソグラフィ法また
はインクジェット法等によりマスクを形成し、該マスクを用いて絶縁層２０８を選択的に
エッチングしてコンタクトホールを形成する。本実施の形態では、第６のフォトリソグラ
フィ工程で形成したレジストマスクを用いて絶縁層２０８を選択的にエッチングして、コ
ンタクトホールを形成する。
次いで、ソース配線２０９を形成するため、スパッタリング法、真空蒸着法などを用いて
Ｗ、Ｔａ、Ｍｏ、Ｔｉ、ＣｒなどのＣｕよりも融点が高い元素、または上述した元素を組
み合わせた合金等を導電膜として５ｎｍ以上２００ｎｍ以下、好ましくは１０ｎｍ以上１
００ｎｍ以下の厚さで形成する。また、反応性スパッタリング法にて窒化タンタル、窒化
チタン、窒化モリブデンなどを形成してもよい。
続いて、スパッタリング法、真空蒸着法、またはメッキ法を用いてＣｕを含む導電膜を１
００ｎｍ以上５００ｎｍ以下、好ましくは２００ｎｍ以上３００ｎｍ以下の厚さで形成し
、該導電膜上にフォトリソグラフィ法またはインクジェット法等によりマスクを形成し、
該マスクを用いてＣｕを含む導電膜及びソース配線２０９を形成するための導電膜をエッ
チングしてソース配線２０９及びソース配線２１０を形成することができる。
本実施の形態では、ソース配線２０９を形成するための導電膜に厚さ５０ｎｍの窒化チタ
ン膜を用い、ソース配線２１０を形成するための導電膜に厚さ２５０ｎｍのＣｕ膜を用い
、第７のフォトリソグラフィ工程で形成したレジストマスクを用いて導電膜を選択的にエ
ッチングして、ソース配線２０９及びソース配線２１０を形成する（図５（Ａ）参照）。
ソース配線２０９はＣｕの拡散を防ぐバリヤ層としても機能する。また、ソース配線を、
Ｃｕを含む層と、Ｃｕよりも融点が高い元素を含む層の積層とすることで、Ｃｕを含む層
のマイグレーションを抑制し、半導体装置の信頼性を向上させることができる。さらに、
ソース配線２１０の上にもＣｕよりも融点が高い元素を含む層を設け、Ｃｕを含む層をＣ
ｕよりも融点が高い元素を含む層で挟む構造としてもよい。なお、半導体装置の使用環境
や使用条件によっては、ソース配線をＣｕを含む層の単層としてもよい。また、Ｃｕを含
む層の形成は、ゲート配線２０２と同様の構成、方法を用いることができる。
次いで、絶縁層２１１を５０ｎｍ以上３００ｎｍ以下、好ましくは１００ｎｍ以上２００
ｎｍ以下の厚さで形成する。絶縁層２１１は、絶縁層２０１と同様の方法で形成すること
ができる。絶縁層２１１は、外部からの汚染物質が薄膜トランジスタに影響することを防
ぐパッシベーション層としても機能する。本実施の形態では、絶縁層２１１として厚さ１
０ｎｍの窒化珪素膜を形成する。また、絶縁層２１１は保護層としても機能する。Ｃｕを
含むソース配線２１０の下側及び上側に位置する絶縁層を窒化珪素を含む絶縁層とし、該
絶縁層でソース配線２１０を挟むもしくは包む構成とすることで、ソース配線２１０から
のＣｕ拡散を防ぐことができる（図５（Ｂ）参照）。
次いで、電極２０７ｂと画素電極として機能する電極２１２を接続するためのコンタクト
ホールを絶縁層２１１及び絶縁層２０８に形成する。絶縁層２１１上にフォトリソグラフ
ィ法またはインクジェット法等によりマスクを形成し、該マスクを用いて絶縁層２１１及
び絶縁層２０８を選択的にエッチングしてコンタクトホールを形成する。本実施の形態で
は、第８のフォトリソグラフィ工程で形成したレジストマスクを用いて絶縁層２１１及び
絶縁層２０８を選択的にエッチングして、コンタクトホール（開口部２１７）を形成する
。
次いで、スパッタリング法、真空蒸着法などを用いて、透光性を有する導電膜を３０ｎｍ
以上２００ｎｍ以下、好ましくは５０ｎｍ以上１００ｎｍ以下の厚さで形成し、該導電膜
上にフォトリソグラフィ法またはインクジェット法等によりマスクを形成し、該マスクを
用いて該導電膜をエッチングして画素電極として機能する電極２１２を形成することがで
きる。
透光性を有する導電膜としては、酸化タングステンを含むインジウム酸化物、酸化タング
ステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを
含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯとも言う）、インジウム亜
鉛酸化物（以下、ＩＺＯとも言う）、酸化ケイ素を添加したインジウム錫酸化物などの透
光性を有する導電性材料を用いることができる。
また、透光性を有する導電膜を、導電性高分子（導電性ポリマーともいう）を含む導電性
組成物を用いて形成することができる。導電性組成物を用いて形成した画素電極は、シー
ト抵抗が１００００Ω／以下、波長５５０ｎｍにおける透光率が７０％以上であることが
好ましい。また、導電性組成物に含まれる導電性高分子の抵抗率が０．１Ω・ｃｍ以下で
あることが好ましい。
本実施の形態では、透光性を有する導電膜として厚さ８０ｎｍのＩＴＯ膜を形成し、第９
のフォトリソグラフィ工程で形成したレジストマスクを用いて透光性を有する導電膜を選
択的にエッチングして、画素電極として機能する電極２１２を形成する（図５（Ｃ）参照
）。
以上の工程により、配線抵抗の増大を抑え、表示品質の良い表示装置を代表とする半導体
装置を提供することができる。また、Ｃｕを含む導電層の下側及び上側に位置する絶縁層
を窒化珪素を含む絶縁層とし、該絶縁層でＣｕを含む導電層を挟む、もしくは包むことで
、Ｃｕの拡散を防ぎ、信頼性の良い半導体装置を提供することができる。
また、本実施の形態によって、閾値電圧が制御され、動作速度が速く、製造工程が比較的
簡単であり、十分な信頼性を有する、薄膜トランジスタの作製方法を提供できる。
ここで、図６及び図７を用いて、多階調マスクを用いたフォトリソグラフィ工程について
説明しておく。多階調マスクとは、露光部分、中間露光部分、及び未露光部分に３つの露
光レベルを行うことが可能なマスクであり、透過した光が複数の強度となる露光マスクで
ある。一度の露光及び現像工程により、複数（代表的には二種類）の厚さの領域を有する
レジストマスクを形成することが可能である。このため、多階調マスクを用いることで、
露光マスクの枚数を削減することが可能である。
多階調マスクの代表例としては、図６（Ａ）に示すようなグレートーンマスク８０１ａ、
図６（Ｃ）に示すようなハーフトーンマスク８０１ｂがある。
図６（Ａ）に示すように、グレートーンマスク８０１ａは、透光性基板８０２及びその上
に形成される遮光部８０３並びに回折格子８０４で構成される。遮光部８０３においては
、光の透過率が０％である。一方、回折格子８０４はスリット、ドット、メッシュ等の光
透過部の間隔を、露光に用いる光の解像度限界以下の間隔とすることにより、光の透過率
を制御することができる。なお、回折格子８０４は、周期的なスリット、ドット、メッシ
ュ、または非周期的なスリット、ドット、メッシュどちらも用いることができる。
透光性基板８０２としては、石英等の透光性基板を用いることができる。遮光部８０３及
び回折格子８０４は、クロムや酸化クロム等の光を吸収する遮光材料を用いて形成するこ
とができる。
グレートーンマスク８０１ａに露光光を照射した場合、図６（Ｂ）に示すように、遮光部
８０３においては、光透過率８０５は０％であり、遮光部８０３及び回折格子８０４が設
けられていない領域では光透過率８０５は１００％である。また、回折格子８０４が設け
られた領域における光透過率８０５は、１０〜７０％の範囲で調整可能である。回折格子
８０４における光の透過率の調整は、回折格子のスリット、ドット、またはメッシュの間
隔及びピッチの調整により可能である。
図６（Ｃ）に示すように、ハーフトーンマスク８０１ｂは、透光性基板８０２及びその上
に形成される半透過部８０７並びに遮光部８０６で構成される。半透過部８０７は、Ｍｏ
ＳｉＮ、ＭｏＳｉ、ＭｏＳｉＯ、ＭｏＳｉＯＮ、ＣｒＳｉなどを用いることができる。遮
光部８０６は、クロムや酸化クロム等の光を吸収する遮光材料を用いて形成することがで
きる。
ハーフトーンマスク８０１ｂに露光光を照射した場合、図６（Ｄ）に示すように、遮光部
８０６においては、光透過率８０８は０％であり、遮光部８０６及び半透過部８０７が設
けられていない領域では光透過率８０８は１００％である。また、半透過部８０７が設け
られた領域における光透過率８０８は、１０〜７０％の範囲で調整可能である。半透過部
８０７における光の透過率の調整は、半透過部８０７の材料により調整可能である。
続いて、図７を用いて、前述した第３のフォトリソグラフィ工程と第５のフォトリソグラ
フィ工程を、１回の多階調マスクを用いたフォトリソグラフィ工程に置き換える例につい
て説明する。
前述した第３のフォトリソグラフィ工程では、絶縁層２０４上に、半導体層２０５及び不
純物半導体層２０６を形成した後に島状の半導体層としていたが、ここでは島状の半導体
層とせず、続けて不純物半導体層２０６上に電極層２０７を形成する。次いで、電極層２
０７の上に多階調マスクを用いて、凹部又は凸部を有するレジストマスク２３１を形成す
る（図７（Ａ）参照）。
レジストマスク２３１は、厚さの異なる複数の領域（ここでは、２つの領域）からなるレ
ジストマスクともいうことができる。レジストマスク２３１において、厚い領域をレジス
トマスク２３１の凸部と呼び、薄い領域をレジストマスク２３１の凹部と呼ぶこととする
。
レジストマスク２３１において、ソース電極として機能する電極２０７ａ及びドレイン電
極として機能する電極２０７ｂが形成される部分には凸部が形成され、電極２０７ａ及び
電極２０７ｂが形成される部分に挟まれている部分には凹部が形成される。
次いで、レジストマスク２３１を用いて、電極層２０７、不純物半導体層２０６、及び半
導体層２０５を選択的かつ同時にエッチングし、島状の半導体層２０５及び島状の不純物
半導体層２０６を形成する（図７（Ｂ）参照）。
次いで、レジストマスク２３１を後退（縮小）させることで、レジストマスク２３１ａ、
レジストマスク２３１ｂを形成する。レジストマスクを後退（縮小）させるには、酸素プ
ラズマによるアッシング等を行えばよい。レジストマスクを後退（縮小）させることによ
り、レジストマスク２３１ａとレジストマスク２３１ｂに挟まれた部分の電極層２０７が
露出する（図７（Ｃ）参照）。
次いで、レジストマスク２３１ａ及びレジストマスク２３１ｂに挟まれた部分の電極層２
０７及び不純物半導体層２０６を、レジストマスク２３１ａ及びレジストマスク２３１ｂ
を用いて選択的にエッチングすることにより、不純物半導体層２０６ａ、不純物半導体層
２０６ｂ、電極２０７ａ、及び電極２０７ｂを形成する。なお、この時、半導体層２０５
は一部のみがエッチングされ、溝部（凹部）を有する半導体層となる。また、半導体層２
０５の端部が、電極２０７ａ及び電極２０７ｂの端部より外側に突出した形状となる。ま
た、半導体層２０５の該突出部分の膜厚は、電極２０７ａ及び電極２０７ｂと重畳してい
る部分の膜厚よりも薄くなる（図７（Ｄ）参照）。
次いで、レジストマスク２３１ａ及びレジストマスク２３１ｂを除去する（図７（Ｅ）参
照）。多階調マスクを用いると、複数回のフォトリソグラフィ工程を一回のフォトリソグ
ラフィ工程に置き換えることが可能となるため、半導体装置の生産性を向上させることが
できる。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる
。
（実施の形態３）
本実施の形態では、実施の形態１において図１で示した表示装置３０について、ゲート駆
動回路９１またはソース駆動回路９２に用いられる薄膜トランジスタの構成の一例を示す
。
画素部を駆動するための駆動回路は、インバータ回路、容量、抵抗などを用いて構成する
。本実施の形態では、駆動回路中に用いられる薄膜トランジスタとして、２つの薄膜トラ
ンジスタからなるインバータ回路の構成について説明する。２つのｎチャネル型ＴＦＴを
組み合わせてインバータ回路を形成する場合、エンハンスメント型ＴＦＴ同士で形成する
場合（以下、ＥＥＭＯＳ回路という）と、エンハンスメント型トランジスタとデプレッシ
ョン型トランジスタとを組み合わせて形成する場合（以下、ＥＤＭＯＳ回路という）があ
る。なお、ｎチャネル型ＴＦＴのしきい値電圧が正の場合は、エンハンスメント型トラン
ジスタと定義し、ｎチャネル型ＴＦＴのしきい値電圧が負の場合は、デプレッション型ト
ランジスタと定義し、本明細書を通してこの定義に従うものとする。
駆動回路のインバータ回路の断面構造を図８（Ａ）に示す。また、駆動回路のインバータ
回路の平面図を図８（Ｃ）に示す。図８（Ｃ）において、鎖線Ｚ１−Ｚ２で切断した断面
が図８（Ａ）に相当する。なお、図８に示す第１の薄膜トランジスタ４３０ａ、第２の薄
膜トランジスタ４３０ｂは、ボトムゲート構造の逆スタガ型薄膜トランジスタである。
図８（Ａ）に示す第１の薄膜トランジスタ４３０ａは、絶縁層４１０が形成された基板４
００上に第１のゲート配線４０１ａが設けられ、第１のゲート配線４０１ａ上に絶縁層４
１１が設けられ、絶縁層４１１上に第１の半導体層４０３ａが設けられ、第１の半導体層
４０３ａ上に一対の不純物半導体層４０７ａ及び不純物半導体層４０７ｂが設けられ、一
対の不純物半導体層４０７ａ及び不純物半導体層４０７ｂの上に電極４０５ａ及び電極４
０５ｂが設けられている。同様に、第２の薄膜トランジスタ４３０ｂも、絶縁層４１０が
形成された基板４００上に第２のゲート配線４０１ｂが設けられ、第２のゲート配線４０
１ｂ上に絶縁層４１１が設けられ、絶縁層４１１上に第２の半導体層４０３ｂが設けられ
、第２の半導体層４０３ｂ上に一対の不純物半導体層４０９ａ及び不純物半導体層４０９
ｂが設けられ、一対の不純物半導体層４０９ａ及び不純物半導体層４０９ｂの上に電極４
０５ｂ及び電極４０５ｃが設けられている。ここで、電極４０５ｃは、絶縁層４１１に形
成されたコンタクトホール４０４を介して第２のゲート配線４０１ｂと接続する。また、
電極４０５ａ、電極４０５ｂ及び電極４０５ｃ上に絶縁層４１４及び絶縁層４１５が形成
されている。なお、電極４０５ａ乃至電極４０５ｃは、図８（Ｃ）に示すように延伸され
ており、駆動回路において薄膜トランジスタを電気的に接続する配線としても機能する。
ここで、第１のゲート配線４０１ａ及び第２のゲート配線４０１ｂは、実施の形態１また
は実施の形態２に示したゲート配線２０３と同様の材料、同様の方法を用いて形成するこ
とができる。また、第１の半導体層４０３ａ及び第２の半導体層４０３ｂは、実施の形態
１または実施の形態２に示した半導体層２０５と同様の材料、同様の方法を用いて形成す
ることができる。また、不純物半導体層４０７ａ、不純物半導体層４０７ｂ、不純物半導
体層４０９ａ、不純物半導体層４０９ｂは、実施の形態１または実施の形態２に示した、
不純物半導体層２０６ａ及び不純物半導体層２０６ｂと同様の材料、同様の方法を用いて
形成することができる。また、電極４０５ａ、電極４０５ｂ及び電極４０５ｃは、実施の
形態１または実施の形態２に示した一対の電極２０７ａ及び電極２０７ｂと同様の材料、
同様の方法を用いて形成することができる。また、絶縁層４１０、絶縁層４１１、絶縁層
４１４及び絶縁層４１５は、実施の形態１または実施の形態２に示した、絶縁層２０１、
絶縁層２０４、絶縁層２０８及び絶縁層２１１と同様の材料、同様の方法を用いて形成す
ることができる。
また、コンタクトホール４０４は、実施の形態２に示す第４のフォトリソグラフィ工程に
おいて、絶縁層４１１上にマスクを形成し、該マスクを用いて絶縁層４１１を選択的にエ
ッチングすることによって形成する。コンタクトホール４０４を介して電極４０５ｃと第
２のゲート配線４０１ｂとを直接接続させることにより、良好なコンタクトを得ることが
でき、接触抵抗を低減することができる。また、電極４０５ｃと第２のゲート配線４０１
ｂとを他の導電膜、例えば透明導電膜を介して接続する場合と比較して、コンタクトホー
ルの数の低減を図ることができ、これによって薄膜トランジスタの占有面積を縮小し、駆
動回路における薄膜トランジスタ間の距離を短くすることができる。
また上述のように、駆動回路内における薄膜トランジスタ間の距離は短くでき、配線抵抗
を十分に低減することができるので、各薄膜トランジスタを電気的に接続する配線として
Ｃｕを含む導電層を必ずしも用いる必要はない。これにより、駆動回路内の薄膜トランジ
スタとＣｕを含む導電層からなる配線との間に十分距離を取ることができるので、半導体
層にＣｕが拡散することを防ぐことができる。ただし、各薄膜トランジスタに電源電位を
与える電源線や、共通配線などの引き回し距離が長い配線は、配線抵抗の影響を受けやす
いので、Ｃｕを含む導電層からなる配線を用いるのが好ましい。
なお、実施の形態１で示したように、ゲート駆動回路９１はゲート配線（２０＿１〜２０
＿ｎ（但しｎは自然数））と、ソース駆動回路９２はソース配線（６０＿１〜６０＿ｍ（
但しｍは自然数））と接続されており、ゲート配線（２０＿１〜２０＿ｎ（但しｎは自然
数））及びソース配線（６０＿１〜６０＿ｍ（但しｍは自然数））はＣｕを含む導電層で
形成されているので、配線の引き回し距離の長い表示部においても、十分に配線抵抗を低
減することができる。
電極４０５ａは、接地電位の電源線（接地電源線）である。この接地電位の電源線は、負
の電圧ＶＤＬが印加される電源線（負電源線）としてもよい。電極４０５ｃは、正の電圧
ＶＤＤが印加される電源線（正電源線）と電気的に接続されている。
また、ＥＥＭＯＳ回路の等価回路を図８（Ｂ）に示す。図８（Ａ）及び図８（Ｃ）に示す
回路接続は、図８（Ｂ）に示す等価回路に相当し、第１の薄膜トランジスタ４３０ａ及び
第２の薄膜トランジスタ４３０ｂをエンハンスメント型のｎチャネル型トランジスタとす
る例である。
また、ＥＥＭＯＳ回路だけではなく、第１の薄膜トランジスタ４３０ａをエンハンスメン
ト型のｎチャネル型トランジスタとし、第２の薄膜トランジスタ４３０ｂをデプレッショ
ン型のｎチャネル型トランジスタとすることで、ＥＤＭＯＳ回路を作製することもできる
。その場合、電極４０５ｃと第２のゲート配線４０１ｂを接続する代わりに電極４０５ｂ
と第２のゲート配線４０１ｂを接続する。
同一基板上にエンハンスメント型のｎチャネル型トランジスタとデプレッション型のｎチ
ャネル型トランジスタとを作製する方法は、例えば、第１の半導体層４０３ａと第２の半
導体層４０３ｂとを異なる材料や異なる成膜条件を用いて作製する。また、半導体層の上
側にしきい値制御用のゲート電極を設けてしきい値制御を行い、一方のＴＦＴがノーマリ
ーオンとなるようにしきい値制御用のゲート電極に電圧をかけ、もう一方のＴＦＴがノー
マリーオフとなるようにしてＥＤＭＯＳ回路を構成してもよい。
なお、本実施の形態に示す構成は、他の実施の形態に示した構成を適宜組み合わせて用い
ることができることとする。
（実施の形態４）
本実施の形態では、半導体素子を用いた保護回路について、図９、及び図１０を用いて説
明する。また、絶縁膜を介して形成された異なる共通配線同士を接続する接続部の構成に
ついて図１１を用いて説明する。
保護回路９７に適用可能な回路の一例を図９（Ａ）に示す。この保護回路は非線形素子１
７０ａ及び１７０ｂによって構成されている。非線形素子１７０ａ及び１７０ｂは、ダイ
オードのような二端子素子又はトランジスタのような三端子素子で構成される。例えば、
画素部が有するトランジスタと同じ工程で形成することが可能であり、例えばゲートとド
レインを電気的に接続することによりダイオードと同様の特性を持たせることができる。
非線形素子１７０ａの第１端子（ゲート）と第３端子（ドレイン）は共通配線４５に接続
され、第２端子（ソース）はソース配線６０＿１に接続されている。また、非線形素子１
７０ｂの第１端子（ゲート）と第３端子（ドレイン）はソース配線６０＿１に接続され、
第２端子（ソース）は共通配線４５に接続されている。すなわち、図９（Ａ）で示す保護
回路は、二つのトランジスタのそれぞれが、整流方向を互いに逆向きにして、共通配線４
５とソース配線６０＿１を接続する構成である。言い換えると、共通配線４５とソース配
線６０＿１の間に、整流方向が共通配線４５からとソース配線６０＿１に向かうトランジ
スタと整流方向がとソース配線６０＿１から共通配線４５に向かうトランジスタを接続す
る構成である。
上記の保護回路は、ソース配線６０＿１が静電気等により正又は負に帯電した場合、その
電荷を打ち消す方向に電流が流れる。例えば、ソース配線６０＿１が正に帯電した場合は
、その正電荷を共通配線４５に逃がす方向に電流が流れる。この動作により、帯電したソ
ース配線６０＿１に接続している画素トランジスタの静電破壊又はしきい値電圧のシフト
を防止することができる。また、帯電しているソース配線６０＿１と絶縁層を介して交差
する他の配線との間で、絶縁層の絶縁破壊を防止することができる。
なお、保護回路は上記構成に限定されない。例えば、整流方向が共通配線４５からとソー
ス配線６０＿１に向かう複数のトランジスタと、整流方向がソース配線６０＿１から共通
配線４５に向かう複数のトランジスタを接続する構成であってもよい。共通配線４５とソ
ース配線６０＿１を複数の非線形素子で接続して、ソース配線６０＿１にサージ電圧が印
加された場合のみならず、共通配線４５が静電気等により帯電した場合であっても、その
電荷がそのままソース配線６０＿１に流れ込んでしまうのを防止することができる。また
、奇数個の非線形素子を使って保護回路を構成することもできる。
図９（Ａ）の保護回路はソース配線６０＿１と共通配線４５に設ける構成を例示したが、
同様な構成は他の部位の保護回路にも適用できる。なお、図９（Ａ）の保護回路は、本発
明の一態様の半導体素子を非線形素子１７０ａ及び非線形素子１７０ｂに適用して作製で
きる。
次に、本発明の一態様の半導体素子を用いて基板上に保護回路を作製する例を、図９（Ｂ
）、及び図１０を用いて説明する。なお、図９（Ｂ）は配線、及び配線間の接続部位の平
面図の一例であり、図１０は図９（Ｂ）中のＱ１−Ｑ２切断線、Ｑ３−Ｑ４切断線、及び
Ｑ５−Ｑ６切断線に対応した断面図である。
図９（Ｂ）で示す構成は、共通配線４５とソース配線６０＿１を非線形素子１７０ａ及び
非線形素子１７０ｂで接続する部位の平面図であり、保護回路９７の一例である。
非線形素子１７０ａはゲート配線１１１ａを有し、ゲート配線１１１ａは共通配線４５と
接続している。非線形素子１７０ａのソース電極またはドレイン電極の一方はソース配線
６０＿１と接続され、もう一方は第１の電極１１５ａからなる。また、第１の電極１１５
ａは共通配線４５と接続している。
非線形素子１７０ｂはゲート配線１１１ｂを有し、ゲート配線１１１ｂはコンタクトホー
ル１２６、第２の電極１１５ｂ、及びコンタクトホール１２５を介してソース配線６０＿
１と接続している。非線形素子１７０ｂのソース電極及びドレイン電極は第１の電極１１
５ａ及び第２の電極１１５ｂからなる。また、非線形素子１７０ｂは、半導体層１１３を
有する。
次に、共通配線４５、ソース配線６０＿１、及び非線形素子１７０ｂの構成について、図
１０を用いて説明する。
共通配線４５は、ゲート配線と同じ配線層で形成する。共通配線４５は、基板１００に設
けられた絶縁層１０１上にゲート配線４５ａとゲート配線４５ｂを積層して形成する。な
お、ゲート配線４５ｂ上には絶縁層１０２が形成され、絶縁層１０２上に絶縁層１１７が
設けられ、絶縁層１１７上に絶縁層１１９が形成されている。
また、ソース配線６０＿１は、絶縁層１１７上に形成されている。ソース配線６０＿１は
ソース配線６０＿１ａ上にソース配線６０＿１ｂを積層して形成する。なお、ソース配線
６０＿１上には絶縁層１１９が形成されている。
非線形素子１７０ｂは、基板１００に設けた絶縁層１０１上にゲート配線１１１ｂを有し
、ゲート配線１１１ｂ上に絶縁層１０２を有する。また、絶縁層１０２を介してゲート配
線１１１ｂ上に半導体層１１３を有し、ゲート配線１１１ｂに端部を重畳して半導体層１
１３に接する電極１１５ａ及び電極１１５ｂを有する。また、ゲート配線１１１ｂに重畳
し、電極１１５ａと電極１１５ｂの端部に挟まれた半導体層１１３に接して絶縁層１１７
が形成され、絶縁層１１７上に絶縁層１１９が形成されている。
また、電極１１５ｂは絶縁層１０２に設けたコンタクトホール１２５を介してゲート配線
１１１ｂと接続している。また、電極１１５ｂはコンタクトホール１２６を介してソース
配線６０＿１と接続している。また、絶縁層１１７及びソース配線６０＿１上に絶縁層１
１９が形成されている。
電極１１５ａ及び電極１１５ｂとなる導電膜としては、Ｔｉ、Ｍｏ、Ｗ、Ａｌ、Ｃｒ、Ｃ
ｕ、Ｔａ、から選ばれた元素、または上述した元素を成分とする合金か、上述した元素を
組み合わせた合金等を用いる。導電膜は、上述した元素を含む単層に限定されず、二層以
上の積層を用いることができる。
なお、非線形素子１７０ａ及び非線形素子１７０ｂは主要部において同じ構成を有してい
る。また、非線形素子１７０ｂは、実施の形態１または実施の形態２で説明した画素部の
薄膜トランジスタと同じ構成を適用できる。よって、本実施の形態においては、非線形素
子１７０ａおよび非線形素子１７０ｂの詳細な説明を省略する。また、上記薄膜トランジ
スタと共に同一基板上に、同じ工程で作製できる。
共通配線間の接続の一例を図１１を用いて説明する。なお、図１１（Ａ）は配線、及び配
線間の接続部位の平面図の一例であり、図１１（Ｂ）は図１１（Ａ）中のＲ１−Ｒ２切断
線、Ｒ３−Ｒ４切断線に対応した断面図である。
すでに説明した通り、共通配線４５はゲート配線４５ａ上にゲート配線４５ｂを積層した
構成を有する。また、共通配線６５は、ソース配線６０＿１と同じ構成を有する。すなわ
ち、共通配線６５はソース配線６５ａ上にソース配線６５ｂを積層した構成を有し、ソー
ス配線６５ａはソース配線６０＿１ａと同じ導電膜で形成され、ソース配線６５ｂはソー
ス配線６０＿１ｂと同じ導電膜で形成されている。
接続部９５において、共通配線４５と共通配線６５が電気的に接続されている。接続部９
５を図１１（Ｂ）を用いて説明する。共通配線４５と共通配線６５は、絶縁層１０２ａ、
絶縁層１０２ｂ、絶縁層１１７、及び絶縁層１１８に形成したコンタクトホール１２７を
介して接続している。
接続部９５では、Ｃｕよりも融点が高い元素を含む導電材料を含むゲート配線４５ｂとソ
ース配線６５ａが接続され、信頼性が高い接続を実現している。また、Ｃｕを含む導電材
料で形成されたゲート配線４５ａ及びソース配線６５ｂにより、共通配線４５及び共通配
線６５の配線抵抗の増大を抑えている。
また、共通接続部９６は画素部の外側領域に設けられ、導電性粒子（プラスチック粒子表
面に金メッキ処理した粒子等）を介して対向して配置した接続部を有する基板と電気的に
接続する接続部である。共通接続部９６の一例として、ゲート配線４５ａ上にゲート配線
４５ｂを積層した導電層上に形成する構成について図１１（Ｂ）を用いて説明する。
共通接続部９６は共通配線４５と電気的に接続されている。ゲート配線４５ａ上にゲート
配線４５ｂを積層した導電層上に、絶縁層１０２ａ、絶縁層１０２ｂを介して電極１１５
ｃが形成され、電極１１５ｃは、絶縁層１０２に形成されたコンタクトホール１２８を介
して導電層に電気的に接続されている。また、電極１１５ｃ上に共通配線６５と同じ構成
を有する導電層６６が絶縁層１１７、及び絶縁層１１８を介して積層され、絶縁層１１７
、及び絶縁層１１８に形成されたコンタクトホールを介して電極１１５ｃと電気的に接続
されている。
本実施の形態で例示した保護回路と接続しているゲート配線４５ａ及びソース配線６０＿
１ｂは、Ｃｕを含む導電材料で形成されており、配線抵抗が低い。
また、ゲート配線４５ｂを、Ｗ、Ｔａ、Ｍｏ、Ｔｉ、ＣｒなどのＣｕよりも融点が高い元
素を含む導電材料を用いて、ゲート配線４５ａに接し且つ覆うように形成することで、ゲ
ート配線４５ａのマイグレーションを抑制し、半導体装置の信頼性を向上させることがで
きる。また、Ｃｕを含むゲート配線４５ａの下側及び上側に位置する絶縁層を窒化珪素を
含む絶縁層とし、該絶縁層でＣｕを含むゲート配線４５ａを挟むもしくは包む構成とする
ことで、ゲート配線４５ａからのＣｕ拡散を防ぐことができる。
また、本実施の形態で例示した保護回路は、非線形素子の第１端子（ゲート）が、第２端
子（ソース）または第３端子（ドレイン）と一つのコンタクトホールを介して直接接続す
る構成を有する。その結果、一つの接続で形成される界面およびコンタクトホールは各一
つに過ぎず、別の配線層を介して接続する場合に比べて少ない。
なお、接続に要する界面の数が少ないと電気抵抗を抑制できる。加えて、接続に要するコ
ンタクトホールの数が少ないと、接続部分が専有する面積を抑制できる。
従って、本実施の形態で例示した保護回路は接続抵抗を抑制することができる。その結果
、保護回路が安定動作する。また、接続に必要なコンタクトホールがひとつであるため、
保護回路の占有面積を小さくして、表示装置の小型化を図ることができる。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる
。
（実施の形態５）
本実施の形態では、実施の形態１において図１で示した表示装置について、ゲート端子部
７のゲート信号線端子及びソース端子部８のソース信号線端子の構成の一例を示す。
図１２（Ａ１）、図１２（Ａ２）は、ゲート信号線端子の断面図及び平面図をそれぞれ図
示している。図１２（Ａ１）は図１２（Ａ２）中のＣ１−Ｃ２線に沿った断面図に相当す
る。ゲート信号線端子は、図１２（Ａ１）に示すように、基板３００上に絶縁層３６０が
形成され、絶縁層３６０上にゲート配線３５１ａが形成され、ゲート配線３５１ａの端部
を覆うようにゲート配線３５１ｂが形成され、ゲート配線３５１ｂ上に絶縁層３６１、絶
縁層３６４、絶縁層３６５が形成され、絶縁層３６５及びゲート配線３５１ｂ上に透明導
電層３５５が形成されている。ここで、ゲート配線３５１ａとゲート配線３５１ｂを合わ
せてゲート配線３５１と呼び、ゲート配線３５１ｂはゲート信号線端子における第１の端
子として機能する。また、絶縁層３６１、絶縁層３６４及び絶縁層３６５の端部はパター
ニングされ、ゲート配線３５１ｂの端部は露出し、透明導電層３５５と直接接している。
第１の端子であるゲート配線３５１ｂの端部と直接接する透明導電層３５５は、入力端子
として機能する接続用の端子電極である。ここで、ゲート配線３５１ａ、ゲート配線３５
１ｂ及び透明導電層３５５は、実施の形態１及び実施の形態２に示した、ゲート配線２０
２、ゲート配線２０３及び電極２１２と同様の材料、同様の方法を用いて形成することが
できる。また、絶縁層３６０、絶縁層３６１、絶縁層３６４及び絶縁層３６５は、実施の
形態１及び実施の形態２に示した、絶縁層２０１、絶縁層２０４、絶縁層２０８及び絶縁
層２１１と同様の材料、同様の方法を用いて形成することができる。
ゲート配線３５１ａを、Ｃｕを含む導電材料で形成することにより、ゲート信号線端子及
びゲート信号線端子からの引き込み配線における配線抵抗を低減することができる。また
、ゲート配線３５１ｂを、Ｗ、Ｔａ、Ｍｏ、Ｔｉ、ＣｒなどのＣｕよりも融点が高い元素
を含む導電材料を用いて、ゲート配線３５１ａに接し且つ覆うように形成することで、ゲ
ート配線３５１ａのマイグレーションを抑制し、半導体装置の信頼性を向上させることが
できる。また、Ｃｕを含むゲート配線３５１ａの下側及び上側に位置する絶縁層を窒化珪
素を含む絶縁層とし、該絶縁層でゲート配線３５１ａを挟むもしくは包む構成とすること
で、ゲート配線３５１ａからのＣｕ拡散を防ぐことができる。
また、図１２（Ｂ１）、図１２（Ｂ２）は、ソース信号線端子の断面図及び平面図をそれ
ぞれ図示している。図１２（Ｂ１）は図１２（Ｂ２）中のＤ１−Ｄ２線に沿った断面図に
相当する。ソース信号線端子は、図１２（Ｂ１）に示すように、基板３００上に絶縁層３
６０、絶縁層３６１が形成され、絶縁層３６１上に電極３５２が形成され、電極３５２上
に絶縁層３６４が形成され、絶縁層３６４上にソース配線３５４ａが形成され、ソース配
線３５４ａ上にソース配線３５４ｂが形成され、ソース配線３５４ｂ上に絶縁層３６５が
形成され、絶縁層３６５及び電極３５２上に透明導電層３５５が形成されている。ここで
、ソース配線３５４ａとソース配線３５４ｂを合わせてソース配線３５４と呼ぶ。また、
絶縁層３６４及び絶縁層３６５の端部はパターニングされ、電極３５２の端部は露出し、
透明導電層３５５と直接接している。また、絶縁層３６４にはコンタクトホールが形成さ
れ、ソース信号線端子における第２の端子として機能する電極３５２とソース配線３５４
を接続している。また、第２の端子である電極３５２の端部と直接接する透明導電層３５
５は、入力端子として機能する接続用の端子電極である。ここで、電極３５２、ソース配
線３５４ａ、ソース配線３５４ｂ及び透明導電層３５５は、実施の形態１及び実施の形態
２に示した、一対の電極２０７ａ及び電極２０７ｂ、ソース配線２０９、ソース配線２１
０及び電極２１２と同様の材料、同様の方法を用いて形成することができる。また、絶縁
層３６０、絶縁層３６１、絶縁層３６４及び絶縁層３６５は、実施の形態１及び実施の形
態２に示した、絶縁層２０１、絶縁層２０４、絶縁層２０８及び絶縁層２１１と同様の材
料、同様の方法を用いて形成することができる。
ソース配線３５４ｂを、Ｃｕを含む導電材料で形成することにより、ソース信号線端子及
びソース信号線端子からの引き込み配線における配線抵抗を低減することができる。また
、ソース配線３５４ａを、Ｗ、Ｔａ、Ｍｏ、Ｔｉ、ＣｒなどのＣｕよりも融点が高い元素
を含む導電材料、または上述した元素を組み合わせた合金、または窒化タンタル、窒化チ
タン、窒化モリブデン等を用いて、ソース配線３５４ｂと接するように形成することで、
ソース配線３５４ｂのマイグレーションを抑制し、半導体装置の信頼性を向上させること
ができる。また、Ｃｕを含むソース配線３５４ｂの下側及び上側に位置する絶縁層を窒化
珪素を含む絶縁層とし、該絶縁層でソース配線３５４ｂを挟むもしくは包む構成とするこ
とで、ソース配線３５４ｂからのＣｕ拡散を防ぐことができる。
図１２（Ａ１）及び図１２（Ａ２）では、積層構造のゲート配線３５１のうち、第１の端
子であるゲート配線３５１ｂが、入力端子として機能する透明導電層３５５と接続される
例を示したが、本実施の形態はこれに限られるものではない。図１３（Ａ１）及び図１３
（Ａ２）に示すように、第１の端子がゲート配線３５１ａのみで構成され、ゲート配線３
５１ａが透明導電層３５５と直接接するような構成としてもよい。ここで図１３（Ａ１）
は図１３（Ａ２）中のＣ１−Ｃ２線に沿った断面図に相当する。
また、図１２（Ｂ１）及び図１２（Ｂ２）では、ソース配線３５４が第２の端子である電
極３５２を介して、入力端子として機能する透明導電層３５５と接続する例を示したが、
本実施の形態はこれに限られるものではない。図１３（Ｂ１）及び図１３（Ｂ２）に示す
ように、第２の端子として機能するソース配線３５４において、ソース配線３５４ｂが透
明導電層３５５と直接接するような構成としてもよい。ここで図１３（Ｂ１）は図１３（
Ｂ２）中のＤ１−Ｄ２線に沿った断面図に相当する。
ゲート配線、ソース配線、及び容量配線は画素密度に応じて複数本設けられるものである
。また、端子部においては、ゲート配線と同電位の第１の端子、ソース配線と同電位の第
２の端子、容量配線と同電位の第３の端子などが複数並べられて配置される。それぞれの
端子の数は、それぞれ任意な数で設ければ良いものとし、実施者が適宣決定すれば良い。
なお、本実施の形態に示す構成は、他の実施の形態に示す構成を適宜組み合わせて用いる
ことができる。
（実施の形態６）
本実施の形態では、同一基板上に少なくとも駆動回路の一部と、画素部に配置する薄膜ト
ランジスタを作製する例について以下に説明する。
画素部に配置する薄膜トランジスタは、実施の形態１及び実施の形態２に従って形成する
。また、実施の形態１及び実施の形態２に示す薄膜トランジスタはｎチャネル型ＴＦＴで
あるため、駆動回路のうち、ｎチャネル型ＴＦＴで構成することができる駆動回路の一部
を画素部の薄膜トランジスタと同一基板上に形成する。
アクティブマトリクス型表示装置のブロック図の一例を図１８（Ａ）に示す。表示装置の
基板５３００上には、画素部５３０１、第１の走査線駆動回路５３０２、第２の走査線駆
動回路５３０３、信号線駆動回路５３０４を有する。画素部５３０１には、複数の信号線
が信号線駆動回路５３０４から延伸して配置され、複数の走査線が第１の走査線駆動回路
５３０２、及び第２の走査線駆動回路５３０３から延伸して配置されている。なお走査線
と信号線との交差領域には、各々、表示素子を有する画素がマトリクス状に配置されてい
る。また、表示装置の基板５３００はＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉ
ｒｃｕｉｔ）等の接続部を介して、タイミング制御回路５３０５（コントローラ、制御Ｉ
Ｃともいう）に接続されている。
図１８（Ａ）では、第１の走査線駆動回路５３０２、第２の走査線駆動回路５３０３、信
号線駆動回路５３０４は、画素部５３０１と同じ基板５３００上に形成される。そのため
、外部に設ける駆動回路等の部品の数が減るので、コストの低減を図ることができる。ま
た、基板５３００外部に駆動回路を設けた場合、配線を延伸させる必要が生じ、配線間の
接続数が増える。同じ基板５３００上に駆動回路を設けた場合、その配線間の接続数を減
らすことができ、信頼性の向上、又は歩留まりの向上を図ることができる。
なお、タイミング制御回路５３０５は、第１の走査線駆動回路５３０２に対し、一例とし
て、第１の走査線駆動回路用スタート信号（ＧＳＰ１）、走査線駆動回路用クロック信号
（ＧＣＫ１）を供給する。また、タイミング制御回路５３０５は、第２の走査線駆動回路
５３０３に対し、一例として、第２の走査線駆動回路用スタート信号（ＧＳＰ２）（スタ
ートパルスともいう）、走査線駆動回路用クロック信号（ＧＣＫ２）を供給する。またタ
イミング制御回路５３０５は、信号線駆動回路５３０４に、信号線駆動回路用スタート信
号（ＳＳＰ）、信号線駆動回路用クロック信号（ＳＣＫ）、ビデオ信号用データ（ＤＡＴ
Ａ）（単にビデオ信号ともいう）、ラッチ信号（ＬＡＴ）を供給するものとする。なお各
クロック信号は、周期のずれた複数のクロック信号でもよいし、クロック信号を反転させ
た信号（ＣＫＢ）とともに供給されるものであってもよい。なお、第１の走査線駆動回路
５３０２と第２の走査線駆動回路５３０３との一方を省略することが可能である。
図１８（Ｂ）では、駆動周波数が低い回路（例えば、第１の走査線駆動回路５３０２、第
２の走査線駆動回路５３０３）を画素部５３０１と同じ基板５３００に形成し、信号線駆
動回路５３０４を画素部５３０１とは別の基板に形成する構成について示している。当該
構成により、単結晶半導体を用いたトランジスタと比較すると電界効果移動度が小さい薄
膜トランジスタによって、基板５３００に形成する駆動回路を構成することができる。し
たがって、表示装置の大型化、工程数の削減、コストの低減、又は歩留まりの向上などを
図ることができる。
また、実施の形態１及び実施の形態２に示す薄膜トランジスタは、ｎチャネル型ＴＦＴで
ある。図１９（Ａ）、図１９（Ｂ）ではｎチャネル型ＴＦＴで構成する信号線駆動回路の
構成、動作について一例を示し説明する。
信号線駆動回路は、シフトレジスタ５６０１、及びスイッチング回路５６０２を有する。
スイッチング回路５６０２は、スイッチング回路５６０２＿１〜５６０２＿Ｎ（Ｎは自然
数）という複数の回路を有する。スイッチング回路５６０２＿１〜５６０２＿Ｎは、各々
、薄膜トランジスタ５６０３＿１〜５６０３＿ｋ（ｋは自然数）という複数のトランジス
タを有する。薄膜トランジスタ５６０３＿１〜５６０３＿ｋは、Ｎチャネル型ＴＦＴであ
る例を説明する。
信号線駆動回路の接続関係について、スイッチング回路５６０２＿１を例にして説明する
。薄膜トランジスタ５６０３＿１〜５６０３＿ｋの第１端子は、各々、配線５６０４＿１
〜５６０４＿ｋと接続される。薄膜トランジスタ５６０３＿１〜５６０３＿ｋの第２端子
は、各々、信号線Ｓ１〜Ｓｋと接続される。薄膜トランジスタ５６０３＿１〜５６０３＿
ｋのゲートは、配線５６０５＿１と接続される。
シフトレジスタ５６０１は、配線５６０５＿１〜５６０５＿Ｎに順番にＨレベル（Ｈ信号
、高電源電位レベル、ともいう）の信号を出力し、スイッチング回路５６０２＿１〜５６
０２＿Ｎを順番に選択する機能を有する。
スイッチング回路５６０２＿１は、配線５６０４＿１〜５６０４＿ｋと信号線Ｓ１〜Ｓｋ
との導通状態（第１端子と第２端子との間の導通）を制御する機能、即ち配線５６０４＿
１〜５６０４＿ｋの電位を信号線Ｓ１〜Ｓｋに供給するか否かを制御する機能を有する。
このように、スイッチング回路５６０２＿１は、セレクタとしの機能を有する。また薄膜
トランジスタ５６０３＿１〜５６０３＿ｋは、各々、配線５６０４＿１〜５６０４＿ｋと
信号線Ｓ１〜Ｓｋとの導通状態を制御する機能、即ち配線５６０４＿１〜５６０４＿ｋの
電位を信号線Ｓ１〜Ｓｋに供給する機能を有する。このように、薄膜トランジスタ５６０
３＿１〜５６０３＿ｋは、各々、スイッチとしての機能を有する。
なお、配線５６０４＿１〜５６０４＿ｋには、各々、ビデオ信号用データ（ＤＡＴＡ）が
入力される。ビデオ信号用データ（ＤＡＴＡ）は、画像情報又は画像信号に応じたアナロ
グ信号である場合が多い。
次に、図１９（Ａ）の信号線駆動回路の動作について、図１９（Ｂ）のタイミングチャー
トを参照して説明する。図１９（Ｂ）には、信号Ｓｏｕｔ＿１〜Ｓｏｕｔ＿Ｎ、及び信号
Ｖｄａｔａ＿１〜Ｖｄａｔａ＿ｋの一例を示す。信号Ｓｏｕｔ＿１〜Ｓｏｕｔ＿Ｎは、各
々、シフトレジスタ５６０１の出力信号の一例であり、信号Ｖｄａｔａ＿１〜Ｖｄａｔａ
＿ｋは、各々、配線５６０４＿１〜５６０４＿ｋに入力される信号の一例である。なお、
信号線駆動回路の１動作期間は、表示装置における１ゲート選択期間に対応する。１ゲー
ト選択期間は、一例として、期間Ｔ１〜期間ＴＮに分割される。期間Ｔ１〜ＴＮは、各々
、選択された行に属する画素にビデオ信号用データ（ＤＡＴＡ）を書き込むための期間で
ある。
なお、本実施の形態の図面等において示す各構成の、信号波形のなまり等は、明瞭化のた
めに誇張して表記している場合がある。よって、必ずしもそのスケールに限定されないも
のであることを付記する。
期間Ｔ１〜期間ＴＮにおいて、シフトレジスタ５６０１は、Ｈレベルの信号を配線５６０
５＿１〜５６０５＿Ｎに順番に出力する。例えば、期間Ｔ１において、シフトレジスタ５
６０１は、ハイレベルの信号を配線５６０５＿１に出力する。すると、薄膜トランジスタ
５６０３＿１〜５６０３＿ｋはオンになるので、配線５６０４＿１〜５６０４＿ｋと、信
号線Ｓ１〜Ｓｋとが導通状態になる。このとき、配線５６０４＿１〜５６０４＿ｋには、
Ｄａｔａ（Ｓ１）〜Ｄａｔａ（Ｓｋ）が入力される。Ｄａｔａ（Ｓ１）〜Ｄａｔａ（Ｓｋ
）は、各々、薄膜トランジスタ５６０３＿１〜５６０３＿ｋを介して、選択される行に属
する画素のうち、１列目〜ｋ列目の画素に書き込まれる。こうして、期間Ｔ１〜ＴＮにお
いて、選択された行に属する画素に、ｋ列ずつ順番にビデオ信号用データ（ＤＡＴＡ）が
書き込まれる。
以上のように、ビデオ信号用データ（ＤＡＴＡ）が複数の列ずつ画素に書き込まれること
によって、ビデオ信号用データ（ＤＡＴＡ）の数、又は配線の数を減らすことができる。
よって、外部回路との接続数を減らすことができる。また、ビデオ信号が複数の列ずつ画
素に書き込まれることによって、書き込み時間を長くすることができ、ビデオ信号の書き
込み不足を防止することができる。
なお、シフトレジスタ５６０１及びスイッチング回路５６０２としては、実施の形態３に
示す薄膜トランジスタで構成される回路を用いることが可能である。この場合、シフトレ
ジスタ５６０１が有する全てのトランジスタの極性をＮチャネル型、又はＰチャネル型の
いずれかの極性のみで構成することができる。
走査線駆動回路及び／または信号線駆動回路の一部に用いるシフトレジスタの一形態につ
いて図２０及び図２１を用いて説明する。
走査線駆動回路は、シフトレジスタを有している。また場合によってはレベルシフタやバ
ッファ等を有していても良い。走査線駆動回路において、シフトレジスタにクロック信号
（ＣＫ）及びスタートパルス信号（ＳＰ）が入力されることによって、選択信号が生成さ
れる。生成された選択信号はバッファにおいて緩衝増幅され、対応する走査線に供給され
る。走査線には、１ライン分の画素のトランジスタのゲート電極が接続されている。そし
て、１ライン分の画素のトランジスタを一斉にＯＮにしなくてはならないので、バッファ
は大きな電流を流すことが可能なものが用いられる。
シフトレジスタは、第１のパルス出力回路１０＿１乃至第Ｎのパルス出力回路１０＿Ｎ（
Ｎは３以上の自然数）を有している（図２０（Ａ）参照）。図２０（Ａ）に示すシフトレ
ジスタの第１のパルス出力回路１０＿１乃至第Ｎのパルス出力回路１０＿Ｎには、第１の
配線１１より第１のクロック信号ＣＫ１、第２の配線１２より第２のクロック信号ＣＫ２
、第３の配線１３より第３のクロック信号ＣＫ３、第４の配線１４より第４のクロック信
号ＣＫ４が供給される。また第１のパルス出力回路１０＿１では、第５の配線１５からの
スタートパルスＳＰ１（第１のスタートパルス）が入力される。また２段目以降の第ｎの
パルス出力回路１０＿ｎ（ｎは、２以上Ｎ以下の自然数）では、一段前段のパルス出力回
路からの信号（前段信号ＯＵＴ（ｎ−１）という）（ｎは２以上Ｎ以下の自然数）が入力
される。また第１のパルス出力回路１０＿１では、２段後段の第３のパルス出力回路１０
＿３からの信号が入力される。同様に、または２段目以降の第ｎのパルス出力回路１０＿
ｎでは、２段後段の第（ｎ＋２）のパルス出力回路１０＿（ｎ＋２）からの信号（後段信
号ＯＵＴ（ｎ＋２）という）が入力される。従って各段のパルス出力回路からは、後段及
び／または二つ前段のパルス出力回路に入力するための第１の出力信号ＯＵＴ（（１）（
ＳＲ）〜ＯＵＴ（ＳＲ））、別の配線等に入力される第２の出力信号（ＯＵＴ（１）〜Ｏ
ＵＴ（Ｎ））が出力される。なお、図２０（Ａ）に示すように、シフトレジスタの最終段
の２つの段には、後段信号ＯＵＴ（ｎ＋２）が入力されないが、一例としては、別途第６
の配線１６より第２のスタートパルスＳＰ２、第７の配線１７より第３のスタートパルス
ＳＰ３をそれぞれ入力する構成とすればよい。または、別途シフトレジスタの内部で生成
された信号であってもよい。例えば、画素部へのパルス出力に寄与しない第（Ｎ＋１）の
パルス出力回路１０＿（Ｎ＋１）、第（Ｎ＋２）のパルス出力回路１０＿（Ｎ＋２）を設
け（ダミー段ともいう）、当該ダミー段より第２のスタートパルス（ＳＰ２）及び第３の
スタートパルス（ＳＰ３）に相当する信号を生成する構成としてもよい。
なお、クロック信号（ＣＫ）は、一定の間隔でＨレベルとＬレベル（Ｌ信号、低電源電位
レベル、ともいう）を繰り返す信号である。ここで、第１のクロック信号（ＣＫ１）〜第
４のクロック信号（ＣＫ４）は、順に１／４周期分遅延している。本実施の形態では、第
１のクロック信号（ＣＫ１）〜第４のクロック信号（ＣＫ４）を利用して、パルス出力回
路の駆動の制御等を行う。なお、クロック信号は、入力される駆動回路に応じて、ＧＣＫ
、ＳＣＫということもあるが、ここではＣＫとして説明を行う
第１の入力端子２１、第２の入力端子２２及び第３の入力端子２３は、第１の配線１１〜
第４の配線１４のいずれかと電気的に接続されている。例えば、図２０（Ａ）において、
第１のパルス出力回路１０＿１は、第１の入力端子２１が第１の配線１１と電気的に接続
され、第２の入力端子２２が第２の配線１２と電気的に接続され、第３の入力端子２３が
第３の配線１３と電気的に接続されている。また、第２のパルス出力回路１０＿２は、第
１の入力端子２１が第２の配線１２と電気的に接続され、第２の入力端子２２が第３の配
線１３と電気的に接続され、第３の入力端子２３が第４の配線１４と電気的に接続されて
いる。
第１のパルス出力回路１０＿１〜第Ｎのパルス出力回路１０＿Ｎの各々は、第１の入力端
子２１、第２の入力端子２２、第３の入力端子２３、第４の入力端子２４、第５の入力端
子２５、第１の出力端子２６、第２の出力端子２７を有しているとする（図２０（Ｂ）参
照）。第１のパルス出力回路１０＿１において、第１の入力端子２１に第１のクロック信
号ＣＫ１が入力され、第２の入力端子２２に第２のクロック信号ＣＫ２が入力され、第３
の入力端子２３に第３のクロック信号ＣＫ３が入力され、第４の入力端子２４にスタート
パルスが入力され、第５の入力端子２５に後段信号ＯＵＴ（３）が入力され、第１の出力
端子２６より第１の出力信号ＯＵＴ（１）（ＳＲ）が出力され、第２の出力端子２７より
第２の出力信号ＯＵＴ（１）が出力されていることとなる。
次に、パルス出力回路の具体的な回路構成の一例について、図２０（Ｃ）で説明する。
第１のパルス出力回路１０＿１は、第１のトランジスタ３１〜第１１のトランジスタ４１
を有している（図２０（Ｃ）参照）。また、上述した第１の入力端子２１〜第５の入力端
子２５、及び第１の出力端子２６、第２の出力端子２７に加え、第１の高電源電位ＶＤＤ
が供給される電源線５１、第２の高電源電位ＶＣＣが供給される電源線５２、低電源電位
ＶＳＳが供給される電源線５３から、第１のトランジスタ３１〜第１１のトランジスタ４
１に信号、または電源電位が供給される。ここで図２０（Ｃ）における各電源線の電源電
位の大小関係は、第１の電源電位ＶＤＤは、第２の電源電位ＶＣＣ以上の電位とし、第２
の電源電位ＶＣＣは第３の電源電位ＶＳＳより大きい電位とする。なお、第１のクロック
信号（ＣＫ１）〜第４のクロック信号（ＣＫ４）は、一定の間隔でＨレベルとＬレベルを
繰り返す信号であるが、ＨレベルのときＶＤＤ、ＬレベルのときＶＳＳであるとする。な
お電源線５１の電位ＶＤＤを、電源線５２の第２の電源電位ＶＣＣより高くすることによ
り、動作に影響を与えることなく、トランジスタのゲート電極に印加される電位を低く抑
えることができ、トランジスタのしきい値のシフトを低減し、劣化を抑制することができ
る。
図２０（Ｃ）において第１のトランジスタ３１は、第１端子が電源線５１に電気的に接続
され、第２端子が第９のトランジスタ３９の第１端子に電気的に接続され、ゲート電極が
第４の入力端子２４に電気的に接続されている。第２のトランジスタ３２は、第１端子が
電源線５３に電気的に接続され、第２端子が第９のトランジスタ３９の第１端子に電気的
に接続され、ゲート電極が第４のトランジスタ３４のゲート電極に電気的に接続されてい
る。第３のトランジスタ３３は、第１端子が第１の入力端子２１に電気的に接続され、第
２端子が第１の出力端子２６に電気的に接続されている。第４のトランジスタ３４は、第
１端子が電源線５３に電気的に接続され、第２端子が第１の出力端子２６に電気的に接続
されている。第５のトランジスタ３５は、第１端子が電源線５３に電気的に接続され、第
２端子が第２のトランジスタ３２のゲート電極及び第４のトランジスタ３４のゲート電極
に電気的に接続され、ゲート電極が第４の入力端子２４に電気的に接続されている。第６
のトランジスタ３６は、第１端子が電源線５２に電気的に接続され、第２端子が第２のト
ランジスタ３２のゲート電極及び第４のトランジスタ３４のゲート電極に電気的に接続さ
れ、ゲート電極が第５の入力端子２５に電気的に接続されている。第７のトランジスタ３
７は、第１端子が電源線５２に電気的に接続され、第２端子が第８のトランジスタ３８の
第２端子に電気的に接続され、ゲート電極が第３の入力端子２３に電気的に接続されてい
る。第８のトランジスタ３８は、第１端子が第２のトランジスタ３２のゲート電極及び第
４のトランジスタ３４のゲート電極に電気的に接続され、ゲート電極が第２の入力端子２
２に電気的に接続されている。第９のトランジスタ３９は、第１端子が第１のトランジス
タ３１の第２端子及び第２のトランジスタ３２の第２端子に電気的に接続され、第２端子
が第３のトランジスタ３３のゲート電極及び第１０のトランジスタ４０のゲート電極に電
気的に接続され、ゲート電極が電源線５２と電気的に接続されている。第１０のトランジ
スタ４０は、第１端子が第１の入力端子２１に電気的に接続され、第２端子が第２の出力
端子２７に電気的に接続され、ゲート電極が第９のトランジスタ３９の第２端子に電気的
に接続されている。第１１のトランジスタ４１は、第１端子が電源線５３に電気的に接続
され、第２端子が第２の出力端子２７に電気的に接続され、ゲート電極が第２のトランジ
スタ３２のゲート電極及び第４のトランジスタ３４のゲート電極に電気的に接続されてい
る。
図２０（Ｃ）において、第３のトランジスタ３３のゲート電極、第１０のトランジスタ４
０のゲート電極、及び第９のトランジスタ３９の第２端子の接続箇所をノードＡとする。
また、第２のトランジスタ３２のゲート電極、第４のトランジスタ３４のゲート電極、第
５のトランジスタ３５の第２端子、第６のトランジスタ３６の第２端子、第８のトランジ
スタ３８の第１端子、及び第１１のトランジスタ４１のゲート電極との接続箇所をノード
Ｂとする（図２１（Ａ）参照）。
図２１（Ａ）に、図２０（Ｃ）で説明したパルス出力回路を第１のパルス出力回路１０＿
１に適用した場合に、第１の入力端子２１乃至第５の入力端子２５と第１の出力端子２６
及び第２の出力端子２７に入力または出力される信号を示している。
具体的には、第１の入力端子２１に第１のクロック信号ＣＫ１が入力され、第２の入力端
子２２に第２のクロック信号ＣＫ２が入力され、第３の入力端子２３に第３のクロック信
号ＣＫ３が入力され、第４の入力端子２４にスタートパルスが入力され、第５の入力端子
２５に後段信号ＯＵＴ（３）が入力され、第１の出力端子２６より第１の出力信号ＯＵＴ
（１）（ＳＲ）が出力され、第２の出力端子２７より第２の出力信号ＯＵＴ（１）が出力
される。
なお、薄膜トランジスタとは、ゲートと、ドレインと、ソースとを含む少なくとも三つの
端子を有する素子である。また、ゲートと重畳した領域にチャネル領域が形成される半導
体を有しており、ゲートの電位を制御することで、チャネル領域を介してドレインとソー
スの間に流れる電流を制御することが出来る。ここで、ソースとドレインとは、薄膜トラ
ンジスタの構造や動作条件等によって変わるため、いずれがソースまたはドレインである
かを限定することが困難である。そこで、ソース及びドレインとして機能する領域を、ソ
ースもしくはドレインと呼ばない場合がある。その場合、一例としては、それぞれを第１
端子、第２端子と表記する場合がある。
ここで、図２１（Ａ）に示したパルス出力回路を複数具備するシフトレジスタのタイミン
グチャートについて図２１（Ｂ）に示す。なおシフトレジスタが走査線駆動回路である場
合、図２１（Ｂ）中の期間６１は垂直帰線期間であり、期間６２はゲート選択期間に相当
する。
なお、図２１（Ａ）に示すように、ゲートに第２の電源電位ＶＣＣが印加される第９のト
ランジスタ３９を設けておくことにより、ブートストラップ動作の前後において、以下の
ような利点がある。
ゲート電極に第２の電源電位ＶＣＣが印加される第９のトランジスタ３９がない場合、ブ
ートストラップ動作によりノードＡの電位が上昇すると、第１のトランジスタ３１の第２
端子であるソースの電位が上昇していき、第１の電源電位ＶＤＤより大きくなる。そして
、第１のトランジスタ３１のソースが第１端子側、即ち電源線５１側に切り替わる。その
ため、第１のトランジスタ３１においては、ゲートとソースの間、ゲートとドレインの間
ともに、大きなバイアス電圧が印加されるために大きなストレスがかかり、トランジスタ
の劣化の要因となりうる。そこで、ゲート電極に第２の電源電位ＶＣＣが印加される第９
のトランジスタ３９を設けておくことにより、ブートストラップ動作によりノードＡの電
位は上昇するものの、第１のトランジスタ３１の第２端子の電位の上昇を生じないように
することができる。つまり、第９のトランジスタ３９を設けることにより、第１のトラン
ジスタ３１のゲートとソースの間に印加される負のバイアス電圧の値を小さくすることが
できる。よって、本実施の形態の回路構成とすることにより、第１のトランジスタ３１の
ゲートとソースの間に印加される負のバイアス電圧も小さくできるため、ストレスによる
第１のトランジスタ３１の劣化を抑制することができる。
なお、第９のトランジスタ３９を設ける箇所については、第１のトランジスタ３１の第２
端子と第３のトランジスタ３３のゲートとの間に第１端子と第２端子を介して接続される
ように設ける構成であればよい。なお、本実施形態でのパルス出力回路を複数具備するシ
フトレジスタの場合、走査線駆動回路より段数の多い信号線駆動回路では、第９のトラン
ジスタ３９を省略してもよく、トランジスタ数を削減できる利点がある。
なお、第７のトランジスタ３７のゲート電極に第３の入力端子２３によって供給されるク
ロック信号、第８のトランジスタ３８のゲート電極に第２の入力端子２２によって供給さ
れるクロック信号は、第７のトランジスタ３７のゲート電極に第２の入力端子２２によっ
て供給されるクロック信号、第８のトランジスタ３８のゲート電極に第３の入力端子２３
によって供給されるクロック信号となるように、結線関係を入れ替えても同様の作用を奏
する。この時、図２１（Ａ）に示すシフトレジスタにおいて、第７のトランジスタ３７及
び第８のトランジスタ３８が共にオンの状態から、第７のトランジスタ３７がオフ、第８
のトランジスタ３８がオンの状態、次いで第７のトランジスタ３７がオフ、第８のトラン
ジスタ３８がオフの状態とすることによって、第２の入力端子２２及び第３の入力端子２
３の電位が低下することで生じる、ノードＢの電位の低下が第７のトランジスタ３７のゲ
ート電極の電位の低下、及び第８のトランジスタ３８のゲート電極の電位の低下に起因し
て２回生じることとなる。一方、図２１（Ａ）に示すシフトレジスタにおいて、第７のト
ランジスタ３７及び第８のトランジスタ３８が共にオンの状態から、第７のトランジスタ
３７がオン、第８のトランジスタ３８がオフの状態、次いで、第７のトランジスタ３７が
オフ、第８のトランジスタ３８がオフの状態とすることによって、第２の入力端子２２及
び第３の入力端子２３の電位が低下することで生じるノードＢの電位の低下を、第８のト
ランジスタ３８のゲート電極の電位の低下による一回に低減することができる。そのため
、第７のトランジスタ３７のゲート電極に第３の入力端子２３からクロック信号ＣＫ３が
供給され、第８のトランジスタ３８のゲート電極に第２の入力端子２２からクロック信号
ＣＫ２が供給される結線関係とすることが好適である。なぜなら、ノードＢの電位の変動
回数が低減され、またノイズを低減することができるからである。
このように、第１の出力端子２６及び第２の出力端子２７の電位をＬレベルに保持する期
間に、ノードＢに定期的にＨレベルの信号が供給される構成とすることにより、パルス出
力回路の誤動作を抑制することができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態７）
薄膜トランジスタを作製し、該薄膜トランジスタを画素部、さらには駆動回路に用いて表
示機能を有する半導体装置（表示装置ともいう）を作製することができる。また、薄膜ト
ランジスタを有する駆動回路の一部または全体を、画素部と同じ基板上に一体形成し、シ
ステムオンパネルを形成することができる。
表示装置は表示素子を含む。表示素子としては液晶素子（液晶表示素子ともいう）、発光
素子（発光表示素子ともいう）を用いることができる。発光素子は、電流または電圧によ
って輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒ
ｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）素子、有機ＥＬ素子等が含まれる。また、電子インクな
ど、電気的作用によりコントラストが変化する表示媒体も適用することができる。
また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラ
を含むＩＣ等を実装した状態にあるモジュールとを含む。さらに、該表示装置を作製する
過程における、表示素子が完成する前の一形態に相当する素子基板に関し、該素子基板は
、電流を表示素子に供給するための手段を複数の各画素に備える。素子基板は、具体的に
は、表示素子の画素電極（画素電極層ともいう）のみが形成された状態であっても良いし
、画素電極となる導電膜を成膜した後であって、エッチングして画素電極を形成する前の
状態であっても良いし、あらゆる形態があてはまる。
なお、本明細書中における表示装置とは、画像表示デバイス、表示デバイス、もしくは光
源（照明装置含む）を指す。また、コネクター、例えばＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒ
ｉｎｔｅｄ ｃｉｒｃｕｉｔ）もしくはＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎ
ｄｉｎｇ）テープもしくはＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）が取り
付けられたモジュール、ＴＡＢテープやＴＣＰの先にプリント配線板が設けられたモジュ
ール、または表示素子にＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方式によりＩＣ（集積回
路）が直接実装されたモジュールも全て表示装置に含むものとする。
半導体装置の一形態に相当する液晶表示パネルの外観及び断面について、図１４を用いて
説明する。図１４（Ａ１）（Ａ２）は、薄膜トランジスタ４０１０、４０１１、及び液晶
素子４０１３を、第１の基板４００１と第２の基板４００６との間にシール材４００５に
よって封止した、パネルの平面図であり、図１４（Ｂ）は、図１４（Ａ１）（Ａ２）のＭ
−Ｎにおける断面図に相当する。
第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４とを囲む
ようにして、シール材４００５が設けられている。また画素部４００２と、走査線駆動回
路４００４の上に第２の基板４００６が設けられている。よって画素部４００２と、走査
線駆動回路４００４とは、第１の基板４００１とシール材４００５と第２の基板４００６
とによって、液晶層４００８と共に封止されている。また第１の基板４００１上のシール
材４００５によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶
半導体膜又は多結晶半導体膜で形成された信号線駆動回路４００３が実装されている。
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ法、ワ
イヤボンディング法、或いはＴＡＢ法などを用いることができる。図１４（Ａ１）は、Ｃ
ＯＧ方法により信号線駆動回路４００３を実装する例であり、図１４（Ａ２）は、ＴＡＢ
方法により信号線駆動回路４００３を実装する例である。
また第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４は、
薄膜トランジスタを複数有しており、図１４（Ｂ）では、画素部４００２に含まれる薄膜
トランジスタ４０１０と、走査線駆動回路４００４に含まれる薄膜トランジスタ４０１１
とを例示している。薄膜トランジスタ４０１０、薄膜トランジスタ４０１１上には絶縁層
４０２０、絶縁層４０４２、絶縁層４０２１が設けられている。また、第１の基板４００
１上には絶縁層４０４３が設けられ、薄膜トランジスタのゲート電極上には絶縁層４０４
４が設けられている。また、絶縁層４０２０上にはソース配線４０４６が設けられており
、絶縁層４０２０に形成されたコンタクトホールを介して、薄膜トランジスタ４０１０の
ソース電極またはドレイン電極に接続されている。
薄膜トランジスタ４０１０、薄膜トランジスタ４０１１は、実施の形態１乃至実施の形態
３で示した薄膜トランジスタを適用することができる。本実施の形態において、薄膜トラ
ンジスタ４０１０、薄膜トランジスタ４０１１はｎチャネル型薄膜トランジスタである。
絶縁層４０２１上において、駆動回路用の薄膜トランジスタ４０１１の半導体層のチャネ
ル形成領域と重なる位置に導電層４０４０が設けられている。導電層４０４０を半導体層
のチャネル形成領域と重なる位置に設けることによって、薄膜トランジスタ４０１１のし
きい値電圧を制御することができる。また、ＢＴ試験前後における薄膜トランジスタ４０
１１のしきい値電圧の変化量を低減することができる。また、導電層４０４０は、電位が
薄膜トランジスタ４０１１のゲート電極と同じでもよいし、異なっていても良く、第２の
ゲート電極として機能させることもできる。また、導電層４０４０の電位がＧＮＤ、０Ｖ
、或いはフローティング状態であってもよい。
また、液晶素子４０１３が有する画素電極層４０３０は、薄膜トランジスタ４０１０と電
気的に接続されている。そして液晶素子４０１３の対向電極層４０３１は第２の基板４０
０６上に形成されている。画素電極層４０３０と対向電極層４０３１と液晶層４００８と
が重なっている部分が、液晶素子４０１３に相当する。なお、画素電極層４０３０、対向
電極層４０３１はそれぞれ配向膜として機能する絶縁層４０３２、絶縁層４０３３が設け
られ、絶縁層４０３２、絶縁層４０３３を介して液晶層４００８を挟持している。
なお、第１の基板４００１、第２の基板４００６としては、透光性基板を用いることがで
き、ガラス、セラミックス、プラスチックを用いることができる。プラスチックとしては
、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶ
Ｆ（ポリビニルフルオライド）フィルム、ポリエステルフィルムまたはアクリル樹脂フィ
ルムを用いることができる。
またスペーサ４０３５は、絶縁膜を選択的にエッチングすることで得られる柱状のスペー
サであり、画素電極層４０３０と対向電極層４０３１との間の距離（セルギャップ）を制
御するために設けられている。なおスペーサ４０３５として球状のスペーサを用いてもよ
い。また、対向電極層４０３１は、薄膜トランジスタ４０１０と同一基板上に設けられる
共通電位線と電気的に接続される。共通接続部を用いて、一対の基板間に配置される導電
性粒子を介して対向電極層４０３１と共通電位線とを電気的に接続することができる。な
お、導電性粒子はシール材４００５に含有させてもよい。
また、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つで
あり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直
前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善
するために５重量％以上のカイラル剤を混合させた液晶組成物を用いて液晶層４００８に
用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が１ｍｓｅｃ
以下と短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。
なお透過型液晶表示装置の他に、半透過型液晶表示装置でも適用できる。
また、液晶表示装置では、基板の外側（視認側）に偏光板を設け、内側に着色層、表示素
子に用いる電極層という順に設ける例を示すが、偏光板は基板の内側に設けてもよい。ま
た、偏光板と着色層の積層構造も本実施の形態に限定されず、偏光板及び着色層の材料や
作製工程条件によって適宜設定すればよい。
また、薄膜トランジスタの表面凹凸を低減するため、絶縁層４０２１を平坦化絶縁膜とし
て用いてもよい。平坦化絶縁膜としては、ポリイミド、アクリル樹脂、ベンゾシクロブテ
ン系樹脂、ポリアミド、エポキシ樹脂等の、耐熱性を有する有機材料を用いることができ
る。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、Ｐ
ＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等を用いることができる。なお、こ
れらの材料で形成される絶縁膜を複数積層させることで、絶縁層４０２１を形成してもよ
い。
なおシロキサン系樹脂とは、シロキサン系材料を出発材料として形成されたＳｉ−Ｏ−Ｓ
ｉ結合を含む樹脂に相当する。シロキサン系樹脂は置換基としては有機基（例えばアルキ
ル基やアリール基）やフルオロ基を用いても良い。また、有機基はフルオロ基を有してい
ても良い。
絶縁層４０２１の形成法は、特に限定されず、その材料に応じて、スパッタ法、ＳＯＧ法
、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン
印刷、オフセット印刷等）、ドクターナイフ、ロールコーター、カーテンコーター、ナイ
フコーター等を用いることができる。絶縁層４０２１の焼成工程と半導体層のアニールを
兼ねることで効率よく半導体装置を作製することが可能となる。
画素電極層４０３０、対向電極層４０３１は、酸化タングステンを含むインジウム酸化物
、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、
酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物、インジウム亜鉛酸化物、酸
化ケイ素を添加したインジウム錫酸化物などの透光性を有する透光性の導電性材料を用い
ることができる。
また、画素電極層４０３０、対向電極層４０３１として、導電性高分子（導電性ポリマー
ともいう）を含む導電性組成物を用いて形成することができる。導電性組成物を用いて形
成した画素電極は、シート抵抗が１００００Ω／□以下、波長５５０ｎｍにおける透光率
が７０％以上であることが好ましい。また、導電性組成物に含まれる導電性高分子の抵抗
率が０．１Ω・ｃｍ以下であることが好ましい。
導電性高分子としては、いわゆるπ電子共役系導電性高分子を用いることができる。例え
ば、ポリアニリンまたはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンま
たはその誘導体、若しくはこれらの２種以上の共重合体などがあげられる。
また別途形成された信号線駆動回路４００３と、走査線駆動回路４００４または画素部４
００２に与えられる各種信号及び電位は、ＦＰＣ４０１８から供給されている。
接続端子電極４０１５は、液晶素子４０１３が有する画素電極層４０３０と同じ導電膜か
ら形成され、端子電極４０１６は、薄膜トランジスタ４０１０、４０１１のソース電極及
びドレイン電極と同じ導電膜で形成されている。
接続端子電極４０１５は、ＦＰＣ４０１８が有する端子と、異方性導電膜４０１９を介し
て電気的に接続されている。
また図１４においては、信号線駆動回路４００３を別途形成し、第１の基板４００１に実
装している例を示しているがこの構成に限定されない。走査線駆動回路を別途形成して実
装しても良いし、信号線駆動回路の一部または走査線駆動回路の一部のみを別途形成して
実装しても良い。
図２３は、本明細書に開示する作製方法により作製されるＴＦＴ基板２６００を用いて半
導体装置として液晶表示モジュールを構成する一例を示している。
図２３は液晶表示モジュールの一例であり、ＴＦＴ基板２６００と対向基板２６０１がシ
ール材２６０２により固着され、その間にＴＦＴ等を含む画素部２６０３、液晶層を含む
表示素子２６０４、着色層２６０５が設けられ表示領域を形成している。着色層２６０５
はカラー表示を行う場合に必要であり、ＲＧＢ方式の場合は、赤、緑、青の各色に対応し
た着色層が各画素に対応して設けられている。ＴＦＴ基板２６００と対向基板２６０１の
外側には偏光板２６０６、偏光板２６０７、拡散板２６１３が配設されている。光源は冷
陰極管２６１０と反射板２６１１により構成され、回路基板２６１２は、フレキシブル配
線基板２６０９によりＴＦＴ基板２６００の配線回路部２６０８と接続され、コントロー
ル回路や電源回路などの外部回路が組みこまれている。また偏光板と、液晶層との間に位
相差板を有した状態で積層してもよい。
液晶表示モジュールには、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉ
ｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓ
ｗｉｔｃｈｉｎｇ）モード、ＭＶＡ（Ｍｕｌｔｉ−ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａ
ｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇ
ｎｍｅｎｔ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ
Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ
Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑ
ｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌ
ｉｑｕｉｄ Ｃｒｙｓｔａｌ）モードなどを用いることができる。
以上の工程により、半導体装置として信頼性の高い液晶表示パネルを作製することができ
る。
本明細書に開示する表示装置を用いて上記液晶表示装置を作製することにより、ゲート配
線やソース配線を、Ｃｕを含む導電材料で形成することができるので、配線抵抗の増大を
防ぐことができる。これにより、上記液晶表示装置の高速化及び省電力化を図ることがで
きるので、大画面、高精細画面に対応しうる液晶表示装置を提供することができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態８）
半導体装置の一形態として電子ペーパーの例を示す。
実施の形態１乃至実施の形態４で開示した薄膜トランジスタは、スイッチング素子と電気
的に接続する素子を利用して電子インクを駆動させる電子ペーパーに用いてもよい。電子
ペーパーは、電気泳動表示装置（電気泳動ディスプレイ）とも呼ばれており、紙と同じ読
みやすさ、他の表示装置に比べ低消費電力、薄くて軽い形状とすることが可能という利点
を有している。
電気泳動ディスプレイは、様々な形態が考えられ得るが、プラスの電荷を有する第１の粒
子と、マイナスの電荷を有する第２の粒子とを含むマイクロカプセルが溶媒または溶質に
複数分散されており、マイクロカプセルに電界を印加することによって、マイクロカプセ
ル中の粒子を互いに反対方向に移動させて一方側に集合した粒子の色のみを表示するもの
である。なお、第１の粒子または第２の粒子は染料を含み、電界がない場合において移動
しないものである。また、第１の粒子の色と第２の粒子の色は異なるもの（無色を含む）
とする。
このように、電気泳動ディスプレイは、誘電定数の高い物質が高い電界領域に移動する、
いわゆる誘電泳動的効果を利用したディスプレイである。
上記マイクロカプセルを溶媒中に分散させたものが電子インクと呼ばれるものであり、こ
の電子インクはガラス、プラスチック、布、紙などの表面に印刷することができる。また
、カラーフィルタや色素を有する粒子を用いることによってカラー表示も可能である。
また、アクティブマトリクス基板上に適宜、二つの電極の間に挟まれるように上記マイク
ロカプセルを複数配置すればアクティブマトリクス型の表示装置が完成し、マイクロカプ
セルに電界を印加すれば表示を行うことができる。例えば、実施の形態１及び実施の形態
２で開示した薄膜トランジスタによって得られるアクティブマトリクス基板を用いること
ができる。
なお、マイクロカプセル中の第１の粒子および第２の粒子は、導電体材料、絶縁体材料、
半導体材料、磁性材料、液晶材料、強誘電性材料、エレクトロルミネセント材料、エレク
トロクロミック材料、磁気泳動材料から選ばれた一種の材料、またはこれらの複合材料を
用いればよい。
図２２は、半導体装置の例としてアクティブマトリクス型の電子ペーパーを示す。半導体
装置に用いられる薄膜トランジスタ５８１としては、実施の形態１乃至実施の形態３で示
す薄膜トランジスタと同様に作製できる。
図２２の電子ペーパーは、ツイストボール表示方式を用いた表示装置の例である。ツイス
トボール表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に用いる電極層であ
る第１の電極層及び第２の電極層の間に配置し、第１の電極層及び第２の電極層に電位差
を生じさせての球形粒子の向きを制御することにより、表示を行う方法である。
基板５８０上に形成された薄膜トランジスタ５８１はボトムゲート構造の薄膜トランジス
タであり、半導体層と接する絶縁層５８３に覆われている。また、基板５８０上には、絶
縁層５９１が形成され、薄膜トランジスタのゲート電極上には絶縁層５９２が形成され、
絶縁層５９２上には半導体層５９７が形成されている。また、半導体層５９７上には、薄
膜トランジスタ５８１のソース電極５８２ａ及びドレイン電極５８２ｂが形成され、半導
体層５９７、ソース電極５８２ａ及びドレイン電極５８２ｂは、絶縁層５８３で覆われて
いる。また、絶縁層５８３上にはソース配線５９９ａ及びソース配線５９９ｂが形成され
ており、絶縁層５８３に形成されたコンタクトホールを介して薄膜トランジスタ５８１の
ソース電極５８２ａに接続されている。また、ソース配線５９９ａ、ソース配線５９９ｂ
、及び薄膜トランジスタ５８１を覆って、絶縁層５９８が形成されている。
薄膜トランジスタ５８１のドレイン電極５８２ｂは、第１の電極層５８７と、絶縁層５８
５に形成する開口で接しており電気的に接続している。第１の電極層５８７と基板５９６
に形成された第２の電極層５８８との間には黒色領域５９０ａ及び白色領域５９０ｂを有
し、周りに液体で満たされているキャビティ５９４を含む球形粒子５８９が設けられてお
り、球形粒子５８９の周囲は樹脂等の充填材５９５で充填されている。第１の電極層５８
７が画素電極に相当し、第２の電極層５８８が共通電極に相当する。第２の電極層５８８
は、薄膜トランジスタ５８１と同一基板上に設けられる共通電位線と電気的に接続される
。共通接続部を用いて、一対の基板間に配置される導電性粒子を介して第２の電極層５８
８と共通電位線とを電気的に接続することができる。
また、ツイストボールの代わりに、電気泳動素子を用いることも可能である。透明な液体
と、正に帯電した白い微粒子と負に帯電した黒い微粒子とを封入した直径１０μｍ〜２０
０μｍ程度のマイクロカプセルを用いる。第１の電極層と第２の電極層との間に設けられ
るマイクロカプセルは、第１の電極層と第２の電極層によって、電場が与えられると、白
い微粒子と、黒い微粒子が逆の方向に移動し、白または黒を表示することができる。この
原理を応用した表示素子が電気泳動表示素子であり、電気泳動表示素子を用いたデバイス
は一般的に電子ペーパーとよばれている。電気泳動表示素子は、液晶表示素子に比べて反
射率が高いため、補助ライトは不要であり、また消費電力が小さく、薄暗い場所でも表示
部を認識することが可能である。また、表示部に電源が供給されない場合であっても、一
度表示した像を保持することが可能であるため、電波発信源から表示機能付き半導体装置
（単に表示装置、又は表示装置を具備する半導体装置ともいう）を切断した場合であって
も、表示された像を保存しておくことが可能となる。
以上の工程により、半導体装置として信頼性の高い電子ペーパーを作製することができる
。
実施の形態１乃至実施の形態３に示す表示装置を用いて上記電子ペーパーを作製すること
により、ゲート配線やソース配線を、Ｃｕを含む導電材料で形成することができるので、
配線抵抗の増大を防ぐことができる。これにより、上記電子ペーパーの高速化及び省電力
化を図ることができるので、大画面、高精細画面に対応しうる電子ペーパーを提供するこ
とができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態９）
半導体装置として発光表示装置の例を示す。表示装置の有する表示素子としては、ここで
はエレクトロルミネッセンスを利用する発光素子を用いて示す。エレクトロルミネッセン
スを利用する発光素子は、発光材料が有機化合物であるか、無機化合物であるかによって
区別され、一般的に、前者は有機ＥＬ素子、後者は無機ＥＬ素子と呼ばれている。
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔
がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャ
リア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形成
し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このよう
な発光素子は、電流励起型の発光素子と呼ばれる。
無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分
類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有
するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−ア
クセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、
さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利
用する局在型発光である。なお、ここでは、発光素子として有機ＥＬ素子を用いて説明す
る。
図１６は、半導体装置の例としてデジタル時間階調駆動を適用可能な画素構成の一例を示
す図である。
デジタル時間階調駆動を適用可能な画素の構成及び画素の動作について説明する。ここで
はｎチャネル型のトランジスタを１つの画素に２つ用いる例を示す。
画素６４００は、スイッチング用トランジスタ６４０１、発光素子駆動用トランジスタ６
４０２、発光素子６４０４及び容量素子６４０３を有している。スイッチング用トランジ
スタ６４０１はゲートが走査線６４０６に接続され、第１電極（ソース電極及びドレイン
電極の一方）が信号線６４０５に接続され、第２電極（ソース電極及びドレイン電極の他
方）が発光素子駆動用トランジスタ６４０２のゲートに接続されている。発光素子駆動用
トランジスタ６４０２は、ゲートが容量素子６４０３を介して電源線６４０７に接続され
、第１電極が電源線６４０７に接続され、第２電極が発光素子６４０４の第１電極（画素
電極）に接続されている。発光素子６４０４の第２電極は共通電極６４０８に相当する。
共通電極６４０８は、同一基板上に形成される共通電位線と電気的に接続される。
なお、発光素子６４０４の第２電極（共通電極６４０８）には低電源電位が設定されてい
る。なお、低電源電位とは、電源線６４０７に設定される高電源電位を基準にして、高電
源電位よりも低い電位であり、低電源電位としては例えばＧＮＤ、０Ｖなどが設定されて
いても良い。この高電源電位と低電源電位との電位差を発光素子６４０４に印加して、発
光素子６４０４に電流を流して発光素子６４０４を発光させるため、高電源電位と低電源
電位との電位差が発光素子６４０４の順方向しきい値電圧以上となるようにそれぞれの電
位を設定する。
なお、容量素子６４０３は発光素子駆動用トランジスタ６４０２のゲート容量を代用して
省略することも可能である。発光素子駆動用トランジスタ６４０２のゲート容量について
は、チャネル領域とゲート電極との間で容量が形成されていてもよい。
ここで、電圧入力電圧駆動方式の場合には、発光素子駆動用トランジスタ６４０２のゲー
トには、発光素子駆動用トランジスタ６４０２が十分にオンするか、オフするかの二つの
状態となるようなビデオ信号を入力する。つまり、発光素子駆動用トランジスタ６４０２
は線形領域で動作させる。発光素子駆動用トランジスタ６４０２は線形領域で動作させる
ため、電源線６４０７の電圧よりも高い電圧を発光素子駆動用トランジスタ６４０２のゲ
ートにかける。なお、信号線６４０５には、（電源線電圧＋発光素子駆動用トランジスタ
６４０２のＶｔｈ）以上の電圧をかける。
また、デジタル時間階調駆動に代えて、アナログ階調駆動を行う場合、信号の入力を異な
らせることで、図１６と同じ画素構成を用いることができる。
アナログ階調駆動を行う場合、発光素子駆動用トランジスタ６４０２のゲートに発光素子
６４０４の順方向電圧＋発光素子駆動用トランジスタ６４０２のＶｔｈ以上の電圧をかけ
る。発光素子６４０４の順方向電圧とは、所望の輝度とする場合の電圧を指しており、少
なくとも順方向しきい値電圧よりも大きい。なお、発光素子駆動用トランジスタ６４０２
が飽和領域で動作するようなビデオ信号を入力することで、発光素子６４０４に電流を流
すことができる。発光素子駆動用トランジスタ６４０２を飽和領域で動作させるため、電
源線６４０７の電位は、発光素子駆動用トランジスタ６４０２のゲート電位よりも高くす
る。ビデオ信号をアナログとすることで、発光素子６４０４にビデオ信号に応じた電流を
流し、アナログ階調駆動を行うことができる。
なお、図１６に示す画素構成は、これに限定されない。例えば、図１６に示す画素に新た
にスイッチ、抵抗素子、容量素子、トランジスタ又は論理回路などを追加してもよい。
次に、発光素子の構成について、図１７を用いて説明する。ここでは、駆動用ＴＦＴがｎ
型の場合を例に挙げて、画素の断面構造について説明する。図１７（Ａ）（Ｂ）（Ｃ）の
半導体装置に用いられる発光素子駆動用ＴＦＴ７００１、７０１１、７０２１は、実施の
形態１乃至実施の形態３で示す薄膜トランジスタと同様に作製できる。
発光素子は発光を取り出すために少なくとも陽極又は陰極の一方が透明であればよい。そ
して、基板上に薄膜トランジスタ及び発光素子を形成し、基板とは逆側の面から発光を取
り出す上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対
側の面から発光を取り出す両面射出構造の発光素子があり、画素構成はどの射出構造の発
光素子にも適用することができる。
下面射出構造の発光素子について図１７（Ａ）を用いて説明する。
発光素子駆動用ＴＦＴ７０１１がｎ型で、発光素子７０１２から発せられる光が陰極７０
１３側に射出する場合の、画素の断面図を示す。図１７（Ａ）では、発光素子駆動用ＴＦ
Ｔ７０１１と電気的に接続された透光性を有する導電膜７０１７上に、発光素子７０１２
の陰極７０１３が形成されており、陰極７０１３上にＥＬ層７０１４、陽極７０１５が順
に積層されている。また、基板上には、絶縁層７０３１が形成され、発光素子駆動用ＴＦ
Ｔ７０１１のゲート電極上には絶縁層７０３２が形成され、発光素子駆動用ＴＦＴ７０１
１のソース電極及びドレイン電極上には絶縁層７０３７、絶縁層７０３９が形成される。
また、絶縁層７０３７上にはソース配線７０１８ａ及びソース配線７０１８ｂが形成され
ており、絶縁層７０３７に形成されたコンタクトホールを介して発光素子駆動用ＴＦＴ７
０１１のソース電極に接続されている。なお、透光性を有する導電膜７０１７は、保護絶
縁層７０３５、オーバーコート層７０３４、カラーフィルタ層７０３３、絶縁層７０３９
、絶縁層７０３７に形成されたコンタクトホールを介して発光素子駆動用ＴＦＴ７０１１
のドレイン電極と電気的に接続されている。
透光性を有する導電膜７０１７としては、酸化タングステンを含むインジウム酸化物、酸
化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化
チタンを含むインジウム錫酸化物、インジウム錫酸化物、インジウム亜鉛酸化物、酸化ケ
イ素を添加したインジウム錫酸化物などの透光性を有する導電膜を用いることができる。
また、陰極７０１３は様々な材料を用いることができるが、仕事関数が小さい材料、例え
ば、具体的には、ＬｉやＣｓ等のアルカリ金属、およびＭｇ、Ｃａ、Ｓｒ等のアルカリ土
類金属、およびこれらを含む合金（Ｍｇ：Ａｇ、Ａｌ：Ｌｉなど）の他、ＹｂやＥｒ等の
希土類金属等が好ましい。図１７（Ａ）では、陰極７０１３の膜厚は、光を透過する程度
（好ましくは、５ｎｍ〜３０ｎｍ程度）とする。例えば２０ｎｍの膜厚を有するアルミニ
ウム膜を、陰極７０１３として用いる。
なお、透光性を有する導電膜とアルミニウム膜を積層成膜した後、選択的にエッチングし
て透光性を有する導電膜７０１７と陰極７０１３を形成してもよく、この場合、同じマス
クを用いてエッチングすることができ、好ましい。
また、陰極７０１３の周縁部は、隔壁７０１９で覆う。隔壁７０１９は、ポリイミド、ア
クリル樹脂、ポリアミド、エポキシ樹脂等の有機樹脂膜、無機絶縁膜または有機ポリシロ
キサンを用いて形成する。隔壁７０１９は、特に感光性の樹脂材料を用い、陰極７０１３
上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面となる
ように形成することが好ましい。隔壁７０１９として感光性の樹脂材料を用いる場合、レ
ジストマスクを形成する工程を省略することができる。
また、陰極７０１３及び隔壁７０１９上に形成するＥＬ層７０１４は、単数の層で構成さ
れていても、複数の層が積層されるように構成されていてもどちらでも良い。ＥＬ層７０
１４が複数の層で構成されている場合、陰極７０１３上に電子注入層、電子輸送層、発光
層、ホール輸送層、ホール注入層の順に積層する。なおこれらの層を全て設ける必要はな
い。
また、上記積層順に限定されず、陰極７０１３上にホール注入層、ホール輸送層、発光層
、電子輸送層、電子注入層の順に積層してもよい。ただし、消費電力を比較する場合、陰
極７０１３上に電子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積
層するほうが消費電力が少ないため好ましい。
また、ＥＬ層７０１４上に形成する陽極７０１５としては、様々な材料を用いることがで
きるが、仕事関数が大きい材料、例えば、窒化チタン、窒化ジルコニウム、Ｔｉ、Ｗ、Ｎ
ｉ、Ｐｔ、Ｃｒ等や、ＩＴＯ、ＩＺＯ、ＺｎＯなどの透明導電性材料が好ましい。また、
陽極７０１５上に遮蔽膜７０１６、例えば光を遮光する金属、光を反射する金属等を用い
る。本実施の形態では、陽極７０１５としてＩＴＯ膜を用い、遮蔽膜７０１６としてＴｉ
膜を用いる。
陰極７０１３及び陽極７０１５で、ＥＬ層７０１４を挟んでいる領域が発光素子７０１２
に相当する。図１７（Ａ）に示した素子構造の場合、発光素子７０１２から発せられる光
は、矢印で示すように陰極７０１３側に射出する。
なお、図１７（Ａ）ではゲート電極として透光性を有する導電膜を用いる例を示しており
、発光素子７０１２から発せられる光は、カラーフィルタ層７０３３を通過して射出させ
る。
カラーフィルタ層７０３３はインクジェット法などの液滴吐出法や、印刷法、フォトリソ
グラフィ技術を用いたエッチング方法などでそれぞれ形成する。
また、カラーフィルタ層７０３３はオーバーコート層７０３４で覆われ、さらに保護絶縁
層７０３５によって覆う。なお、図１７（Ａ）ではオーバーコート層７０３４は薄い膜厚
で図示したが、オーバーコート層７０３４は、カラーフィルタ層７０３３に起因する凹凸
を平坦化する機能を有している。
また、保護絶縁層７０３５、オーバーコート層７０３４、カラーフィルタ層７０３３、絶
縁層７０３７、及び絶縁層７０３９に形成され、且つ、ドレイン電極に達するコンタクト
ホールは、隔壁７０１９と重なる位置に配置する。図１７（Ａ）では、ドレイン電極に達
するコンタクトホールと、隔壁７０１９と、を重ねるレイアウトとすることで開口率の向
上を図ることができる。
次に、両面射出構造の発光素子について、図１７（Ｂ）を用いて説明する。
図１７（Ｂ）では、発光素子駆動用ＴＦＴ７０２１と電気的に接続された透光性を有する
導電膜７０２７上に、発光素子７０２２の陰極７０２３が形成されており、陰極７０２３
上にＥＬ層７０２４、陽極７０２５が順に積層されている。また、基板上には、絶縁層７
０４１が形成され、発光素子駆動用ＴＦＴ７０２１のゲート電極上には絶縁層７０４２が
形成され、発光素子駆動用ＴＦＴ７０２１のソース電極及びドレイン電極上には絶縁層７
０４７、絶縁層７０４９が形成される。また、絶縁層７０４７上にはソース配線７０２８
ａ及びソース配線７０２８ｂが形成されており、絶縁層７０４７に形成されたコンタクト
ホールを介して発光素子駆動用ＴＦＴ７０２１のソース電極に接続されている。なお、透
光性を有する導電膜７０２７は、保護絶縁層７０４５、オーバーコート層７０４４、カラ
ーフィルタ層７０４３、絶縁層７０４９、絶縁層７０４７に形成されたコンタクトホール
を介して発光素子駆動用ＴＦＴ７０２１のドレイン電極と電気的に接続されている。
透光性を有する導電膜７０２７としては、酸化タングステンを含むインジウム酸化物、酸
化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化
チタンを含むインジウム錫酸化物、インジウム錫酸化物、インジウム亜鉛酸化物、酸化ケ
イ素を添加したインジウム錫酸化物などの透光性を有する導電膜を用いることができる。
また、陰極７０２３は様々な材料を用いることができるが、仕事関数が小さい材料、例え
ば、具体的には、ＬｉやＣｓ等のアルカリ金属、およびＭｇ、Ｃａ、Ｓｒ等のアルカリ土
類金属、およびこれらを含む合金（Ｍｇ：Ａｇ、Ａｌ：Ｌｉなど）の他、ＹｂやＥｒ等の
希土類金属等が好ましい。本実施の形態では、陰極７０２３の膜厚は、光を透過する程度
（好ましくは、５ｎｍ〜３０ｎｍ程度）とする。例えば２０ｎｍの膜厚を有するアルミニ
ウム膜を、陰極７０２３として用いる。
なお、透光性を有する導電膜とアルミニウム膜を積層成膜した後、選択的にエッチングし
て透光性を有する導電膜７０２７と陰極７０２３を形成してもよく、この場合、同じマス
クを用いてエッチングすることができ、好ましい。
また、陰極７０２３の周縁部は、隔壁７０２９で覆う。隔壁７０２９は、ポリイミド、ア
クリル樹脂、ポリアミド、エポキシ樹脂等の有機樹脂膜、無機絶縁膜または有機ポリシロ
キサンを用いて形成する。隔壁７０２９は、特に感光性の樹脂材料を用い、陰極７０２３
上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面となる
ように形成することが好ましい。隔壁７０２９として感光性の樹脂材料を用いる場合、レ
ジストマスクを形成する工程を省略することができる。
また、陰極７０２３及び隔壁７０２９上に形成するＥＬ層７０２４は、単数の層で構成さ
れていても、複数の層が積層されるように構成されていてもどちらでも良い。ＥＬ層７０
２４が複数の層で構成されている場合、陰極７０２３上に電子注入層、電子輸送層、発光
層、ホール輸送層、ホール注入層の順に積層する。なおこれらの層を全て設ける必要はな
い。
また、上記積層順に限定されず、陰極７０２３上にホール注入層、ホール輸送層、発光層
、電子輸送層、電子注入層の順に積層してもよい。ただし、消費電力を比較する場合、陰
極７０２３上に電子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積
層するほうが消費電力が少ないため好ましい。
また、ＥＬ層７０２４上に形成する陽極７０２５としては、様々な材料を用いることがで
きるが、仕事関数が大きい材料、例えば、ＩＴＯ、ＩＺＯ、ＺｎＯなどの透明導電性材料
が好ましい。本実施の形態では、陽極７０２５として酸化珪素を含むＩＴＯ膜を用いる。
陰極７０２３及び陽極７０２５で、ＥＬ層７０２４を挟んでいる領域が発光素子７０２２
に相当する。図１７（Ｂ）に示した素子構造の場合、発光素子７０２２から発せられる光
は、矢印で示すように陽極７０２５側と陰極７０２３側の両方に射出する。
なお、図１７（Ｂ）ではゲート電極層として透光性を有する導電膜を用いる例を示してお
り、発光素子７０２２から陰極７０２３側に発せられる光は、カラーフィルタ層７０４３
を通過して射出させる。
カラーフィルタ層７０４３はインクジェット法などの液滴吐出法や、印刷法、フォトリソ
グラフィ技術を用いたエッチング方法などでそれぞれ形成する。
また、カラーフィルタ層７０４３はオーバーコート層７０４４で覆われ、さらに保護絶縁
層７０４５によって覆う。
また、保護絶縁層７０４５、オーバーコート層７０４４及びカラーフィルタ層７０４３、
絶縁層７０４７、７０４９に形成され、且つ、ドレイン電極に達するコンタクトホールは
、隔壁７０２９と重なる位置に配置する。ドレイン電極に達するコンタクトホールと、隔
壁７０２９とを重ねるレイアウトとすることで陽極７０２５側の開口率と陰極７０２３側
の開口率をほぼ同一とすることができる。
ただし、両面射出構造の発光素子を用い、どちらの表示面もフルカラー表示とする場合、
陽極７０２５側からの光はカラーフィルタ層７０４３を通過しないため、別途カラーフィ
ルタ層を備えた封止基板を陽極７０２５上方に設けることが好ましい。
次に、上面射出構造の発光素子について、図１７（Ｃ）を用いて説明する。
図１７（Ｃ）に、発光素子駆動用ＴＦＴ７００１がｎチャネル型で、発光素子７００２か
ら発せられる光が陽極７００５側に抜ける場合の、画素の断面図を示す。図１７（Ｃ）で
は、発光素子駆動用ＴＦＴ７００１と電気的に接続された発光素子７００２の陰極７００
３が形成されており、陰極７００３上にＥＬ層７００４、陽極７００５が順に積層されて
いる。また、基板上には、絶縁層７０５１が形成され発光素子駆動用ＴＦＴ７００１のゲ
ート電極上には絶縁層７０５２が形成され、発光素子駆動用ＴＦＴ７００１のソース電極
及びドレイン電極上には絶縁層７０５７、絶縁層７０５９が形成される。また、絶縁層７
０５７上にはソース配線７００８ａ及びソース配線７００８ｂが形成されており、絶縁層
７０５７に形成されたコンタクトホールを介して発光素子駆動用ＴＦＴ７００１のソース
電極に接続されている。なお、陰極７００３は、絶縁層７０５７、７０５９に形成された
コンタクトホールを介して発光素子駆動用ＴＦＴ７００１のドレイン電極と電気的に接続
されている。
また、陰極７００３は様々な材料を用いることができるが、仕事関数が小さい材料、例え
ば、具体的には、ＬｉやＣｓ等のアルカリ金属、およびＭｇ、Ｃａ、Ｓｒ等のアルカリ土
類金属、およびこれらを含む合金（Ｍｇ：Ａｇ、Ａｌ：Ｌｉなど）の他、ＹｂやＥｒ等の
希土類金属等が好ましい。
また、陰極７００３の周縁部は、隔壁７００９で覆う。隔壁７００９は、ポリイミド、ア
クリル樹脂、ポリアミド、エポキシ樹脂等の有機樹脂膜、無機絶縁膜または有機ポリシロ
キサンを用いて形成する。隔壁７００９は、特に感光性の樹脂材料を用い、陰極７００３
上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面となる
ように形成することが好ましい。隔壁７００９として感光性の樹脂材料を用いる場合、レ
ジストマスクを形成する工程を省略することができる。
また、陰極７００３及び隔壁７００９上に形成するＥＬ層７００４は、単数の層で構成さ
れていても、複数の層が積層されるように構成されていてもどちらでも良い。ＥＬ層７０
０４が複数の層で構成されている場合、陰極７００３上に電子注入層、電子輸送層、発光
層、ホール輸送層、ホール注入層の順に積層する。なおこれらの層を全て設ける必要はな
い。
また、上記積層順に限定されず、陰極７００３上にホール注入層、ホール輸送層、発光層
、電子輸送層、電子注入層の順に積層してもよい。この順に積層する場合は、陰極７００
３は陽極として機能することとなる。
図１７（Ｃ）では、Ｔｉ膜、アルミニウム膜、Ｔｉ膜の順に積層した積層膜上に、ホール
注入層、ホール輸送層、発光層、電子輸送層、電子注入層の順に積層し、その上にＭｇ：
Ａｇ合金薄膜とＩＴＯとの積層を形成する。
ただし、消費電力を比較する場合、陰極７００３上に電子注入層、電子輸送層、発光層、
ホール輸送層、ホール注入層の順に積層するほうが消費電力が少ないため好ましい。
陽極７００５は光を透過する透光性を有する導電性材料を用いて形成し、例えば酸化タン
グステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化
チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸
化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を
有する導電膜を用いても良い。
陰極７００３及び陽極７００５でＥＬ層７００４を挟んでいる領域が発光素子７００２に
相当する。図１７（Ｃ）に示した画素の場合、発光素子７００２から発せられる光は、矢
印で示すように陽極７００５側に射出する。
また、図１７（Ｃ）において、発光素子駆動用ＴＦＴ７００１のドレイン電極は、絶縁層
７０５７、絶縁層７０５９に形成されたコンタクトホールを介して陰極７００３と電気的
に接続する。平坦化絶縁層７０５３は、ポリイミド、アクリル樹脂、ベンゾシクロブテン
系樹脂、ポリアミド、エポキシ樹脂等の有機材料を用いることができる。また上記有機材
料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）
、ＢＰＳＧ（リンボロンガラス）等を用いることができる。なお、これらの材料で形成さ
れる絶縁膜を複数積層させることで、平坦化絶縁層７０５３を形成してもよい。平坦化絶
縁層７０５３の形成法は、特に限定されず、その材料に応じて、スパッタ法、ＳＯＧ法、
スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン印
刷、オフセット印刷等）、ドクターナイフ、ロールコーター、カーテンコーター、ナイフ
コーター等を用いることができる。また、平坦化絶縁層７０５３上に、保護絶縁層７０５
５が形成されている。
また、陰極７００３と、隣り合う画素の陰極とを絶縁するために隔壁７００９を設ける。
隔壁７００９は、ポリイミド、アクリル樹脂、ポリアミド、エポキシ樹脂等の有機樹脂膜
、無機絶縁膜または有機ポリシロキサンを用いて形成する。隔壁７００９は、特に感光性
の樹脂材料を用い、陰極７００３上に開口部を形成し、その開口部の側壁が連続した曲率
を持って形成される傾斜面となるように形成することが好ましい。隔壁７００９として感
光性の樹脂材料を用いる場合、レジストマスクを形成する工程を省略することができる。
また、図１７（Ｃ）の構造においては、フルカラー表示を行う場合、例えば発光素子７０
０２として緑色発光素子とし、隣り合う一方の発光素子を赤色発光素子とし、もう一方の
発光素子を青色発光素子とする。また、３種類の発光素子だけでなく白色素子を加えた４
種類の発光素子でフルカラー表示ができる発光表示装置を作製してもよい。
また、図１７（Ｃ）の構造においては、配置する複数の発光素子を全て白色発光素子とし
て、発光素子７００２上方にカラーフィルタなどを有する封止基板を配置する構成とし、
フルカラー表示ができる発光表示装置を作製してもよい。白色などの単色の発光を示す材
料を形成し、カラーフィルタや色変換層を組み合わせることによりフルカラー表示を行う
ことができる。
もちろん単色発光の表示を行ってもよい。例えば、白色発光を用いて照明装置を形成して
もよいし、単色発光を用いてエリアカラータイプの発光装置を形成してもよい。
また、必要があれば、円偏光板などの偏光フィルムなどの光学フィルムを設けてもよい。
なお、ここでは、発光素子として有機ＥＬ素子について述べたが、発光素子として無機Ｅ
Ｌ素子を設けることも可能である。
なお、発光素子の駆動を制御する薄膜トランジスタ（発光素子駆動用ＴＦＴ）と発光素子
が電気的に接続されている例を示したが、発光素子駆動用ＴＦＴと発光素子との間に電流
制御用ＴＦＴが接続されている構成であってもよい。
また、発光素子、及び隔壁を設けない構成であれば、本実施の形態は液晶表示装置にも適
用することができる。液晶表示装置の場合について図３７に示す。
図３７では、駆動用ＴＦＴ７０６１と電気的に接続された透光性を有する導電膜７０６７
を有しする。また、基板上には、絶縁層７０７１が形成され、駆動用ＴＦＴ７０６１のゲ
ート電極上には絶縁層７０７２が形成され、駆動用ＴＦＴ７０６１のソース電極及びドレ
イン電極上には絶縁層７０７７、絶縁層７０７９が形成される。また、絶縁層７０７７上
にはソース配線７０６８ａ及びソース配線７０６８ｂが形成されており、絶縁層７０７７
に形成されたコンタクトホールを介して駆動用ＴＦＴ７０６１のソース電極に接続されて
いる。透光性を有する導電膜７０６７は、絶縁層７０７７、絶縁層７０７９に形成された
コンタクトホールを介して駆動用ＴＦＴ７０６１のドレイン電極と電気的に接続されてい
る。
透光性を有する導電膜７０６７としては、酸化タングステンを含むインジウム酸化物、酸
化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化
チタンを含むインジウム錫酸化物、インジウム錫酸化物、インジウム亜鉛酸化物、酸化ケ
イ素を添加したインジウム錫酸化物などの透光性を有する導電膜を用いることができる。
なお、図３７では、バックライトなどから発せられる光は、カラーフィルタ層７０６３を
通過して射出させる。カラーフィルタ層７０６３はインクジェット法などの液滴吐出法や
、印刷法、フォトリソグラフィ技術を用いたエッチング方法などでそれぞれ形成する。
また、カラーフィルタ層７０６３はオーバーコート層７０６４で覆われ、さらに保護絶縁
層７０６５によって覆われる。なお、オーバーコート層７０６４は薄い膜厚で図示したが
、オーバーコート層７０６４は、カラーフィルタ層７０６３に起因する凹凸を平坦化する
機能を有している。
さらに透光性を有する導電膜７０６７の上に液晶層を設けることにより、液晶表示装置に
適用することができる。
次に、半導体装置の一形態に相当する発光表示パネル（発光パネルともいう）の外観及び
断面について、図１５を用いて説明する。図１５（Ａ）は、第１の基板上に形成された薄
膜トランジスタ及び発光素子を、第２の基板との間にシール材によって封止した、パネル
の平面図であり、図１５（Ｂ）は、図１５（Ａ）のＨ−Ｉにおける断面図に相当する。
第１の基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、４５０
３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂを囲むようにして、シール材４５０５
が設けられている。また画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び
走査線駆動回路４５０４ａ、４５０４ｂの上に第２の基板４５０６が設けられている。よ
って画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５
０４ａ、４５０４ｂは、第１の基板４５０１とシール材４５０５と第２の基板４５０６と
によって、充填材４５０７と共に密封されている。このように外気に曝されないように気
密性が高く、脱ガスの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィル
ム等）やカバー材で画素部４５０２、信号線駆動回路４５０３ａ、信号線駆動回路４５０
３ｂ、及び走査線駆動回路４５０４ａ、走査線駆動回路４５０４ｂをパッケージング（封
入）することが好ましい。
また第１の基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、４
５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは、薄膜トランジスタを複数有し
ており、図１５（Ｂ）では、画素部４５０２に含まれる薄膜トランジスタ４５１０と、信
号線駆動回路４５０３ａに含まれる薄膜トランジスタ４５０９とを例示している。薄膜ト
ランジスタ４５０９、４５１０上には絶縁層４５４１、絶縁層４５４３が設けられ、薄膜
トランジスタ４５１０上には絶縁層４５４４が設けられている。また、第１の基板４５０
１上には絶縁層４５４５が設けられ、薄膜トランジスタのゲート電極上には絶縁層４５４
６が設けられている。また、絶縁層４５４１上にはソース配線４５４８が設けられており
、絶縁層４５４１に形成されたコンタクトホールを介して、薄膜トランジスタ４５１０の
ソース電極に接続されている。
薄膜トランジスタ４５０９、４５１０は、実施の形態１乃至実施の形態３で示した薄膜ト
ランジスタを適用することができる。本実施の形態において、薄膜トランジスタ４５０９
、４５１０はｎチャネル型薄膜トランジスタである。
絶縁層４５４３上において、駆動回路用の薄膜トランジスタ４５０９の半導体層のチャネ
ル形成領域と重なる位置に導電層４５４０が設けられている。導電層４５４０を半導体層
のチャネル形成領域と重なる位置に設けることによって、薄膜トランジスタ４５０９のし
きい値電圧を制御することができる。また、ＢＴ試験前後における薄膜トランジスタ４５
０９のしきい値電圧の変化量を低減することができる。また、導電層４５４０は、電位が
薄膜トランジスタ４５０９のゲート電極と同じでもよいし、異なっていても良く、第２の
ゲート電極として機能させることもできる。また、導電層４５４０の電位がＧＮＤ、０Ｖ
、或いはフローティング状態であってもよい。
また、平坦化絶縁膜として絶縁層４５４４を形成する。絶縁層４５４４としては、実施の
形態７で示した絶縁層４０２１と同様な材料及び方法で形成すればよい。ここでは、絶縁
層としてアクリル樹脂を用いる。
また４５１１は発光素子に相当し、発光素子４５１１が有する画素電極である第１の電極
層４５１７は、薄膜トランジスタ４５１０のソース電極またはドレイン電極と電気的に接
続されている。なお発光素子４５１１の構成は、第１の電極層４５１７、電界発光層４５
１２、第２の電極層４５１３の積層構造であるが、示した構成に限定されない。発光素子
４５１１から取り出す光の方向などに合わせて、発光素子４５１１の構成は適宜変えるこ
とができる。
隔壁４５２０は、有機樹脂膜、無機絶縁膜または有機ポリシロキサンを用いて形成する。
特に感光性の材料を用い、第１の電極層４５１７上に開口部を形成し、その開口部の側壁
が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。
電界発光層４５１２は、単数の層で構成されていても、複数の層が積層されるように構成
されていてもどちらでも良い。
発光素子４５１１に酸素、水素、水分、二酸化炭素等が侵入しないように、第２の電極層
４５１３及び隔壁４５２０上に保護膜を形成してもよい。保護膜としては、窒化珪素膜、
窒化酸化珪素膜、ＤＬＣ膜等を形成することができる。
また、信号線駆動回路４５０３ａ、４５０３ｂ、走査線駆動回路４５０４ａ、４５０４ｂ
、または画素部４５０２に与えられる各種信号及び電位は、ＦＰＣ４５１８ａ、ＦＰＣ４
５１８ｂから供給されている。
接続端子電極４５１５が、発光素子４５１１が有する第１の電極層４５１７と同じ導電膜
から形成され、端子電極４５１６は、薄膜トランジスタ４５０９、４５１０が有するソー
ス電極及びドレイン電極と同じ導電膜から形成されている。
接続端子電極４５１５は、ＦＰＣ４５１８ａが有する端子と、異方性導電膜４５１９を介
して電気的に接続されている。
発光素子４５１１からの光の取り出し方向に位置する第２の基板は透光性でなければなら
ない。その場合には、ガラス板、プラスチック板、ポリエステルフィルムまたはアクリル
樹脂フィルムのような透光性を有する材料を用いる。
また、充填材４５０７としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹
脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル樹
脂、ポリイミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）または
ＥＶＡ（エチレンとビニルアセテートの共重合体）を用いることができる。例えば充填材
として窒素を用いればよい。
また、必要であれば、発光素子の射出面に偏光板、又は円偏光板（楕円偏光板を含む）、
位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けてもよ
い。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により
反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
信号線駆動回路４５０３ａ、信号線駆動回路４５０３ｂ、及び走査線駆動回路４５０４ａ
、走査線駆動回路４５０４ｂは、別途用意された基板上に単結晶半導体膜又は多結晶半導
体膜によって形成された駆動回路で実装されていてもよい。また、信号線駆動回路のみ、
或いは一部、又は走査線駆動回路のみ、或いは一部のみを別途形成して実装しても良く、
図１５の構成に限定されない。
以上の工程により、半導体装置として信頼性の高い発光表示装置（表示パネル）を作製す
ることができる。
本明細書に開示する表示装置を用いて上記発光表示装置を作製することにより、ゲート配
線やソース配線を、Ｃｕを含む導電材料で形成することができるので、配線抵抗の増大を
防ぐことができる。これにより、上記発光表示装置の高速化及び省電力化を図ることがで
きるので、大画面、高精細画面に対応しうる発光表示装置を提供することができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態１０）
本明細書に開示する半導体装置は、電子ペーパーとして適用することができる。電子ペー
パーは、情報を表示するものであればあらゆる分野の電子機器に用いることが可能である
。例えば、電子ペーパーを用いて、電子書籍（電子ブック）、ポスター、電車などの乗り
物の車内広告、クレジットカード等の各種カードにおける表示等に適用することができる
。電子機器の一例を図２４及び図２５に示す。
図２４（Ａ）は、電子ペーパーで作られたポスター２６３１を示している。広告媒体が紙
の印刷物である場合には、広告の交換は人手によって行われるが、電子ペーパーを用いれ
ば短時間で広告の表示を変えることができる。また、表示も崩れることなく安定した画像
が得られる。なお、ポスターは無線で情報を送受信できる構成としてもよい。
本明細書に開示する表示装置を用いてポスター２６３１を作製することにより、ゲート配
線やソース配線を、Ｃｕを含む導電材料で形成することができるので、配線抵抗の増大を
防ぐことができる。これにより、上記表示装置の高速化及び省電力化を図ることができる
ので、大画面、高精細画面に対応しうるポスター２６３１を提供することができる。
また、図２４（Ｂ）は、電車などの乗り物の車内広告２６３２を示している。広告媒体が
紙の印刷物である場合には、広告の交換は人手によって行われるが、電子ペーパーを用い
れば人手を多くかけることなく短時間で広告の表示を変えることができる。また表示も崩
れることなく安定した画像が得られる。なお、車内広告は無線で情報を送受信できる構成
としてもよい。
本明細書に開示する表示装置を用いて車内広告２６３２を作製することにより、ゲート配
線やソース配線を、Ｃｕを含む導電材料で形成することができるので、配線抵抗の増大を
防ぐことができる。これにより、上記表示装置の高速化及び省電力化を図ることができる
ので、大画面、高精細画面に対応しうる車内広告２６３２を提供することができる。
図２５は、電子書籍の一例を示している。例えば、電子書籍２７００は、筐体２７０１お
よび筐体２７０３の２つの筐体で構成されている。筐体２７０１および筐体２７０３は、
軸部２７１１により一体とされており、該軸部２７１１を軸として開閉動作を行うことが
できる。このような構成により、紙の書籍のような動作を行うことが可能となる。
筐体２７０１には表示部２７０５が組み込まれ、筐体２７０３には表示部２７０７が組み
込まれている。表示部２７０５および表示部２７０７は、続き画面を表示する構成として
もよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とするこ
とで、例えば右側の表示部（図２５では表示部２７０５）に文章を表示し、左側の表示部
（図２５では表示部２７０７）に画像を表示することができる。
また、図２５では、筐体２７０１に操作部などを備えた例を示している。例えば、筐体２
７０１において、電源２７２１、操作キー２７２３、スピーカ２７２５などを備えている
。操作キー２７２３により、頁を送ることができる。なお、筐体の表示部と同一面にキー
ボードやポインティングデバイスなどを備える構成としてもよい。また、筐体の裏面や側
面に、外部接続用端子（イヤホン端子、ＵＳＢ端子、またはＡＣアダプタおよびＵＳＢケ
ーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成と
してもよい。さらに、電子書籍２７００は、電子辞書としての機能を持たせた構成として
もよい。
また、電子書籍２７００は、無線で情報を送受信できる構成としてもよい。無線により、
電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすること
も可能である。
（実施の形態１１）
本明細書に開示する半導体装置は、さまざまな電子機器（遊技機も含む）に適用すること
ができる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン
受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメ
ラなどのカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともい
う）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機な
どが挙げられる。
図２６（Ａ）は、テレビジョン装置の一例を示している。テレビジョン装置９６００は、
筐体９６０１に表示部９６０３が組み込まれている。表示部９６０３により、映像を表示
することが可能である。また、ここでは、スタンド９６０５により筐体９６０１を支持し
た構成を示している。
テレビジョン装置９６００の操作は、筐体９６０１が備える操作スイッチや、別体のリモ
コン操作機９６１０により行うことができる。リモコン操作機９６１０が備える操作キー
９６０９により、チャンネルや音量の操作を行うことができ、表示部９６０３に表示され
る映像を操作することができる。また、リモコン操作機９６１０に、当該リモコン操作機
９６１０から出力する情報を表示する表示部９６０７を設ける構成としてもよい。
なお、テレビジョン装置９６００は、受信機やモデムなどを備えた構成とする。受信機に
より一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線に
よる通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向
（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
本明細書に開示する表示装置を用いてテレビジョン装置９６００を作製することにより、
ゲート配線やソース配線を、Ｃｕを含む導電材料で形成することができるので、配線抵抗
の増大を防ぐことができる。これにより、上記表示装置の高速化及び省電力化を図ること
ができるので、大画面、高精細画面に対応しうるテレビジョン装置９６００を提供するこ
とができる。
図２６（Ｂ）は、デジタルフォトフレームの一例を示している。例えば、デジタルフォト
フレーム９７００は、筐体９７０１に表示部９７０３が組み込まれている。表示部９７０
３は、各種画像を表示することが可能であり、例えばデジタルカメラなどで撮影した画像
データを表示させることで、通常の写真立てと同様に機能させることができる。
なお、デジタルフォトフレーム９７００は、操作部、外部接続用端子（ＵＳＢ端子、ＵＳ
Ｂケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構
成とする。これらの構成は、表示部と同一面に組み込まれていてもよいが、側面や裏面に
備えるとデザイン性が向上するため好ましい。例えば、デジタルフォトフレームの記録媒
体挿入部に、デジタルカメラで撮影した画像データを記憶したメモリを挿入して画像デー
タを取り込み、取り込んだ画像データを表示部９７０３に表示させることができる。
また、デジタルフォトフレーム９７００は、無線で情報を送受信できる構成としてもよい
。無線により、所望の画像データを取り込み、表示させる構成とすることもできる。
図２７（Ａ）は携帯型遊技機であり、筐体９８８１と筐体９８９１の２つの筐体で構成さ
れており、連結部９８９３により、開閉可能に連結されている。筐体９８８１には表示部
９８８２が組み込まれ、筐体９８９１には表示部９８８３が組み込まれている。また、図
２７（Ａ）に示す携帯型遊技機は、その他、スピーカ部９８８４、記録媒体挿入部９８８
６、ＬＥＤランプ９８９０、入力手段（操作キー９８８５、接続端子９８８７、センサ９
８８８（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、
化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振
動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン９８８９）等を備え
ている。もちろん、携帯型遊技機の構成は上述のものに限定されず、少なくとも本明細書
に開示する半導体装置を備えた構成であればよく、その他付属設備が適宜設けられた構成
とすることができる。図２７（Ａ）に示す携帯型遊技機は、記録媒体に記録されているプ
ログラム又はデータを読み出して表示部に表示する機能や、他の携帯型遊技機と無線通信
を行って情報を共有する機能を有する。なお、図２７（Ａ）に示す携帯型遊技機が有する
機能はこれに限定されず、様々な機能を有することができる。
図２７（Ｂ）は大型遊技機であるスロットマシン９９００の一例を示している。スロット
マシン９９００は、筐体９９０１に表示部９９０３が組み込まれている。また、スロット
マシン９９００は、その他、スタートレバーやストップスイッチなどの操作手段、コイン
投入口、スピーカなどを備えている。もちろん、スロットマシン９９００の構成は上述の
ものに限定されず、少なくとも本明細書に開示する半導体装置を備えた構成であればよく
、その他付属設備が適宜設けられた構成とすることができる。
図２８（Ａ）は携帯型のコンピュータの一例を示す斜視図である。
図２８（Ａ）の携帯型のコンピュータは、上部筐体９３０１と下部筐体９３０２とを接続
するヒンジユニットを閉状態として表示部９３０３を有する上部筐体９３０１と、キーボ
ード９３０４を有する下部筐体９３０２とを重ねた状態とすることができ、持ち運ぶこと
が便利であるとともに、使用者がキーボード入力する場合には、ヒンジユニットを開状態
として、表示部９３０３を見て入力操作を行うことができる。
また、下部筐体９３０２はキーボード９３０４の他に入力操作を行うポインティングデバ
イス９３０６を有する。また、表示部９３０３をタッチ入力パネルとすれば、表示部の一
部に触れることで入力操作を行うこともできる。また、下部筐体９３０２はＣＰＵやハー
ドディスク等の演算機能部を有している。また、下部筐体９３０２は他の機器、例えばＵ
ＳＢの通信規格に準拠した通信ケーブルが差し込まれる外部接続ポート９３０５を有して
いる。
上部筐体９３０１には更に上部筐体９３０１内部にスライドさせて収納可能な表示部９３
０７を有しており、広い表示画面を実現することができる。また、収納可能な表示部９３
０７の画面の向きを使用者は調節できる。また、収納可能な表示部９３０７をタッチ入力
パネルとすれば、収納可能な表示部の一部に触れることで入力操作を行うこともできる。
表示部９３０３または収納可能な表示部９３０７は、液晶表示パネル、有機発光素子また
は無機発光素子などの発光表示パネルなどの映像表示装置を用いる。
また、図２８（Ａ）の携帯型のコンピュータは、受信機などを備えた構成として、テレビ
放送を受信して映像を表示部９３０３または表示部９３０７に表示することができる。ま
た、上部筐体９３０１と下部筐体９３０２とを接続するヒンジユニットを閉状態としたま
ま、表示部９３０７をスライドさせて画面全面を露出させ、画面角度を調節して使用者が
テレビ放送を見ることもできる。この場合には、ヒンジユニットを開状態として表示部９
３０３を表示させず、さらにテレビ放送を表示するだけの回路の起動のみを行うため、最
小限の消費電力とすることができ、バッテリー容量の限られている携帯型のコンピュータ
において有用である。
また、図２８（Ｂ）は、腕時計のように使用者の腕に装着可能な形態を有している携帯電
話の一例を示す斜視図である。
この携帯電話は、少なくとも電話機能を有する通信装置及びバッテリーを有する本体、本
体を腕に装着するためのバンド部９２０４、腕に対するバンド部９２０４の固定状態を調
節する調節部９２０５、表示部９２０１、スピーカ９２０７、及びマイク９２０８から構
成されている。
また、本体は、操作スイッチ９２０３を有し、電源入力スイッチや、表示切り替えスイッ
チや、撮像開始指示スイッチの他、例えばボタンを押すとインタネット用のプログラムが
起動されるなど、各ファンクションを対応づけることができる。
この携帯電話の入力操作は、表示部９２０１に指や入力ペンなどで触れること、又は操作
スイッチ９２０３の操作、またはマイク９２０８への音声入力により行われる。なお、図
２８（Ｂ）では、表示部９２０１に表示された表示ボタン９２０２を図示しており、指な
どで触れることにより入力を行うことができる。
また、本体は、撮影レンズを通して結像される被写体像を電子画像信号に変換する撮像手
段を有するカメラ部９２０６を有する。なお、特にカメラ部は設けなくともよい。
また、図２８（Ｂ）に示す携帯電話は、テレビ放送の受信機などを備えた構成として、テ
レビ放送を受信して映像を表示部９２０１に表示することができ、さらにメモリなどの記
憶装置などを備えた構成として、テレビ放送をメモリに録画できる。また、図２８（Ｂ）
に示す携帯電話は、ＧＰＳなどの位置情報を収集できる機能を有していてもよい。
表示部９２０１は、液晶表示パネル、有機発光素子または無機発光素子などの発光表示パ
ネルなどの映像表示装置を用いる。図２８（Ｂ）に示す携帯電話は、小型、且つ、軽量で
あるため、バッテリー容量が限られており、表示部９２０１に用いる表示装置は低消費電
力で駆動できるパネルを用いることが好ましい。
なお、図２８（Ｂ）では”腕”に装着するタイプの電子機器を図示したが、特に限定され
ず、携行できる形状を有しているものであればよい。
（実施の形態１２）
本実施の形態では、表示素子として液晶素子を用いた液晶表示装置の一例を図２９乃至図
３２を用いて説明する。図２９乃至図３２の液晶表示装置に用いられるＴＦＴ６２８、６
２９は、実施の形態１乃至実施の形態３で示す薄膜トランジスタを用いることができる。
液晶表示装置の一例として、ＶＡ（Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）型の液晶表
示装置について示す。ＶＡ型の液晶表示装置とは、液晶表示パネルの液晶分子の配列を制
御する方式の一種である。ＶＡ型の液晶表示装置は、電圧が印加されていないときにパネ
ル面に対して液晶分子が垂直方向を向く方式である。本実施の形態では、特に画素（ピク
セル）をいくつかの領域（サブピクセル）に分け、それぞれ別の方向に液晶分子を倒すよ
う工夫されている。これをマルチドメイン化あるいはマルチドメイン設計という。以下の
説明では、マルチドメイン設計が考慮された液晶表示装置について説明する。
図３０及び図３１は、それぞれ画素電極及び対向電極を示している。なお、図３０は画素
電極が形成される基板側の平面図であり、図中に示す切断線Ｅ−Ｆに対応する断面構造を
図２９に表している。また、図３１は対向電極が形成される基板側の平面図である。以下
の説明ではこれらの図を参照して説明する。
図２９は、ＴＦＴ６２８とそれに接続する画素電極６２４、及び保持容量部６３０が形成
された基板６００と、対向電極６４０等が形成される対向基板６０１とが重ね合わせられ
、液晶が注入された状態を示している。
対向基板６０１においてスペーサ（図示せず）が形成される位置には、着色膜６３６（第
１の着色膜、第２の着色膜、第３着色膜（図示せず））、対向電極６４０が形成されてい
る。この構造により、液晶の配向を制御するための突起６４４とスペーサの高さを異なら
せている。画素電極６２４上には配向膜６４８が形成され、同様に対向電極６４０上にも
配向膜６４６が形成されている。基板６００と対向基板６０１との間に液晶層６５０が形
成されている。
スペーサは柱状スペーサを用いてもよいし、ビーズスペーサを散布してもよい。さらには
、スペーサを基板６００上に形成される画素電極６２４上に形成してもよい。
絶縁層６６１が形成された基板６００上には、ＴＦＴ６２８とそれに接続する画素電極６
２４、及び保持容量部６３０が形成される。画素電極６２４は、ＴＦＴ６２８、ソース配
線６１６、及び保持容量部６３０を覆う絶縁層６６４、絶縁層６６４上の絶縁層６６６及
び絶縁層６６６上の絶縁層６２２をそれぞれ貫通するコンタクトホール６２３で、配線６
１８と接続する。また、絶縁層６６４上にはソース配線６１６ａ及びソース配線６１６ｂ
の積層からなるソース配線６１６が形成されており、絶縁層６６４に形成されたコンタク
トホールを介してＴＦＴ６２８のソース電極またはドレイン電極に接続されている。ここ
で、ＴＦＴ６２８は実施の形態１及び実施の形態２で示す薄膜トランジスタを適宜用いる
ことができる。
また、保持容量部６３０は、ＴＦＴ６２８のゲート配線６０２と同時に形成した第１の容
量配線である容量配線６０４と、ゲート配線６０２上の絶縁層６６２と、配線６１８と同
時に形成した第２の容量配線である容量配線６１７で構成される。ここで、ゲート配線６
０２はゲート配線６０２ａ、６０２ｂの積層であり、ゲート配線６０２ｂはＴＦＴ６２８
のゲート電極として機能する。また、容量配線６０４も容量配線６０４ａ、容量配線６０
４ｂの積層である。
画素電極６２４と液晶層６５０と対向電極６４０が重なり合うことで、液晶素子が形成さ
れている。
図３０に基板６００上の構造を示す。画素電極６２４は実施の形態１及び実施の形態２で
示した材料を用いて形成する。画素電極６２４にはスリット６２５を設ける。スリット６
２５は液晶の配向を制御するためのものである。
図３０に示すＴＦＴ６２９とそれに接続する画素電極６２６及び保持容量部６３１は、そ
れぞれＴＦＴ６２８、画素電極６２４及び保持容量部６３０と同様に形成することができ
る。なお、保持容量部６３１を形成する容量配線６０５も、容量配線６０４と同様に容量
配線６０５ａ、容量配線６０５ｂの積層である。ここで、ＴＦＴ６２８とＴＦＴ６２９は
共にソース配線６１６及びゲート配線６０２と接続している。この液晶表示パネルの画素
（ピクセル）は、画素電極６２４と画素電極６２６により構成されている。画素電極６２
４と画素電極６２６はサブピクセルである。
図３１に対向基板側の構造を示す。対向電極６４０は、画素電極６２４と同様の材料を用
いて形成することが好ましい。対向電極６４０上には液晶の配向を制御する突起６４４が
形成されている。
この画素構造の等価回路を図３２に示す。ＴＦＴ６２８とＴＦＴ６２９は、共にゲート配
線６０２、ソース配線６１６と接続している。この場合、容量配線６０４と容量配線６０
５の電位を異ならせることで、液晶素子６５１と液晶素子６５２の動作を異ならせること
ができる。すなわち、容量配線６０４と容量配線６０５の電位を個別に制御することによ
り液晶の配向を精密に制御して視野角を広げている。
スリット６２５を設けた画素電極６２４に電圧を印加すると、スリット６２５の近傍には
電界の歪み（斜め電界）が発生する。このスリット６２５と、対向基板６０１側の突起６
４４とを交互に咬み合うように配置することで、斜め電界を効果的に発生させて液晶の配
向を制御することで、液晶が配向する方向を場所によって異ならせている。すなわち、マ
ルチドメイン化して液晶表示パネルの視野角を広げている。
次に、上記とは異なるＶＡ型の液晶表示装置について、図３３乃至図３６を用いて説明す
る。なお、以下に説明する発明の構成において、上述のＶＡ型の液晶表示装置と同一部分
又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返
しの説明は省略する。
図３３と図３４は、ＶＡ型液晶表示パネルの画素構造を示している。図３４は基板６００
の平面図であり、図中に示す切断線Ｙ−Ｚに対応する断面構造を図３３に表している。以
下の説明ではこの両図を参照して説明する。
この画素構造は、一つの画素に複数の画素電極が有り、それぞれの画素電極にＴＦＴが接
続されている。各ＴＦＴは、異なるゲート信号で駆動されるように構成されている。すな
わち、マルチドメイン設計された画素において、個々の画素電極に印加する信号を、独立
して制御する構成を有している。
画素電極６２４はコンタクトホール６２３において、配線６１８でＴＦＴ６２８と接続し
ている。また、画素電極６２６はコンタクトホール６２７において、配線６１９でＴＦＴ
６２９と接続している。ＴＦＴ６２８のゲート配線６０２と、ＴＦＴ６２９のゲート配線
６０３には、異なるゲート信号を与えることができるように分離されている。一方、デー
タ線として機能するソース配線６１６は、絶縁層６６４に形成されたコンタクトホールを
介してＴＦＴ６２８とＴＦＴ６２９のソース電極と接続され、ＴＦＴ６２８とＴＦＴ６２
９で共通に用いられている。ＴＦＴ６２８とＴＦＴ６２９は実施の形態１及び実施の形態
２で示す薄膜トランジスタを適宜用いることができる。また、容量配線６９０が設けられ
ている。なお、上述のＶＡ型液晶表示パネルの画素構造と同様に、ゲート配線６０２はゲ
ート配線６０２ａ、ゲート配線６０２ｂの積層であり、ゲート配線６０３はゲート配線６
０３ａ、ゲート配線６０３ｂの積層であり、ソース配線６１６はソース配線６１６ａ、６
１６ｂの積層であり、容量配線６９０は容量配線６９０ａ、容量配線６９０ｂの積層であ
る。また、絶縁層６６１乃至絶縁層６６６も、上述のＶＡ型液晶表示パネルの画素構造と
同様に形成される。
画素電極６２４と画素電極６２６の形状は異なっており、Ｖ字型に広がる画素電極６２４
の外側を囲むように画素電極６２６が形成されている。画素電極６２４と画素電極６２６
に印加する電圧を、ＴＦＴ６２８及びＴＦＴ６２９により異ならせることで、液晶の配向
を制御している。この画素構造の等価回路を図３６に示す。ＴＦＴ６２８はゲート配線６
０２と接続し、ＴＦＴ６２９はゲート配線６０３と接続している。また、ＴＦＴ６２８と
ＴＦＴ６２９は、共にソース配線６１６と接続している。ゲート配線６０２とゲート配線
６０３に加える信号を個別に制御することで、液晶素子６５１と液晶素子６５２に印加さ
れる電圧を異ならせることができる。すなわち、ＴＦＴ６２８とＴＦＴ６２９の動作を個
別に制御することにより、液晶素子６５１と液晶素子６５２で異なる液晶の配向を実現し
、視野角を広げることができる。
対向基板６０１には、着色膜６３６、対向電極６４０が形成されている。また、着色膜６
３６と対向電極６４０の間には平坦化膜６３７が形成され、液晶の配向乱れを防いでいる
。図３５に対向基板側の構造を示す。対向電極６４０は異なる画素間で共通化されている
電極であるが、スリット６４１が形成されている。このスリット６４１と、画素電極６２
４及び画素電極６２６側のスリット６２５とを交互に咬み合うように配置することで、斜
め電界を効果的に発生させて液晶の配向を制御することができる。これにより、液晶が配
向する方向を場所によって異ならせることができ、視野角を広げている。なお、図３５に
基板６００上に形成される画素電極６２４及び画素電極６２６を破線で示し、対向電極６
４０と、画素電極６２４及び画素電極６２６が重なりあって配置されている様子を示して
いる。
画素電極６２４及び画素電極６２６上には配向膜６４８が形成され、同様に対向電極６４
０上にも配向膜６４６が形成されている。基板６００と対向基板６０１の間に液晶層６５
０が形成されている。
画素電極６２４と液晶層６５０と対向電極６４０が重なり合うことで、液晶素子６５１が
形成されている。また、画素電極６２６と液晶層６５０と対向電極６４０が重なり合うこ
とで、液晶素子６５２が形成されている。また、一画素に液晶素子６５１と液晶素子６５
２が設けられたマルチドメイン構造となっている。
他の実施の形態に示す表示装置を用いることにより、以上のような液晶表示装置を作製す
ることができる。なお、ＶＡ（Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）型の液晶表示装
置について説明したが、本実施の形態はこれに限られる物ではない。例えば、セル内の液
晶分子に対して水平方向に電界を加えることで液晶を駆動して階調表現する横電界方式の
液晶表示装置（例えばＩＰＳ型の液晶表示装置。）や、ＴＮ型の液晶表示装置としてもよ
い。
本明細書に開示する表示装置を用いて上記液晶表示装置を作製することにより、ゲート配
線やソース配線を、Ｃｕを含む導電材料で形成することができるので、配線抵抗の増大を
防ぐことができる。これにより、表示装置の高速化及び省電力化を図ることができるので
、大画面、高精細画面に対応しうる液晶表示装置を提供することができる。
７ ゲート端子部
８ ソース端子部
１０ パルス出力回路
１１ 配線
１２ 配線
１３ 配線
１４ 配線
１５ 配線
１６ 配線
１７ 配線
２０ ゲート配線
２１ 入力端子
２２ 入力端子
２３ 入力端子
２４ 入力端子
２５ 入力端子
２６ 出力端子
２７ 出力端子
３０ 表示装置
３１ トランジスタ
３２ トランジスタ
３３ トランジスタ
３４ トランジスタ
３５ トランジスタ
３６ トランジスタ
３７ トランジスタ
３８ トランジスタ
３９ トランジスタ
４０ トランジスタ
４１ トランジスタ
４４ 共通配線
４５ 共通配線
４６ 共通配線
５１ 電源線
５２ 電源線
５３ 電源線
６０ ソース配線
６１ 期間
６２ 期間
６５ 共通配線
６６ 導電層
７１ 端子
７４ 端子
７５ 端子
８１ 端子
８４ 端子
９１ ゲート駆動回路
９２ ソース駆動回路
９３ 画素
９４ 画素領域
９５ 接続部
９６ 共通接続部
９７ 保護回路
１００ 基板
１０１ 絶縁層
１０２ 絶縁層
１１３ 半導体層
１１７ 絶縁層
１１８ 絶縁層
１１９ 絶縁層
１２５ コンタクトホール
１２６ コンタクトホール
１２７ コンタクトホール
１２８ コンタクトホール
２００ 基板
２０１ 絶縁層
２０２ ゲート配線
２０３ ゲート配線
２０４ 絶縁層
２０５ 半導体層
２０６ 不純物半導体層
２０７ 電極層
２０８ 絶縁層
２０９ ソース配線
２１０ ソース配線
２１１ 絶縁層
２１２ 電極
２１３ 保持容量配線
２１４ 保持容量配線
２１６ 開口部
２１７ 開口部
２２０ 絶縁層
２３１ レジストマスク
２５０ 薄膜トランジスタ
２５１ 薄膜トランジスタ
２５２ 薄膜トランジスタ
３００ 基板
３５１ ゲート配線
３５２ 電極
３５４ ソース配線
３５５ 透明導電層
３６０ 絶縁層
３６１ 絶縁層
３６４ 絶縁層
３６５ 絶縁層
４００ 基板
４０４ コンタクトホール
４１０ 絶縁層
４１１ 絶縁層
４１４ 絶縁層
４１５ 絶縁層
５８０ 基板
５８１ 薄膜トランジスタ
５８３ 絶縁層
５８５ 絶縁層
５８７ 電極層
５８８ 電極層
５８９ 球形粒子
５９１ 絶縁層
５９２ 絶縁層
５９４ キャビティ
５９５ 充填材
５９６ 基板
５９７ 半導体層
５９８ 絶縁層
６００ 基板
６０１ 対向基板
６０２ ゲート配線
６０３ ゲート配線
６０４ 容量配線
６０５ 容量配線
６１６ ソース配線
６１７ 容量配線
６１８ 配線
６１９ 配線
６２２ 絶縁層
６２３ コンタクトホール
６２４ 画素電極
６２５ スリット
６２６ 画素電極
６２７ コンタクトホール
６２８ ＴＦＴ
６２９ ＴＦＴ
６３０ 保持容量部
６３１ 保持容量部
６３６ 着色膜
６３７ 平坦化膜
６４０ 対向電極
６４１ スリット
６４４ 突起
６４６ 配向膜
６４８ 配向膜
６５０ 液晶層
６５１ 液晶素子
６５２ 液晶素子
６６１ 絶縁層
６６２ 絶縁層
６６４ 絶縁層
６６６ 絶縁層
６９０ 容量配線
８０２ 透光性基板
８０３ 遮光部
８０４ 回折格子
８０５ 光透過率
８０６ 遮光部
８０７ 半透過部
８０８ 光透過率
２６００ ＴＦＴ基板
２６０１ 対向基板
２６０２ シール材
２６０３ 画素部
２６０４ 表示素子
２６０５ 着色層
２６０６ 偏光板
２６０７ 偏光板
２６０８ 配線回路部
２６０９ フレキシブル配線基板
２６１０ 冷陰極管
２６１１ 反射板
２６１２ 回路基板
２６１３ 拡散板
２６３１ ポスター
２６３２ 車内広告
２７００ 電子書籍
２７０１ 筐体
２７０３ 筐体
２７０５ 表示部
２７０７ 表示部
２７１１ 軸部
２７２１ 電源
２７２３ 操作キー
２７２５ スピーカ
４００１ 基板
４００２ 画素部
４００３ 信号線駆動回路
４００４ 走査線駆動回路
４００５ シール材
４００６ 基板
４００８ 液晶層
４０１０ 薄膜トランジスタ
４０１１ 薄膜トランジスタ
４０１３ 液晶素子
４０１５ 接続端子電極
４０１６ 端子電極
４０１８ ＦＰＣ
４０１９ 異方性導電膜
４０２０ 絶縁層
４０２１ 絶縁層
４０３０ 画素電極層
４０３１ 対向電極層
４０３２ 絶縁層
４０３３ 絶縁層
４０３５ スペーサ
４０４０ 導電層
４０４２ 絶縁層
４０４３ 絶縁層
４０４４ 絶縁層
４０４６ ソース配線
４５０１ 基板
４５０２ 画素部
４５０５ シール材
４５０６ 基板
４５０７ 充填材
４５０９ 薄膜トランジスタ
４５１０ 薄膜トランジスタ
４５１１ 発光素子
４５１２ 電界発光層
４５１３ 電極層
４５１５ 接続端子電極
４５１６ 端子電極
４５１７ 電極層
４５１９ 異方性導電膜
４５２０ 隔壁
４５４０ 導電層
４５４１ 絶縁層
４５４３ 絶縁層
４５４４ 絶縁層
４５４５ 絶縁層
４５４６ 絶縁層
４５４８ ソース配線
５３００ 基板
５３０１ 画素部
５３０２ 走査線駆動回路
５３０３ 走査線駆動回路
５３０４ 信号線駆動回路
５３０５ タイミング制御回路
５６０１ シフトレジスタ
５６０２ スイッチング回路
５６０３ 薄膜トランジスタ
５６０４ 配線
５６０５ 配線
６４００ 画素
６４０１ スイッチング用トランジスタ
６４０２ 発光素子駆動用トランジスタ
６４０３ 容量素子
６４０４ 発光素子
６４０５ 信号線
６４０６ 走査線
６４０７ 電源線
６４０８ 共通電極
７００１ ＴＦＴ
７００２ 発光素子
７００３ 陰極
７００４ ＥＬ層
７００５ 陽極
７００９ 隔壁
７０１１ 駆動用ＴＦＴ
７０１２ 発光素子
７０１３ 陰極
７０１４ ＥＬ層
７０１５ 陽極
７０１６ 遮蔽膜
７０１７ 導電膜
７０１９ 隔壁
７０２１ 発光素子駆動用ＴＦＴ
７０２２ 発光素子
７０２３ 陰極
７０２４ ＥＬ層
７０２５ 陽極
７０２６ 陽極
７０２７ 導電膜
７０２９ 隔壁
７０３１ 絶縁層
７０３２ 絶縁層
７０３３ カラーフィルタ層
７０３４ オーバーコート層
７０３５ 保護絶縁層
７０３７ 絶縁層
７０３９ 絶縁層
７０４１ 絶縁層
７０４２ 絶縁層
７０４３ カラーフィルタ層
７０４４ オーバーコート層
７０４５ 保護絶縁層
７０４７ 絶縁層
７０４９ 絶縁層
７０５１ 絶縁層
７０５２ 絶縁層
７０５３ 平坦化絶縁層
７０５５ 保護絶縁層
７０５７ 絶縁層
７０５９ 絶縁層
７０６１ 駆動用ＴＦＴ
７０６３ カラーフィルタ層
７０６４ オーバーコート層
７０６５ 保護絶縁層
７０６７ 導電膜
７０７１ 絶縁層
７０７２ 絶縁層
７０７７ 絶縁層
７０７９ 絶縁層
９２０１ 表示部
９２０２ 表示ボタン
９２０３ 操作スイッチ
９２０４ バンド部
９２０５ 調節部
９２０６ カメラ部
９２０７ スピーカ
９２０８ マイク
９３０１ 上部筐体
９３０２ 下部筐体
９３０３ 表示部
９３０４ キーボード
９３０５ 外部接続ポート
９３０６ ポインティングデバイス
９３０７ 表示部
９６００ テレビジョン装置
９６０１ 筐体
９６０３ 表示部
９６０５ スタンド
９６０７ 表示部
９６０９ 操作キー
９６１０ リモコン操作機
９７００ デジタルフォトフレーム
９７０１ 筐体
９７０３ 表示部
９８８１ 筐体
９８８２ 表示部
９８８３ 表示部
９８８４ スピーカ部
９８８５ 操作キー
９８８６ 記録媒体挿入部
９８８７ 接続端子
９８８８ センサ
９８８９ マイクロフォン
９８９０ ＬＥＤランプ
９８９１ 筐体
９８９３ 連結部
９９００ スロットマシン
９９０１ 筐体
９９０３ 表示部
１１１ａ ゲート配線
１１１ｂ ゲート配線
１１５ａ 電極
１１５ｂ 電極
１１５ｃ 電極
１７０ａ 非線形素子
１７０ｂ 非線形素子
２０６ａ 不純物半導体層
２０６ｂ 不純物半導体層
２０７ａ 電極
２０７ｂ 電極
２３１ａ レジストマスク
２３１ｂ レジストマスク
３５１ａ ゲート配線
３５１ｂ ゲート配線
３５４ａ ソース配線
３５４ｂ ソース配線
４０１ａ ゲート配線
４０１ｂ ゲート配線
４０３ａ 半導体層
４０３ｂ 半導体層
４０５ａ 電極
４０５ｂ 電極
４０５ｃ 電極
４０７ａ 不純物半導体層
４０７ｂ 不純物半導体層
４０９ａ 不純物半導体層
４０９ｂ 不純物半導体層
４３０ａ 薄膜トランジスタ
４３０ｂ 薄膜トランジスタ
４５０３ａ 信号線駆動回路
４５０３ｂ 信号線駆動回路
４５０４ａ 走査線駆動回路
４５０４ｂ 走査線駆動回路
４５１８ａ ＦＰＣ
４５１８ｂ ＦＰＣ
４５ａ ゲート配線
４５ｂ ゲート配線
５８２ａ ソース電極
５８２ｂ ドレイン電極
５９０ａ 黒色領域
５９０ｂ 白色領域
５９９ａ ソース配線
５９９ｂ ソース配線
６０２ａ ゲート配線
６０２ｂ ゲート配線
６０３ａ ゲート配線
６０３ｂ ゲート配線
６０４ａ 容量配線
６０４ｂ 容量配線
６０５ａ 容量配線
６０５ｂ 容量配線
６１６ａ ソース配線
６１６ｂ ソース配線
６５ａ ソース配線
６５ｂ ソース配線
６９０ａ 容量配線
６９０ｂ 容量配線
７００８ａ ソース配線
７００８ｂ ソース配線
７０１８ａ ソース配線
７０１８ｂ ソース配線
７０２８ａ ソース配線
７０２８ｂ ソース配線
７０６８ａ ソース配線
７０６８ｂ ソース配線
８０１ａ グレートーンマスク
８０１ｂ ハーフトーンマスク

Claims (2)

  1. 第１の導電層を有し、
    前記第１の導電層上方に、第２の導電層を有し、
    前記第２の導電層上方に、絶縁層を有し、
    前記絶縁層上方に、半導体層を有し、
    前記第１の導電層は、Ｃｕ、または、ＣｕにＷ、Ｔａ、Ｍｏ、Ｔｉ、Ｃｒ、Ａｌ、Ｚｒ、及びＣａのいずれかを１０ｗｔ％以下添加したＣｕ合金を用いて形成され、
    前記第２の導電層は、Ｗ、Ｔａ、Ｍｏ、Ｔｉ、若しくはＣｒ、または、Ｗ、Ｔａ、Ｍｏ、Ｔｉ、及びＣｒのいずれかを組み合わせた合金を用いて形成され、
    前記第１の導電層と前記第２の導電層とは、トランジスタのゲートに信号を供給する配線となることができる機能を有し、
    前記第２の導電層は、前記トランジスタのゲート電極となることができる機能を有し、
    前記半導体層は、前記トランジスタのチャネル形成領域を有し、
    前記第２の導電層は、前記第１の導電層の上面全体と重なる領域を有し、
    前記第１の導電層は、前記半導体層と重ならないことを特徴とする半導体装置。
  2. 半導体層を有し、
    前記半導体層上方に、第１の導電層を有し、
    前記第１の導電層上方に、絶縁層を有し、
    前記絶縁層に設けられた開口部を介して、前記第１の導電層と電気的に接する第２の導電層を有し、
    前記第２の導電層上方に、第３の導電層を有し、
    前記第１の導電層は、Ｗ、Ｔａ、Ｍｏ、Ｔｉ、Ｃｒ、若しくはＡｌ、または、Ｗ、Ｔａ、Ｍｏ、Ｔｉ、Ｃｒ、及びＡｌのいずれかを組み合わせた合金を用いて形成され、
    前記第２の導電層は、Ｗ、Ｔａ、Ｍｏ、Ｔｉ、若しくはＣｒ、または、Ｗ、Ｔａ、Ｍｏ、Ｔｉ、及びＣｒのいずれかを組み合わせた合金を用いて形成され、
    前記第３の導電層は、Ｃｕ、または、ＣｕにＷ、Ｔａ、Ｍｏ、Ｔｉ、Ｃｒ、Ａｌ、Ｚｒ、及びＣａのいずれかを１０ｗｔ％以下添加したＣｕ合金を用いて形成され、
    前記半導体層は、前記トランジスタのチャネル形成領域を有し、
    前記第１の導電層は、前記トランジスタのソース電極またはドレイン電極となることができる機能を有し、
    前記第２の導電層と前記第３の導電層とは、前記トランジスタのソースまたはドレインに信号を供給する配線となることができる機能を有し、
    前記第２の導電層は、前記第３の導電層の下面全体と重なる領域を有し、
    前記第３の導電層は、前記半導体層と重ならないことを特徴とする半導体装置。
JP2014248623A 2009-10-09 2014-12-09 半導体装置 Active JP5871410B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014248623A JP5871410B2 (ja) 2009-10-09 2014-12-09 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009235750 2009-10-09
JP2009235750 2009-10-09
JP2014248623A JP5871410B2 (ja) 2009-10-09 2014-12-09 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2010225803A Division JP5665467B2 (ja) 2009-10-09 2010-10-05 半導体装置

Publications (2)

Publication Number Publication Date
JP2015065471A true JP2015065471A (ja) 2015-04-09
JP5871410B2 JP5871410B2 (ja) 2016-03-01

Family

ID=43854153

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2010225803A Active JP5665467B2 (ja) 2009-10-09 2010-10-05 半導体装置
JP2014248623A Active JP5871410B2 (ja) 2009-10-09 2014-12-09 半導体装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2010225803A Active JP5665467B2 (ja) 2009-10-09 2010-10-05 半導体装置

Country Status (7)

Country Link
US (1) US8253144B2 (ja)
EP (1) EP2486596A4 (ja)
JP (2) JP5665467B2 (ja)
KR (1) KR101771268B1 (ja)
CN (1) CN102576736B (ja)
TW (1) TWI535027B (ja)
WO (1) WO2011043196A1 (ja)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5730593B2 (ja) * 2011-01-26 2015-06-10 株式会社ジャパンディスプレイ タッチスクリーンまたはタッチスクリーン付表示装置及びその製造方法。
US10014068B2 (en) * 2011-10-07 2018-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2013115097A (ja) * 2011-11-25 2013-06-10 Japan Display West Co Ltd 半導体装置およびその製造方法ならびに表示装置および電子機器
KR101975263B1 (ko) 2012-02-07 2019-05-08 삼성디스플레이 주식회사 박막트랜지스터 표시판과 이를 제조하는 방법
JP5888501B2 (ja) * 2012-02-16 2016-03-22 三菱マテリアル株式会社 薄膜配線形成方法
JP2014045175A (ja) 2012-08-02 2014-03-13 Semiconductor Energy Lab Co Ltd 半導体装置
CN102881701B (zh) * 2012-09-19 2015-01-07 北京京东方光电科技有限公司 一种tft平板x射线传感器及其制造方法
JP2014072464A (ja) 2012-09-29 2014-04-21 Murata Mfg Co Ltd 蓄電デバイス
JP6400961B2 (ja) * 2013-07-12 2018-10-03 株式会社半導体エネルギー研究所 表示装置
WO2015156249A1 (ja) * 2014-04-08 2015-10-15 シャープ株式会社 表示装置
CN105320314B (zh) * 2014-06-04 2019-07-16 宸盛光电有限公司 触控显示装置
KR102205856B1 (ko) * 2014-06-11 2021-01-21 삼성디스플레이 주식회사 센서를 포함하는 유기 발광 표시 장치
CN104465786B (zh) * 2014-12-30 2018-09-04 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、显示基板和显示装置
KR102540372B1 (ko) * 2015-05-28 2023-06-05 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
US10371129B2 (en) * 2016-02-26 2019-08-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and sensor system
CN105870132A (zh) * 2016-04-18 2016-08-17 武汉华星光电技术有限公司 Tft阵列基板及其制作方法
TWI625847B (zh) * 2016-09-09 2018-06-01 友達光電股份有限公司 畫素結構及其製作方法
KR101930439B1 (ko) * 2017-12-18 2018-12-19 삼성디스플레이 주식회사 화소
JP7256622B2 (ja) * 2018-09-26 2023-04-12 株式会社ジャパンディスプレイ 表示装置
JP7145032B2 (ja) * 2018-10-19 2022-09-30 キヤノン株式会社 表示装置および電子機器
CN109300405A (zh) * 2018-11-30 2019-02-01 云谷（固安）科技有限公司 一种显示面板及装置
KR102051102B1 (ko) * 2018-12-12 2019-12-03 삼성디스플레이 주식회사 화소
TWI683152B (zh) * 2018-12-28 2020-01-21 友達光電股份有限公司 畫素結構
KR20210026529A (ko) * 2019-08-30 2021-03-10 에스케이하이닉스 주식회사 캐패시터 및 그 제조 방법
KR20220016373A (ko) * 2020-07-30 2022-02-09 삼성디스플레이 주식회사 디스플레이 장치 및 그 제조방법
TWI741789B (zh) 2020-09-16 2021-10-01 凌巨科技股份有限公司 顯示面板及其製造方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002111008A (ja) * 2000-10-04 2002-04-12 Canon Inc 薄膜トランジスタアレー
JP2004076079A (ja) * 2002-08-14 2004-03-11 Tosoh Corp 配線用薄膜およびスパッタリングターゲット
JP2006221162A (ja) * 2005-02-07 2006-08-24 Samsung Electronics Co Ltd 表示装置用配線、薄膜トランジスタ表示板及びその製造方法
JP2007142022A (ja) * 2005-11-16 2007-06-07 Seiko Epson Corp 金属配線とその製造方法、薄膜トランジスタ、電気光学装置、及び電子機器
JP2008112989A (ja) * 2006-10-05 2008-05-15 Ulvac Japan Ltd ターゲット、成膜方法、薄膜トランジスタ、薄膜トランジスタ付パネル、及び薄膜トランジスタの製造方法
WO2008081806A1 (ja) * 2006-12-28 2008-07-10 Ulvac, Inc. 配線膜の形成方法、トランジスタ、及び電子装置
JP2008170987A (ja) * 2007-12-21 2008-07-24 Mitsubishi Electric Corp 面内スイッチング型液晶表示装置
JP2009004518A (ja) * 2007-06-20 2009-01-08 Kobe Steel Ltd 薄膜トランジスタ基板、および表示デバイス
JP2009170768A (ja) * 2008-01-18 2009-07-30 Mitsubishi Electric Corp フォトセンサーアレイ基板とフォトセンサー
JP2009224354A (ja) * 2008-03-13 2009-10-01 Sony Corp 薄膜トランジスタおよび表示装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10145A (en) * 1853-10-18 Improvement in the
JP3896624B2 (ja) * 1997-02-14 2007-03-22 ソニー株式会社 薄膜半導体装置及びそれを用いた表示装置
JP4076648B2 (ja) * 1998-12-18 2008-04-16 株式会社半導体エネルギー研究所 半導体装置
JP3916334B2 (ja) * 1999-01-13 2007-05-16 シャープ株式会社 薄膜トランジスタ
JP4243401B2 (ja) * 1999-12-21 2009-03-25 エルジー ディスプレイ カンパニー リミテッド 銅配線基板およびその製造方法ならびに液晶表示装置
KR100915231B1 (ko) * 2002-05-17 2009-09-02 삼성전자주식회사 저유전율 절연막의 증착방법, 이를 이용한 박막트랜지스터및 그 제조방법
KR100866976B1 (ko) 2002-09-03 2008-11-05 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 제조방법
KR100883769B1 (ko) 2002-11-08 2009-02-18 엘지디스플레이 주식회사 액정표시장치용 어레이기판 제조방법
KR100939560B1 (ko) * 2003-06-30 2010-01-29 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 제조방법
KR100585873B1 (ko) * 2003-11-03 2006-06-07 엘지.필립스 엘시디 주식회사 폴리실리콘 액정표시소자 및 그 제조방법
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP2007165860A (ja) * 2005-11-17 2007-06-28 Semiconductor Energy Lab Co Ltd 表示装置及びその作製方法
US7615495B2 (en) * 2005-11-17 2009-11-10 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method of the same
JP5286691B2 (ja) * 2007-05-14 2013-09-11 三菱電機株式会社 フォトセンサー
JP2009105390A (ja) 2007-10-05 2009-05-14 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP5377940B2 (ja) * 2007-12-03 2013-12-25 株式会社半導体エネルギー研究所 半導体装置

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002111008A (ja) * 2000-10-04 2002-04-12 Canon Inc 薄膜トランジスタアレー
JP2004076079A (ja) * 2002-08-14 2004-03-11 Tosoh Corp 配線用薄膜およびスパッタリングターゲット
JP2006221162A (ja) * 2005-02-07 2006-08-24 Samsung Electronics Co Ltd 表示装置用配線、薄膜トランジスタ表示板及びその製造方法
JP2007142022A (ja) * 2005-11-16 2007-06-07 Seiko Epson Corp 金属配線とその製造方法、薄膜トランジスタ、電気光学装置、及び電子機器
JP2008112989A (ja) * 2006-10-05 2008-05-15 Ulvac Japan Ltd ターゲット、成膜方法、薄膜トランジスタ、薄膜トランジスタ付パネル、及び薄膜トランジスタの製造方法
WO2008081806A1 (ja) * 2006-12-28 2008-07-10 Ulvac, Inc. 配線膜の形成方法、トランジスタ、及び電子装置
JP2009004518A (ja) * 2007-06-20 2009-01-08 Kobe Steel Ltd 薄膜トランジスタ基板、および表示デバイス
JP2008170987A (ja) * 2007-12-21 2008-07-24 Mitsubishi Electric Corp 面内スイッチング型液晶表示装置
JP2009170768A (ja) * 2008-01-18 2009-07-30 Mitsubishi Electric Corp フォトセンサーアレイ基板とフォトセンサー
JP2009224354A (ja) * 2008-03-13 2009-10-01 Sony Corp 薄膜トランジスタおよび表示装置

Also Published As

Publication number Publication date
CN102576736B (zh) 2015-05-13
JP2011100988A (ja) 2011-05-19
KR20120093851A (ko) 2012-08-23
JP5871410B2 (ja) 2016-03-01
CN102576736A (zh) 2012-07-11
US20110084337A1 (en) 2011-04-14
KR101771268B1 (ko) 2017-08-24
EP2486596A4 (en) 2013-08-28
US8253144B2 (en) 2012-08-28
TWI535027B (zh) 2016-05-21
JP5665467B2 (ja) 2015-02-04
TW201131778A (en) 2011-09-16
EP2486596A1 (en) 2012-08-15
WO2011043196A1 (en) 2011-04-14

Similar Documents

Publication Publication Date Title
JP5871410B2 (ja) 半導体装置
JP6567711B2 (ja) 表示装置
JP6437512B2 (ja) 表示装置
JP6386623B2 (ja) 半導体装置の作製方法及び液晶表示装置の作製方法
JP6271050B2 (ja) 半導体装置
JP2022008355A (ja) 半導体装置の作製方法
JP5107400B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151203

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160108

R150 Certificate of patent or registration of utility model

Ref document number: 5871410

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250