JPH0933944A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPH0933944A JPH0933944A JP17834695A JP17834695A JPH0933944A JP H0933944 A JPH0933944 A JP H0933944A JP 17834695 A JP17834695 A JP 17834695A JP 17834695 A JP17834695 A JP 17834695A JP H0933944 A JPH0933944 A JP H0933944A
- Authority
- JP
- Japan
- Prior art keywords
- light
- liquid crystal
- layer
- crystal display
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 簡易な構造およびそれを形成するための簡易
な製造プロセスで、光リーク電流を低減して表示特性を
向上することが可能なＴＦＴを備えたアクティブマトリ
クス型の液晶表示装置を提供する。 【課題解決手段】 ブロッキング層５の上に、屈折率が
大きいａ−Ｓｉから形成された遮光膜１０を形成するこ
とで、チャネル領域のａ−Ｓｉに到達する光を減少させ
ることができる。
な製造プロセスで、光リーク電流を低減して表示特性を
向上することが可能なＴＦＴを備えたアクティブマトリ
クス型の液晶表示装置を提供する。 【課題解決手段】 ブロッキング層５の上に、屈折率が
大きいａ−Ｓｉから形成された遮光膜１０を形成するこ
とで、チャネル領域のａ−Ｓｉに到達する光を減少させ
ることができる。
Description
【０００１】
【発明の属する技術分野】本発明は液晶表示装置に関す
る。
る。
【０００２】
【従来の技術】液晶表示装置は、薄型、低消費電力等の
特徴を生かして、テレビあるいはグラフィックディスプ
レイなどの表示素子として盛んに利用されている。
特徴を生かして、テレビあるいはグラフィックディスプ
レイなどの表示素子として盛んに利用されている。
【０００３】中でも、薄膜トランジスタ（Thin Film Tr
ansistor；以下、ＴＦＴと略称）をスイッチング素子と
して用いたアクティブマトリックス型液晶表示装置は、
高速応答性に優れ、高精細化に適しており、ディスプレ
イ画面の高画質化、大型化、カラー画像化を実現するも
のとして注目されている。
ansistor；以下、ＴＦＴと略称）をスイッチング素子と
して用いたアクティブマトリックス型液晶表示装置は、
高速応答性に優れ、高精細化に適しており、ディスプレ
イ画面の高画質化、大型化、カラー画像化を実現するも
のとして注目されている。
【０００４】このようなアクティブマトリックス型の液
晶表示装置の液晶表示パネル部分は一般的に、図４にそ
の電気回路的な構造を模式的に示すように、アクティブ
素子アレイ基板上に形成されたＴＦＴ４０１のようなス
イッチング用アクティブ素子とこれに接続された画素電
極４０２と、これに間隙を有して対向配置される対向基
板上に形成された対向電極４０４と、これら両基板の電
極どうしの間に挟持される液晶層４０６と、各基板の外
表面側に貼設される偏光板（図示省略）とから、その主
要部分が構成されている。そしてこの液晶表示パネルを
駆動するための液晶駆動回路系として、走査線４０７を
駆動する走査線駆動回路４０８と、信号線４０９を駆動
する信号線駆動回路４１０とが配設されている。
晶表示装置の液晶表示パネル部分は一般的に、図４にそ
の電気回路的な構造を模式的に示すように、アクティブ
素子アレイ基板上に形成されたＴＦＴ４０１のようなス
イッチング用アクティブ素子とこれに接続された画素電
極４０２と、これに間隙を有して対向配置される対向基
板上に形成された対向電極４０４と、これら両基板の電
極どうしの間に挟持される液晶層４０６と、各基板の外
表面側に貼設される偏光板（図示省略）とから、その主
要部分が構成されている。そしてこの液晶表示パネルを
駆動するための液晶駆動回路系として、走査線４０７を
駆動する走査線駆動回路４０８と、信号線４０９を駆動
する信号線駆動回路４１０とが配設されている。
【０００５】我々が以前に開発したアクティブマトリク
ス型の液晶表示装置のスイッチング素子近傍の概略断面
図を図５に示す。
ス型の液晶表示装置のスイッチング素子近傍の概略断面
図を図５に示す。
【０００６】この液晶表示装置は、一対の絶縁性基板
１、１５を備え、一方の基板１上にマトリックス状に配
列された画素電極（図示省略）とこの画素電極に接続さ
れたスイッチング素子としての薄膜トランジスタ（ＴＦ
Ｔ）９０とを備えている。
１、１５を備え、一方の基板１上にマトリックス状に配
列された画素電極（図示省略）とこの画素電極に接続さ
れたスイッチング素子としての薄膜トランジスタ（ＴＦ
Ｔ）９０とを備えている。
【０００７】ここで、１２は液晶層、４はチャネル領域
が形成されたｉ型ａ−Ｓｉ層、５はチャネル保護層、６
はＭｏシリサイド、７はｎ+ ａ−Ｓｉ層である。
が形成されたｉ型ａ−Ｓｉ層、５はチャネル保護層、６
はＭｏシリサイド、７はｎ+ ａ−Ｓｉ層である。
【０００８】また、このｎ+ ａ−Ｓｉ層７の表面にはＭ
ｏシリサイド６が形成されている。また、チャネル領域
４上にはチャネル保護層５が形成されている。
ｏシリサイド６が形成されている。また、チャネル領域
４上にはチャネル保護層５が形成されている。
【０００９】さらに基板１上には 0.2μｍ厚のパッシベ
ーション膜９が形成されている。
ーション膜９が形成されている。
【００１０】このような構造のＴＦＴでは、チャネル長
を短くすることができ、またゲート・ソース間の寄生容
量が小さくなるという利点がある。
を短くすることができ、またゲート・ソース間の寄生容
量が小さくなるという利点がある。
【００１１】しかしながら、従来から一般に用いられて
いるようなチャネル保護層５がソース・ドレイン電極で
ある金属膜等には覆われていないため、光がチャネル領
域４をはじめとして活性層に入射しやすく、光リーク電
流が発生しやすい。
いるようなチャネル保護層５がソース・ドレイン電極で
ある金属膜等には覆われていないため、光がチャネル領
域４をはじめとして活性層に入射しやすく、光リーク電
流が発生しやすい。
【００１２】従って、強い光が照射されると光キャリア
によるリーク電流が増加して、表示特性が劣化するとい
う問題が生じることが明らかになった。
によるリーク電流が増加して、表示特性が劣化するとい
う問題が生じることが明らかになった。
【００１３】この光リーク電流について、さらに詳しく
説明する。ａ−Ｓｉは特に青色の光（約 400〜 500ｎ
ｍ）に対する感度が高く、同じエネルギでもこれとは異
なったスペクトルの光と比べて、特に大きな光リーク電
流が発生することが判った。
説明する。ａ−Ｓｉは特に青色の光（約 400〜 500ｎ
ｍ）に対する感度が高く、同じエネルギでもこれとは異
なったスペクトルの光と比べて、特に大きな光リーク電
流が発生することが判った。
【００１４】光リーク電流の発生が小さいのは、主に赤
色の光（ 640〜 780ｎｍ）であるが、バックライトの分
光スペクトルはおよそ 400〜 700ｎｍの範囲に存在する
ため、ＬＣＤで使用するａ−ＳｉＴＦＴにとっては極め
て光リーク電流が発生しやすい環境と言える。
色の光（ 640〜 780ｎｍ）であるが、バックライトの分
光スペクトルはおよそ 400〜 700ｎｍの範囲に存在する
ため、ＬＣＤで使用するａ−ＳｉＴＦＴにとっては極め
て光リーク電流が発生しやすい環境と言える。
【００１５】また、ＴＦＴの表面からの光に対しては、
特にチャネル保護層５上に照射されると大きな光リーク
電流が発生する。
特にチャネル保護層５上に照射されると大きな光リーク
電流が発生する。
【００１６】スリット光をＰＳＡＴＦＴに照射し、これ
をチャネル幅方向に移動させて、そのときの光リーク電
流を測定すると、図３から、チャネル保護層５上以外の
領域ではほとんど光リーク電流が発生しないことが分か
る。
をチャネル幅方向に移動させて、そのときの光リーク電
流を測定すると、図３から、チャネル保護層５上以外の
領域ではほとんど光リーク電流が発生しないことが分か
る。
【００１７】
【発明が解決しようとする課題】上記のように、ａ−Ｓ
ｉは光感光性が高く、強い光が照射されると光リーク電
流が発生するという問題がある。
ｉは光感光性が高く、強い光が照射されると光リーク電
流が発生するという問題がある。
【００１８】そこで、本発明の目的は、簡易な構造およ
びそれを形成するための簡易な製造プロセスで、光リー
ク電流を低減して表示特性を向上することが可能なＴＦ
Ｔを備えたアクティブマトリクス型の液晶表示装置を提
供することにある。
びそれを形成するための簡易な製造プロセスで、光リー
ク電流を低減して表示特性を向上することが可能なＴＦ
Ｔを備えたアクティブマトリクス型の液晶表示装置を提
供することにある。
【００１９】
【課題を解決するための手段】本発明の液晶表示装置
は、薄膜トランジスタを備えたアクティブマトリックス
型の液晶表示装置において、前記薄膜トランジスタの、
ソース電極およびドレイン電極が、金属と低抵抗半導体
との積層膜または合金と、金属膜とからなり、前記薄膜
トランジスタの活性層のチャネル領域の上を覆うブロッ
キング層に対して前記ソース電極および前記ドレイン電
極がいずれも非接触であり、前記活性層がａ−Ｓｉを用
いて形成されており、前記薄膜トランジスタの前記ブロ
ッキング層の上に、該ブロッキング層と実質的に同一パ
ターンの遮光膜であって前記活性層の光リーク電流の発
生の原因となる波長の光を吸収する材質および厚さの遮
光膜を具備していることを特徴としている。
は、薄膜トランジスタを備えたアクティブマトリックス
型の液晶表示装置において、前記薄膜トランジスタの、
ソース電極およびドレイン電極が、金属と低抵抗半導体
との積層膜または合金と、金属膜とからなり、前記薄膜
トランジスタの活性層のチャネル領域の上を覆うブロッ
キング層に対して前記ソース電極および前記ドレイン電
極がいずれも非接触であり、前記活性層がａ−Ｓｉを用
いて形成されており、前記薄膜トランジスタの前記ブロ
ッキング層の上に、該ブロッキング層と実質的に同一パ
ターンの遮光膜であって前記活性層の光リーク電流の発
生の原因となる波長の光を吸収する材質および厚さの遮
光膜を具備していることを特徴としている。
【００２０】本発明によるアクティブマトリクス表示装
置は、チャネルに直接光が入射し、光リークの一番の原
因となる上部絶縁膜上に遮光膜を設けることにより、光
リーク電流を抑え、表示特性の劣化を抑制することが可
能となる。
置は、チャネルに直接光が入射し、光リークの一番の原
因となる上部絶縁膜上に遮光膜を設けることにより、光
リーク電流を抑え、表示特性の劣化を抑制することが可
能となる。
【００２１】
【発明の実施の形態】以下、本発明に係る液晶表示装置
の実施例を、図面に基づいて詳細に説明する。 図１
は、本発明の第１の実施例の液晶表示装置における、特
にＴＦＴ部分近傍の構造を示す断面図である。そして図
２はその平面図である。まず、ＴＦＴ部分近傍の構造に
ついて、その製造プロセスを追って説明する。
の実施例を、図面に基づいて詳細に説明する。 図１
は、本発明の第１の実施例の液晶表示装置における、特
にＴＦＴ部分近傍の構造を示す断面図である。そして図
２はその平面図である。まず、ＴＦＴ部分近傍の構造に
ついて、その製造プロセスを追って説明する。
【００２２】ガラス基板１上に、金属層を 250ｎｍ堆積
し、これをパターニングすることにより、ゲート電極２
を形成する。
し、これをパターニングすることにより、ゲート電極２
を形成する。
【００２３】次に、その上にＳｉＮx 等の材料から形成
されたゲート絶縁膜３（膜厚 400ｎｍ）、及びａ−Ｓｉ
（アモルファス）半導体層（50ｎｍ）４、及びブロッキ
ング層（ 380ｎｍ）５となる膜を、それそれ順次に積層
する。
されたゲート絶縁膜３（膜厚 400ｎｍ）、及びａ−Ｓｉ
（アモルファス）半導体層（50ｎｍ）４、及びブロッキ
ング層（ 380ｎｍ）５となる膜を、それそれ順次に積層
する。
【００２４】ブロッキング層として一般に用いられるＳ
ｉＮx 等を材料として用いて、これを成膜し、その上に
例えばフォトレジストを塗布し、これをゲート電極２を
マスクとしてセルフアラインで裏面露光した後、フォト
エッチングプロセスによってこのブロッキング層５をパ
ターニングする。
ｉＮx 等を材料として用いて、これを成膜し、その上に
例えばフォトレジストを塗布し、これをゲート電極２を
マスクとしてセルフアラインで裏面露光した後、フォト
エッチングプロセスによってこのブロッキング層５をパ
ターニングする。
【００２５】続いて、前記のブロッキング層５をマスク
として用いてセルフアライメントにより、このブロッキ
ング層５の上を含んでａ−Ｓｉ半導体層４の上面に、Ｐ
（燐）あるいはＢ（硼素）などのいわゆる不純物イオン
をドーピングして、オーミックコンタクト用の低抵抗半
導体層７を形成し、つまり、ブロッキング層５の下のみ
がチャンネル領域となる。
として用いてセルフアライメントにより、このブロッキ
ング層５の上を含んでａ−Ｓｉ半導体層４の上面に、Ｐ
（燐）あるいはＢ（硼素）などのいわゆる不純物イオン
をドーピングして、オーミックコンタクト用の低抵抗半
導体層７を形成し、つまり、ブロッキング層５の下のみ
がチャンネル領域となる。
【００２６】そして、この上を覆うように金属膜（図示
省略）を堆積し、この金属膜と前記の低抵抗半導体層７
との界面に導電性の金属半導体化合物層６を形成する。
省略）を堆積し、この金属膜と前記の低抵抗半導体層７
との界面に導電性の金属半導体化合物層６を形成する。
【００２７】そして前記の金属層を除去する。
【００２８】続いて、ａ−Ｓｉ半導体層４をパターニン
グする。
グする。
【００２９】その後、金属半導体化合物層６の上に導電
性の良好な金属材料膜を形成しこれをパターニングし
て、金属半導体化合物層６と金属材料膜とを用いたソー
ス・ドレイン電極層８を形成する。
性の良好な金属材料膜を形成しこれをパターニングし
て、金属半導体化合物層６と金属材料膜とを用いたソー
ス・ドレイン電極層８を形成する。
【００３０】この上に、パッシベーション膜９としてＳ
ｉＮx 膜を 200ｎｍ、遮光膜１０を形成する材料として
ａ−Ｓｉ膜を40ｎｍ、ＣＶＤ法により順次に積層し、ａ
−Ｓｉ膜をブロッキング層５と同じパターンでパターニ
ングして、遮光膜１０を形成する。
ｉＮx 膜を 200ｎｍ、遮光膜１０を形成する材料として
ａ−Ｓｉ膜を40ｎｍ、ＣＶＤ法により順次に積層し、ａ
−Ｓｉ膜をブロッキング層５と同じパターンでパターニ
ングして、遮光膜１０を形成する。
【００３１】このように、連続成膜、パターニングとプ
ロセスを繁雑化すること無く効果的な遮光を実現できる
遮光膜１０を形成することができる。
ロセスを繁雑化すること無く効果的な遮光を実現できる
遮光膜１０を形成することができる。
【００３２】このように、ブロッキング層５の上に、屈
折率が大きいａ−Ｓｉから形成された遮光膜１０を形成
することで、チャネル領域のａ−Ｓｉに到達する光を減
少させることができる。以下に、これを詳しく説明す
る。
折率が大きいａ−Ｓｉから形成された遮光膜１０を形成
することで、チャネル領域のａ−Ｓｉに到達する光を減
少させることができる。以下に、これを詳しく説明す
る。
【００３３】従来のように遮光膜が無く、ブロッキング
層のＳｉＮx 膜がほとんど直接に液晶層と対面している
場合には、入射光（波長 550ｎｍ）に対して、光透過率
は Ｒ＝（ｎLC−ｎSiNx）2 ／（ｎLC＋ｎSiNx）2 ＝（1.53−2 ）2 ／（1.53＋2 ）2 ＝ 1.8％、 故に、Ｔ（透過率）＝98.2％となる。
層のＳｉＮx 膜がほとんど直接に液晶層と対面している
場合には、入射光（波長 550ｎｍ）に対して、光透過率
は Ｒ＝（ｎLC−ｎSiNx）2 ／（ｎLC＋ｎSiNx）2 ＝（1.53−2 ）2 ／（1.53＋2 ）2 ＝ 1.8％、 故に、Ｔ（透過率）＝98.2％となる。
【００３４】一方、本発明に係る液晶表示装置において
は、本実施例のようにＳｉＮx からなるブロッキング層
５の上に屈折率の大きいａ−Ｓｉの遮光膜１０を形成す
ると、入射光に対する光透過率は、 Ｒ＝｛ｎLC−（ｎa-Si／ｎSiNx）2 ・ｎa-Si｝2 ／｛ｎLC＋（ｎa-Si／ｎSiNx） 2 ・ｎa-Si｝2 ＝｛1.53−(3.4／ 2) 2 ×3.4 ｝2 ／｛1.53＋(3.4／ 2) 2 ×3.4 ｝2 ＝53.4％、 ここで、ａ−Ｓｉの光吸収を考えて、Ｔ＝（ 1−Ｒ）ｅ
-ad ＝46.6×0.39 故に、Ｔ（透過率）＝18.2％となる。
は、本実施例のようにＳｉＮx からなるブロッキング層
５の上に屈折率の大きいａ−Ｓｉの遮光膜１０を形成す
ると、入射光に対する光透過率は、 Ｒ＝｛ｎLC−（ｎa-Si／ｎSiNx）2 ・ｎa-Si｝2 ／｛ｎLC＋（ｎa-Si／ｎSiNx） 2 ・ｎa-Si｝2 ＝｛1.53−(3.4／ 2) 2 ×3.4 ｝2 ／｛1.53＋(3.4／ 2) 2 ×3.4 ｝2 ＝53.4％、 ここで、ａ−Ｓｉの光吸収を考えて、Ｔ＝（ 1−Ｒ）ｅ
-ad ＝46.6×0.39 故に、Ｔ（透過率）＝18.2％となる。
【００３５】このように、従来よりも透過光を 1／5.4
にまでも減少させることができる。なお、本発明に係る
遮光膜は、上記のａ−Ｓｉ膜だけでなく、ＳｉＧｅ膜を
用いても良い。
にまでも減少させることができる。なお、本発明に係る
遮光膜は、上記のａ−Ｓｉ膜だけでなく、ＳｉＧｅ膜を
用いても良い。
【００３６】また、Ｓｉ化合物の屈折率の大小を組み合
わせることで、チャネル領域のａ−Ｓｉに到達する入射
光を、より効果的に低減することができる。
わせることで、チャネル領域のａ−Ｓｉに到達する入射
光を、より効果的に低減することができる。
【００３７】また、遮光膜を上記のようなＳｉＧｅ膜を
用いて形成した場合には、 i/sをＳｉＯx ／ＳｉＮx と
すると、Ｔ＝ 7.5％となり、 1／13にまで低減すること
ができる。
用いて形成した場合には、 i/sをＳｉＯx ／ＳｉＮx と
すると、Ｔ＝ 7.5％となり、 1／13にまで低減すること
ができる。
【００３８】また、膜厚は干渉膜の効果の大きくなる 2
πｎｄ／λ＝（ 1／ 4＋ｍ）πに近ければ良い。このよ
うにして、可視光は反射して通さない遮光膜を形成する
ことができる。
πｎｄ／λ＝（ 1／ 4＋ｍ）πに近ければ良い。このよ
うにして、可視光は反射して通さない遮光膜を形成する
ことができる。
【００３９】また、遮光膜はＳｉ化合物の他の無機材
料、有機材料でも良い。このシリサイド配線を用いたＴ
ＦＴは、遮光膜に金属材料を用いた場合でも、ソース・
ドレイン間にリークが発生することがない。
料、有機材料でも良い。このシリサイド配線を用いたＴ
ＦＴは、遮光膜に金属材料を用いた場合でも、ソース・
ドレイン間にリークが発生することがない。
【００４０】あるいは、遮光膜として紫外線を透過する
レジスト膜を形成しパターニングした後に、このレジス
ト膜を染色により、黒色に染め、遮光しても良い。ま
た、ネガ型黒色レジストをマスクアライメントにより、
形成しても良い。
レジスト膜を形成しパターニングした後に、このレジス
ト膜を染色により、黒色に染め、遮光しても良い。ま
た、ネガ型黒色レジストをマスクアライメントにより、
形成しても良い。
【００４１】このように遮光膜をブロッキング層の上に
のみ形成することが好適である主な理由は、スリット光
をＴＦＴの上から照射して実験を行なったところ、リー
ク電流が発生するのはブロッキング層の上、即ちチャネ
ル領域に直接光が入るときが大きく、周囲の部分に当た
った光は若干屈折によりリーク電流に関与するが、その
影響は非常に小さいことが判ったたためである。
のみ形成することが好適である主な理由は、スリット光
をＴＦＴの上から照射して実験を行なったところ、リー
ク電流が発生するのはブロッキング層の上、即ちチャネ
ル領域に直接光が入るときが大きく、周囲の部分に当た
った光は若干屈折によりリーク電流に関与するが、その
影響は非常に小さいことが判ったたためである。
【００４２】遮光膜はブロッキング層の端よりも−1 μ
ｍ〜＋3 μｍの範囲で形成されるのが良い。図３から、
ブロッキング層の端から 1μｍ入ったところはまだ光キ
ャリアがリーク電流になる割合が低いことから、 1μｍ
までであれば遮光膜がブロッキング層よりも小さくても
良いことが判る。
ｍ〜＋3 μｍの範囲で形成されるのが良い。図３から、
ブロッキング層の端から 1μｍ入ったところはまだ光キ
ャリアがリーク電流になる割合が低いことから、 1μｍ
までであれば遮光膜がブロッキング層よりも小さくても
良いことが判る。
【００４３】また、ソース・ドレイン電極は金属によっ
て形成されており、ソース・ドレイン電極に照射された
光は完全に遮断される。よって、シリサイドの部分まで
遮光されれば、回折によって光がチャネルに入射すると
いうことは無い。よってソース・ドレイン電極をマスク
アライメントする際のマージン値 3μｍまでブロッキン
グ層の端よりも大きくても良い。
て形成されており、ソース・ドレイン電極に照射された
光は完全に遮断される。よって、シリサイドの部分まで
遮光されれば、回折によって光がチャネルに入射すると
いうことは無い。よってソース・ドレイン電極をマスク
アライメントする際のマージン値 3μｍまでブロッキン
グ層の端よりも大きくても良い。
【００４４】従って、遮光膜がブロッキング層よりも大
きくても良く、ＬＣＤとしての透過率を下げない範囲な
らば大きくても良い。
きくても良く、ＬＣＤとしての透過率を下げない範囲な
らば大きくても良い。
【００４５】遮光膜がブロッキング層よりも大きい場
合、遮光膜が金属材料を用いるとソース・ドレイン間に
リークが発生する。また、有機材料を用いると、ブロッ
キング層とシリサイド配線の間の段差は630Aからあり、
この段差部で膜剥がれが起こる。 よって、遮光膜はブ
ロッキング層の上のみが良く、前述のように光が遮光す
るにも十分である。
合、遮光膜が金属材料を用いるとソース・ドレイン間に
リークが発生する。また、有機材料を用いると、ブロッ
キング層とシリサイド配線の間の段差は630Aからあり、
この段差部で膜剥がれが起こる。 よって、遮光膜はブ
ロッキング層の上のみが良く、前述のように光が遮光す
るにも十分である。
【００４６】
【発明の効果】以上説明したように、本発明によれば、
簡易な構造およびそれを形成するための簡易な製造プロ
セスで、光リーク電流を低減して表示特性を向上するこ
とが可能なＴＦＴを備えたアクティブマトリクス型の液
晶表示装置を提供することができる。
簡易な構造およびそれを形成するための簡易な製造プロ
セスで、光リーク電流を低減して表示特性を向上するこ
とが可能なＴＦＴを備えたアクティブマトリクス型の液
晶表示装置を提供することができる。
【図１】本発明の第１の実施例の液晶表示装置におけ
る、特にＴＦＴ部分近傍の構造を示す断面図である。
る、特にＴＦＴ部分近傍の構造を示す断面図である。
【図２】本発明の第１の実施例の液晶表示装置におけ
る、特にＴＦＴ部分近傍の構造を示す平面図である。
る、特にＴＦＴ部分近傍の構造を示す平面図である。
【図３】チャネル内の位置と光リーク電流との関係を実
験により求めたその実験結果を示す図である。
験により求めたその実験結果を示す図である。
【図４】従来のアクティブマトリックス型の液晶表示装
置の液晶表示パネル部分の一般的な電気回路的な構造を
模式的に示す図である。
置の液晶表示パネル部分の一般的な電気回路的な構造を
模式的に示す図である。
【図５】本発明の発明者らが以前に開発したアクティブ
マトリクス型の液晶表示装置のスイッチング素子近傍の
概略断面図を示す図である。
マトリクス型の液晶表示装置のスイッチング素子近傍の
概略断面図を示す図である。
１…ガラス基板 ２…ゲート電極 ３…ゲート絶縁膜 ４…ａ−Ｓｉ半導体層 ５…ブロッキング層 ６…金属半導体化合物層 ７…低抵抗半導体層 ８…ソース・ドレイン電極層 ９…パッシベーション膜 １０…遮光膜
───────────────────────────────────────────────────── フロントページの続き (72)発明者 池田 光志 神奈川県横浜市磯子区新磯子町33 株式会 社東芝生産技術研究所内
Claims (1)
- 【請求項１】 薄膜トランジスタを備えたアクティブマ
トリックス型の液晶表示装置において、 前記薄膜トランジスタの、ソース電極およびドレイン電
極が、金属と低抵抗半導体との積層膜または合金と、金
属膜とからなり、 前記薄膜トランジスタの活性層のチャネル領域の上を覆
うブロッキング層に対して前記ソース電極および前記ド
レイン電極がいずれも非接触であり、 前記活性層がａ−Ｓｉを用いて形成されており、 前記薄膜トランジスタの前記ブロッキング層の上に、該
ブロッキング層と実質的に同一パターンの遮光膜であっ
て前記活性層の光リーク電流の発生の原因となる波長の
光を吸収する材質および厚さの遮光膜を具備しているこ
とを特徴とする液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17834695A JPH0933944A (ja) | 1995-07-14 | 1995-07-14 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17834695A JPH0933944A (ja) | 1995-07-14 | 1995-07-14 | 液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0933944A true JPH0933944A (ja) | 1997-02-07 |
Family
ID=16046895
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17834695A Withdrawn JPH0933944A (ja) | 1995-07-14 | 1995-07-14 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0933944A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6636284B2 (en) | 2000-08-11 | 2003-10-21 | Seiko Epson Corporation | System and method for providing an electro-optical device having light shield layers |
| US6770908B2 (en) | 2000-07-26 | 2004-08-03 | Seiko Epson Corporation | Electro-optical device, substrate for electro-optical device, and projecting type display device |
| US7061560B2 (en) * | 2003-10-29 | 2006-06-13 | Hannstar Display Corp. | Liquid crystal display having a narrow frame area |
| US7652293B2 (en) | 2006-09-15 | 2010-01-26 | Seiko Epson Corporation | Electro-optical device and electronic apparatus |
| WO2016072024A1 (ja) * | 2014-11-07 | 2016-05-12 | 堺ディスプレイプロダクト株式会社 | 薄膜トランジスタの製造方法、薄膜トランジスタ及び表示パネル |
-
1995
- 1995-07-14 JP JP17834695A patent/JPH0933944A/ja not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6770908B2 (en) | 2000-07-26 | 2004-08-03 | Seiko Epson Corporation | Electro-optical device, substrate for electro-optical device, and projecting type display device |
| US6636284B2 (en) | 2000-08-11 | 2003-10-21 | Seiko Epson Corporation | System and method for providing an electro-optical device having light shield layers |
| US7061560B2 (en) * | 2003-10-29 | 2006-06-13 | Hannstar Display Corp. | Liquid crystal display having a narrow frame area |
| US7652293B2 (en) | 2006-09-15 | 2010-01-26 | Seiko Epson Corporation | Electro-optical device and electronic apparatus |
| WO2016072024A1 (ja) * | 2014-11-07 | 2016-05-12 | 堺ディスプレイプロダクト株式会社 | 薄膜トランジスタの製造方法、薄膜トランジスタ及び表示パネル |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7646442B2 (en) | Liquid crystal display device including polycrystalline silicon thin film transistor and method of fabricating the same | |
| JP4445077B2 (ja) | アクティブマトリクス型の液晶表示装置 | |
| JP3512849B2 (ja) | 薄膜トランジスタおよびそれを用いた表示装置 | |
| JP2853656B2 (ja) | 液晶パネル | |
| US8274616B2 (en) | Array substrate for liquid crystal display device and method of manufacturing the same | |
| TW515923B (en) | Liquid crystal display device | |
| US7416926B2 (en) | Liquid crystal display device and method for fabricating the same | |
| KR20070070806A (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| JPH1096949A (ja) | アクティブマトリクス型液晶表示装置 | |
| EP1396019A1 (en) | Thin film transistor self-aligned to a light-shield layer | |
| JP2002141509A (ja) | 薄膜トランジスタ及び液晶表示装置 | |
| JPH1012882A (ja) | 薄膜トランジスタ及びその製造方法 | |
| EP0271313B1 (en) | Liquid crystal display device | |
| KR100272266B1 (ko) | 박막 트랜지스터 및 그의 제조방법 | |
| KR101969429B1 (ko) | 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법 | |
| JPH0933944A (ja) | 液晶表示装置 | |
| KR101405367B1 (ko) | 액정표시장치와 그 제조방법 | |
| JPH08171101A (ja) | 液晶表示装置の製造方法 | |
| KR101409704B1 (ko) | 액정표시장치 및 그 제조 방법 | |
| JPH05158068A (ja) | 液晶表示装置とその製造方法 | |
| JPH06350089A (ja) | 逆スタガード型薄膜電界効果トランジスタ | |
| JP3767204B2 (ja) | 電気光学装置 | |
| JP3230942B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| JPH0191468A (ja) | 薄膜トランジスタ | |
| JP3645769B2 (ja) | 反射型液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20021001 |