JPH01134498A - Ｌｃｄアレイ基板検査方法 - Google Patents
Ｌｃｄアレイ基板検査方法Info
- Publication number
- JPH01134498A JPH01134498A JP62294353A JP29435387A JPH01134498A JP H01134498 A JPH01134498 A JP H01134498A JP 62294353 A JP62294353 A JP 62294353A JP 29435387 A JP29435387 A JP 29435387A JP H01134498 A JPH01134498 A JP H01134498A
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- array substrate
- voltage
- capacitor
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 14
- 238000007689 inspection Methods 0.000 title claims abstract description 10
- 239000003990 capacitor Substances 0.000 claims abstract description 35
- 230000002950 deficient Effects 0.000 claims abstract description 10
- 238000010894 electron beam technology Methods 0.000 claims abstract description 10
- 238000000034 method Methods 0.000 claims description 8
- 239000010409 thin film Substances 0.000 claims description 8
- 230000001360 synchronised effect Effects 0.000 claims 2
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 235000015067 sauces Nutrition 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Measurement Of Current Or Voltage (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、ＬＣＤアレイ基板の画素欠陥検査方法に関し
、詳しくは、ＬＣＤアレイ基板の薄膜トランジスタに所
定電圧を印加し、電子ビーム照射によ乏２次電子像を用
いて検査する方法に関する。
、詳しくは、ＬＣＤアレイ基板の薄膜トランジスタに所
定電圧を印加し、電子ビーム照射によ乏２次電子像を用
いて検査する方法に関する。
（従来の技術）
従来、ＬＣＤアレイ基板への印加電圧波形は常に一定で
、従って、補助容量の電位は、補助容量の接地部と電圧
印加端子の接地バット間の抵抗で決まる時定数に依存し
ていた。
、従って、補助容量の電位は、補助容量の接地部と電圧
印加端子の接地バット間の抵抗で決まる時定数に依存し
ていた。
以下、第３図ないし第６図を用いて従来技術について説
明する。
明する。
第３図はＬＣＤアレイ基板の全体図、第４図は画素部分
の拡大図を示したもので１図示のように、ＬＣＤアレイ
基板Ａの各画素３０は薄膜トランジスタ（以下、ＴＰＴ
と略す）３１と補助容量３２より構成されており、この
画素３０が、例えば横３７２×縦２４０のマトリックス
状に配列されている。欠陥画素検査時は、各画素３０の
ゲートライン３７およびソースライン３８は、それぞれ
ゲートショートリング３３゜ソースショートリング３４
でショートしである。また、補助容量３２の接地部３６
はＩＴＯよりなる接地線３９より共通につながっており
、接地パッド３５へと導通しており、長さに応じた抵抗
をもっている。
の拡大図を示したもので１図示のように、ＬＣＤアレイ
基板Ａの各画素３０は薄膜トランジスタ（以下、ＴＰＴ
と略す）３１と補助容量３２より構成されており、この
画素３０が、例えば横３７２×縦２４０のマトリックス
状に配列されている。欠陥画素検査時は、各画素３０の
ゲートライン３７およびソースライン３８は、それぞれ
ゲートショートリング３３゜ソースショートリング３４
でショートしである。また、補助容量３２の接地部３６
はＩＴＯよりなる接地線３９より共通につながっており
、接地パッド３５へと導通しており、長さに応じた抵抗
をもっている。
検査時には、まず、ゲートショートリング３３およびソ
ースショートリング３４に、第５図で示されるゲート信
号５１およびソース信号５２を、第６図に示すようにパ
ルスジェネレータ６１を用いて印加する。この時、ＬＣ
Ｄアレイ基板Ａの各画素を構成している補助容量３２の
電位は、波形５３のようになる。この時、電圧印加後Ｔ
ｘ秒後の電位をＶｄとする補助容量３２の電位は、波形
５３のごとくなる。ここで、電圧印加後１秒後に電子銃
６２より電子ビーム６３を発生させ、画素３０に照射す
る。この時、画素３０の表面電位、すなわち補助容量３
２の電位ｖ４に応じて２次電子６４が放出され、２次電
子検出器６５で検出される。ここで１画素に欠陥のある
時は。
ースショートリング３４に、第５図で示されるゲート信
号５１およびソース信号５２を、第６図に示すようにパ
ルスジェネレータ６１を用いて印加する。この時、ＬＣ
Ｄアレイ基板Ａの各画素を構成している補助容量３２の
電位は、波形５３のようになる。この時、電圧印加後Ｔ
ｘ秒後の電位をＶｄとする補助容量３２の電位は、波形
５３のごとくなる。ここで、電圧印加後１秒後に電子銃
６２より電子ビーム６３を発生させ、画素３０に照射す
る。この時、画素３０の表面電位、すなわち補助容量３
２の電位ｖ４に応じて２次電子６４が放出され、２次電
子検出器６５で検出される。ここで１画素に欠陥のある
時は。
例えば第５図の波形５５のようになり、電子ビーム照射
時の画素の表面電位は、例えばｖ４となって。
時の画素の表面電位は、例えばｖ４となって。
従って、２次電子検出器６５で検出される２次電子像は
明るくなる。
明るくなる。
（発明が解決しようとする問題点）
しかしながら、上記従来の方法では、補助容量３２の電
位ｖ４は、補助容量の容量と補助容量の接地部３６と接
地パッド３５間の抵抗で決まる時定数に依存するため、
ＬＣＤアレイ基板の中央の画素と周辺の画素では時定数
が違うため、補助容量３２の電位ｖ４が変化してしまい
、接地パッド３５から遠い画素３０はｖ４より低く、近
い画素３０はｖ４より高くなり、全体の２次電子像が中
央で明るく周辺で暗くなるという欠点があった。また、
このため。
位ｖ４は、補助容量の容量と補助容量の接地部３６と接
地パッド３５間の抵抗で決まる時定数に依存するため、
ＬＣＤアレイ基板の中央の画素と周辺の画素では時定数
が違うため、補助容量３２の電位ｖ４が変化してしまい
、接地パッド３５から遠い画素３０はｖ４より低く、近
い画素３０はｖ４より高くなり、全体の２次電子像が中
央で明るく周辺で暗くなるという欠点があった。また、
このため。
ＬＣＤアレイ基板の中央部と周辺部では、欠陥画素と正
常画素のコントラストが違い、中央部は特にＳ／Ｎがわ
るくなり、中央部で欠陥画素を見のがす虞れがあった。
常画素のコントラストが違い、中央部は特にＳ／Ｎがわ
るくなり、中央部で欠陥画素を見のがす虞れがあった。
（問題点を解決するための手段）
上記問題点を解決するために、本発明のＬＣＤアレイ基
板検査方法では、ＬＣＤアレイ基板の各画素を構成して
いる補助容量の接地部から電圧を印加するための接地端
子までの抵抗値に応じて、補助容量への充電期間又は前
記薄膜トランジスタのソースへの印加電圧を制御するも
のである。
板検査方法では、ＬＣＤアレイ基板の各画素を構成して
いる補助容量の接地部から電圧を印加するための接地端
子までの抵抗値に応じて、補助容量への充電期間又は前
記薄膜トランジスタのソースへの印加電圧を制御するも
のである。
（作 用）
上記方法によれば、補助容量の接地部から電圧印加のた
めの接地パッドまでの抵抗値がＬＣＤアレイ基板中で変
化していても、補助容量への充電電位が一定となり、従
って、常に均一なコントラストをもった２次電子像を得
ることができる。
めの接地パッドまでの抵抗値がＬＣＤアレイ基板中で変
化していても、補助容量への充電電位が一定となり、従
って、常に均一なコントラストをもった２次電子像を得
ることができる。
（実施例）
以下、本発明の一実施例を第１図、第２図、第３図、第
４図、第６図を用いて説明する。
４図、第６図を用いて説明する。
第１図は本発明で用いられる印加電圧波形の概略図を示
したものであり、パルスジェネレータ６１を用いて、Ｌ
ＣＤアレイ基板のゲートショートリング３３．ソースシ
ョートリング３４にゲート信号１１゜ソース信号１２を
印加する。ここで、補助容量３２への充電期間はＴであ
る。この時、接地パッド３５に近い画素３０の補助容量
３２の電圧は波形１５のようになり、所定の電位Ｖ、を
保つ。この状態の時、電子銃６２より電子ビーム６３を
画素３０に照射し、２次電子６４を２次電子検出器６５
で検出する。一方、接地パッド３５から遠い画素３０の
補助容量３２の充電電位は、補助容量３２の接地部３６
から電圧印加パッド３５までの抵抗が高いため、時定数
が大きくなり、波形１７のようになって所定の電位■４
に達しない。
したものであり、パルスジェネレータ６１を用いて、Ｌ
ＣＤアレイ基板のゲートショートリング３３．ソースシ
ョートリング３４にゲート信号１１゜ソース信号１２を
印加する。ここで、補助容量３２への充電期間はＴであ
る。この時、接地パッド３５に近い画素３０の補助容量
３２の電圧は波形１５のようになり、所定の電位Ｖ、を
保つ。この状態の時、電子銃６２より電子ビーム６３を
画素３０に照射し、２次電子６４を２次電子検出器６５
で検出する。一方、接地パッド３５から遠い画素３０の
補助容量３２の充電電位は、補助容量３２の接地部３６
から電圧印加パッド３５までの抵抗が高いため、時定数
が大きくなり、波形１７のようになって所定の電位■４
に達しない。
このように、接地パッド３５から遠く時定数の大きい画
素３０を観察する時は、ゲート信号１２．ソース信号１
４をゲートショートリング３３．ソースショートリング
３４に印加する。この時、補助容量３２への充電期間は
Ｔより時定数分だけ長いＴ′とすることにより、補助容
量の電位は波形１８のごとくなり、ｖ４に保たれる。こ
の状態で、同様に電子ビーム照射による２次電子像をＷ
ｉ察する。以上のごとく、補助容量３２の接地部３６か
ら電圧印加接地パッド３５までの抵抗値と補助容量３２
の容量で決まる時定数に応じて、補助容量３２への充電
期間Ｔを変化させながら電子ビーム６３で画素３０を２
次元的に走査していくことにより、ＬＣＤアレイ基板の
２次電子像を−様なコントラストで得ることができ、欠
陥画素の検査が効率よくできる。
素３０を観察する時は、ゲート信号１２．ソース信号１
４をゲートショートリング３３．ソースショートリング
３４に印加する。この時、補助容量３２への充電期間は
Ｔより時定数分だけ長いＴ′とすることにより、補助容
量の電位は波形１８のごとくなり、ｖ４に保たれる。こ
の状態で、同様に電子ビーム照射による２次電子像をＷ
ｉ察する。以上のごとく、補助容量３２の接地部３６か
ら電圧印加接地パッド３５までの抵抗値と補助容量３２
の容量で決まる時定数に応じて、補助容量３２への充電
期間Ｔを変化させながら電子ビーム６３で画素３０を２
次元的に走査していくことにより、ＬＣＤアレイ基板の
２次電子像を−様なコントラストで得ることができ、欠
陥画素の検査が効率よくできる。
以上に述べた例は、補助容量への充電期間を変化させて
いるが、第２図に示すようなゲート信号２１、ソース信
号２２のごとく、補助容量への充電期間を一定にし、電
圧印加パッドに近いＴＦＴ３１へはソース電圧Ｖ、を印
加し、遠いＴ’ＦＴ３１へはＶ。
いるが、第２図に示すようなゲート信号２１、ソース信
号２２のごとく、補助容量への充電期間を一定にし、電
圧印加パッドに近いＴＦＴ３１へはソース電圧Ｖ、を印
加し、遠いＴ’ＦＴ３１へはＶ。
より高い■、′なるソース電圧を印加することで、同様
の効果が得られることは自明である。
の効果が得られることは自明である。
（発明の効果）
以上に述べたごとく１本発明によれば、補助容量の接地
部から電圧印加接地パッドまでの抵抗値に依存する時定
数に応じて、補助容量への充電期間または充電電圧を制
御するので、補助容量の電位がＬＣＤアレイ基板のどの
部分でも一定となり、従って１、電子ビーム走査による
２次電子像のコントラストが常に一定で鮮明な像が得ら
れる。このため、欠陥画素検出の精度が向上する。
部から電圧印加接地パッドまでの抵抗値に依存する時定
数に応じて、補助容量への充電期間または充電電圧を制
御するので、補助容量の電位がＬＣＤアレイ基板のどの
部分でも一定となり、従って１、電子ビーム走査による
２次電子像のコントラストが常に一定で鮮明な像が得ら
れる。このため、欠陥画素検出の精度が向上する。
第１図および第２図は本発明で用いられる印加電圧波形
の概略図、第３図はＬＣＤアレイ基板の全体図、第４図
は画素の拡大図、第５図は従来の印加電圧波形の概略図
、第６図は欠陥画素検査時の説明図である。 １１、１２・・・グー１−信号、 １３．１４・・・ソ
ース信号、 １５．１６・・・電圧印加接地パッドに近
い補助容量電圧波形、 １７．１８・・・電圧印加接地
パッドに遠い補助容ｆｆｌ電圧波形、 ３０・・・画素
、 ３１・・・薄膜トランジスタ、 ３２・・・補助容
量、３３・・・ゲートショートリング、３４・・・ソー
スジミートリング、 ３５・・・電圧印加接地パッド、
３６・・・補助容量の接地部、６１・・・パルスジェ
ネレータ、６２・・・電子銃。 ６３・・・電子ビーム、６４・・・２次電子、 ６５・
・・２次電子検出器。 特許出願人 松下電器産業株式会社 第１図 １１ｊ２ ゲート体重 １３．１４ ソ
ース信号１５．１６ 電圧印加接地パッド１て近り゛
補助Ｂｅ電圧濾彰１乙旧 電氏卯力０持３１！ｌ＼°ツ
ドワ・５′這１゛綺助宴−壷電氏う良形第２図 ２１・・ケパ一ト信号 ２２ ソース体号 第３図 ３１ 簿謄トランジ′又り ３３ ′７”−ト’／−Ｉ−）’ノング３４ ソ
ース・ン５−１−ソング ３５ 電Ｔ！Ｌ印力ロ士か朗乞バッド３６− キ舶助
容（りｌｖ地さＰ ３７・ ケバ−トラ４ン ３日 ソー人ライン ３９ 撞地牒 第４図 ５１ °ケ゛−ト信号 ５２・ ソース信号
５３・ 桶町Ｉト量３２つ電Ａ虹 ５４ ・電Ｓビーム友な然
の概略図、第３図はＬＣＤアレイ基板の全体図、第４図
は画素の拡大図、第５図は従来の印加電圧波形の概略図
、第６図は欠陥画素検査時の説明図である。 １１、１２・・・グー１−信号、 １３．１４・・・ソ
ース信号、 １５．１６・・・電圧印加接地パッドに近
い補助容量電圧波形、 １７．１８・・・電圧印加接地
パッドに遠い補助容ｆｆｌ電圧波形、 ３０・・・画素
、 ３１・・・薄膜トランジスタ、 ３２・・・補助容
量、３３・・・ゲートショートリング、３４・・・ソー
スジミートリング、 ３５・・・電圧印加接地パッド、
３６・・・補助容量の接地部、６１・・・パルスジェ
ネレータ、６２・・・電子銃。 ６３・・・電子ビーム、６４・・・２次電子、 ６５・
・・２次電子検出器。 特許出願人 松下電器産業株式会社 第１図 １１ｊ２ ゲート体重 １３．１４ ソ
ース信号１５．１６ 電圧印加接地パッド１て近り゛
補助Ｂｅ電圧濾彰１乙旧 電氏卯力０持３１！ｌ＼°ツ
ドワ・５′這１゛綺助宴−壷電氏う良形第２図 ２１・・ケパ一ト信号 ２２ ソース体号 第３図 ３１ 簿謄トランジ′又り ３３ ′７”−ト’／−Ｉ−）’ノング３４ ソ
ース・ン５−１−ソング ３５ 電Ｔ！Ｌ印力ロ士か朗乞バッド３６− キ舶助
容（りｌｖ地さＰ ３７・ ケバ−トラ４ン ３日 ソー人ライン ３９ 撞地牒 第４図 ５１ °ケ゛−ト信号 ５２・ ソース信号
５３・ 桶町Ｉト量３２つ電Ａ虹 ５４ ・電Ｓビーム友な然
Claims (2)
- （１）ＬＣＤアレイ基板の各画素に接続された薄膜トラ
ンジスタのゲート、ソースに所定電圧を印加し、各画素
を形成している各補助容量を充電し、この印加電圧波形
に同期した電子ビームでＬＣＤアレイ基板の表面を走査
し、２次電子を検出して欠陥画素を検査する方法におい
て、各画素を構成している補助容量の接地部から電圧を
印加するための接地端子までの抵抗値に応じて、補助容
量への充電期間を抵抗値の大きい箇所で長く、小さい箇
所で短くなるよう制御し、常に補助容量電圧が一定とな
るように薄膜トランジスタの印加電圧波形を制御するこ
とを特徴とするＬＣＤアレイ基板検査方法。 - （２）ＬＣＤアレイ基板の各画素に接続された薄膜トラ
ンジスタのゲート、ソースに所定電圧を印加し、各画素
を形成している各補助容量を充電し、この印加電圧波形
に同期した電子ビームでＬＣＤアレイ基板の表面を走査
し、２次電子を検出して欠陥画素を検査する方法におい
て、各画素を構成している補助容量の接地部から電圧を
印加するための接地端子までの抵抗値に応じて、薄膜ト
ランジスタのソースへの印加電圧を抵抗値の大きい箇所
で高く、小さい箇所で低くなるよう制御し、常に補助容
量電圧が一定となるように薄膜トランジスタの印加電圧
波形を制御することを特徴とするＬＣＤアレイ基板検査
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62294353A JPH01134498A (ja) | 1987-11-20 | 1987-11-20 | Ｌｃｄアレイ基板検査方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62294353A JPH01134498A (ja) | 1987-11-20 | 1987-11-20 | Ｌｃｄアレイ基板検査方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01134498A true JPH01134498A (ja) | 1989-05-26 |
Family
ID=17806611
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62294353A Pending JPH01134498A (ja) | 1987-11-20 | 1987-11-20 | Ｌｃｄアレイ基板検査方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01134498A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05181151A (ja) * | 1991-11-06 | 1993-07-23 | Nec Corp | 液晶表示基板及び液晶表示装置 |
| KR19990059983A (ko) * | 1997-12-31 | 1999-07-26 | 윤종용 | 액정 전압 인가방법 |
| US6049368A (en) * | 1997-09-12 | 2000-04-11 | Lg Lcd Inc. | Liquid crystal display having only one common line extending along the edge of substrate without connection pads |
| WO2004109375A1 (ja) * | 2003-06-06 | 2004-12-16 | Toshiba Matsushita Display Technology Co., Ltd. | 基板の検査方法 |
| WO2004109374A1 (ja) * | 2003-06-04 | 2004-12-16 | Toshiba Matsushita Display Technology Co., Ltd. | アレイ基板の検査方法およびアレイ基板の検査装置 |
-
1987
- 1987-11-20 JP JP62294353A patent/JPH01134498A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05181151A (ja) * | 1991-11-06 | 1993-07-23 | Nec Corp | 液晶表示基板及び液晶表示装置 |
| US6049368A (en) * | 1997-09-12 | 2000-04-11 | Lg Lcd Inc. | Liquid crystal display having only one common line extending along the edge of substrate without connection pads |
| US6052167A (en) * | 1997-09-12 | 2000-04-18 | Lg Lcd Inc. | Liquid crystal display having only one common line in peripheral region of substrate |
| US6252643B1 (en) | 1997-09-12 | 2001-06-26 | Lg Lcd Inc. | Liquid crystal display having only one common line extending along substrate edge |
| KR19990059983A (ko) * | 1997-12-31 | 1999-07-26 | 윤종용 | 액정 전압 인가방법 |
| WO2004109374A1 (ja) * | 2003-06-04 | 2004-12-16 | Toshiba Matsushita Display Technology Co., Ltd. | アレイ基板の検査方法およびアレイ基板の検査装置 |
| WO2004109375A1 (ja) * | 2003-06-06 | 2004-12-16 | Toshiba Matsushita Display Technology Co., Ltd. | 基板の検査方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7388397B2 (en) | Testing method for array substrate | |
| US5994916A (en) | LCD panel test system and test method thereof | |
| JP3246704B2 (ja) | 配線基板の検査装置 | |
| US20130307575A1 (en) | Switch control unit, test apparatus and method for liquid crystal cell | |
| JPH01134498A (ja) | Ｌｃｄアレイ基板検査方法 | |
| US7145539B2 (en) | Liquid crystal display device and method of testing the same | |
| JPS63269198A (ja) | 液晶表示器用駆動回路基板の検査方法 | |
| JPS5853504B2 (ja) | 集積回路装置の試験方法 | |
| JP2001242041A (ja) | 液晶表示パネルの評価装置及びその評価方法 | |
| JP2008083163A (ja) | 表示デバイスの検査装置および検査方法 | |
| US5233370A (en) | Method and apparatus of exposure for correcting electrostatic latent image outline | |
| JP3524254B2 (ja) | パターンマッチング方法による被検査基板の位置ずれ検出方法 | |
| JPH01117261A (ja) | 欠陥画素の検査方法 | |
| JPH0792239A (ja) | Ｉｃの不良部分特定方法 | |
| JPS59177846A (ja) | 電子ビ−ム装置 | |
| JPH04134429A (ja) | アクティブマトリクス基板の欠陥修復方法 | |
| JPH0522386B2 (ja) | ||
| JPS61294748A (ja) | 荷電ビ−ム照射装置 | |
| JPH1114556A (ja) | Ｔｆｔ液晶パネルの検査方法及びその装置 | |
| KR20130012920A (ko) | 전기 회로 검사 시스템 및 그 방법 | |
| JPH1195250A (ja) | Ｌｃｄ基板検査方法 | |
| JP3082442B2 (ja) | クリーム半田印刷検査方法及び装置 | |
| JPH09251152A (ja) | 表示装置一体型ペン位置検出装置 | |
| CN118072641A (zh) | 显示模组的测试方法、测试装置、测试设备和存储介质 | |
| JPH0648552Y2 (ja) | Ｔｆｔ基板検査装置 |