KR20220001050A - 디스플레이 구동 장치, 디스플레이 패널 및 디스플레이 장치 - Google Patents

디스플레이 구동 장치, 디스플레이 패널 및 디스플레이 장치 Download PDF

Info

Publication number
KR20220001050A
KR20220001050A KR1020200078817A KR20200078817A KR20220001050A KR 20220001050 A KR20220001050 A KR 20220001050A KR 1020200078817 A KR1020200078817 A KR 1020200078817A KR 20200078817 A KR20200078817 A KR 20200078817A KR 20220001050 A KR20220001050 A KR 20220001050A
Authority
KR
South Korea
Prior art keywords
scan
lines
clock
pads
pixels
Prior art date
Application number
KR1020200078817A
Other languages
English (en)
Inventor
강도현
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200078817A priority Critical patent/KR20220001050A/ko
Priority to US17/183,586 priority patent/US20210407428A1/en
Priority to CN202110709518.2A priority patent/CN113851488A/zh
Publication of KR20220001050A publication Critical patent/KR20220001050A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2358/00—Arrangements for display data security

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 주변영역이 축소된 디스플레이 구동 장치, 디스플레이 패널 및 디스플레이 장치를 위하여, 표시영역 및 상기 표시영역을 둘러싼 주변영역을 포함하는 기판; 상기 표시영역 상에 배열되는 복수의 화소들; 상기 주변영역에 배치되고, 제1 클럭패드, 복수의 제1 스캔패드들, 및 복수의 데이터패드들을 포함하는 패드부; 상기 주변영역에 배치되고, 복수의 제1 스테이지들을 포함하는 제1 스캔구동회로; 각각 제1 방향으로 연장되어 상기 복수의 화소들 중 동일 행에 위치하는 화소들에 연결되고, 상기 복수의 제1 스캔패드들에 각각 연결되는 복수의 제1 스캔라인들, 및 상기 복수의 제1 스테이지들에 각각 연결되는 복수의 제2 스캔라인들을 포함하는 복수의 스캔라인들; 및 상기 제1 방향과 교차하는 제2 방향으로 연장되어 각각 상기 복수의 데이터패드들 중 대응하는 데이터패드와 상기 복수의 화소들 중 동일 열에 위치하는 화소들에 연결되는 복수의 데이터라인들을 포함하는 디스플레이 패널을 제공한다.

Description

디스플레이 구동 장치, 디스플레이 패널 및 디스플레이 장치{Driving apparatus for display, display panel, and display apparatus}
본 발명은 디스플레이 구동 장치, 디스플레이 패널 및 디스플레이 장치에 관한 것으로서, 더 상세하게는 주변영역이 축소된 디스플레이 구동 장치, 디스플레이 패널 및 디스플레이 장치에 관한 것이다.
디스플레이 장치는 데이터를 시각적으로 표시하는 장치이다. 디스플레이 장치는 휴대폰 등과 같은 소형 제품의 표시부로 사용되기도 하고, 텔레비전 등과 같은 대형 제품의 표시부로 사용되기도 한다.
이러한 디스플레이 장치는 표시영역과 주변영역으로 구획된 기판을 포함하며 표시영역에는 게이트 라인과 데이터 라인이 상호 절연되어 형성된다. 게이트 라인 및 데이터 라인이 교차하여 표시영역에 복수의 화소 영역이 정의되며, 상기 복수의 화소 영역은 외부로 이미지를 표시하기 위해 전기적 신호를 받아 발광한다. 각 화소 영역들에 대응하여 박막트랜지스터 및 상기 박막트랜지스터와 전기적으로 연결되는 화소전극이 구비되며, 상기 화소 영역들에 공통으로 대향전극이 구비된다. 주변영역에는 표시영역에 전기적 신호를 전달하는 다양한 배선들, 게이트 구동부, 데이터 구동부, 제어부 등이 구비될 수 있다.
근래 디스플레이 장치는 그 용도가 다양해지고 있다. 또한, 디스플레이 장치의 두께가 얇아지고 무게가 가벼워 그 사용의 범위가 광범위해지고 있는 추세이다. 사용자가 증가함에 따라 사용자에게 시각적으로 만족감을 주는 연구가 활발히 진행되고 있으며, 그 중 하나가 디스플레이 장치의 표시영역을 확장시키는 것이다. 이와 같이 디스플레이 장치의 표시영역을 확장하기 위해 다양한 연구가 진행되고 있다.
그러나 이러한 종래의 디스플레이 구동 장치, 디스플레이 패널 및 디스플레이 장치에는, 디스플레이 패널의 하단 코너부가 곡률을 구비함에 따라 디스플레이 패널의 주변영역이 증가되는 문제점이 존재하였다.
본 발명은 상기와 같은 문제점을 포함하여 여러 문제점들을 해결하기 위한 것으로서, 주변영역이 축소된 디스플레이 구동 장치, 디스플레이 패널 및 디스플레이 장치를 제공하는 것을 목적으로 한다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 관점에 따르면, 표시영역 및 상기 표시영역을 둘러싼 주변영역을 포함하는 기판; 상기 표시영역 상에 배열되는 복수의 화소들; 상기 주변영역에 배치되고, 제1 클럭패드, 복수의 제1 스캔패드들, 및 복수의 데이터패드들을 포함하는 패드부; 상기 주변영역에 배치되고, 복수의 제1 스테이지들을 포함하는 제1 스캔구동회로; 각각 제1 방향으로 연장되어 상기 복수의 화소들 중 동일 행에 위치하는 화소들에 연결되고, 상기 복수의 제1 스캔패드들에 각각 연결되는 복수의 제1 스캔라인들, 및 상기 복수의 제1 스테이지들에 각각 연결되는 복수의 제2 스캔라인들을 포함하는 복수의 스캔라인들; 및 상기 제1 방향과 교차하는 제2 방향으로 연장되어 각각 상기 복수의 데이터패드들 중 대응하는 데이터패드와 상기 복수의 화소들 중 동일 열에 위치하는 화소들에 연결되는 복수의 데이터라인들을 포함하는 디스플레이 패널이 제공된다.
일 예에 따르면, 상기 복수의 제1 스캔라인들 중 하나에 연결되는 화소들의 개수는 상기 복수의 제2 스캔라인들 중 하나에 연결되는 화소들의 개수보다 적을 수 있다.
일 예에 따르면, 상기 복수의 제1 스캔라인들 각각에서 상기 제1 방향으로 연장되는 부분의 길이는 상기 복수의 제2 스캔라인들 각각에서 상기 제1 방향으로 연장되는 부분의 길이보다 짧을 수 있다.
일 예에 따르면, 상기 복수의 스캔라인들은 상기 동일 행에 위치하는 화소들에 스캔 신호를 순차적으로 전달하고, 상기 복수의 제1 스테이지들은 상기 제1 클럭패드에 연결되어 상기 제1 클럭패드로부터 제1 클럭 신호를 수신하고, 상기 제1 클럭 신호에 기초하여 상기 스캔 신호를 순차적으로 상기 복수의 제2 스캔라인들에 출력하도록 구성될 수 있다.
일 예에 따르면, 상기 복수의 제1 스테이지들 각각은 이전 스테이지 또는 이전 스캔라인에 연결되어, 상기 이전 스테이지로부터 이전 제어 신호를 수신하거나 상기 이전 스캔라인으로부터 이전 스캔 신호를 수신하고, 상기 이전 제어 신호 또는 상기 이전 스캔 신호, 및 상기 제1 클럭 신호에 기초하여 상기 스캔 신호를 생성하도록 구성될 수 있다.
일 예에 따르면, 상기 복수의 제1 스테이지들 중에서 첫번째 제1 스테이지는 상기 복수의 제1 스캔라인들 중 마지막 제1 스캔라인에 연결되고, 상기 마지막 제1 스캔라인으로부터 이전 스캔 신호를 수신하고, 상기 제1 클럭 신호와 상기 이전 스캔 신호에 기초하여 상기 스캔 신호를 생성하도록 구성될 수 있다.
일 예에 따르면, 상기 패드부는 복수의 제2 스캔패드들을 더 포함하고, 상기 복수의 제1 스캔라인들 각각은, 상기 복수의 제1 스캔패드들 중에서 대응하는 제1 스캔패드에 연결되는 제1 단, 및 상기 복수의 제2 스캔패드들 중에서 대응하는 제2 스캔패드에 연결되고 상기 제1 단에 대향하는 제2 단을 가질 수 있다.
일 예에 따르면, 상기 패드부는 제2 클럭패드를 더 포함하고, 상기 디스플레이 패널은 상기 주변영역에 배치되고, 상기 복수의 제2 스캔라인들에 각각 연결되는 복수의 제2 스테이지들을 포함하는 제2 스캔구동회로;를 더 포함하고, 상기 복수의 제1 스테이지들은 상기 제1 클럭패드에 연결되어 상기 제1 클럭패드로부터 제1 클럭 신호를 수신하고, 상기 제1 클럭 신호에 기초하여 제1 스캔 신호를 순차적으로 상기 복수의 제2 스캔라인들에 출력하도록 구성되고, 상기 복수의 제2 스테이지들은 상기 제2 클럭패드에 연결되어 상기 제2 클럭패드로부터 제2 클럭 신호를 수신하고, 상기 제2 클럭 신호에 기초하여 제2 스캔 신호를 순차적으로 상기 복수의 제2 스캔라인들에 출력하도록 구성되고, 상기 제1 클럭 신호와 상기 제2 클럭 신호는 서로 동기화되고, 상기 제1 스캔 신호와 상기 제2 스캔 신호는 서로 동기화될 수 있다.
일 예에 따르면, 상기 복수의 데이터패드들은 상기 복수의 제1 스캔패드들과 상기 복수의 제2 스캔패드들 사이에 배치되고, 상기 복수의 데이터라인들은 상기 제1 스캔구동회로와 상기 제2 스캔구동회로 사이에 배치될 수 있다.
일 예에 따르면, 상기 복수의 제1 스캔패드들을 상기 복수의 제1 스캔라인들에 각각 연결하는 복수의 연결 라인들을 더 포함하고, 상기 복수의 연결 라인들 각각은 상기 복수의 데이터라인들 사이에서 상기 제2 방향으로 연장되는 부분을 가질 수 있다.
일 예에 따르면, 상기 복수의 제1 스캔패드들은 상기 복수의 데이터패드들 사이에 배치될 수 있다.
일 예에 따르면, 상기 스캔라인들은 상기 복수의 제1 스캔라인들과 상기 복수의 제2 스캔라인들로부터 상기 제2 방향에 위치하고, 각각 상기 제1 방향으로 연장되는 복수의 제3 스캔라인들을 더 포함하고, 상기 표시영역은, 상기 복수의 제1 스캔라인들에 연결되는 화소들이 배치되는 제1 표시영역, 상기 복수의 제2 스캔라인들에 연결되는 화소들이 배치되는 제2 표시영역, 및 상기 복수의 제3 스캔라인들에 연결되는 화소들이 배치되는 제3 표시영역을 포함할 수 있다.
일 예에 따르면, 상기 복수의 제1 스캔라인들 각각에 연결되는 한 행의 화소들의 개수는 상기 제2 방향을 따라 단조 증가하고, 상기 복수의 제2 스캔라인들 각각에 연결되는 한 행의 화소들의 개수는 일정하고, 상기 복수의 제3 스캔라인들 각각에 연결되는 한 행의 화소들의 개수는 상기 제2 방향을 따라 단조 감소할 수 있다.
일 예에 따르면, 상기 제1 스캔구동회로는 상기 복수의 제3 스캔라인들에 각각 연결되는 복수의 제3 스테이지들을 더 포함하고, 상기 복수의 제1 스테이지들은 상기 제2 방향을 따라 일렬로 배열되고, 상기 복수의 제3 스테이지들은 상기 제2 방향을 따라 상기 제1 방향으로 편이(偏移)하여 배열될 수 있다.
일 예에 따르면, 상기 복수의 제3 스테이지들은 상기 제1 클럭패드에 연결되어 상기 제1 클럭패드로부터 제1 클럭 신호를 수신하고, 상기 복수의 제3 스테이지들 각각은 이전 스테이지에 연결되어 상기 이전 스테이지로부터 이전 제어 신호를 수신하고, 상기 제1 클럭 신호 및 상기 이전 제어 신호에 기초하여 스캔 신호를 생성하고, 상기 스캔 신호를 순차적으로 상기 복수의 제3 스캔라인들에 출력하도록 구성될 수 있다.
본 발명의 다른 관점에 따르면, 복수의 화소들; 제1 클럭패드, 복수의 제1 스캔패드들, 및 복수의 데이터패드들을 포함하는 패드부; 복수의 제1 스테이지들을 포함하는 제1 스캔구동회로; 각각 제1 방향으로 연장되어 상기 복수의 화소들 중 동일 행에 위치하는 화소들에 연결되고, 상기 복수의 제1 스캔패드들에 각각 연결되는 복수의 제1 스캔라인들, 및 상기 복수의 제1 스테이지들에 각각 연결되는 복수의 제2 스캔라인들을 포함하는 복수의 스캔라인들; 상기 제1 방향과 교차하는 제2 방향으로 연장되어 각각 상기 복수의 데이터패드들 중 대응하는 데이터패드와 상기 복수의 화소들 중 동일 열에 위치하는 화소들에 연결되는 복수의 데이터라인들; 및 상기 복수의 화소들을 구동하도록 구성되는 디스플레이 구동회로를 포함하는 디스플레이 장치가 제공된다.
일 예에 따르면, 상기 디스플레이 구동회로는, 상기 제1 클럭패드, 상기 복수의 제1 스캔패드들, 및 상기 복수의 데이터패드들에 각각 연결되는 클럭전극, 복수의 스캔전극들, 및 복수의 데이터전극들을 포함하는 전극부; 상기 클럭전극에 클럭 신호를 출력하도록 구성되는 클럭신호 출력회로; 상기 클럭 신호에 동기화하여 상기 복수의 스캔전극들에 스캔 신호를 순차적으로 출력하도록 구성되는 게이트구동회로; 및 상기 클럭 신호에 동기화하여 상기 복수의 데이터전극들에 데이터 전압들을 출력하도록 구성되는 데이터구동회로를 포함할 수 있다.
일 예에 따르면, 상기 클럭전극, 상기 복수의 스캔전극들, 및 상기 복수의 데이터전극들을 상기 제1 클럭패드, 상기 복수의 제1 스캔패드들, 및 상기 복수의 데이터패드들에 각각 연결하기 위한 배선들을 포함하는 인쇄회로기판을 더 포함하고, 상기 디스플레이 구동회로는 상기 인쇄회로기판 상에 장착되고, 상기 인쇄회로기판은 상기 패드부에 장착될 수 있다.
일 예에 따르면, 상기 복수의 제1 스캔라인들 중 하나에 연결되는 화소들의 개수는 상기 복수의 제2 스캔라인들 중 하나에 연결되는 화소들의 개수보다 적을 수 있다.
본 발명의 또 다른 관점에 따르면, m개의 스캔라인과 n개의 데이터라인을 갖는 디스플레이 패널을 구동하기 위해 하나의 반도체 집적회로 칩으로 형성되는 디스플레이 구동 장치로서, 클럭전극; 복수의 스캔전극들; 복수의 데이터전극들; 상기 디스플레이 패널에서 상기 m개의 스캔라인 중 일부의 스캔라인을 순차적으로 구동하기 위한 로컬 스캔 신호를 생성하는데 사용되는 클럭 신호를 상기 클럭전극에 출력하는 클럭신호 출력회로; 상기 클럭 신호에 동기화하여 상기 복수의 스캔전극들에 외부 스캔 신호를 순차적으로 출력하도록 구성되는 게이트구동회로; 및 상기 클럭 신호에 동기화하여 상기 복수의 데이터전극들 각각에 복수의 데이터 전압들을 출력하도록 구성되는 데이터구동회로를 포함하고, 상기 복수의 스캔전극들의 개수는 상기 m보다 작은 디스플레이 구동 장치가 제공된다.
전술한 것 외의 다른 측면, 특징, 이점은 이하의 발명을 실시하기 위한 구체적인 내용, 청구범위 및 도면으로부터 명확해질 것이다.
상기한 바와 같이 이루어진 본 발명의 일 실시예에 따르면, 주변영역이 축소된 디스플레이 구동 장치, 디스플레이 패널 및 디스플레이 장치를 구현할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치를 개략적으로 도시하는 평면도이다.
도 2는 본 발명의 일 실시예에 따른 디스플레이 장치의 어느 하나의 화소의 등가회로도이다.
도 3은 본 발명의 일 실시예에 따른 디스플레이 패널을 개략적으로 도시하는 평면도이다.
도 4는 도 3의 일부분을 개략적으로 도시하는 확대 평면도이다.
도 5는 본 발명의 일 실시예에 따른 디스플레이 구동회로를 개략적으로 도시하는 블록도이다.
도 6은 도 3의 일부분을 개략적으로 도시하는 확대 평면도이다.
도 7은 본 발명의 일 실시예에 따른 디스플레이 패널을 개략적으로 도시하는 평면도이다.
도 8은 본 발명의 일 실시예에 따른 디스플레이 구동회로를 개략적으로 도시하는 블록도이다.
도 9은 도 7의 일부분을 개략적으로 도시하는 확대 평면도이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예들에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.
이하의 실시예들에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하의 실시예들에서, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
이하의 실시예들에서, 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다.
본 명세서에서 "A 및/또는 B"은 A이거나, B이거나, A와 B인 경우를 나타낸다. 그리고, "A 및 B 중 적어도 하나"는 A이거나, B이거나, A와 B인 경우를 나타낸다.
이하의 실시예에서, 막, 영역, 구성 요소 등이 연결되었다고 할 때, 막, 영역, 구성 요소들이 직접적으로 연결된 경우, 또는/및 막, 영역, 구성요소들 중간에 다른 막, 영역, 구성 요소들이 개재되어 간접적으로 연결된 경우도 포함한다. 예컨대, 본 명세서에서 막, 영역, 구성 요소 등이 전기적으로 연결되었다고 할 때, 막, 영역, 구성 요소 등이 직접 전기적으로 연결된 경우, 및/또는 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 간접적으로 전기적 연결된 경우를 나타낸다.
x축, y축 및 z축은 직교 좌표계 상의 세 축으로 한정되지 않고, 이를 포함하는 넓은 의미로 해석될 수 있다. 예를 들어, x축, y축 및 z축은 서로 직교할 수도 있지만, 서로 직교하지 않는 서로 다른 방향을 지칭할 수도 있다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치를 개략적으로 도시하는 평면도이다.
도 1을 참조하면, 디스플레이 장치(1)는 이미지를 표시하는 표시영역(DA)과 표시영역(DA) 주변에 배치되는 주변영역(PA)을 포함한다. 디스플레이 장치(1)는 표시영역(DA)에서 방출되는 빛을 이용하여 외부로 이미지를 제공할 수 있다.
이러한 디스플레이 장치(1)는 기판(100)을 포함한다. 기판(100)은 글래스 또는 고분자 수지를 포함할 수 있다. 고분자 수지는 폴리에테르술폰(polyethersulfone), 폴리아크릴레이트(polyacrylate), 폴리에테르 이미드(polyetherimide), 폴리에틸렌 나프탈레이트(polyethylene naphthalate), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate), 폴리페닐렌 설파이드(polyphenylene sulfide), 폴리아릴레이트(polyarylate), 폴리이미드(polyimide), 폴리카보네이트(polycarbonate) 또는 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate) 등을 포함할 수 있다. 고분자 수지를 포함하는 기판(100)은 플렉서블, 롤러블 또는 벤더블 특성을 가질 수 있다. 기판(100)은 전술한 고분자 수지를 포함하는 층 및 무기층(미도시)을 포함하는 다층 구조일 수 있다.
기판(100)의 표시영역(DA)에는 유기발광다이오드(organic light-emitting diode, OLED)와 같은 다양한 표시요소(display element)를 구비한 화소(PX)들이 배치될 수 있다. 화소(PX)는 복수로 구성되며, 복수의 화소(PX)는 스트라이프 배열, 펜타일 배열, 모자익 배열 등 다양한 형태로 배치되어 화상을 구현할 수 있다.
표시영역(DA)을 평면 형상으로 볼 때, 상기 표시영역(DA)는 도 1과 같이 사각형 형상으로 구비되며, 표시영역(DA)의 코너부(C, 도 3 참조)는 곡률을 가질 수 있다. 또 다른 실시예로, 표시영역(DA)은 삼각형, 오각형, 육각형 등의 다각형 형상이나 원형 형상, 타원형 형상, 비정형 형상 등으로 구비될 수 있다.
기판(100)의 주변영역(PA)은 표시영역(DA) 주변에 배치되는 영역으로, 화상이 표시되지 않는 영역일 수 있다. 주변영역(PA)에는 표시영역(DA)의 화소(PX)들을 구동하기 위한 구동 회로, 표시영역(DA)에 인가할 전기적 신호를 전달하는 다양한 배선들, 인쇄회로기판이나 드라이버 IC칩이 부착되는 패드들이 위치할 수 있다.
도 2는 본 발명의 일 실시예에 따른 디스플레이 장치의 어느 하나의 화소의 등가회로도이다.
도 2를 참조하면, 각 화소(PX)는 스캔라인(SL) 및 데이터라인(DL)에 연결된 화소회로(PC) 및 화소회로(PC)에 연결된 유기발광다이오드(OLED)를 포함한다.
화소회로(PC)는 구동 박막트랜지스터(driving TFT, T1), 스위칭 박막트랜지스터(switching TFT, T2) 및 스토리지 커패시터(Cst)를 포함한다. 스위칭 박막트랜지스터(T2)는 스캔라인(SL) 및 데이터라인(DL)에 연결되며, 스캔라인(SL)을 통해 입력되는 스캔 신호(Sn)에 응답하여 데이터라인(DL)을 통해 입력된 데이터 신호(Dm)를 구동 박막트랜지스터(T1)로 전달한다.
스토리지 커패시터(Cst)는 스위칭 박막트랜지스터(T2) 및 구동전압선(PL)에 연결되며, 스위칭 박막트랜지스터(T2)로부터 전달받은 전압과 구동전압선(PL)에 공급되는 구동전압(ELVDD)의 차이에 해당하는 전압을 저장한다.
구동 박막트랜지스터(T1)는 구동전압선(PL)과 스토리지 커패시터(Cst)에 연결되며, 스토리지 커패시터(Cst)에 저장된 전압 값에 대응하여 구동전압선(PL)으로부터 유기발광다이오드(OLED)를 흐르는 구동 전류를 제어할 수 있다. 유기발광다이오드(OLED)는 구동 전류에 의해 빛을 방출할 수 있으며, 빛의 휘도는 구동 전류에 의해 결정될 수 있다.
도 2에서는 화소회로(PC)가 2개의 박막트랜지스터 및 1개의 스토리지 커패시터를 포함하는 경우를 설명하였으나, 본 발명은 이에 한정되지 않는다. 예컨대, 화소회로(PC)는 3개 이상의 박막트랜지스터 및/또는 2개 이상의 스토리지 커패시터를 포함할 수 있다. 일 실시예로, 화소회로(PC)는 7개의 박막트랜지스터 및 1개의 스토리지 커패시터를 포함할 수도 있다.
도 3은 본 발명의 일 실시예에 따른 디스플레이 패널을 개략적으로 도시하는 평면도이며, 도 4는 도 3의 일부분을 개략적으로 도시하는 확대 평면도이다.
도 3을 참조하면, 디스플레이 패널(10)은 표시영역(DA) 및 주변영역(PA)을 포함하며, 표시영역(DA)에 배치된 복수의 화소(PX)들을 포함한다. 또한, 디스플레이 패널(10)은 각각 제1 방향(예를 들면, +x 방향)으로 연장되어 복수의 화소(PX)들 중 동일 행에 위치하는 화소(PX)들에 연결되는 복수의 스캔라인(SL)들 및 제1 방향과 교차하는 제2 방향(예를 들면, +y 방향)으로 연장되어 복수의 화소(PX)들 중 동일 열에 위치하는 화소(PX)들에 연결되는 복수의 데이터라인(DL)들을 포함한다.
복수의 스캔라인(SL)들은 각각 연결되는 소자에 따라 복수의 제1 스캔라인(SL1)들, 복수의 제2 스캔라인(SL2)들 및 복수의 제3 스캔라인(SL3)들로 나눌 수 있다. 또한, 표시영역(DA)은 복수의 제1 스캔라인(SL1)들에 연결되는 화소(PX)들이 배치되는 제1 표시영역(DA1), 복수의 제2 스캔라인(SL2)들에 연결되는 화소(PX)들이 배치되는 제2 표시영역(DA2) 및 복수의 제3 스캔라인(SL3)들에 연결되는 화소(PX)들이 배치되는 제3 표시영역(DA3)으로 나눌 수 있다. 이 때, 표시영역(DA)의 형태에 따라 제1 내지 제3 표시영역(DA1, DA2, DA3)에 각각 배치되는 한 행의 화소(PX)들의 개수는 상이할 수 있다.
복수의 화소(PX)들은 각각 유기발광다이오드(OLED)와 같은 표시요소를 포함할 수 있다. 각 화소(PX)는 유기발광다이오드(OLED)를 통해 예컨대, 적색, 녹색, 청색 또는 백색의 빛을 방출할 수 있다. 이하 본 명세서에서, 각 화소(PX)는 각각 서로 다른 색을 발광하는 부화소(Sub-Pixel)을 의미하며, 각 화소(PX)는 예컨대 적색(R) 부화소, 녹색(G) 부화소 및 청색(B) 부화소 중 하나일 수 있다. 표시영역(DA)은 봉지부재(미도시)로 커버되어 외기 또는 수분 등으로부터 보호될 수 있다.
각 화소(PX)는 주변영역(PA)에 배치된 구동회로들과 전기적으로 연결될 수 있다. 주변영역(PA)에는 제1 스캔구동회로(SDC1), 제2 스캔구동회로(SDC2) 및 패드부(PU)가 배치될 수 있다. 이외에도 도면에 도시되지 않았으나 발광제어구동회로, 제1 전원공급배선 및 제2 전원공급배선도 주변영역(PA)에 배치될 수 있다.
제1 스캔구동회로(SDC1)는 복수의 제1 스테이지(ST1)들을 포함한다. 복수의 제1 스테이지(ST1)들은 복수의 스캔라인(SL)들 중 제2 표시영역(DA2)과 일부 중첩되는 복수의 제2 스캔라인(SL2)들에 각각 연결한다. 복수의 스캔라인(SL)들은 동일 행에 위치하는 화소(PX)들에 스캔 신호를 순차적으로 전달한다. 이와 동일하게 복수의 제1 스테이지(ST1)들이 복수의 제2 스캔라인(SL2)들에 스캔 신호를 순차적으로 출력하며, 복수의 제2 스캔라인(SL2)들은 동일 행에 위치하는 화소(PX)들에 스캔 신호를 순차적으로 전달한다.
제2 스캔구동회로(SDC2)는 표시영역(DA)을 사이에 두고 제1 스캔구동회로(SDC1)와 나란하게 배치될 수 있다. 제2 스캔구동회로(SDC2)는 복수의 제2 스테이지(ST2)들을 포함한다. 복수의 제2 스테이지(ST2)들은 복수의 스캔라인(SL)들 중 제2 표시영역(DA2)과 일부 중첩되는 복수의 제2 스캔라인(SL2)들을 각각 연결한다. 복수의 제1 스테이지(ST1)들과 마찬가지로 복수의 제2 스테이지(ST2)들은 복수의 제2 스캔라인(SL2)들에 스캔 신호를 순차적으로 출력하며, 복수의 제2 스캔라인(SL2)들은 동일 행에 위치하는 화소(PX)들에 스캔 신호를 순차적으로 전달한다. 도 3에서는 복수의 제1 스테이지(ST1)들 및 복수의 제2 스테이지(ST2)들이 각각 동일한 복수의 제2 스캔라인(SL2)들을 연결하도록 도시하고 있으나, 복수의 제2 스캔라인(SL2)들은 복수의 제1 스테이지(ST1)들 또는 복수의 제2 스테이지(ST2)들에 각각 연결될 수 있다. 예를 들면, 복수의 제1 스테이지(ST1)들은 복수의 제2 스캔라인(SL2) 중 홀수 번째 제2 스캔라인(SL2)에 연결되고, 복수의 제2 스테이지(ST2)들은 복수의 제2 스캔라인(SL2) 중 짝수 번째 제2 스캔라인(SL2)에 연결될 수 있다. 다른 실시예로, 제2 스캔구동회로(SDC2)는 생략될 수 있다.
제1 스캔구동회로(SDC1)는 복수의 제3 스테이지(ST3)들을 더 포함할 수 있다. 복수의 제3 스테이지(ST3)들은 복수의 스캔라인(SL)들 중 제3 표시영역(DA3)과 일부 중첩되는 복수의 제3 스캔라인(SL3)들을 각각 연결한다. 전술한 바와 같이 복수의 제3 스테이지(ST3)들은 복수의 제3 스캔라인(SL3)들에 스캔 신호를 순차적으로 출력하며, 복수의 제3 스캔라인(SL3)들은 동일 행에 위치하는 화소(PX)들에 스캔 신호를 순차적으로 전달한다. 제1 스캔구동회로(SDC1)를 기준으로 설명하였지만 제2 스캔구동회로(SDC2)도 동일하게 적용될 수 있다.
일 실시예에 있어서, 복수의 제1 스테이지(ST1)들은 제2 방향(예를 들면, +y 방향)을 따라 일렬로 배열되고, 복수의 제3 스테이지(ST3)들은 제2 방향을 따라 제1 방향(예를 들면, +x 방향)으로 편이(偏移)하여 배열될 수 있다. 즉, 도 3에 도시된 것처럼, 표시영역(DA)의 코너부(C)는 곡률을 가질 수 있으며, 복수의 제3 스테이지(ST3)들은 상기 곡률을 따라 배치될 수 있다.
일 실시예에 있어서, 제2 표시영역(DA2)에 배치되는 한 행의 화소(PX)들의 개수와 제3 표시영역(DA3)에 배치되는 한 행의 화소(PX)들의 개수는 상이할 수 있다. 일 예로, 도 3에 도시된 것처럼, 제2 표시영역(DA2)에 배치되는 한 행의 화소(PX)들의 개수는 일정하며, 제3 표시영역(DA3)에 배치되는 한 행의 화소(PX)들의 개수는 제2 방향(예를 들면, +y 방향)을 따라 단조 감소할 수 있다. 즉, 복수의 제2 스캔라인(SL2)들 각각에 연결되는 한 행의 화소(PX)들의 개수는 일정하며, 복수의 제3 스캔라인(SL3)들 각각에 연결되는 한 행의 화소(PX)들의 개수는 제2 방향을 따라 단조 감소할 수 있다.
패드부(PU)는 기판(100)의 일 측에 배치될 수 있다. 패드부(PU)는 절연층에 의해 덮이지 않고 노출되어 인쇄회로기판(PCB)과 전기적으로 연결될 수 있다. 즉, 인쇄회로기판(PCB)의 단자부(PCB-P)는 디스플레이 패널(10)의 패드부(PU)와 전기적으로 연결될 수 있다. 패드부(PU)는 제1 클럭패드(CLP1), 제2 클럭패드(CLP2), 복수의 제1 스캔패드(SP1)들, 복수의 제2 스캔패드(SP2)들 및 복수의 데이터패드(DP)들을 포함한다.
도 4를 참조하면, 제1 클럭패드(CLP1)는 복수의 제1 스테이지(ST1)들에 연결되며, 복수의 제1 스테이지(ST1)들에 제1 클럭 신호를 전달한다. 복수의 제1 스테이지(ST1)들은 제1 클럭패드(CLP1)로부터 전달받은 제1 클럭 신호에 기초하여 제1 스캔 신호를 순차적으로 복수의 제2 스캔라인(SL2)들에 출력한다. 구체적으로, 복수의 제1 스테이지(ST1)들 각각은 이전 스캔라인에 연결되어, 이전 스캔라인으로부터 이전 스캔 신호를 수신한다. 다른 예에 따르면, 복수의 제1 스테이지(ST1)들 각각은 이전 스테이지에 연결되어, 이전 스테이지로부터 이전 제어 신호를 수신한다. 또 다른 예에 따르면, 복수의 제1 스테이지(ST1)들 중 첫 번째 제1 스테이지(ST1)는 이전 스캔라인에 연결되어, 이전 스캔라인으로부터 이전 스캔 신호를 수신하고, 복수의 제1 스테이지(ST1)들 중 나머지 제1 스테이지(ST1)들은 이전 스테이지에 연결되어, 이전 스테이지로부터 이전 제어 신호를 수신할 수 있다. 복수의 제1 스테이지(ST1)들 각각은 이전 제어 신호 또는 이전 스캔 신호, 및 제1 클럭 신호에 기초하여 제1 스캔 신호를 생성하도록 구성된다. 도 4에서는 복수의 제1 스테이지(ST1)들 각각이 이전 스캔라인에 연결되는 것으로 도시하고 있으나, 복수의 제1 스테이지(ST1)들 각각은 이전 스테이지에 연결될 수도 있다.
또한, 제1 스캔구동회로(SDC1)에 포함된 복수의 제3 스테이지(ST3)들도 제1 클럭패드(CLP1)에 연결되며, 제1 클럭패드(CLP1)로부터 제1 클럭 신호를 수신한다. 복수의 제1 스테이지(ST1)들과 마찬가지로 복수의 제3 스테이지(ST3)들도 각각은 이전 스테이지 또는 이전 스캔라인에 연결되어, 이전 스테이지로부터 이전 제어 신호를 수신하거나 이전 스테이지로부터 이전 스캔 신호를 수신한다. 복수의 제3 스테이지(ST3)들 각각은 이전 제어 신호 또는 이전 스캔 신호, 및 제1 클럭 신호에 기초하여 제3 스캔 신호를 생성하도록 구성된다.
복수의 제3 스테이지(ST3)들 중에서 첫번째 제3 스테이지(ST3)는 제2 스캔라인(SL2)들 중 마지막 제2 스캔라인(SL2)에 연결될 수 있다. 첫번째 제3 스테이지(ST3)는 마지막 제2 스캔라인(SL2)으로부터 이전 스캔 신호를 수신하고, 제1 클럭 신호와 이전 스캔 신호에 기초하여 제3 스캔 신호를 생성하도록 구성된다. 다른 예로, 복수의 제3 스테이지(ST3)들 중에서 첫번째 제3 스테이지(ST3)는 복수의 제1 스테이지(ST1)들 중에서 첫번째 제3 스테이지(ST3)와 가장 인접한 마지막 제1 스테이지(ST1)에 연결될 수 있다.
제1 클럭패드(CLP1)를 기초로 설명하였으나, 제2 클럭패드(CLP2)도 동일하게 적용될 수 있다. 제2 클럭패드(CLP2)는 복수의 제1 스캔패드(SP1)들, 복수의 데이터패드(DP)들 및 복수의 제2 스캔패드(SP2)들을 사이에 두고 제1 클럭패드(CLP1)와 이격되어 배치될 수 있다. 제2 클럭패드(CLP2)는 복수의 제2 스테이지(ST2)들에 연결되며, 복수의 제2 스테이지(ST2)들에 제2 클럭 신호를 출력할 수 있다. 복수의 제2 스테이지(ST2)들은 제2 클럭패드(CLP2)로부터 전달받은 제2 클럭 신호에 기초하여 제2 스캔 신호를 순차적으로 복수의 제2 스캔라인(SL2)들에 출력한다. 이 때, 제1 클럭 신호와 제2 클럭 신호는 서로 동기화될 수 있으며, 제1 스캔 신호와 제2 스캔 신호는 서로 동기화될 수 있다.
다시 도 3을 참조하면, 복수의 제1 스캔패드(SP1)들은 각각 제1 방향으로 연장되어 복수의 화소(PX)들 중 동일 행에 위치하는 화소(PX)들에 연결되는 복수의 제1 스캔라인(SL1)들과 각각 연결된다. 복수의 제1 스캔라인(SL1)들은 제1 표시영역(DA1)과 일부 중첩된다. 복수의 제2 스캔패드(SP2)들도 복수의 제1 스캔패드(SP1)들과 마찬가지로 복수의 스캔라인(SL)들 중 제1 표시영역(DA1)과 일부 중첩되는 복수의 제1 스캔라인(SL1)들을 각각 연결한다.
일 실시예에 있어서, 복수의 제1 스캔라인(SL1)들 각각은 복수의 제1 스캔패드(SP1)들 중에서 대응하는 제1 스캔패드(SP1)에 연결되는 제1 단(E1) 및 복수의 제2 스캔패드(SP2)들 중에서 대응하는 제2 스캔패드(SP2)에 연결되는 제2 단(E2)을 가질 수 있다. 즉, 복수의 제1 스캔라인(SL1)들 각각의 일단 및 타단은 각각 복수의 제1 스캔패드(SP1)들 중 하나와 복수의 제2 스캔패드(SP2)들 중 하나와 연결될 수 있다.
도 3에서는 복수의 제1 스캔라인(SL1)들이 각각 복수의 제1 스캔패드(SP1) 및 복수의 제2 스캔패드(SP2) 중 복수의 데이터패드(DP)들로부터 이격된 거리가 동일한 제1 스캔패드(SP1)와 제2 스캔패드(SP2)에 연결되는 것으로 도시한다. 다만, 이는 일 실시예에 불과하며 다른 예로, 복수의 제1 스캔라인(SL1)들이 각각 복수의 제1 스캔패드(SP1) 및 복수의 제2 스캔패드(SP2) 중 복수의 데이터패드(DP)들로부터 이격된 거리가 서로 상이한 제1 스캔패드(SP1)와 제2 스캔패드(SP2)에 연결될 수도 있다.
또한, 도 3에서는 복수의 제1 스캔패드(SP1)들 및 복수의 제2 스캔패드(SP2)들이 각각 동일한 복수의 제1 스캔라인(SL1)들을 연결하도록 도시하고 있으나, 복수의 제1 스캔라인(SL1)들은 복수의 제1 스캔패드(SP1)들 또는 복수의 제2 스캔패드(SP2)들에 각각 연결될 수 있다. 다른 실시예로, 복수의 제2 스캔패드(SP2)들은 생략될 수 있다.
일 실시예에 있어서, 제1 표시영역(DA1)에 배치되는 한 행의 화소(PX)들의 개수와 제2 표시영역(DA2)에 배치되는 한 행의 화소(PX)들의 개수는 상이할 수 있다. 일 예로, 도 3에 도시된 것처럼, 제1 표시영역(DA1)에 배치되는 한 행의 화소(PX)들의 개수는 제2 방향(예를 들면, +y 방향)을 따라 단조 증가하며, 제2 표시영역(DA2)에 배치되는 한 행의 화소(PX)들의 개수는 일정할 수 있다. 즉, 복수의 제1 스캔라인(SL1)들 각각에 연결되는 한 행의 화소(PX)들의 개수는 제2 방향을 따라 단조 증가하며, 복수의 제2 스캔라인(SL2)들 각각에 연결되는 한 행의 화소(PX)들의 개수는 일정할 수 있다.
또한, 복수의 제1 스캔라인(SL1)들 중 하나에 연결되는 화소(PX)들의 개수는 복수의 제2 스캔라인(SL2)들 중 하나에 연결되는 화소(PX)들의 개수보다 적을 수 있다. 즉, 도 3에 도시된 것처럼, 표시영역(DA)의 코너부(C)는 곡률을 가질 수 있으며, 복수의 제1 스캔라인(SL1)들 각각에 연결되는 한 행의 화소(PX)들의 개수는 상기 곡률에 따라 상이할 수 있다.
일 실시예에 있어서, 복수의 제1 스캔라인(SL1)들 각각에서 제1 방향(예를 들면, +x 방향)으로 연장되는 부분의 길이는 복수의 제2 스캔라인(SL2)들 각각에서 제1 방향으로 연장되는 부분의 길이보다 짧을 수 있다. 구체적으로 설명하면, 복수의 제1 스캔라인(SL1)들 각각에서 제1 방향으로 연장되는 부분은 제1 표시영역(DA1)과 중첩되는 복수의 제1 스캔라인(SL1)들의 일부분에 해당할 수 있으며, 복수의 제1 스캔라인(SL1)들의 일부분의 길이는 평균 길이를 의미할 수 있다. 복수의 제1 스캔라인(SL1)들을 기준으로 설명하였으나, 복수의 제2 스캔라인(SL2)들도 동일하게 적용된다. 따라서, 제1 표시영역(DA1)과 중첩되는 복수의 제1 스캔라인(SL1)들의 일부분의 평균 길이는 제2 표시영역(DA2)과 중첩되는 복수의 제2 스캔라인(SL2)들의 일부분의 평균 길이보다 짧을 수 있다.
비교예로, 디스플레이 패널에 배치되는 복수의 스캔라인들은 모두 복수의 스테이지들에 각각 연결될 수 있다. 디스플레이 패널 또는 표시영역의 코너부가 곡률을 가지는 경우, 복수의 스테이지들 중 일부는 디스플레이 패널 또는 표시영역의 코너부의 곡률을 따라 배치된다. 디스플레이 패널의 하단부에는 다양한 복수의 패드들이 배치되므로, 복수의 패드들이 배치되기 위한 공간이 필요하다. 또한, 복수의 패드들로부터 표시영역의 화소들에게 데이터 전압을 전달하기 위한 배선들이 곡률을 갖는 코너부에 배치되어야 한다. 다만, 복수의 스캔라인들이 모두 복수의 스테이지들에 각각 연결되고, 복수의 스테이지들 중 일부가 하단 코너부의 곡률을 따라 배치되는 경우, 코너부에는 복수의 스테이지들 중 일부뿐만 아니라 데이터 전압을 전달하기 위한 배선이 배치되어야 하므로, 비표시영역이 두꺼워지게 된다. 즉, 복수의 스테이지들 중 일부가 배치되기 위한 공간만큼 비표시영역이 증가하게 된다.
다만, 본 발명의 일 실시예에 따른 디스플레이 패널(10)에 배치되는 복수의 스캔라인(SL)들 중 복수의 제1 스캔라인(SL1)들은 복수의 제1 스캔패드(SP1)들에 각각 연결되고, 복수의 제2 스캔라인(SL2)들은 복수의 제1 스테이지(ST1)들에 각각 연결될 수 있다. 이러한 경우, 디스플레이 패널(10) 또는 표시영역(DA)의 하단 코너부(C)가 곡률을 가지더라도 복수의 제1 스테이지(ST1)들 중 일부가 디스플레이 패널(10) 또는 표시영역(DA)의 하단 코너부(C)의 곡률을 따라 배치될 필요가 없게 된다. 따라서, 디스플레이 패널(10)의 하단부에는 다양한 복수의 패드들이 배치되기 위한 공간(d)만 필요하게 되며, 복수의 제1 스테이지(ST1)들 중 일부가 배치되기 위한 공간이 필요하지 않게 된다. 따라서, 복수의 제1 스테이지(ST1)들 중 일부가 배치되기 위한 공간만큼 주변영역(PA)이 감소하게 된다. 복수의 제1 스테이지(ST1)들을 기준으로 설명하였으나, 복수의 제2 스테이지(ST2)들도 동일하게 적용된다.
다시 도 4를 참조하면, 복수의 제1 스테이지(ST1)들 중에서 첫번째 제1 스테이지(ST1)는 복수의 제1 스캔라인(SL1)들 중 마지막 제1 스캔라인(SL1)에 연결된다. 첫번째 제1 스테이지(ST1)는 마지막 제1 스캔라인(SL1)으로부터 이전 스캔 신호를 수신하고, 제1 클럭패드(CLP1)로부터 수신한 제1 클럭 신호와 이전 스캔 신호에 기초하여 제1 스캔 신호를 생성하도록 구성된다.
복수의 데이터패드(DP)들은 복수의 제1 스캔패드(SP1)들과 복수의 제2 스캔패드(SP2)들 사이에 배치된다. 복수의 데이터라인(DL)들은 제1 방향(예를 들면, +x 방향)과 교차하는 제2 방향(예를 들면, +y 방향)으로 연장되며, 제1 스캔구동회로(SDC1)와 제2 스캔구동회로(SDC2) 사이에 배치된다. 또한, 복수의 데이터라인(DL)들은 복수의 화소(PX)들 중 동일 열에 위치하는 화소(PX)들에 연결되며, 각각 복수의 데이터패드(DP)들 중 대응하는 데이터패드(DP)와 연결된다. 도 3에서는 복수의 데이터패드(DP)들이 각각 데이터라인(DL)과 일대일로 대응하도록 도시하고 있으나, 복수의 데이터라인(DL)들은 복수의 데이터패드(DP)들과 일대일로 대응하지 않을 수 있다. 일 예로, 복수의 데이터라인(DL)들 중 일부는 멀티플렉서를 통해 복수의 데이터패드(DP)들 중 서로 동일한 데이터패드(DP)에 연결될 수도 있다.
디스플레이 장치(1, 도 1 참조)는 디스플레이 구동회로(DDC)가 장착되는 인쇄회로기판(PCB)를 포함할 수 있다.
인쇄회로기판(PCB)은 패드부(PU)에 장착되며, 인쇄회로기판(PCB)의 단자부(PCB-P)는 디스플레이 패널(10)의 패드부(PU)와 전기적으로 연결될 수 있다. 인쇄회로기판(PCB)은 제1 클럭패드(CLP1), 복수의 제1 스캔패드(SP1)들, 복수의 제2 스캔패드(SP2)들 및 복수의 데이터패드(DP)들에 각각 연결하기 위한 배선들을 포함하며, 제어부의 신호 또는 전원을 디스플레이 패널(10)로 전달한다. 인쇄회로기판(PCB)에 장착된 디스플레이 구동회로(DDC)에 대해서는 이하 도 5 및 도 6에서 자세히 설명하고자 한다.
도 5는 본 발명의 일 실시예에 따른 디스플레이 구동회로를 개략적으로 도시하는 블록도이며, 도 6은 도 3의 일부분을 개략적으로 도시하는 확대 평면도이다.
도 5를 참조하면, 디스플레이 구동회로(DDC)는 타이밍 컨트롤러(timing controller, TCON)(111), 클럭신호 출력회로(112), 제1 게이트구동회로(113), 데이터구동회로(114), 제2 게이트구동회로(115) 및 전극부(120)를 포함한다. 전극부(120)는 도 3에서 상술한 제1 클럭패드(CLP1), 제2 클럭패드(CLP2), 복수의 제1 스캔패드(SP1)들, 복수의 제2 스캔패드(SP2)들 및 복수의 데이터패드(DP)들에 각각 연결되는 제1 클럭전극(121), 제2 클럭전극(125), 복수의 제1 스캔전극(122)들, 복수의 제2 스캔전극(124)들 및 복수의 데이터전극(123)들을 포함한다.
타이밍 컨트롤러(111)는 디스플레이 패널(10)의 구동 타이밍을 제어하는 다양한 제어 신호를 생성할 수 있다. 타이밍 컨트롤러(111)는 제1 게이트구동회로(113)의 스캔 신호 출력 및 제2 게이트구동회로(115)의 스캔 신호 출력을 제어할 수 있다. 또한, 타이밍 컨트롤러(111)는 영상 데이터를 데이터구동회로(114)에 전달할 수 있다. 데이터구동회로(114)는 타이밍 컨트롤러(111)로부터 영상 데이터를 수신하고 영상 데이터에 대응하는 데이터 전압을 생성하여 디스플레이 패널(10)로 전달할 수 있다.
타이밍 컨트롤러(111)는 제1 클럭전극(121)에 제1 클럭 신호를 출력하고 제2 클럭전극(125)에 제2 클럭 신호를 출력하는 클럭신호 출력회로(112)를 포함할 수 있다. 도 5에서는 타이밍 컨트롤러(111)가 클럭신호 출력회로(112)를 포함하는 것으로 도시하고 있으나, 클럭신호 출력회로(112)는 별도로 구현되어 타이밍 컨트롤러(111)의 제어에 따라 제1 및 제2 클럭 신호를 각각 제1 및 제2 클럭전극(121, 125)에 출력할 수 있다.
제1 게이트구동회로(113)는 클럭 신호에 동기화하여 복수의 제1 스캔전극(122)들에 스캔 신호를 순차적으로 출력하도록 구성된다. 제1 게이트구동회로(113)와 마찬가지로 제2 게이트구동회로(115)는 클럭 신호에 동기화하여 복수의 제2 스캔전극(124)들에 스캔 신호를 순차적을 출력하도록 구성된다.
데이터구동회로(114)는 클럭 신호에 동기화하여 복수의 데이터전극(123)들에 데이터 전압들을 출력하도록 구성된다.
도 6을 참조하면, 디스플레이 구동회로(DDC)는 인쇄회로기판(PCB) 상에 장착되고, 인쇄회로기판(PCB)은 디스플레이 패널(10)의 패드부(PU)에 장착된다. 인쇄회로기판(PCB)의 단자부(PCB-P)는 디스플레이 패널(10)의 패드부(PU)와 전기적으로 연결될 수 있다.
인쇄회로기판(PCB)은 제1 클럭전극(121), 제2 클럭전극(125), 복수의 제1 스캔전극(122)들, 복수의 제2 스캔전극(124)들 및 복수의 데이터전극(123)들을 제1 클럭패드(CLP1), 제2 클럭패드(CLP2), 복수의 제1 스캔패드(SP1)들, 복수의 제2 스캔패드(SP2)들 및 복수의 데이터패드(DP)들에 각각 연결하기 위한 배선들을 포함한다.
디스플레이 구동회로(DDC)에 포함되는 제1 게이트구동회로(113)는 복수의 제1 스캔신호 출력회로(113a)들을 포함하며, 복수의 제1 스캔신호 출력회로(113a)들은 복수의 제1 스캔전극(122)들에 제1 스캔 신호들을 순차적으로 출력하도록 구성된다. 제1 게이트구동회로(113)와 마찬가지로 제2 게이트구동회로(115)는 복수의 제2 스캔신호 출력회로(115a)들을 포함하며, 복수의 제2 스캔신호 출력회로(115a)들은 복수의 제2 스캔전극(124)들에 제2 스캔 신호들을 순차적으로 출력하도록 구성된다.
디스플레이 구동회로(DDC)에 포함되는 데이터구동회로(114)는 복수의 데이터전압 출력회로(114a)들을 포함하며, 복수의 데이터전압 출력회로(114a)들은 복수의 데이터전극(123)들에 데이터 전압들을 출력하도록 구성된다.
디스플레이 구동회로(DDC)는 하나의 반도체 집적회로 칩으로 형성될 수 있으며, 이러한 경우 디스플레이 구동 장치로 명명할 수 있다.
디스플레이 구동 장치는 m개의 스캔라인(SL)과 n개의 데이터라인(DL)을 갖는 디스플레이 패널(10)을 구동하기 위해 하나의 반도체 집적회로 칩으로 형성될 수 있으며, 제1 클럭전극(121), 제2 클럭전극(125), 복수의 제1 스캔전극(122)들, 복수의 제2 스캔전극(124)들, 복수의 데이터전극(123)들, 클럭신호 출력회로(112), 제1 게이트구동회로(113), 제2 게이트구동회로(115) 및 데이터구동회로(114)를 포함할 수 있다.
클럭신호 출력회로(112)는 디스플레이 패널(10)에서 m개의 스캔라인(SL) 중 일부의 스캔라인(SL)을 순차적으로 구동하기 위한 로컬 스캔 신호를 생성하는데 사용되는 클럭 신호를 제1 및 제2 클럭전극(121, 125)에 출력한다.
일 실시예에 있어서, 복수의 제1 스캔전극(122)들의 개수 및 복수의 제2 스캔전극(124)들의 개수는 m보다 작을 수 있다. 여기서 m은 정수에 해당한다.
도 7은 본 발명의 일 실시예에 따른 디스플레이 패널을 개략적으로 도시하는 평면도이다. 도 7에 있어서, 도 3과 동일한 참조부호는 동일 부재를 일컫는 바, 이들에 대한 중복설명은 생략한다.
도 7을 참조하면, 디스플레이 패널(10)은 표시영역(DA) 및 주변영역(PA)을 포함하며, 표시영역(DA)에 배치된 복수의 화소(PX)들을 포함한다. 또한, 디스플레이 패널(10)은 각각 제1 방향(예를 들면, +x 방향)으로 연장되어 복수의 화소(PX)들 중 동일 행에 위치하는 화소(PX)들에 연결되는 복수의 스캔라인(SL)들 및 제1 방향과 교차하는 제2 방향(예를 들면, +y 방향)으로 연장되어 복수의 화소(PX)들 중 동일 열에 위치하는 화소(PX)들에 연결되는 복수의 데이터라인(DL)들을 포함한다.
복수의 스캔라인(SL)들은 각각 연결되는 소자에 따라 복수의 제1 스캔라인(SL1)들, 복수의 제2 스캔라인(SL2)들 및 복수의 제3 스캔라인(SL3)들로 나눌 수 있다. 또한, 표시영역(DA)은 복수의 제1 스캔라인(SL1)들에 연결되는 화소(PX)들이 배치되는 제1 표시영역(DA1), 복수의 제2 스캔라인(SL2)들에 연결되는 화소(PX)들이 배치되는 제2 표시영역(DA2) 및 복수의 제3 스캔라인(SL3)들에 연결되는 화소(PX)들이 배치되는 제3 표시영역(DA3)으로 나눌 수 있다. 이 때, 표시영역(DA)의 형태에 따라 제1 내지 제3 표시영역(DA1, DA2, DA3)에 각각 배치되는 한 행의 화소(PX)들의 개수는 상이할 수 있다.
도 3 및 도 4에서 설명한 것과 다르게 도 7에서는, 복수의 스캔패드(SP)들은 제1 방향으로 연장되어 복수의 화소(PX)들 중 동일 행에 위치하는 화소(PX)들에 연결되는 복수의 제1 스캔라인(SL1)들에 각각 연결하는 복수의 연결 라인(CL)들을 포함할 수 있다. 복수의 연결 라인(CL)들 각각은 복수의 데이터라인(DL)들 사이에서 제2 방향으로 연장되는 부분을 가질 수 있다.
기판(100)은 절연층에 의해 덮이므로 복수의 연결 라인(CL)들은 복수의 제1 스캔라인(SL1)들에 각각 연결될 때, 절연층에 형성된 각각의 콘택홀들을 통해 연결될 수 있다.
복수의 스캔패드(SP)들은 복수의 데이터패드(DP)들 사이에 배치될 수 있다. 도 7에서는 복수의 스캔패드(SP)들과 복수의 데이터패드(DP)들이 서로 번갈아 배치되는 것으로 도시하고 있으나, 복수의 스캔패드(SP)들 사이사이에는 2 이상의 복수의 데이터패드(DP)들이 배치될 수 있다. 다른 예로, 도 3에 도시된 것처럼, 복수의 스캔패드(SP)들은 패드부(PU)의 좌측 또는 우측에 배치될 수 있으며, 복수의 연결 라인(CL)들을 통해 복수의 제1 스캔라인(SL1)들에 각각 연결될 수 있다.
본 발명의 일 실시예에 따른 디스플레이 패널(10)에 배치되는 복수의 스캔라인(SL)들 중 복수의 제1 스캔라인(SL1)들은 복수의 제1 스캔패드(SP1)들에 각각 연결되고, 복수의 제2 스캔라인(SL2)들은 복수의 제1 스테이지(ST1)들에 각각 연결될 수 있다. 이러한 경우, 디스플레이 패널(10) 또는 표시영역(DA)의 하단 코너부(C)가 곡률을 가지더라도 복수의 제1 스테이지(ST1)들 중 일부가 디스플레이 패널(10) 또는 표시영역(DA)의 하단 코너부(C)의 곡률을 따라 배치될 필요가 없게 된다. 따라서, 디스플레이 패널(10)의 하단부에는 다양한 복수의 패드들이 배치되기 위한 공간(d, 도 4 참조)만 필요하게 되며, 복수의 제1 스테이지(ST1)들 중 일부가 배치되기 위한 공간이 필요하지 않게 된다. 따라서, 복수의 제1 스테이지(ST1)들 중 일부가 배치되기 위한 공간만큼 주변영역(PA)이 감소하게 된다.
또한, 복수의 제1 스캔라인(SL1)들과 각각 연결되기 위해 복수의 스캔패드(SP)들이 복수의 연결 라인(CL)들을 구비하는 경우, 도 3에 도시된 일 실시예보다 복수의 스캔패드(SP)들의 개수가 감소할 수 있다. 따라서, 복수의 제1 스캔라인(SL1)들에 스캔 신호를 전달할 때 시간이 단축될 수 있으므로, 화소회로(PC, 도 2 참조)의 고속구동이 가능하다.
도 8은 본 발명의 일 실시예에 따른 디스플레이 구동회로를 개략적으로 도시하는 블록도이며, 도 9는 도 7의 일부분을 개략적으로 도시하는 확대 평면도이다.
도 8을 참조하면, 디스플레이 구동회로(DDC)는 타이밍 컨트롤러(111), 클럭신호 출력회로(112), 게이트구동회로(113'), 데이터구동회로(114) 및 전극부(120)를 포함한다. 전극부(120)는 도 7에서 상술한 제1 클럭패드(CLP1), 제2 클럭패드(CLP2), 복수의 스캔패드(SP)들 및 복수의 데이터패드(DP)들에 각각 연결되는 제1 클럭전극(121), 제2 클럭전극(125), 복수의 스캔전극(122')들 및 복수의 데이터전극(123)들을 포함한다.
타이밍 컨트롤러(111)는 디스플레이 패널(10)의 구동 타이밍을 제어하는 다양한 제어 신호를 생성할 수 있다. 타이밍 컨트롤러(111)는 게이트구동회로(113')의 스캔 신호 출력을 제어할 수 있다. 또한, 타이밍 컨트롤러(111)는 영상 데이터를 데이터구동회로(114)에 전달할 수 있다. 데이터구동회로(114)는 타이밍 컨트롤러(111)로부터 영상 데이터를 수신하고 영상 데이터에 대응하는 데이터 전압을 생성하여 디스플레이 패널(10)로 전달할 수 있다.
타이밍 컨트롤러(111)는 제1 클럭전극(121)에 제1 클럭 신호를 출력하고, 제2 클럭전극(125)에 제2 클럭 신호를 출력하는 클럭신호 출력회로(112)를 포함할 수 있다. 도 8에서는 타이밍 컨트롤러(111)가 클럭신호 출력회로(112)를 포함하는 것으로 도시하고 있으나, 클럭신호 출력회로(112)는 별도로 구현되어 타이밍 컨트롤러(111)의 제어에 따라 제1 및 제2 클럭 신호를 각각 제1 및 제2 클럭전극(121, 125)에 출력할 수 있다.
게이트구동회로(113')는 클럭 신호에 동기화하여 복수의 스캔전극(122')들에 스캔 신호를 순차적으로 출력하도록 구성된다.
데이터구동회로(114)는 클럭 신호에 동기화하여 복수의 데이터전극(123)들에 데이터 전압들을 출력하도록 구성된다.
도 9를 참조하면, 디스플레이 구동회로(DDC)는 인쇄회로기판(PCB) 상에 장착되고, 인쇄회로기판(PCB)은 디스플레이 패널(10)의 패드부(PU)에 장착된다. 인쇄회로기판(PCB)의 단자부(PCB-P)는 디스플레이 패널(10)의 패드부(PU)와 전기적으로 연결될 수 있다.
인쇄회로기판(PCB)은 제1 클럭전극(121), 제2 클럭전극(125), 복수의 스캔전극(122')들 및 복수의 데이터전극(123)들을 제1 클럭패드(CLP1), 제2 클럭패드(CLP2), 복수의 스캔패드(SP)들 및 복수의 데이터패드(DP)들에 각각 연결하기 위한 배선들을 포함한다.
디스플레이 구동회로(DDC)에 포함되는 게이트구동회로(113')는 복수의 스캔신호 출력회로(113'a)들을 포함하며, 복수의 스캔신호 출력회로(113'a)들은 복수의 스캔전극(122')들에 스캔 신호들을 순차적으로 출력하도록 구성된다.
디스플레이 구동회로(DDC)에 포함되는 데이터구동회로(114)는 복수의 데이터전압 출력회로(114a)들을 포함하며, 복수의 데이터전압 출력회로(114a)들은 복수의 데이터전극(123)들에 데이터 전압들을 출력하도록 구성된다.
복수의 스캔신호 출력회로(113'a)들은 복수의 데이터전압 출력회로(114a)들 사이에 배치될 수 있다. 도 9에서는 복수의 스캔신호 출력회로(113'a)들과 복수의 데이터전압 출력회로(114a)들이 서로 번갈아 배치되는 것으로 도시하고 있으나, 복수의 스캔신호 출력회로(113'a)들 사이사이에는 2 이상의 복수의 데이터전압 출력회로(114a)들이 배치될 수 있다. 다른 예로, 도 6에 도시된 것처럼, 복수의 스캔신호 출력회로(113'a)들은 패드부(PU)의 좌측 또는 우측에 배치될 수 있으며, 복수의 연결 라인(CL)들을 통해 복수의 제1 스캔라인(SL1)들에 각각 연결될 수 있다.
디스플레이 구동회로(DDC)는 하나의 반도체 집적회로 칩으로 형성될 수 있으며, 이러한 경우 디스플레이 구동 장치로 명명할 수 있다.
디스플레이 구동 장치는 m개의 스캔라인(SL)과 n개의 데이터라인(DL)을 갖는 디스플레이 패널(10)을 구동하기 위해 하나의 반도체 집적회로 칩으로 형성될 수 있으며, 제1 클럭전극(121), 제2 클럭전극(125), 복수의 스캔전극(122')들, 복수의 데이터전극(123)들, 클럭신호 출력회로(112), 게이트구동회로(113') 및 데이터구동회로(114)를 포함할 수 있다.
클럭신호 출력회로(112)는 디스플레이 패널(10)에서 m개의 스캔라인(SL) 중 일부의 스캔라인(SL)을 순차적으로 구동하기 위한 로컬 스캔 신호를 생성하는데 사용되는 클럭 신호를 제1 및 제2 클럭전극(121, 125)에 출력한다.
일 실시예에 있어서, 복수의 스캔전극(122')들의 개수는 m보다 작을 수 있다. 여기서 m은 정수에 해당한다.
본 발명의 일 실시예에 따른 디스플레이 패널(10)에 배치되는 복수의 스캔라인(SL)들 중 복수의 제1 스캔라인(SL1)들은 복수의 스캔패드(SP)들에 각각 직접 연결되거나 복수의 연결 라인(CL)들을 통하여 연결될 수 있다. 이러한 경우, 디스플레이 패널(10)의 하단부에는 다양한 복수의 패드들이 배치되기 위한 공간만 필요하게 된다. 따라서, 디스플레이 패널(10)의 주변영역(PA)이 감소할 수 있다.
지금까지는 디스플레이 구동 장치, 디스플레이 패널 및 디스플레이 장치에 대해서만 주로 설명하였으나, 본 발명이 이에 한정되는 것은 아니다. 예컨대 이러한 디스플레이 구동 장치, 디스플레이 패널 및 디스플레이 장치를 제조하기 위한 디스플레이 구동 장치 제조방법, 디스플레이 패널 제조방법 및 디스플레이 장치 제조방법 역시 본 발명의 범위에 속한다고 할 것이다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
1: 디스플레이 장치
10: 디스플레이 패널
100: 기판
PX: 화소
DA1, DA2, DA3: 제1 내지 제3 표시영역
SDC1, SDC2: 제1 및 제2 스캔구동회로
ST1, ST2, ST3: 제1 내지 제3 스테이지
PU: 패드부
CLP1, CLP2: 제1 및 제2 클럭패드
SP: 스캔패드
SP1, SP2: 제1 및 제2 스캔패드
DP: 데이터패드
SL: 스캔라인
DL: 데이터라인

Claims (20)

  1. 표시영역 및 상기 표시영역을 둘러싼 주변영역을 포함하는 기판;
    상기 표시영역 상에 배열되는 복수의 화소들;
    상기 주변영역에 배치되고, 제1 클럭패드, 복수의 제1 스캔패드들, 및 복수의 데이터패드들을 포함하는 패드부;
    상기 주변영역에 배치되고, 복수의 제1 스테이지들을 포함하는 제1 스캔구동회로;
    각각 제1 방향으로 연장되어 상기 복수의 화소들 중 동일 행에 위치하는 화소들에 연결되고, 상기 복수의 제1 스캔패드들에 각각 연결되는 복수의 제1 스캔라인들, 및 상기 복수의 제1 스테이지들에 각각 연결되는 복수의 제2 스캔라인들을 포함하는 복수의 스캔라인들; 및
    상기 제1 방향과 교차하는 제2 방향으로 연장되어 각각 상기 복수의 데이터패드들 중 대응하는 데이터패드와 상기 복수의 화소들 중 동일 열에 위치하는 화소들에 연결되는 복수의 데이터라인들을 포함하는 디스플레이 패널.
  2. 제1 항에 있어서,
    상기 복수의 제1 스캔라인들 중 하나에 연결되는 화소들의 개수는 상기 복수의 제2 스캔라인들 중 하나에 연결되는 화소들의 개수보다 적은 디스플레이 패널.
  3. 제1 항에 있어서,
    상기 복수의 제1 스캔라인들 각각에서 상기 제1 방향으로 연장되는 부분의 길이는 상기 복수의 제2 스캔라인들 각각에서 상기 제1 방향으로 연장되는 부분의 길이보다 짧은 디스플레이 패널.
  4. 제1 항에 있어서,
    상기 복수의 스캔라인들은 상기 동일 행에 위치하는 화소들에 스캔 신호를 순차적으로 전달하고,
    상기 복수의 제1 스테이지들은 상기 제1 클럭패드에 연결되어 상기 제1 클럭패드로부터 제1 클럭 신호를 수신하고, 상기 제1 클럭 신호에 기초하여 상기 스캔 신호를 순차적으로 상기 복수의 제2 스캔라인들에 출력하도록 구성되는 디스플레이 패널.
  5. 제4 항에 있어서,
    상기 복수의 제1 스테이지들 각각은 이전 스테이지 또는 이전 스캔라인에 연결되어, 상기 이전 스테이지로부터 이전 제어 신호를 수신하거나 상기 이전 스캔라인으로부터 이전 스캔 신호를 수신하고, 상기 이전 제어 신호 또는 상기 이전 스캔 신호, 및 상기 제1 클럭 신호에 기초하여 상기 스캔 신호를 생성하도록 구성되는 디스플레이 패널.
  6. 제4 항에 있어서,
    상기 복수의 제1 스테이지들 중에서 첫번째 제1 스테이지는 상기 복수의 제1 스캔라인들 중 마지막 제1 스캔라인에 연결되고, 상기 마지막 제1 스캔라인으로부터 이전 스캔 신호를 수신하고, 상기 제1 클럭 신호와 상기 이전 스캔 신호에 기초하여 상기 스캔 신호를 생성하도록 구성되는 디스플레이 패널.
  7. 제1 항에 있어서,
    상기 패드부는 복수의 제2 스캔패드들을 더 포함하고,
    상기 복수의 제1 스캔라인들 각각은,
    상기 복수의 제1 스캔패드들 중에서 대응하는 제1 스캔패드에 연결되는 제1 단, 및
    상기 복수의 제2 스캔패드들 중에서 대응하는 제2 스캔패드에 연결되고 상기 제1 단에 대향하는 제2 단을 갖는 디스플레이 패널.
  8. 제7 항에 있어서,
    상기 패드부는 제2 클럭패드를 더 포함하고,
    상기 디스플레이 패널은 상기 주변영역에 배치되고, 상기 복수의 제2 스캔라인들에 각각 연결되는 복수의 제2 스테이지들을 포함하는 제2 스캔구동회로;를 더 포함하고,
    상기 복수의 제1 스테이지들은 상기 제1 클럭패드에 연결되어 상기 제1 클럭패드로부터 제1 클럭 신호를 수신하고, 상기 제1 클럭 신호에 기초하여 제1 스캔 신호를 순차적으로 상기 복수의 제2 스캔라인들에 출력하도록 구성되고,
    상기 복수의 제2 스테이지들은 상기 제2 클럭패드에 연결되어 상기 제2 클럭패드로부터 제2 클럭 신호를 수신하고, 상기 제2 클럭 신호에 기초하여 제2 스캔 신호를 순차적으로 상기 복수의 제2 스캔라인들에 출력하도록 구성되고,
    상기 제1 클럭 신호와 상기 제2 클럭 신호는 서로 동기화되고,
    상기 제1 스캔 신호와 상기 제2 스캔 신호는 서로 동기화된 디스플레이 패널.
  9. 제8 항에 있어서,
    상기 복수의 데이터패드들은 상기 복수의 제1 스캔패드들과 상기 복수의 제2 스캔패드들 사이에 배치되고,
    상기 복수의 데이터라인들은 상기 제1 스캔구동회로와 상기 제2 스캔구동회로 사이에 배치되는 디스플레이 패널.
  10. 제1 항에 있어서,
    상기 복수의 제1 스캔패드들을 상기 복수의 제1 스캔라인들에 각각 연결하는 복수의 연결 라인들을 더 포함하고,
    상기 복수의 연결 라인들 각각은 상기 복수의 데이터라인들 사이에서 상기 제2 방향으로 연장되는 부분을 갖는 디스플레이 패널.
  11. 제10 항에 있어서,
    상기 복수의 제1 스캔패드들은 상기 복수의 데이터패드들 사이에 배치되는 디스플레이 패널.
  12. 제1 항에 있어서,
    상기 스캔라인들은 상기 복수의 제1 스캔라인들과 상기 복수의 제2 스캔라인들로부터 상기 제2 방향에 위치하고, 각각 상기 제1 방향으로 연장되는 복수의 제3 스캔라인들을 더 포함하고,
    상기 표시영역은,
    상기 복수의 제1 스캔라인들에 연결되는 화소들이 배치되는 제1 표시영역,
    상기 복수의 제2 스캔라인들에 연결되는 화소들이 배치되는 제2 표시영역, 및
    상기 복수의 제3 스캔라인들에 연결되는 화소들이 배치되는 제3 표시영역을 포함하는 디스플레이 패널.
  13. 제12 항에 있어서,
    상기 복수의 제1 스캔라인들 각각에 연결되는 한 행의 화소들의 개수는 상기 제2 방향을 따라 단조 증가하고,
    상기 복수의 제2 스캔라인들 각각에 연결되는 한 행의 화소들의 개수는 일정하고,
    상기 복수의 제3 스캔라인들 각각에 연결되는 한 행의 화소들의 개수는 상기 제2 방향을 따라 단조 감소하는 디스플레이 패널.
  14. 제12 항에 있어서,
    상기 제1 스캔구동회로는 상기 복수의 제3 스캔라인들에 각각 연결되는 복수의 제3 스테이지들을 더 포함하고,
    상기 복수의 제1 스테이지들은 상기 제2 방향을 따라 일렬로 배열되고,
    상기 복수의 제3 스테이지들은 상기 제2 방향을 따라 상기 제1 방향으로 편이(偏移)하여 배열되는 디스플레이 패널.
  15. 제14 항에 있어서,
    상기 복수의 제3 스테이지들은 상기 제1 클럭패드에 연결되어 상기 제1 클럭패드로부터 제1 클럭 신호를 수신하고,
    상기 복수의 제3 스테이지들 각각은 이전 스테이지에 연결되어 상기 이전 스테이지로부터 이전 제어 신호를 수신하고, 상기 제1 클럭 신호 및 상기 이전 제어 신호에 기초하여 스캔 신호를 생성하고, 상기 스캔 신호를 순차적으로 상기 복수의 제3 스캔라인들에 출력하도록 구성되는 디스플레이 패널.
  16. 복수의 화소들;
    제1 클럭패드, 복수의 제1 스캔패드들, 및 복수의 데이터패드들을 포함하는 패드부;
    복수의 제1 스테이지들을 포함하는 제1 스캔구동회로;
    각각 제1 방향으로 연장되어 상기 복수의 화소들 중 동일 행에 위치하는 화소들에 연결되고, 상기 복수의 제1 스캔패드들에 각각 연결되는 복수의 제1 스캔라인들, 및 상기 복수의 제1 스테이지들에 각각 연결되는 복수의 제2 스캔라인들을 포함하는 복수의 스캔라인들;
    상기 제1 방향과 교차하는 제2 방향으로 연장되어 각각 상기 복수의 데이터패드들 중 대응하는 데이터패드와 상기 복수의 화소들 중 동일 열에 위치하는 화소들에 연결되는 복수의 데이터라인들; 및
    상기 복수의 화소들을 구동하도록 구성되는 디스플레이 구동회로를 포함하는 디스플레이 장치.
  17. 제16항에 있어서,
    상기 디스플레이 구동회로는,
    상기 제1 클럭패드, 상기 복수의 제1 스캔패드들, 및 상기 복수의 데이터패드들에 각각 연결되는 클럭전극, 복수의 스캔전극들, 및 복수의 데이터전극들을 포함하는 전극부;
    상기 클럭전극에 클럭 신호를 출력하도록 구성되는 클럭신호 출력회로;
    상기 클럭 신호에 동기화하여 상기 복수의 스캔전극들에 스캔 신호를 순차적으로 출력하도록 구성되는 게이트구동회로; 및
    상기 클럭 신호에 동기화하여 상기 복수의 데이터전극들에 데이터 전압들을 출력하도록 구성되는 데이터구동회로를 포함하는 디스플레이 장치.
  18. 제17 항에 있어서,
    상기 클럭전극, 상기 복수의 스캔전극들, 및 상기 복수의 데이터전극들을 상기 제1 클럭패드, 상기 복수의 제1 스캔패드들, 및 상기 복수의 데이터패드들에 각각 연결하기 위한 배선들을 포함하는 인쇄회로기판을 더 포함하고,
    상기 디스플레이 구동회로는 상기 인쇄회로기판 상에 장착되고, 상기 인쇄회로기판은 상기 패드부에 장착되는 디스플레이 장치.
  19. 제16 항에 있어서,
    상기 복수의 제1 스캔라인들 중 하나에 연결되는 화소들의 개수는 상기 복수의 제2 스캔라인들 중 하나에 연결되는 화소들의 개수보다 적은 디스플레이 장치.
  20. m개의 스캔라인과 n개의 데이터라인을 갖는 디스플레이 패널을 구동하기 위해 하나의 반도체 집적회로 칩으로 형성되는 디스플레이 구동 장치로서,
    클럭전극;
    복수의 스캔전극들;
    복수의 데이터전극들;
    상기 디스플레이 패널에서 상기 m개의 스캔라인 중 일부의 스캔라인을 순차적으로 구동하기 위한 로컬 스캔 신호를 생성하는데 사용되는 클럭 신호를 상기 클럭전극에 출력하는 클럭신호 출력회로;
    상기 클럭 신호에 동기화하여 상기 복수의 스캔전극들에 외부 스캔 신호를 순차적으로 출력하도록 구성되는 게이트구동회로; 및
    상기 클럭 신호에 동기화하여 상기 복수의 데이터전극들 각각에 복수의 데이터 전압들을 출력하도록 구성되는 데이터구동회로를 포함하고,
    상기 복수의 스캔전극들의 개수는 상기 m보다 작은 디스플레이 구동 장치.
KR1020200078817A 2020-06-26 2020-06-26 디스플레이 구동 장치, 디스플레이 패널 및 디스플레이 장치 KR20220001050A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200078817A KR20220001050A (ko) 2020-06-26 2020-06-26 디스플레이 구동 장치, 디스플레이 패널 및 디스플레이 장치
US17/183,586 US20210407428A1 (en) 2020-06-26 2021-02-24 Display driving apparatus, display panel, and display apparatus
CN202110709518.2A CN113851488A (zh) 2020-06-26 2021-06-25 显示驱动装置、显示面板和显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200078817A KR20220001050A (ko) 2020-06-26 2020-06-26 디스플레이 구동 장치, 디스플레이 패널 및 디스플레이 장치

Publications (1)

Publication Number Publication Date
KR20220001050A true KR20220001050A (ko) 2022-01-05

Family

ID=78975296

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200078817A KR20220001050A (ko) 2020-06-26 2020-06-26 디스플레이 구동 장치, 디스플레이 패널 및 디스플레이 장치

Country Status (3)

Country Link
US (1) US20210407428A1 (ko)
KR (1) KR20220001050A (ko)
CN (1) CN113851488A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114342368A (zh) * 2020-08-07 2022-04-12 京东方科技集团股份有限公司 显示基板、显示装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3091300B2 (ja) * 1992-03-19 2000-09-25 富士通株式会社 アクティブマトリクス型液晶表示装置及びその駆動回路
KR100244182B1 (ko) * 1996-11-29 2000-02-01 구본준 액정표시장치
JP2011013415A (ja) * 2009-07-01 2011-01-20 Canon Inc アクティブマトリックス型表示装置
KR102114155B1 (ko) * 2013-10-01 2020-05-25 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
KR102665178B1 (ko) * 2016-09-21 2024-05-14 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
CN107230447A (zh) * 2017-08-04 2017-10-03 京东方科技集团股份有限公司 一种驱动方法、驱动电路及显示面板
KR102482009B1 (ko) * 2018-04-24 2022-12-28 삼성디스플레이 주식회사 수신 회로를 포함하는 소스 드라이버 및 그것을 포함하는 표시 장치
KR102546769B1 (ko) * 2018-06-08 2023-06-22 삼성디스플레이 주식회사 터치 센서 및 표시 장치
KR20200052486A (ko) * 2018-11-06 2020-05-15 삼성디스플레이 주식회사 표시 장치
CN110297342B (zh) * 2019-06-28 2022-01-07 武汉天马微电子有限公司 一种显示面板和显示装置

Also Published As

Publication number Publication date
US20210407428A1 (en) 2021-12-30
CN113851488A (zh) 2021-12-28

Similar Documents

Publication Publication Date Title
US9196182B2 (en) Display device
US9930784B2 (en) Display device having dummy terminals
KR102645930B1 (ko) 표시장치
KR102379779B1 (ko) 칩 온 필름 및 그를 포함하는 디스플레이 장치
EP3496078B1 (en) Organic light-emitting display device
KR101931248B1 (ko) 표시장치 및 그 제조방법
KR20230022828A (ko) 발광 기판 및 디스플레이 장치
US20190384089A1 (en) Display device
CN108242213B (zh) 显示装置
KR20180121292A (ko) 발광 다이오드 디스플레이 장치
KR20220001050A (ko) 디스플레이 구동 장치, 디스플레이 패널 및 디스플레이 장치
KR20170036942A (ko) 연성 필름, 표시 패널 및 이를 포함하는 표시 장치
KR20220023913A (ko) 표시 패널 및 이를 포함하는 표시 장치
KR20210157512A (ko) 디스플레이 장치
KR102127974B1 (ko) 표시장치
US11120723B2 (en) Display panel driver and display device including the same
CN111653601B (zh) 显示面板及显示装置
KR102555310B1 (ko) 멀티 레이어 구조의 회로형 연결장치 및 이를 포함하는 표시장치
KR20210016141A (ko) 디스플레이 패널
US11925080B2 (en) Display device
US20230320147A1 (en) Display device and method of testing the same
US20210263366A1 (en) Display Panel Driving Chip, Display Panel Driving Structure and Display Device Thereof
KR20160046602A (ko) 평판표시장치
KR100685412B1 (ko) 여분의 배선 또는 패드를 가지는 인쇄회로기판 및가요성인쇄회로기판
KR20170049761A (ko) 유기발광표시패널 및 유기발광표시장치

Legal Events

Date Code Title Description
A201 Request for examination