CN111653601B - 显示面板及显示装置 - Google Patents

Abstract

本发明公开了一种显示面板及显示装置，显示面板包括：衬底；像素电路阵列，像素电路阵列包括在衬底上沿第一方向排列的多个像素电路单元，每个像素电路单元包括在第二方向上排列的多个像素电路，第二方向与第一方向交叉；以及多条参考电压线，用于向像素电路阵列传输参考电压信号，其中，每条参考电压线连接一个像素电路单元的部分像素电路以及另一个像素电路单元的部分像素电路。根据本发明实施例的显示面板，降低了mura的可辨识度，从而提升了显示面板的显示观感。

Description

显示面板及显示装置

技术领域

本发明涉及显示领域，具体涉及一种显示面板及显示装置。

背景技术

有源矩阵发光二极管(Active Matrix Organic Light-emitting Diode，AMOLED)显示面板包括发光元件阵列以及像素电路阵列，像素电路阵列包括用于驱动发光元件显示的像素电路。AMOLED显示面板的显示效果是由所有发光元件共同决定的。若发光元件发光亮暗程度不同，会导致显示面板在宏观上表现为亮度显示不均(mura)。

在AMOLED显示面板中，像素电路是电压编程型，即输入的数据信号是电压值。在AMOLED显示面板显示画面时，各发光元件的发光亮度由对应像素电路中的驱动晶体管(Driver Thin Film Transistor，DTFT)的栅极电压决定。通常，在像素电路的一个驱动周期中，DTFT的栅极会经历先复位再充电的过程，对应发光元件的显示效果与该DTFT栅极的充电效率成正相关。当不同的像素电路的DTFT栅极在复位阶段存在电压差异(即复位均一性差)时，不同的像素电路的DTFT栅极的充电效率也不同(充电均一性差)，会导致显示面板产生mura，影响显示面板的显示效果。

发明内容

本发明实施例提供一种显示面板及显示装置，提升显示观感。

一方面，本发明实施例提供一种显示面板，其包括：衬底；像素电路阵列，像素电路阵列包括在衬底上沿第一方向排列的多个像素电路单元，每个像素电路单元包括在第二方向上排列的多个像素电路，第二方向与第一方向交叉；以及多条参考电压线，用于向像素电路阵列传输参考电压信号，其中，每条参考电压线连接一个像素电路单元的部分像素电路以及另一个像素电路单元的部分像素电路。

根据本发明一方面的前述实施方式，每个像素电路单元包括在第二方向上交替排列的第一像素电路组和第二像素电路组，每个第一像素电路组包括至少一个像素电路，每个第二像素电路组包括至少一个像素电路，每个像素电路单元中，第一像素电路组中的像素电路经由一条参考电压线接收参考电压信号，第二像素电路组中的像素电路经由另一条参考电压线接收参考电压信号。

根据本发明一方面的前述任一实施方式，多条参考电压线沿第一方向排列，在第一方向上，第i条参考电压线连接第i个像素电路单元的部分像素电路以及第i+j个像素电路单元的部分像素电路，其中，i为正整数，j为正整数。

根据本发明一方面的前述任一实施方式，每条参考电压线包括在第二方向上周期性重复且彼此相连的第一折线段，其中，第i条参考电压线的每个第一折线段包括：第一子线段，连接第i个像素电路单元的一个第一像素电路组的像素电路；第二子线段，连接第i+j个像素电路单元的一个第二像素电路组的像素电路；以及第三子线段，将彼此相邻的第一子线段和第二子线段相连。

根据本发明一方面的前述任一实施方式，每两个像素电路单元与对应的两条参考电压线连接为预设布线单元，布线单元的两个像素电路单元包括第一像素电路单元和第二像素电路单元，布线单元的两条参考电压线包括第一参考电压线和第二参考电压线，其中，第一参考电压线包括在第二方向上周期性重复且彼此相连的第二折线段，每个第二折线段包括：第四子线段，连接第一像素电路单元的一个第一像素电路组的像素电路；第五子线段，连接第二像素电路单元的一个第二像素电路组的像素电路；以及第六子线段，将彼此相邻的第四子线段和第五子线段相连，其中，第二参考电压线包括在第二方向上周期性重复且彼此相连的第三折线段，每个第三折线段包括：第七子线段，连接第二像素电路单元的一个第一像素电路组的像素电路；第八子线段，连接第一像素电路单元的一个第二像素电路组的像素电路；以及第九子线段，将彼此相邻的第七子线段和第八子线段相连。

根据本发明一方面的前述任一实施方式，每个第一像素电路组包括一个像素电路；或者每个第一像素电路组包括在第二方向上相邻设置的至少两个像素电路；每个第二像素电路组包括一个像素电路；或者每个第二像素电路组包括在第二方向上相邻设置的至少两个像素电路。

根据本发明一方面的前述任一实施方式，每条参考电压线所连接的两个像素电路单元在第一方向上彼此相邻；或者每条参考电压线所连接的两个像素电路单元在第一方向上彼此之间间隔有至少一个像素电路单元。

根据本发明一方面的前述任一实施方式，至少一条参考电压线包括彼此并联的至少两条参考电压支线，每条参考电压支线连接一个像素电路单元的部分像素电路以及另一个像素电路单元的部分像素电路。

根据本发明一方面的前述任一实施方式，衬底包括显示区以及围绕于显示区外周的非显示区，像素电路单元包括有效显示像素电路单元以及虚拟像素电路单元，有效显示像素电路单元排布于显示区，虚拟像素电路单元排布于非显示区。

另一方面，本发明实施例还提供一种显示装置，其包括前述任一实施方式的显示面板。

根据本发明实施例的显示面板及显示装置，每个像素电路单元用于驱动一行发光元件或一列发光元件显示，每条参考电压线连接一个像素电路单元的部分像素电路以及另一个像素电路单元的部分像素电路。当其中一条参考电压线与附近的参考电压线的电压不同时，原本可能集中显示在一行或一列发光元件上的亮度显示不均(mura)现象被分散在两行或两列发光元件中，缩小了行间或列间的亮度显示差异，降低了mura的可辨识度，从而提升显示面板及显示装置的显示观感。

附图说明

通过阅读以下参照附图对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显，其中，相同或相似的附图标记表示相同或相似的特征，附图并未按照实际的比例绘制。

图1是根据本发明第一实施例提供的显示面板的俯视示意图；

图2是根据本发明第二实施例提供的显示面板的俯视示意图；

图3是根据本发明第三实施例提供的显示面板的俯视示意图；

图4是根据本发明第四实施例提供的显示面板的俯视示意图；

图5、图6是根据本发明第四实施例提供的显示面板中一个布线单元的俯视示意图；

图7是根据本发明第五实施例提供的显示面板的俯视示意图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及具体实施例，对本发明进行进一步详细描述。应理解，此处所描述的具体实施例仅被配置为解释本发明，并不被配置为限定本发明。对于本领域技术人员来说，本发明可以在不需要这些具体细节中的一些细节的情况下实施。

需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

应当理解，在描述部件的结构时，当将一层、一个区域称为位于另一层、另一个区域“上面”或“上方”时，可以指直接位于另一层、另一个区域上面，或者在其与另一层、另一个区域之间还包含其它的层或区域。并且，如果将部件翻转，该一层、一个区域将位于另一层、另一个区域“下面”或“下方”。

本发明实施例提供一种显示面板100，图1是根据本发明第一实施例提供的显示面板的俯视示意图。显示面板110包括衬底110、像素电路阵列120以及多条参考电压线REF。显示面板110可以是有源矩阵发光二极管(Active Matrix Organic Light-emitting Diode，AMOLED)显示面板。在一些实施例中，显示面板110还包括发光元件阵列140，其中发光元件阵列140包括沿第一方向X及第二方向Y阵列排布的多个发光元件141，第二方向Y与第一方向X交叉，每个发光元件141可以是发光二极管(Organic Light-emitting Diode，OLED)。

像素电路阵列120包括在衬底110上沿第一方向X排列的多个像素电路单元CU，每个像素电路单元CU包括在第二方向Y上排列的多个像素电路121。多个像素电路121排布为多行及多列，第二方向Y例如是像素电路阵列120的行方向，即每个像素电路单元CU包括一行像素电路121，第二方向Y也可以是像素电路阵列120的列方向，即每个像素电路单元CU包括一列像素电路121。在本文的实施例中，以每个像素电路单元CU包括一行像素电路121为例进行说明。

多条参考电压线REF用于向像素电路阵列120传输参考电压信号，其中，每条参考电压线REF连接一个像素电路单元CU的部分像素电路121以及另一个像素电路单元CU的部分像素电路121。

像素电路121包括多个薄膜晶体管(Thin Film Transistor，TFT)以及存储电容。多个薄膜晶体管中，包括用于向发光元件141传输驱动电流的驱动晶体管。在本实施例中，每个像素电路121在驱动发光元件141显示的每个驱动周期中，大致会经历复位阶段、数据写入阶段以及发光阶段。其中，在复位阶段，参考电压信号被传输至驱动晶体管的栅极或驱动晶体管的栅极连接的节点，使得驱动晶体管的栅极或驱动晶体管的栅极连接的节点复位。在数据写入阶段，数据信号传输至驱动晶体管的栅极或驱动晶体管的栅极连接的节点(例如是与存储电容连接的节点)。在发光阶段，驱动晶体管根据数据信号得到相应的驱动电流，像素电路121将该驱动电流传输至发光元件141，使得发光元件141发光。

根据本发明实施例的显示面板100，每个像素电路单元CU用于驱动一行发光元件或一列发光元件显示，每条参考电压线REF连接一个像素电路单元CU的部分像素电路121以及另一个像素电路单元CU的部分像素电路121。当其中一条参考电压线REF与附近的参考电压线REF的电压不同时(例如由于显示面板100上布线结构的工艺误差、负载变化等产生)，原本可能集中显示在一行或一列发光元件141上的亮度显示不均(mura)现象被分散在两行或两列发光元件141中，缩小了行间或列间的亮度显示差异，降低了mura的可辨识度，从而提升包括该显示面板100的显示观感。

在一些实施例中，每个像素电路单元CU包括在第二方向Y上交替排列的第一像素电路组G1和第二像素电路组G2。每个第一像素电路组G1包括至少一个像素电路121，每个第二像素电路组G2包括至少一个像素电路121。每个像素电路单元CU中，第一像素电路组G1中的像素电路121经由一条参考电压线REF接收参考电压信号，第二像素电路组G2中的像素电路121经由另一条参考电压线REF接收参考电压信号。一方面，每个像素电路单元CU的各像素电路121都能通过各自对应的参考电压线REF接收参考电压信号，保证每个像素电路121能够正常工作。另一方面，每个像素电路单元CU中，通过一条参考电压线REF接收信号的第一像素电路组G1和通过另一条参考电压线REF接收信号的第二像素电路组G2交替排列，当其中一条参考电压线REF与附近的参考电压线REF的电压不同时，显示亮度不同的发光元件141在与该像素电路单元CU对应的一行或一列发光元件141中较为均匀地分散布置，进一步降低mura的可辨识度，进一步提升包括该显示面板100的显示观感。

衬底110可以包括显示区DA以及围绕于显示区DA外周的非显示区NA。在一些实施例中，发光元件阵列140的多个发光元件141包括排布于显示区DA的有效显示发光元件以及排布于非显示区NA的虚拟(dummy)发光元件，在显示面板显示画面时，有效显示发光元件发光，虚拟发光元件可以被配置为不发光。

在一些实施例中，像素电路单元CU包括有效显示像素电路单元CU1以及虚拟像素电路单元CU2，有效显示像素电路单元CU1排布于显示区DA，虚拟(dummy)像素电路单元CU2排布于非显示区NA。其中，有效显示像素电路单元CU1中的像素电路121为有效显示像素电路，有效显示像素电路与有效显示发光元件连接，并用于驱动有效显示发光元件发光。虚拟像素电路单元CU2中的像素电路121为虚拟像素电路，虚拟像素电路的结构可以与有效显示像素电路的结构类似甚至相同，虚拟像素电路与虚拟发光元件之间的物理位置关系可以类似于有效显示像素电路与有效显示发光元件之间的物理位置关系，但虚拟像素电路不用于驱动虚拟发光元件发光。

在显示区DA沿第一方向X上相对的两个边界处，至少一个边界处的有效显示像素电路单元CU1的部分像素电路121与虚拟像素电路单元CU2的部分像素电路121经由同一条参考电压线REF接收参考电压信号。一方面，通过补充设置虚拟像素电路单元CU2使得各参考电压线REF的负载基本相同，避免未设置虚拟像素电路单元CU2时边界处参考电压线REF的负载与其余参考电压线REF的负载不同而产生的边界显示不均。另一方面，当该参考电压线REF与附近的参考电压线REF的电压不同时，原本可能集中显示在显示区AA的一行或一列有效显示发光元件上的亮度显示不均(mura)现象被部分分散至非显示区NA的虚拟发光元件中(实际虚拟发光元件不发光)，降低了显示区AA内有效显示发光元件的亮度显示差异，从而一定程度改善mura现象。

参考电压线REF与像素电路单元CU内的像素电路121的具体连接方式可以是多样的，以下将示例性对几种可实施的方式进行说明，但以下的示例并非本发明可实施方式的穷举。

如图1，在本发明第一实施例提供的显示面板100中，每条参考电压线REF所连接的两个像素电路单元CU在第一方向X上彼此相邻。在第一实施例提供的显示面板100中，每个第一像素电路组G1包括一个像素电路121，每个第二像素电路组G2包括一个像素电路121。

图2是根据本发明第二实施例提供的显示面板的俯视示意图，图3是根据本发明第三实施例提供的显示面板的俯视示意图。第二实施例、第三实施例分别提供的显示面板100的部分结构与第一实施例提供的显示面板100的部分结构类似，以下将对各实施例之间的不同之处进行说明，类似或相同之处不再详述。

每个第一像素电路组G1不限于包括一个像素电路121。每个第二像素电路组G2也不限于包括一个像素电路121。例如在图2涉及的第二实施例和图3涉及的第三实施例中，每个第一像素电路组G1包括在第二方向Y上相邻设置的至少两个像素电路121，例如每个第一像素电路组G1包括两个像素电路121。每个第二像素电路组G2包括在第二方向Y上相邻设置的至少两个像素电路121，例如每个第二像素电路组G2包括两个像素电路121。在其它一些实施例中，每个第一像素电路组G1可以包括三个、四个等其它数量的像素电路121，每个第二像素电路组G2可以包括三个、四个等其它数量的像素电路121。每个第一像素电路组G1包括的像素电路121的数量可以与每个第二像素电路组G2包括的像素电路121的数量相同，也可以不同。

每条参考电压线REF所连接的两个像素电路单元CU可以不限于在第一方向X上彼此相邻，例如在图3涉及的第三实施例中，每条参考电压线REF所连接的两个像素电路单元CU在第一方向X上彼此之间间隔有至少一个像素电路单元CU，例如是间隔有一个像素电路单元CU。在其它一些实施例中，每条参考电压线REF所连接的两个像素电路单元CU在第一方向X上彼此之间可以间隔有两个、三个等其它数量的像素电路单元CU。

请继续参考图1，在一些实施例中，多条参考电压线REF沿第一方向X排列，在第一方向X上，第i条参考电压线REF连接第i个像素电路单元CU的部分像素电路121以及第i+j个像素电路单元CU的部分像素电路121，其中，i为正整数，j为正整数。

例如在图1中，像素电路阵列120包括在衬底110上沿第一方向X从上向下排列的多个像素电路单元CU，多条参考电压线REF沿第一方向X从上向下排列。在沿第一方向X从上向下的方向上，以第2条参考电压线REF为例，第2条参考电压线REF连接第2个像素电路单元CU的部分像素电路121以及第3个像素电路单元CU的部分像素电路121。

对于确定的一个显示面板100，j的数值可以是确定不变的。其中，j的数值可以根据每条参考电压线REF所连接的两个像素电路单元CU在第一方向X上的位置关系确定。当每条参考电压线REF所连接的两个像素电路单元CU在第一方向X上彼此相邻时，j＝1。当每条参考电压线REF所连接的两个像素电路单元CU在第一方向X上彼此之间间隔有n个像素电路单元CU时，j＝n+1。

请继续参考图1，在一些实施例中，每条参考电压线REF包括在第二方向Y上周期性重复且彼此相连的第一折线段PL1。其中，第i条参考电压线REF的每个第一折线段PL1包括第一子线段L1、第二子线段L2以及第三子线段L3。第一子线段L1连接第i个像素电路单元CU的一个第一像素电路组G1的像素电路121；第二子线段L2连接第i+j个像素电路单元CU的一个第二像素电路组G2的像素电路121；第三子线段L3将彼此相邻的第一子线段L1和第二子线段L2相连。

例如在图1中，在沿第一方向X从上向下的方向上，以第2条参考电压线REF为例，第2条参考电压线REF的每个第一折线段PL1包括第一子线段L1、第二子线段L2以及第三子线段L3。其中，第一子线段L1连接第2个像素电路单元CU的一个第一像素电路组G1的像素电路121，第二子线段L2连接第3个像素电路单元CU的一个第二像素电路组G2的像素电路121，第三子线段L3将彼此相邻的第一子线段L1和第二子线段L2相连。

图4是根据本发明第四实施例提供的显示面板的俯视示意图。在一些实施例中，每两个像素电路单元CU与对应的两条参考电压线REF连接为预设布线单元，每个布线单元中，两个像素电路单元CU的全部像素电路121经由对应两条参考电压线REF接收参考电压信号。例如在图4中，像素电路阵列120包括在衬底110上沿第一方向X从上向下排列的多个像素电路单元CU，多条参考电压线REF沿第一方向X从上向下排列。在沿第一方向X从上向下的方向上，第1个像素电路单元CU、第2个像素电路单元CU与对应的第1条参考电压线REF、第2条参考电压线REF连接为一个布线单元；第3个像素电路单元CU、第4个像素电路单元CU与对应的第3条参考电压线REF、第4条参考电压线REF连接为一个布线单元；之后的布线单元的连接方式以此类推。

图5、图6是根据本发明第四实施例提供的显示面板中一个布线单元的俯视示意图。布线单元的两个像素电路单元CU包括第一像素电路单元CU_1和第二像素电路单元CU_2，布线单元的两条参考电压线REF包括第一参考电压线REF_1和第二参考电压线REF_2。

如图5，第一参考电压线REF_1包括在第二方向Y上周期性重复且彼此相连的第二折线段PL2，每个第二折线段PL2包括第四子线段L4、第五子线段L5以及第六子线段L6。第四子线段L4连接第一像素电路单元CU_1的一个第一像素电路组G1的像素电路121。第五子线段L5连接第二像素电路单元CU_2的一个第二像素电路组G2的像素电路121。第六子线段L6，将彼此相邻的第四子线段L4和第五子线段L5相连。

如图6，第二参考电压线REF_2包括在第二方向Y上周期性重复且彼此相连的第三折线段PL3，每个第三折线段PL3包括第七子线段L7、第八子线段L8以及第九子线段L9。第七子线段L7连接第二像素电路单元CU_2的一个第一像素电路组G1的像素电路121。第八子线段L8连接第一像素电路单元CU_1的一个第二像素电路组G2的像素电路121。第九子线段L9将彼此相邻的第七子线段L7和第八子线段L8相连。

在本实施例中，第一参考电压线REF_1在衬底110上的正投影与第二参考电压线REF_2在衬底110上的正投影交叉。在一些实施例中，第一参考电压线REF_1与第二参考电压线REF_2可以不同层设置。在一些实施例中，第一参考电压线REF_1与第二参考电压线REF_2同层设置，并且将第一参考电压线REF_1、第二参考电压线REF_2中的任一在两者投影交叉的位置采用过孔换线结构。

通过将参考电压线REF与像素电路单元CU内的像素电路121进行上述示例方式的配置，使得显示区AA内的每个像素电路121均连接有参考电压线REF，并且显示区AA内的每行像素电路121或每列像素电路121经由不同的参考电压线REF传输信号，当其中一条参考电压线REF与附近的参考电压线REF的电压不同时，能够将显示区AA的发光元件141上的mura现象较均匀地分散，缩小了行间或列间的亮度显示差异，降低了mura的可辨识度，从而提升包括该显示面板100的显示观感。

图7是根据本发明第五实施例提供的显示面板的俯视示意图。显示面板110包括衬底110、像素电路阵列120、发光元件阵列140以及多条参考电压线REF，其中发光元件阵列140包括沿第一方向X及第二方向Y阵列排布的多个发光元件141，第二方向Y与第一方向X交叉。像素电路阵列120包括在衬底110上沿第一方向X排列的多个像素电路单元CU，每个像素电路单元CU包括在第二方向Y上排列的多个像素电路121。多条参考电压线REF用于向像素电路阵列120传输参考电压信号，其中，每条参考电压线REF连接一个像素电路单元CU的部分像素电路121以及另一个像素电路单元CU的部分像素电路121。

图7中，示意性绘示了其中两条参考电压线REF，其它未绘示的参考电压线REF可以依据示出的两条参考电压线REF延伸方式以及连接方式进行类似的布置。在本实施例中，至少一条参考电压线REF包括彼此并联的至少两条参考电压支线BR，每条参考电压支线BR连接一个像素电路单元CU的部分像素电路121以及另一个像素电路单元CU的部分像素电路121。通过对参考电压线REF设置参考电压支线BR结构，使得参考电压线REF在衬底110上的布局更加灵活，便于实现与不同位置上的像素电路121的电连接。

本发明实施例还提供一种显示装置，该显示装置可以包括前述任一实施方式的显示面板100。显示装置可以是手机、平板电脑等终端设备，也可以是电视、监控器等其它具有显示功能的电子设备。本发明实施例的显示装置，其显示面板100包括衬底110、像素电路阵列120以及多条参考电压线REF。像素电路阵列120包括在衬底110上沿第一方向X排列的多个像素电路单元CU，每个像素电路单元CU包括在第二方向Y上排列的多个像素电路121，第二方向Y与第一方向X交叉。多条参考电压线REF用于向像素电路阵列120传输参考电压信号，其中，每条参考电压线REF连接一个像素电路单元CU的部分像素电路121以及另一个像素电路单元CU的部分像素电路121。

根据本发明实施例的显示装置，当显示面板的其中一条参考电压线REF与附近的参考电压线REF的电压不同时，原本可能集中显示在一行或一列发光元件141上的mura现象被分散在两行或两列发光元件141中，缩小了行间或列间的亮度显示差异，降低了mura的可辨识度，从而提升包括该显示面板100以及显示装置的显示观感。

依照本发明如上文所述的实施例，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明仅受权利要求书及其全部范围和等效物的限制。

Claims (9)

1.一种显示面板，其特征在于，包括：

衬底；

像素电路阵列，所述像素电路阵列包括在衬底上沿第一方向排列的多个像素电路单元，每个所述像素电路单元包括在第二方向上排列的多个像素电路，所述第二方向与所述第一方向交叉；以及

多条参考电压线，用于向所述像素电路阵列传输参考电压信号，其中，每条所述参考电压线连接一个所述像素电路单元的部分所述像素电路以及另一个所述像素电路单元的部分所述像素电路；每个所述像素电路单元包括在所述第二方向上交替排列的第一像素电路组和第二像素电路组，每个所述第一像素电路组包括至少一个所述像素电路，每个所述第二像素电路组包括至少一个所述像素电路，

每个所述像素电路单元中，所述第一像素电路组中的所述像素电路经由一条所述参考电压线接收参考电压信号，所述第二像素电路组中的所述像素电路经由另一条所述参考电压线接收参考电压信号。

2.根据权利要求1所述的显示面板，其特征在于，所述多条参考电压线沿所述第一方向排列，在所述第一方向上，第i条所述参考电压线连接第i个所述像素电路单元的部分所述像素电路以及第i+j个所述像素电路单元的部分所述像素电路，其中，i为正整数，j为正整数。

3.根据权利要求2所述的显示面板，其特征在于，每条所述参考电压线包括在所述第二方向上周期性重复且彼此相连的第一折线段，

其中，第i条所述参考电压线的每个所述第一折线段包括：

第一子线段，连接第i个所述像素电路单元的一个所述第一像素电路组的所述像素电路；

第二子线段，连接第i+j个所述像素电路单元的一个所述第二像素电路组的所述像素电路；以及

第三子线段，将彼此相邻的所述第一子线段和所述第二子线段相连。

4.根据权利要求1所述的显示面板，其特征在于，每两个所述像素电路单元与对应的两条所述参考电压线连接为预设布线单元，所述布线单元的两个所述像素电路单元包括第一像素电路单元和第二像素电路单元，所述布线单元的两条所述参考电压线包括第一参考电压线和第二参考电压线，

其中，所述第一参考电压线包括在所述第二方向上周期性重复且彼此相连的第二折线段，每个所述第二折线段包括：

第四子线段，连接所述第一像素电路单元的一个所述第一像素电路组的所述像素电路；

第五子线段，连接所述第二像素电路单元的一个所述第二像素电路组的所述像素电路；以及

第六子线段，将彼此相邻的所述第四子线段和所述第五子线段相连，

其中，所述第二参考电压线包括在所述第二方向上周期性重复且彼此相连的第三折线段，每个所述第三折线段包括：

第七子线段，连接所述第二像素电路单元的一个所述第一像素电路组的所述像素电路；

第八子线段，连接所述第一像素电路单元的一个所述第二像素电路组的所述像素电路；以及

第九子线段，将彼此相邻的所述第七子线段和所述第八子线段相连。

5.根据权利要求1所述的显示面板，其特征在于，每个所述第一像素电路组包括一个所述像素电路；或者每个所述第一像素电路组包括在所述第二方向上相邻设置的至少两个所述像素电路；

每个所述第二像素电路组包括一个所述像素电路；或者每个所述第二像素电路组包括在所述第二方向上相邻设置的至少两个所述像素电路。

6.根据权利要求1所述的显示面板，其特征在于，每条所述参考电压线所连接的两个所述像素电路单元在所述第一方向上彼此相邻；或者

每条所述参考电压线所连接的两个所述像素电路单元在所述第一方向上彼此之间间隔有至少一个所述像素电路单元。

7.根据权利要求1所述的显示面板，其特征在于，至少一条所述参考电压线包括彼此并联的至少两条参考电压支线，每条所述参考电压支线连接一个所述像素电路单元的部分所述像素电路以及另一个所述像素电路单元的部分所述像素电路。

8.根据权利要求1所述的显示面板，其特征在于，所述衬底包括显示区以及围绕于显示区外周的非显示区，所述像素电路单元包括有效显示像素电路单元以及虚拟像素电路单元，所述有效显示像素电路单元排布于所述显示区，所述虚拟像素电路单元排布于所述非显示区。

9.一种显示装置，其特征在于，包括根据权利要求1至8任一项所述的显示面板。

Images