JP3882795B2 - 電気光学装置、電気光学装置の駆動方法および電子機器 - Google Patents
電気光学装置、電気光学装置の駆動方法および電子機器 Download PDFInfo
- Publication number
- JP3882795B2 JP3882795B2 JP2003199917A JP2003199917A JP3882795B2 JP 3882795 B2 JP3882795 B2 JP 3882795B2 JP 2003199917 A JP2003199917 A JP 2003199917A JP 2003199917 A JP2003199917 A JP 2003199917A JP 3882795 B2 JP3882795 B2 JP 3882795B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- data
- time
- data lines
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、電気光学装置、電気光学装置の駆動方法および電子機器に係り、特に、時分割駆動における縦クロストーク対策に関する。
【０００２】
【従来の技術】
一般に、電気光学装置においては、画素の階調を規定するデータ電圧が供給されるデータ線と、このデータ線に接続された画素列との間に寄生容量が存在し、これを介して、両者は容量結合している。走査線の線順次走査によって、あるデータ線に供給される電圧が経時的に変化する場合、この容量結合等に起因して、縦クロストーク（データ線に沿った方向の表示ムラ）が発生することがある。また、画素トランジスタがオフしている時のリーク電流（オフリーク）の影響により画素に保持されている電圧が次第に変化する。この変化量はデータ線の電圧と画素に印加された保持電圧の差によって決まり、データ線に供給される電圧の経時的変化の影響で画素の保持電圧が変化し、縦のクロストークが発生することがある。このクロストークが生じるケースの典型的な一例として、ノーマリホワイトモードで１フレーム毎に極性反転駆動する液晶を用いた電気光学装置において、背景色をグレーとし、画面中央に矩形状の黒ウインドを表示するケースが挙げられる。黒ウインドの範囲外にある左右領域に位置するデータ線群に関しては、その電圧レベルが変動することなく一定に維持されるので、対応する画素列の表示階調も本来のグレーになる。これに対して、黒ウインドの範囲に相当する中央領域を含むデータ線群に関しては、ウインド上縁に相当する走査線の選択タイミングで、グレーレベルから黒レベルに電圧が立ち下がり（或いは、立ち上がり）、ウインド下縁に相当する走査線の選択タイミングで、黒レベルからグレーレベルに電圧が立ち上がる（或いは、立ち下がる）。また、黒ウインドの範囲外にある左右領域に位置するデータ線群に印加される電圧と黒ウインドの範囲に相当する中央領域を含むデータ線群に印加される電圧レベルに差があり、この影響により各画素の保持電圧がリーク電流の影響によって変化する割合に差が生じる。これにより、対応する画素列に書き込まれたデータの変動、換言すれば、液晶層に作用する印加電圧の変動が生じる。これにより、黒ウインドの上側領域では、本来のグレーよりも黒化して表示され、その下側領域では、本来のグレーよりも白化して表示される。
【０００３】
このような縦クロストークの対策として、例えば、特許文献１には、１水平走査期間において、データ電圧の供給に先立ち、データ電圧とは逆極性の電圧をデータ線に供給する電気光学装置の駆動方法が開示されている。
【０００４】
一方、特許文献２および特許文献３には、ドライバＩＣの出力ピン数の削減を図り、出力ピン間のピッチを確保すべく、時分割駆動を用いたアクティブマトリクス型の電気光学装置が開示されている。時分割駆動は、ドライバＩＣ等の上位回路より出力された複数の画素分の時系列的なデータを時分割し、個々のデータを対応するデータ線に振り分ける技術である。
【０００５】
【特許文献１】
特開平６−３４９４１号公報
【特許文献２】
特開平１１−３２７５１８号公報
【特許文献３】
特開２００１−１３４２４５号公報。
【０００６】
【発明が解決しようとする課題】
本発明の目的は、時分割駆動を適用した電気光学装置において、縦クロストークを低減し、表示品質の向上を図ることである。
【０００７】
【課題を解決するための手段】
かかる課題を解決するために、第１の発明は、複数の走査線と複数のデータ線との交差に対応して設けられた複数の画素と、複数のデータ線に対応して設けられた出力線と、時分割回路とを有する電気光学装置を提供する。この出力線には、所定の期間において、所定の電圧レベルを有する補正電圧と、時系列的なデータ電圧とが出力される。時分割回路は、出力線に出力された補正電圧を複数のデータ線に順次供給する。それとともに、時分割回路は、出力線に出力された時系列的なデータ電圧を時分割し、時分割することにより得られた画素の階調を規定する個々のデータ電圧を複数のデータ線のいずれかに振り分ける。
【０００８】
第２の発明は、電気光学装置の駆動方法を提供する。この駆動方法では、第１のステップとして、１本の走査線が選択される選択期間の一部において、所定の電圧レベルを有する補正電圧を出力線に出力する。第２のステップとして、出力線に出力された補正電圧を出力線に対応して設けられた複数のデータ線に順次供給する。第３のステップとして、選択期間の一部であって、補正電圧が出力線に出力された後に、時系列的なデータ電圧を出力線に出力する。そして、第４のステップとして、出力線に出力された時系列的なデータ電圧を時分割し、時分割することにより得られた画素の階調を規定する個々のデータ電圧を複数のデータ線のいずれかに振り分ける。
【０００９】
ここで、第１または第２の発明において、補正電圧は、表示すべき画素の階調に依存しない電圧、或いは、データ電圧振幅の中心に対してデータ電圧と対称であることが好ましい。また、時系列的なデータ電圧を複数のデータ線に振り分ける順序で、補正電圧を複数のデータ線に順次供給することが好ましい。この場合、時分割回路は、所定の期間毎に、データ電圧を複数のデータ線に振り分ける順序を入れ替えてもよい。換言すれば、補正電圧の供給順序と、データ電圧の振分順序とを、所定の期間毎に入れ替えてもよい。また、時系列的なデータ電圧を複数のデータ線に振り分ける期間よりも短い期間で、補正電圧を複数のデータ線に供給してもよい。
【００１０】
また、本発明の他の態様として、電気光学装置において、複数の走査線と、複数のデータ線と、前記複数の走査線と前記複数のデータ線との交差に対応して設けられた複数の画素と、前記複数のデータ線のうち所定本数の隣接するデータ線に対して共通に設けられた出力線であって、所定の期間において、所定の電圧レベルを有する補正電圧と、時系列的なデータ電圧との両方が出力される出力線と、前記出力線に出力された前記補正電圧を前記所定本数のデータ線に順次供給するとともに、前記出力線に出力された前記時系列的なデータ電圧を時分割し、当該時分割することにより得られた前記画素の階調を規定する前記データ電圧を前記所定本数のデータ線のいずれかに振り分ける時分割回路とを有し、前記時分割回路は、前記補正電圧の前記データ線への供給と、前記データ電圧の前記データ線への供給とを、前記データ線毎に設けられたスイッチで共通して行うことを特徴とする。
なお、同主旨の電気光学装置の駆動方法も本発明に含まれる。
また、第３の発明は、上述した第１の発明にかかわる電気光学装置を備えた電子機器を提供する。
【００１１】
【発明の実施の形態】
（第１の実施形態）
図１は、本実施形態にかかる電気光学装置のブロック構成図である。表示部１は、例えば、ＴＦＴ（薄膜トランジスタ）等のスイッチング素子によって液晶素子を駆動するアクティブマトリクス型の表示パネルである。この表示部１には、ｍドット×ｎライン分の画素２がマトリクス状（二次元平面的）に並んでいる。また、表示部１には、それぞれが行方向（Ｘ方向）に延在しているｎ本の走査線Ｙ1〜Ｙnと、それぞれが列方向（Ｙ方向）に延在しているｍ本のデータ線Ｘ1〜Ｘmとが設けられており、これらの交差に対応して画素２が配置されている。なお、以下の説明において、表示部１中のある画素２を特定する場合、データ線Ｘの添字1〜mと走査線Ｙの添字1〜nとを用い、これらの交差（1〜m,1〜n）として表現するものとする。例えば、最も左上の画素２は（1,1)であり、最も右下の画素２は(m,n)となる。
【００１２】
図２は、液晶を用いた画素２の等価回路図である。１つの画素２は、スイッチング素子であるＴＦＴ２１、液晶容量２２および蓄積容量２３によって構成されている。ＴＦＴ２１のソースは１本のデータ線Ｘに接続され、そのゲートは１本の走査線Ｙに接続されている。同一列に並んだ画素２に関しては、それぞれのＴＦＴ２１のソースが同じデータ線Ｘに接続されている。また、同一行に並んだ画素２に関しては、それぞれのＴＦＴ２１のゲートが同じ走査線Ｙに接続されている。ＴＦＴ２１のドレインは、並列に設けられた液晶容量２２と蓄積容量２３とに共通接続されている。液晶容量２２は、画素電極２２ａと、対向電極２２ｂと、これらの電極２２ａ，２２ｂ間に挟持された液晶層とによって構成されている。蓄積容量２３は、画素電極２２ａと、図示しない共通容量電極との間に形成されており、電圧Ｖcsが供給される。この蓄積容量２３によって、液晶に蓄積される電荷のリークの影響が抑制される。一方、画素電極２２ａ側には、ＴＦＴ２１を介して、データ電圧等が印加され、この印加される電圧レベルに応じて、液晶容量２２と蓄積容量２３とが充放電される。これにより、画素電極２２ａと対向電極２２ｂとの間の電位差（液晶の印加電圧）に応じて、液晶層の透過率が設定され、画素２の階調が設定される。
【００１３】
ここで、画素２の駆動は、液晶の長寿命化を図るべく、所定の期間毎に電圧極性を反転させる交流化駆動によって行われる。電圧極性は、液晶層に作用する電界の向き、換言すれば、液晶層の印加電圧の正逆に基づいて定義される。本実施形態では、交流化駆動の一方式であるコモンＤＣ駆動、すなわち、対向電極２２ｂに印加される電圧Ｖlcomと共通容量電極に印加される電圧Ｖcsとを一定に維持し、画素電極２２ａ側の極性を反転させる駆動方式を採用している。
【００１４】
制御回路５は、図示しない上位装置より入力される垂直同期信号Ｖs、水平同期信号Ｈs、ドットクロック信号ＤＣＬＫ等の外部信号に基づいて、走査線駆動回路３、データ線駆動回路４およびフレームメモリ６を同期制御する。この同期制御の下、走査線駆動回路３およびデータ線駆動回路４は、互いに協働して表示部１の表示制御を行う。なお、本実施形態では、高速表示によってフリッカーの発生を抑制すべく、リフレッシュレート（垂直同期周波数）を通常の２倍に相当する１２０[Hz]に設定した倍速駆動を採用している。この場合、垂直同期信号Ｖsによって規定される１フレーム（1/60[Sec]）は２つのフィールドで構成され、１フレームにおいて２回の線順次走査が行われることになる。
【００１５】
走査線駆動回路３は、シフトレジスタ、出力回路等を主体に構成されており、各走査線Ｙ1〜Ｙnに走査信号ＳＥＬを出力することで、１本の走査線Ｙが選択される期間に相当する１水平走査期間（１Ｈ）毎に、走査線Ｙ1〜Ｙnを順次選択していく。走査信号ＳＥＬは、高電位レベル（以下「Ｈレベル」という）または低電位レベル（以下「Ｌレベル」という）の２値的なレベルをとり、データの書込対象となる画素行に対応する走査線ＹはＨレベル、これ以外の走査線ＹはＬレベルにそれぞれ設定される。この走査信号ＳＥＬにより、データの書込対象となる画素行が順次選択され、画素２に書き込まれたデータは１フィールドに亘って保持される。
【００１６】
フレームメモリ６は、表示部１の解像度に相当するｍ×ｎビットのメモリ空間を少なくとも有し、上位装置から入力される表示データをフレーム単位で格納・保持する。フレームメモリ６へのデータの書き込み、および、フレームメモリ６からのデータの読み出しは、制御回路５によって制御される。ここで、画素２の階調を規定する表示データＤは、一例として、Ｄ0〜Ｄ5の６ビットで構成される６４階調データである。フレームメモリ６より読み出された表示データＤは、６ビットのバスを介して、データ線駆動回路４にシリアルに転送される。
【００１７】
フレームメモリ６の後段に設けられたデータ線駆動回路４は、走査線駆動回路３と協働して、データの書込対象となる画素行に供給すべきデータをデータ線Ｘ1〜Ｘmに一斉に出力する。図１に示したように、データ線駆動回路４は、ドライバＩＣ４１および時分割回路４２で構成されている。ドライバＩＣ４１は、画素２がマトリクス状に形成された表示パネルとは別体で設けられており、ｉ本の出力ピンＰＩＮ1〜ＰＩＮiには、出力線ＤＯ1〜ＤＯiが接続されている。時分割回路４２は、製造コストの低減を図るべく、ポリシリコンＴＦＴ等によって表示パネルに一体形成されている。
【００１８】
ドライバＩＣ４１は、今回データを書き込む画素行に対するデータの出力と、次回にデータを書き込む画素行に関するデータの点順次的なラッチとを同時に行う。図３は、ドライバＩＣ４１のブロック構成図である。このドライバＩＣ４１には、Ｘシフトレジスタ４１ａ、第１のラッチ回路４１ｂ、第２のラッチ回路４１ｃ、切替スイッチ群４１ｄおよびＤ／Ａ変換回路４１ｅといった主要な回路が内蔵されている。Ｘシフトレジスタ４１ａは、１Ｈの最初に供給されるスタート信号ＳＴをクロック信号ＣＬＸにしたがって転送し、ラッチ信号Ｓ1,Ｓ2,Ｓ3,…,ＳmのいずれかをＨレベル、それ以外をＬレベルに設定する。第１のラッチ回路４１ｂは、ラッチ信号Ｓ1,Ｓ2,Ｓ3,…,Ｓmの立ち下がり時において、シリアルデータとして供給されたｍ個の６ビットデータＤを順次ラッチする。第２のラッチ回路４１ｃは、第１のラッチ回路４１ｂにおいてラッチされたデータＤをラッチパルスＬＰの立ち下がり時において同時にラッチする。ラッチされたｍ個のデータＤは、次の１Ｈにおいて、デジタルデータであるデータ信号ｄ1〜ｄmとして、第２のラッチ回路４１ｃよりパラレルに出力される。
【００１９】
データ信号ｄ1〜ｄmは、一例として、３本のデータ線単位で設けられたｍ／３個（＝ｉ個）の切替スイッチ群４１ｄによって、３画素分の時系列的なデータとしてグループ化される。ここで、図３において、単一の切替スイッチ群４１ｄは、４つのスイッチのセットとして図示されているが、実際には、６ビット分のスイッチ群を４系統有している。同一系統中の６個のスイッチは常に同様に動作するので、以下、６個のスイッチを１つのスイッチとみなして説明する。
【００２０】
それぞれの切替スイッチ群４１ｄには、第２のラッチ回路４１ｃより出力された３画素分のデータ信号（例えば、ｄ1〜ｄ3）が入力される他、補正データｄamdも入力される。この補正データｄamdは、後述する補正電圧Ｖamdの電圧レベルを規定するデジタルデータである。切替スイッチ群４１ｄを構成する４つのスイッチは、４つの制御信号ＣＮＴ1〜ＣＮＴ4のいずれかによって導通制御され、オフセットしたタイミングで択一的に順次オンしていく。これによって、１Ｈにおいて、補正データｄamdと３画素分のデータ信号ｄ1〜ｄ3とのセットは、この順序（ｄamd，ｄ1，ｄ2，ｄ3の順）で時系列化され、切替スイッチ群４１ｄより時系列的に出力される。
【００２１】
Ｄ／Ａ変換回路４１ｅは、それぞれの切替スイッチ群４１ｄから出力された一連のデジタルデータをＤ／Ａ変換し、アナログデータとしての電圧を生成する。これにより、補正データｄamdは補正電圧Ｖamdに変換され、３画素単位で時系列化されたデータ信号ｄ1〜ｄmはデータ電圧に変換された上で、出力ピンＰＩＮ1〜ＰＩＮiより時系列的に出力される。
【００２２】
図１に示したように、ドライバＩＣ４１の出力ピンＰＩＮ1〜ＰＩＮiには、出力線ＤＯ1〜ＤＯiのいずれかが接続されている。１本の出力線ＤＯには、互いに隣接した３本のデータ線Ｘがグループ化されて対応付けられており、出力線ＤＯとグループ化されたデータ線Ｘとの間には、時分割回路４２が出力線単位で設けられている。それぞれの時分割回路４２は、グループ化されたデータ線Ｘの本数に相当する３個の選択スイッチを有しており、それぞれの選択スイッチは、制御回路５からの選択信号ＳＳ1〜ＳＳ3のいずれかによって導通制御される。選択信号ＳＳ1〜ＳＳ3は、同一のグループ内における選択スイッチのオン期間を規定しており、ドライバＩＣ４１からの時系列的な信号出力と同期している。ｉ個の時分割回路４２は、同様の構成を有しており、かつ、すべてが同時並行的に動作するので、以下の説明では、データ電圧Ｖ1〜Ｖ3が出力される出力線ＤＯ1系のみに着目して説明する。
【００２３】
図４は、第１の実施形態にかかる時分割駆動のタイミングチャートである。出力線ＤＯ1に接続された最左の時分割回路４２は、出力線ＤＯ1に出力された補正電圧Ｖamdを３本のデータ線Ｘ1〜Ｘ3に順次供給する。それとともに、この時分割回路４２は、時系列的な３画素分のデータ電圧Ｖ1〜Ｖ3を時分割し、これにより得られた個々のデータ電圧Ｖをデータ線Ｘ1〜Ｘ3のいずれかに振り分ける。具体的には、１フィールドにおける最初の１Ｈでは、走査信号ＳＥＬ1がＨレベルになって、最上の走査線Ｙ1が選択される。この１Ｈにおいて、出力線ＤＯ1には、まず補正電圧Ｖamdが出力され、これに続いて、データ線Ｘ1〜Ｘ3と走査線Ｙ1との各交差に対応する３画素分のデータ電圧Ｖ1〜Ｖ3（最初の１ＨではＶ(1,1)，Ｖ(2,1)，Ｖ(3,1)に相当）が順次出力される。
【００２４】
出力線ＤＯ1に補正電圧Ｖamdが出力されている状態において、ＳＳ1，ＳＳ2，ＳＳ3の順序で、選択信号ＳＳ1〜ＳＳ3が互いにオフセットしたタイミングで排他的に順次Ｈレベルになって、時分割回路４２を構成する３つのスイッチは択一的に順次オンする。これにより、出力線ＤＯ1に出力された補正電圧Ｖamdがデータ線Ｘ1〜Ｘ3に順次供給される。すなわち、データ電圧Ｖ(1,1)，Ｖ(2,1)，Ｖ(3,1)の供給に先立ち、補正電圧Ｖamdによるデータ線Ｘ1〜Ｘ3の充放電が行われる。補正電圧Ｖamdは、縦クロストークの影響を低減するための電圧であり、本実施形態では一定値０[Ｖ]に設定されている。ここで、補正電圧Ｖamdをデータ線Ｘ1〜Ｘ3に供給する順序は、この後に行われる時系列的なデータ電圧Ｖ(1,1)，Ｖ(2,1)，Ｖ(3,1)をデータ線Ｘ1〜Ｘ3に振り分ける順序と同一に設定されている。図４に示したように、この振り分け順序はＸ1，Ｘ2，Ｘ3の順であるから、補正電圧Ｖamdの供給もこの順序にしたがって行われる。また、補正電圧Ｖamdをデータ線Ｘ1〜Ｘ3に順次供給するのに要する供給期間Ｔ1は、時系列的なデータ電圧Ｖ(1,1)，Ｖ(2,1)，Ｖ(3,1)をデータ線Ｘ1〜Ｘ3に振り分けるのに要する振分期間Ｔ2と同一に設定されている。
【００２５】
つぎに、出力線ＤＯ1にデータ電圧Ｖ(1,1)が出力されている状態では、選択信号ＳＳ1のみがＨレベルになって、時分割回路４２を構成するスイッチのうち、データ線Ｘ1に対応するスイッチのみがオンする。これにより、出力線ＤＯ1に出力されたデータ電圧Ｖ(1,1)がデータ線Ｘ1に供給され、このデータ電圧Ｖ(1,1)に応じて、画素(1,1)に対するデータの書き込みが行われる。出力線ＤＯ1にデータ電圧Ｖ(1,1)が出力されている間は、データ線Ｘ2，Ｘ3に対応するスイッチはオフのままなので、データ線Ｘ2，Ｘ3上の電圧は、補正電圧Ｖamdに維持される（正確には、電圧レベルはリークによって経時的に減少していく）。
【００２６】
続いて、出力線ＤＯ1にデータ電圧Ｖ(2,1)が出力されている状態では、選択信号ＳＳ2のみがＨレベルになって、時分割回路４２を構成するスイッチのうち、データ線Ｘ2に対応するスイッチのみがオンする。これにより、出力線ＤＯ1に出力されたデータ電圧Ｖ(2,1)がデータ線Ｘ2に供給され、このデータ電圧Ｖ(2,1)に応じて、画素(2,1)に対するデータの書き込みが行われる。出力線ＤＯ1にデータ電圧Ｖ(2,1)が出力されている間は、データ線Ｘ1，Ｘ3に対応するスイッチはオフのままなので、データ線Ｘ1はデータ電圧Ｖ(1,1)、データ線Ｘ3は補正電圧Ｖamdにそれぞれ維持される。
【００２７】
最後に、出力線ＤＯ1にデータ電圧Ｖ(3,1)が出力されている状態では、選択信号ＳＳ3のみがＨレベルになって、時分割回路４２を構成するスイッチのうち、データ線Ｘ3に対応するスイッチのみがオンする。これにより、出力線ＤＯ1に出力されたデータ電圧Ｖ(3,1)がデータ線Ｘ3に供給され、このデータ電圧Ｖ(3,1)に応じて、画素(3,1)に対するデータの書き込みが行われる。出力線ＤＯ1にデータ電圧Ｖ(3,1)が出力されている間は、データ線Ｘ1，Ｘ2に対応するスイッチはオフのままなので、データ線Ｘ1はデータ電圧Ｖ(1,1)、データ線Ｘ2はデータ電圧Ｖ(2,1)にそれぞれ維持される。
【００２８】
次の１Ｈでは、走査信号ＳＥＬ2がＨレベルになって、上から２番目の走査線Ｙ2が選択される。この１Ｈにおいて、出力線ＤＯ1には、まず補正電圧Ｖamdが出力され、これに続いて、データ線Ｘ1〜Ｘ3と走査線Ｙ2との各交差に対応する３画素分のデータ電圧Ｖ1〜Ｖ3（今回の１ＨではＶ(1,2)，Ｖ(2,2)，Ｖ(3,2)に相当）が順次出力される。この１Ｈにおけるプロセスは、出力線ＤＯ1に出力される電圧の極性が反転している点を除けば、先の１Ｈと同様であり、補正電圧Ｖamdの順供給と、時系列的なデータ電圧Ｖ(1,2)，Ｖ(2,2)，Ｖ(3,2)の振り分けとが行われる。これ以降についても同様であり、最下の走査線Ｙnが選択されるまで、１Ｈ毎に極性反転を行いながら、それぞれの画素行に対する補正電圧Ｖamdの順次供給と、これに続くデータ電圧Ｖ1〜Ｖ3の振り分けとが線順次的に行われていく。なお、図４において、出力線ＤＯ１に出力される電圧の極性が１Ｈ期間ごとに反転した例で示してあるが、１フィールドごとに極性反転する場合や１フレームごとに極性反転する場合も同様に動作する。
【００２９】
なお、出力線ＤＯ2系については、振分対象となる電圧がＶ4〜Ｖ6、振分対象となるデータ線がＸ4〜Ｘ6になる点を除けば、上述した出力線ＤＯ1系と同一のプロセスが並行して行われる。この点は、出力線ＤＯiに至るまでの各系についても同様である。
【００３０】
このように本実施形態では、複数のデータ線（例えばＸ1〜Ｘ3）に対応して設けられたある出力線ＤＯ1に対して、所定の期間（本実施形態では１Ｈ）において、所定の電圧レベルを有する補正電圧Ｖamdと、時系列的なデータ電圧Ｖ1〜Ｖ3とが順次出力される。時分割回路４２は、出力線ＤＯ1に出力された補正電圧Ｖamdを複数のデータ線Ｘ1〜Ｘ3に順次供給する。それとともに、時分割回路４２は、出力線ＤＯ1に出力された時系列的なデータ電圧Ｖ1〜Ｖ3を時分割し、これにより得られた個々のデータ電圧Ｖを複数のデータ線Ｘ1〜Ｘ3のいずれかに振り分ける。データ線Ｘ1〜Ｘ3に対して、同様の補正電圧Ｖamdを供給することにより、補正電圧Ｖamdを供給しない場合と比較して、データ線Ｘ1〜Ｘ3の平均電圧のバラツキが減少し、これらの平均電圧が均一化する方向に作用する。
【００３１】
一般に、画素２とデータ線Ｘとの間には容量結合が存在し、かつ、両者間にリーク電流も流れるため、画素２に書き込まれた電圧（液晶の印加電圧）は、データ線Ｘの電圧変化にともない変動することが知られている。そして、データ線Ｘに沿った方向に生じる縦クロストークは、このような印加電圧の変動のバラツキが画素列単位で生じることに起因した現象であることも知られている。本実施形態では、個々のデータ電圧Ｖの供給に先立ち、同様の補正電圧Ｖamdをデータ線Ｘ1〜Ｘ3に強制的に供給することで、データ線Ｘ1〜Ｘ3の平均電圧のバラツキを減少させる。それぞれのデータ線Ｘ1〜Ｘ3に接続された３つの画素列の印加電圧は、対応するデータ線Ｘ1〜Ｘ3の電圧変化によって変動するものの、データ線Ｘ1〜Ｘ3の平均電圧が均一化された分だけ、同じような変動幅で変動することになる。このようにして、印加電圧の変動幅を均一化させることで、縦クロストークが目立たなくなり、表示品質の向上を図ることが可能となる。
【００３２】
また、本実施形態では、補正電圧Ｖamdをデータ線Ｘ1〜Ｘ3に順次供給するのに要する供給期間Ｔ1と、時系列的なデータ電圧（例えばＶ1〜Ｖ3）をデータ線Ｘ1〜Ｘ3に振り分けるのに要する振分期間Ｔ2とが同一に設定されている。したがって、各データ線Ｘ1〜Ｘ3の電圧が補正電圧Ｖamdに維持される期間（維持期間）が同じになるので、データ線Ｘ1〜Ｘ3の平均電圧のバラツキを減少させることができる。これにより、各データ線Ｘ1〜Ｘ3の維持期間を同一にすることで、データ線Ｘ1〜Ｘ3のそれぞれに作用するクロストークのキャンセル効果の偏在を抑制することができ、その結果として、表示品質の一層の向上を図ることが可能となる。
【００３３】
なお、上述した実施形態では、補正電圧Ｖamdをデータ電圧Ｖ（駆動電圧）のほぼ中間値である０[Ｖ]に設定しているが、液晶のオフ電圧（０Ｖ）とオン電圧（５Ｖ或いは−５Ｖ）の組合せや、オン電圧（５Ｖ或いは−５Ｖ）や、オンとオフ電圧の中間的な電圧、或いは、オンとオフのデータ電圧の中心電圧に対してデータ電圧とほぼ対称となる補正電圧であってもよく、具体的な値は、表示パネルの特性やＴＦＴの特性に応じて適宜設定すればよい。補正電圧Ｖamdは、回路構成の複雑さ等を考慮すると、表示すべき画素２の階調に依存しない電圧であることが好ましいが、表示データＤの平均値等に応じて、可変に設定することも可能である。また、所定の期間（例えば１Ｈ）毎に、０[Ｖ]と５[Ｖ]とを交互に切り替えてもよい。この点は、後述する各実施形態においても同様である。
【００３４】
（第２の実施形態）
図５は、第２の実施形態にかかる時分割駆動のタイミングチャートである。本実施形態において、時分割回路４２は、時系列的なデータ電圧（例えばＶ1〜Ｖ3）をデータ線Ｘ1〜Ｘ3に振り分ける振分期間Ｔ2よりも短い供給期間Ｔ1で、補正電圧Ｖamdをデータ線Ｘ1〜Ｘ3に順次供給する。なお、これ以外の点は、上述した第１の実施形態と同様であるから、ここでの説明を省略する。
【００３５】
本実施形態によれば、供給期間Ｔ1を振分期間Ｔ2よりも短く設定することにより、グループ化された各データ線（例えばＸ1〜Ｘ3）における補正電圧Ｖamdの維持期間にバラツキが生じる。しかしながら、供給期間Ｔ1を短くした分だけ、データの書込期間の確保が容易になるので（特に、データ線Ｘ3に対応する画素列の時間的制約が緩和される）、高精細化への対応が容易になる。
【００３６】
（第３の実施形態）
図６は、第３の実施形態にかかる時分割駆動のタイミングチャートである。本実施形態において、時分割回路４２は、所定の期間（例えば１Ｈ）毎に、時系列的なデータ電圧を入れ替えることにより、時系列的なデータ電圧（例えばＶ1〜Ｖ3）をデータ線Ｘ1〜Ｘ3に振り分ける順序を入れ替える。この場合、補正電圧Ｖamdをデータ線Ｘ1〜Ｘ3に供給する順序は、この振分順序と同一に設定されているため、振分順序の入れ替えに伴い変化する。
【００３７】
具体的には、１フィールドにおける最初の１Ｈでは、第１の実施形態と同様に、出力線ＤＯ1に出力される電圧の順序は、Ｖamd，Ｖ(1,1)，Ｖ(2,1)，Ｖ(3,1)となる。この１Ｈにおいて、時分割回路４２は、補正電圧Ｖamdをデータ線Ｘ1，Ｘ2，Ｘ3の順序で、データ線Ｘ1〜Ｘ3に順次供給するとともに、これと同じ順序Ｘ1，Ｘ2，Ｘ3で、時分割された各データ電圧Ｖ(1,1)，Ｖ(2,1)，Ｖ(3,1)をデータ線Ｘ1〜Ｘ3に振り分ける。次に１Ｈでは、先の１Ｈと異なり、出力線ＤＯ1に出力される電圧の順序は、Ｖamd，Ｖ(3,2)，Ｖ(2,2)，Ｖ(1,2)となる。この１Ｈにおいて、時分割回路４２は、補正電圧Ｖamdをデータ線Ｘ3，Ｘ2，Ｘ1の順序で、データ線Ｘ1〜Ｘ3に順次供給するとともに、これと同じ順序Ｘ3，Ｘ2，Ｘ1で、時分割された各データ電圧Ｖ(3,2)，Ｖ(2,2)，Ｖ(1,2)をデータ線Ｘ1〜Ｘ3に振り分ける。なお、時分割回路４２は、第２の実施形態と同様に、補正電圧Ｖamdの供給期間Ｔ1は、時系列的なデータ電圧の振分期間Ｔ2よりも短く設定されている。
【００３８】
本実施形態によれば、データ線の電圧が補正電圧Ｖamdに維持される維持期間が、グループ化された各データ線（例えばＸ1〜Ｘ3）において平均化されるので、第２の実施形態と比較して、表示品質の一層の向上を図ることができる。ここで、図５のタイミングチャートを参照すると、各データ線Ｘ1〜Ｘ3の維持期間は同一ではなく、データ線Ｘ1，Ｘ2，Ｘ3の順に長くなっていることが分かる。これに対して、本実施形態のように、補正電圧Ｖamdおよびデータ電圧Ｖ1〜Ｖ3をデータ線Ｘ1〜Ｘ3に振り分ける順序を１Ｈ毎に入れ替えれば、各データ線Ｘ1〜Ｘ3の維持期間を平均化することができる。これにより、各データ線Ｘ1〜Ｘ3における平均電圧の差をより有効に減少でき、これらに接続された画素列に書き込まれるデータの変動を一層均一化させることが可能になる。換言すれば、各データ線Ｘ1〜Ｘ3の維持期間を平均化することにより、データ線Ｘ1〜Ｘ3のそれぞれに作用するクロストークのキャンセル効果の偏在を抑制することができる。
【００３９】
なお、本実施形態では、データ電圧Ｖをデータ線Ｘに振り分ける順序を、１本の走査線Ｙが選択される期間（１Ｈ）毎に入れ替えているが、すべての走査線Ｙ1〜Ｙnが選択される期間（１フィールド）毎に入れ替えてもよく、また、１Ｈ毎かつ１フィールド毎に入れ替えを行うことも可能である。この場合、補正電圧Ｖamdを複数のデータ線Ｘに順次供給する順序も、データ電圧Ｖの振り分け順序に応じて入れ替わることになる。
【００４０】
（第４の実施形態）
図７は、第４の実施形態にかかるドライバＩＣ４１のブロック構成図である。同図の構成が図３に示した構成と異なる点は、Ｄ／Ａ変換回路４１ｅの後段に、切替スイッチ群４１ｄを設けた点である。なお、単一の切替スイッチ群４１ｄは、その入力がアナログ電圧であるから、図３の場合とは異なり、図示したような４つのスイッチのみで構成されている。なお、これ以外の点については、第１の実施形態と同様であるから、同一の符号を付してここでの説明を省略する。
【００４１】
ある切替スイッチ群４１ｄには、Ｄ／Ａ変換回路４１ｅより出力された３画素分のデータ電圧（例えば、Ｖ1〜Ｖ3）が入力される他、補正電圧Ｖamdも入力される。そして、切替スイッチ群４１ｄを構成する４つのスイッチは、４つの制御信号ＣＮＴ1〜ＣＮＴ4のいずれかによって導通制御され、オフセットしたタイミングで択一的に順次オンしていく。これによって、１Ｈにおいて、補正電圧Ｖamdおよび３画素分のデータ電圧Ｖ1〜Ｖ3は、この順序（Ｖamd，Ｖ1，Ｖ2，Ｖ3の順）で時系列化され、対応する出力ピンＰＩＮよりシリアルに出力される。ドライバＩＣ４１の出力ピンＰＩＮ1〜ＰＩＮiより出力された電圧は、出力線ＤＯ1〜ＤＯiを介して、後段の時分割回路４２に供給される。時分割回路４２は、上述した第１から第３の実施形態のいずれかによって、補正電圧Ｖamdをデータ線Ｘに順次供給するとともに、３画素分のデータ電圧Ｖ1〜Ｖ3を時分割して、対応するデータ線Ｘに振り分ける。
【００４２】
本実施形態によれば、第１の実施形態と同様に、縦クロストークの低減による表示品質の向上を図ることが可能となる。
【００４３】
（第５の実施形態）
図８は、第５の実施形態にかかる時分割駆動のタイミングチャートである。本実施形態は、液晶の交流化駆動の一方式として、対向電極２２ｂに印加される電圧Ｖlcomを可変に設定するコモンＡＣ駆動に関する。電圧Ｖlcomの極性は、極性指示信号ＦＲによって規定され、１フィールド毎に反転する。補正電圧Ｖamdは、極性が切り替わっても、ほぼ同じ電圧レベル（０[Ｖ]）に維持される。
【００４４】
本実施形態によれば、第１の実施形態と同様に、補正電圧Ｖamdを出力することにより、縦クロストークを低減することができ、表示品質の向上を図ることができる。
【００４５】
なお、上述した各実施形態では、時分割回路４２で３分割した例について説明しているが、２分割、４分割、５分割、６分割、７分割、８分割、・・・といくつにしてもよく、同様に駆動できる。
【００４６】
また、上述した各実施形態では、液晶素子を用いた場合を例に説明したが、本発明はこれに限定されるものではなく、有機ＥＬ素子、デジタルマイクロミラーデバイス（ＤＭＤ）、或いは、ＦＥＤ（Field Emission Display）やＳＥＤ（Surface-Conduction Electron-Emitter Display）等にも適用可能である。
【００４７】
さらに、上述した各実施形態にかかる電気光学装置は、例えば、テレビ、プロジェクタ、携帯電話機、携帯端末、モバイル型コンピュータ、パーソナルコンピュータ等を含む様々な電子機器に実装可能である。これらの電子機器に上述した電気光学装置を実装すれば、電子機器の商品価値を一層高めることができ、市場における電子機器の商品訴求力の向上を図ることができる。
【００４８】
【発明の効果】
本発明によれば、時分割駆動を適用した電気光学装置において、縦クロストークを低減でき、表示品質の向上を図ることが可能となる。
【図面の簡単な説明】
【図１】電気光学装置のブロック構成図。
【図２】液晶を用いた画素の等価回路図。
【図３】ドライバＩＣのブロック構成図。
【図４】第１の実施形態にかかる時分割駆動のタイミングチャート。
【図５】第２の実施形態にかかる時分割駆動のタイミングチャート。
【図６】第３の実施形態にかかる時分割駆動のタイミングチャート。
【図７】第４の実施形態にかかるドライバＩＣのブロック構成図。
【図８】第５の実施形態にかかる時分割駆動のタイミングチャート。
【符号の説明】
１ 表示部
２ 画素
３ 走査線駆動回路
４ データ線駆動回路
５ 制御回路
６ フレームメモリ
４１ ドライバＩＣ
４１ａ Ｘシフトレジスタ
４１ｂ 第１のラッチ回路
４１ｃ 第２のラッチ回路
４１ｄ 切替スイッチ群
４１ｅ Ｄ／Ａ変換回路
４２ 時分割回路
【発明の属する技術分野】
本発明は、電気光学装置、電気光学装置の駆動方法および電子機器に係り、特に、時分割駆動における縦クロストーク対策に関する。
【０００２】
【従来の技術】
一般に、電気光学装置においては、画素の階調を規定するデータ電圧が供給されるデータ線と、このデータ線に接続された画素列との間に寄生容量が存在し、これを介して、両者は容量結合している。走査線の線順次走査によって、あるデータ線に供給される電圧が経時的に変化する場合、この容量結合等に起因して、縦クロストーク（データ線に沿った方向の表示ムラ）が発生することがある。また、画素トランジスタがオフしている時のリーク電流（オフリーク）の影響により画素に保持されている電圧が次第に変化する。この変化量はデータ線の電圧と画素に印加された保持電圧の差によって決まり、データ線に供給される電圧の経時的変化の影響で画素の保持電圧が変化し、縦のクロストークが発生することがある。このクロストークが生じるケースの典型的な一例として、ノーマリホワイトモードで１フレーム毎に極性反転駆動する液晶を用いた電気光学装置において、背景色をグレーとし、画面中央に矩形状の黒ウインドを表示するケースが挙げられる。黒ウインドの範囲外にある左右領域に位置するデータ線群に関しては、その電圧レベルが変動することなく一定に維持されるので、対応する画素列の表示階調も本来のグレーになる。これに対して、黒ウインドの範囲に相当する中央領域を含むデータ線群に関しては、ウインド上縁に相当する走査線の選択タイミングで、グレーレベルから黒レベルに電圧が立ち下がり（或いは、立ち上がり）、ウインド下縁に相当する走査線の選択タイミングで、黒レベルからグレーレベルに電圧が立ち上がる（或いは、立ち下がる）。また、黒ウインドの範囲外にある左右領域に位置するデータ線群に印加される電圧と黒ウインドの範囲に相当する中央領域を含むデータ線群に印加される電圧レベルに差があり、この影響により各画素の保持電圧がリーク電流の影響によって変化する割合に差が生じる。これにより、対応する画素列に書き込まれたデータの変動、換言すれば、液晶層に作用する印加電圧の変動が生じる。これにより、黒ウインドの上側領域では、本来のグレーよりも黒化して表示され、その下側領域では、本来のグレーよりも白化して表示される。
【０００３】
このような縦クロストークの対策として、例えば、特許文献１には、１水平走査期間において、データ電圧の供給に先立ち、データ電圧とは逆極性の電圧をデータ線に供給する電気光学装置の駆動方法が開示されている。
【０００４】
一方、特許文献２および特許文献３には、ドライバＩＣの出力ピン数の削減を図り、出力ピン間のピッチを確保すべく、時分割駆動を用いたアクティブマトリクス型の電気光学装置が開示されている。時分割駆動は、ドライバＩＣ等の上位回路より出力された複数の画素分の時系列的なデータを時分割し、個々のデータを対応するデータ線に振り分ける技術である。
【０００５】
【特許文献１】
特開平６−３４９４１号公報
【特許文献２】
特開平１１−３２７５１８号公報
【特許文献３】
特開２００１−１３４２４５号公報。
【０００６】
【発明が解決しようとする課題】
本発明の目的は、時分割駆動を適用した電気光学装置において、縦クロストークを低減し、表示品質の向上を図ることである。
【０００７】
【課題を解決するための手段】
かかる課題を解決するために、第１の発明は、複数の走査線と複数のデータ線との交差に対応して設けられた複数の画素と、複数のデータ線に対応して設けられた出力線と、時分割回路とを有する電気光学装置を提供する。この出力線には、所定の期間において、所定の電圧レベルを有する補正電圧と、時系列的なデータ電圧とが出力される。時分割回路は、出力線に出力された補正電圧を複数のデータ線に順次供給する。それとともに、時分割回路は、出力線に出力された時系列的なデータ電圧を時分割し、時分割することにより得られた画素の階調を規定する個々のデータ電圧を複数のデータ線のいずれかに振り分ける。
【０００８】
第２の発明は、電気光学装置の駆動方法を提供する。この駆動方法では、第１のステップとして、１本の走査線が選択される選択期間の一部において、所定の電圧レベルを有する補正電圧を出力線に出力する。第２のステップとして、出力線に出力された補正電圧を出力線に対応して設けられた複数のデータ線に順次供給する。第３のステップとして、選択期間の一部であって、補正電圧が出力線に出力された後に、時系列的なデータ電圧を出力線に出力する。そして、第４のステップとして、出力線に出力された時系列的なデータ電圧を時分割し、時分割することにより得られた画素の階調を規定する個々のデータ電圧を複数のデータ線のいずれかに振り分ける。
【０００９】
ここで、第１または第２の発明において、補正電圧は、表示すべき画素の階調に依存しない電圧、或いは、データ電圧振幅の中心に対してデータ電圧と対称であることが好ましい。また、時系列的なデータ電圧を複数のデータ線に振り分ける順序で、補正電圧を複数のデータ線に順次供給することが好ましい。この場合、時分割回路は、所定の期間毎に、データ電圧を複数のデータ線に振り分ける順序を入れ替えてもよい。換言すれば、補正電圧の供給順序と、データ電圧の振分順序とを、所定の期間毎に入れ替えてもよい。また、時系列的なデータ電圧を複数のデータ線に振り分ける期間よりも短い期間で、補正電圧を複数のデータ線に供給してもよい。
【００１０】
また、本発明の他の態様として、電気光学装置において、複数の走査線と、複数のデータ線と、前記複数の走査線と前記複数のデータ線との交差に対応して設けられた複数の画素と、前記複数のデータ線のうち所定本数の隣接するデータ線に対して共通に設けられた出力線であって、所定の期間において、所定の電圧レベルを有する補正電圧と、時系列的なデータ電圧との両方が出力される出力線と、前記出力線に出力された前記補正電圧を前記所定本数のデータ線に順次供給するとともに、前記出力線に出力された前記時系列的なデータ電圧を時分割し、当該時分割することにより得られた前記画素の階調を規定する前記データ電圧を前記所定本数のデータ線のいずれかに振り分ける時分割回路とを有し、前記時分割回路は、前記補正電圧の前記データ線への供給と、前記データ電圧の前記データ線への供給とを、前記データ線毎に設けられたスイッチで共通して行うことを特徴とする。
なお、同主旨の電気光学装置の駆動方法も本発明に含まれる。
また、第３の発明は、上述した第１の発明にかかわる電気光学装置を備えた電子機器を提供する。
【００１１】
【発明の実施の形態】
（第１の実施形態）
図１は、本実施形態にかかる電気光学装置のブロック構成図である。表示部１は、例えば、ＴＦＴ（薄膜トランジスタ）等のスイッチング素子によって液晶素子を駆動するアクティブマトリクス型の表示パネルである。この表示部１には、ｍドット×ｎライン分の画素２がマトリクス状（二次元平面的）に並んでいる。また、表示部１には、それぞれが行方向（Ｘ方向）に延在しているｎ本の走査線Ｙ1〜Ｙnと、それぞれが列方向（Ｙ方向）に延在しているｍ本のデータ線Ｘ1〜Ｘmとが設けられており、これらの交差に対応して画素２が配置されている。なお、以下の説明において、表示部１中のある画素２を特定する場合、データ線Ｘの添字1〜mと走査線Ｙの添字1〜nとを用い、これらの交差（1〜m,1〜n）として表現するものとする。例えば、最も左上の画素２は（1,1)であり、最も右下の画素２は(m,n)となる。
【００１２】
図２は、液晶を用いた画素２の等価回路図である。１つの画素２は、スイッチング素子であるＴＦＴ２１、液晶容量２２および蓄積容量２３によって構成されている。ＴＦＴ２１のソースは１本のデータ線Ｘに接続され、そのゲートは１本の走査線Ｙに接続されている。同一列に並んだ画素２に関しては、それぞれのＴＦＴ２１のソースが同じデータ線Ｘに接続されている。また、同一行に並んだ画素２に関しては、それぞれのＴＦＴ２１のゲートが同じ走査線Ｙに接続されている。ＴＦＴ２１のドレインは、並列に設けられた液晶容量２２と蓄積容量２３とに共通接続されている。液晶容量２２は、画素電極２２ａと、対向電極２２ｂと、これらの電極２２ａ，２２ｂ間に挟持された液晶層とによって構成されている。蓄積容量２３は、画素電極２２ａと、図示しない共通容量電極との間に形成されており、電圧Ｖcsが供給される。この蓄積容量２３によって、液晶に蓄積される電荷のリークの影響が抑制される。一方、画素電極２２ａ側には、ＴＦＴ２１を介して、データ電圧等が印加され、この印加される電圧レベルに応じて、液晶容量２２と蓄積容量２３とが充放電される。これにより、画素電極２２ａと対向電極２２ｂとの間の電位差（液晶の印加電圧）に応じて、液晶層の透過率が設定され、画素２の階調が設定される。
【００１３】
ここで、画素２の駆動は、液晶の長寿命化を図るべく、所定の期間毎に電圧極性を反転させる交流化駆動によって行われる。電圧極性は、液晶層に作用する電界の向き、換言すれば、液晶層の印加電圧の正逆に基づいて定義される。本実施形態では、交流化駆動の一方式であるコモンＤＣ駆動、すなわち、対向電極２２ｂに印加される電圧Ｖlcomと共通容量電極に印加される電圧Ｖcsとを一定に維持し、画素電極２２ａ側の極性を反転させる駆動方式を採用している。
【００１４】
制御回路５は、図示しない上位装置より入力される垂直同期信号Ｖs、水平同期信号Ｈs、ドットクロック信号ＤＣＬＫ等の外部信号に基づいて、走査線駆動回路３、データ線駆動回路４およびフレームメモリ６を同期制御する。この同期制御の下、走査線駆動回路３およびデータ線駆動回路４は、互いに協働して表示部１の表示制御を行う。なお、本実施形態では、高速表示によってフリッカーの発生を抑制すべく、リフレッシュレート（垂直同期周波数）を通常の２倍に相当する１２０[Hz]に設定した倍速駆動を採用している。この場合、垂直同期信号Ｖsによって規定される１フレーム（1/60[Sec]）は２つのフィールドで構成され、１フレームにおいて２回の線順次走査が行われることになる。
【００１５】
走査線駆動回路３は、シフトレジスタ、出力回路等を主体に構成されており、各走査線Ｙ1〜Ｙnに走査信号ＳＥＬを出力することで、１本の走査線Ｙが選択される期間に相当する１水平走査期間（１Ｈ）毎に、走査線Ｙ1〜Ｙnを順次選択していく。走査信号ＳＥＬは、高電位レベル（以下「Ｈレベル」という）または低電位レベル（以下「Ｌレベル」という）の２値的なレベルをとり、データの書込対象となる画素行に対応する走査線ＹはＨレベル、これ以外の走査線ＹはＬレベルにそれぞれ設定される。この走査信号ＳＥＬにより、データの書込対象となる画素行が順次選択され、画素２に書き込まれたデータは１フィールドに亘って保持される。
【００１６】
フレームメモリ６は、表示部１の解像度に相当するｍ×ｎビットのメモリ空間を少なくとも有し、上位装置から入力される表示データをフレーム単位で格納・保持する。フレームメモリ６へのデータの書き込み、および、フレームメモリ６からのデータの読み出しは、制御回路５によって制御される。ここで、画素２の階調を規定する表示データＤは、一例として、Ｄ0〜Ｄ5の６ビットで構成される６４階調データである。フレームメモリ６より読み出された表示データＤは、６ビットのバスを介して、データ線駆動回路４にシリアルに転送される。
【００１７】
フレームメモリ６の後段に設けられたデータ線駆動回路４は、走査線駆動回路３と協働して、データの書込対象となる画素行に供給すべきデータをデータ線Ｘ1〜Ｘmに一斉に出力する。図１に示したように、データ線駆動回路４は、ドライバＩＣ４１および時分割回路４２で構成されている。ドライバＩＣ４１は、画素２がマトリクス状に形成された表示パネルとは別体で設けられており、ｉ本の出力ピンＰＩＮ1〜ＰＩＮiには、出力線ＤＯ1〜ＤＯiが接続されている。時分割回路４２は、製造コストの低減を図るべく、ポリシリコンＴＦＴ等によって表示パネルに一体形成されている。
【００１８】
ドライバＩＣ４１は、今回データを書き込む画素行に対するデータの出力と、次回にデータを書き込む画素行に関するデータの点順次的なラッチとを同時に行う。図３は、ドライバＩＣ４１のブロック構成図である。このドライバＩＣ４１には、Ｘシフトレジスタ４１ａ、第１のラッチ回路４１ｂ、第２のラッチ回路４１ｃ、切替スイッチ群４１ｄおよびＤ／Ａ変換回路４１ｅといった主要な回路が内蔵されている。Ｘシフトレジスタ４１ａは、１Ｈの最初に供給されるスタート信号ＳＴをクロック信号ＣＬＸにしたがって転送し、ラッチ信号Ｓ1,Ｓ2,Ｓ3,…,ＳmのいずれかをＨレベル、それ以外をＬレベルに設定する。第１のラッチ回路４１ｂは、ラッチ信号Ｓ1,Ｓ2,Ｓ3,…,Ｓmの立ち下がり時において、シリアルデータとして供給されたｍ個の６ビットデータＤを順次ラッチする。第２のラッチ回路４１ｃは、第１のラッチ回路４１ｂにおいてラッチされたデータＤをラッチパルスＬＰの立ち下がり時において同時にラッチする。ラッチされたｍ個のデータＤは、次の１Ｈにおいて、デジタルデータであるデータ信号ｄ1〜ｄmとして、第２のラッチ回路４１ｃよりパラレルに出力される。
【００１９】
データ信号ｄ1〜ｄmは、一例として、３本のデータ線単位で設けられたｍ／３個（＝ｉ個）の切替スイッチ群４１ｄによって、３画素分の時系列的なデータとしてグループ化される。ここで、図３において、単一の切替スイッチ群４１ｄは、４つのスイッチのセットとして図示されているが、実際には、６ビット分のスイッチ群を４系統有している。同一系統中の６個のスイッチは常に同様に動作するので、以下、６個のスイッチを１つのスイッチとみなして説明する。
【００２０】
それぞれの切替スイッチ群４１ｄには、第２のラッチ回路４１ｃより出力された３画素分のデータ信号（例えば、ｄ1〜ｄ3）が入力される他、補正データｄamdも入力される。この補正データｄamdは、後述する補正電圧Ｖamdの電圧レベルを規定するデジタルデータである。切替スイッチ群４１ｄを構成する４つのスイッチは、４つの制御信号ＣＮＴ1〜ＣＮＴ4のいずれかによって導通制御され、オフセットしたタイミングで択一的に順次オンしていく。これによって、１Ｈにおいて、補正データｄamdと３画素分のデータ信号ｄ1〜ｄ3とのセットは、この順序（ｄamd，ｄ1，ｄ2，ｄ3の順）で時系列化され、切替スイッチ群４１ｄより時系列的に出力される。
【００２１】
Ｄ／Ａ変換回路４１ｅは、それぞれの切替スイッチ群４１ｄから出力された一連のデジタルデータをＤ／Ａ変換し、アナログデータとしての電圧を生成する。これにより、補正データｄamdは補正電圧Ｖamdに変換され、３画素単位で時系列化されたデータ信号ｄ1〜ｄmはデータ電圧に変換された上で、出力ピンＰＩＮ1〜ＰＩＮiより時系列的に出力される。
【００２２】
図１に示したように、ドライバＩＣ４１の出力ピンＰＩＮ1〜ＰＩＮiには、出力線ＤＯ1〜ＤＯiのいずれかが接続されている。１本の出力線ＤＯには、互いに隣接した３本のデータ線Ｘがグループ化されて対応付けられており、出力線ＤＯとグループ化されたデータ線Ｘとの間には、時分割回路４２が出力線単位で設けられている。それぞれの時分割回路４２は、グループ化されたデータ線Ｘの本数に相当する３個の選択スイッチを有しており、それぞれの選択スイッチは、制御回路５からの選択信号ＳＳ1〜ＳＳ3のいずれかによって導通制御される。選択信号ＳＳ1〜ＳＳ3は、同一のグループ内における選択スイッチのオン期間を規定しており、ドライバＩＣ４１からの時系列的な信号出力と同期している。ｉ個の時分割回路４２は、同様の構成を有しており、かつ、すべてが同時並行的に動作するので、以下の説明では、データ電圧Ｖ1〜Ｖ3が出力される出力線ＤＯ1系のみに着目して説明する。
【００２３】
図４は、第１の実施形態にかかる時分割駆動のタイミングチャートである。出力線ＤＯ1に接続された最左の時分割回路４２は、出力線ＤＯ1に出力された補正電圧Ｖamdを３本のデータ線Ｘ1〜Ｘ3に順次供給する。それとともに、この時分割回路４２は、時系列的な３画素分のデータ電圧Ｖ1〜Ｖ3を時分割し、これにより得られた個々のデータ電圧Ｖをデータ線Ｘ1〜Ｘ3のいずれかに振り分ける。具体的には、１フィールドにおける最初の１Ｈでは、走査信号ＳＥＬ1がＨレベルになって、最上の走査線Ｙ1が選択される。この１Ｈにおいて、出力線ＤＯ1には、まず補正電圧Ｖamdが出力され、これに続いて、データ線Ｘ1〜Ｘ3と走査線Ｙ1との各交差に対応する３画素分のデータ電圧Ｖ1〜Ｖ3（最初の１ＨではＶ(1,1)，Ｖ(2,1)，Ｖ(3,1)に相当）が順次出力される。
【００２４】
出力線ＤＯ1に補正電圧Ｖamdが出力されている状態において、ＳＳ1，ＳＳ2，ＳＳ3の順序で、選択信号ＳＳ1〜ＳＳ3が互いにオフセットしたタイミングで排他的に順次Ｈレベルになって、時分割回路４２を構成する３つのスイッチは択一的に順次オンする。これにより、出力線ＤＯ1に出力された補正電圧Ｖamdがデータ線Ｘ1〜Ｘ3に順次供給される。すなわち、データ電圧Ｖ(1,1)，Ｖ(2,1)，Ｖ(3,1)の供給に先立ち、補正電圧Ｖamdによるデータ線Ｘ1〜Ｘ3の充放電が行われる。補正電圧Ｖamdは、縦クロストークの影響を低減するための電圧であり、本実施形態では一定値０[Ｖ]に設定されている。ここで、補正電圧Ｖamdをデータ線Ｘ1〜Ｘ3に供給する順序は、この後に行われる時系列的なデータ電圧Ｖ(1,1)，Ｖ(2,1)，Ｖ(3,1)をデータ線Ｘ1〜Ｘ3に振り分ける順序と同一に設定されている。図４に示したように、この振り分け順序はＸ1，Ｘ2，Ｘ3の順であるから、補正電圧Ｖamdの供給もこの順序にしたがって行われる。また、補正電圧Ｖamdをデータ線Ｘ1〜Ｘ3に順次供給するのに要する供給期間Ｔ1は、時系列的なデータ電圧Ｖ(1,1)，Ｖ(2,1)，Ｖ(3,1)をデータ線Ｘ1〜Ｘ3に振り分けるのに要する振分期間Ｔ2と同一に設定されている。
【００２５】
つぎに、出力線ＤＯ1にデータ電圧Ｖ(1,1)が出力されている状態では、選択信号ＳＳ1のみがＨレベルになって、時分割回路４２を構成するスイッチのうち、データ線Ｘ1に対応するスイッチのみがオンする。これにより、出力線ＤＯ1に出力されたデータ電圧Ｖ(1,1)がデータ線Ｘ1に供給され、このデータ電圧Ｖ(1,1)に応じて、画素(1,1)に対するデータの書き込みが行われる。出力線ＤＯ1にデータ電圧Ｖ(1,1)が出力されている間は、データ線Ｘ2，Ｘ3に対応するスイッチはオフのままなので、データ線Ｘ2，Ｘ3上の電圧は、補正電圧Ｖamdに維持される（正確には、電圧レベルはリークによって経時的に減少していく）。
【００２６】
続いて、出力線ＤＯ1にデータ電圧Ｖ(2,1)が出力されている状態では、選択信号ＳＳ2のみがＨレベルになって、時分割回路４２を構成するスイッチのうち、データ線Ｘ2に対応するスイッチのみがオンする。これにより、出力線ＤＯ1に出力されたデータ電圧Ｖ(2,1)がデータ線Ｘ2に供給され、このデータ電圧Ｖ(2,1)に応じて、画素(2,1)に対するデータの書き込みが行われる。出力線ＤＯ1にデータ電圧Ｖ(2,1)が出力されている間は、データ線Ｘ1，Ｘ3に対応するスイッチはオフのままなので、データ線Ｘ1はデータ電圧Ｖ(1,1)、データ線Ｘ3は補正電圧Ｖamdにそれぞれ維持される。
【００２７】
最後に、出力線ＤＯ1にデータ電圧Ｖ(3,1)が出力されている状態では、選択信号ＳＳ3のみがＨレベルになって、時分割回路４２を構成するスイッチのうち、データ線Ｘ3に対応するスイッチのみがオンする。これにより、出力線ＤＯ1に出力されたデータ電圧Ｖ(3,1)がデータ線Ｘ3に供給され、このデータ電圧Ｖ(3,1)に応じて、画素(3,1)に対するデータの書き込みが行われる。出力線ＤＯ1にデータ電圧Ｖ(3,1)が出力されている間は、データ線Ｘ1，Ｘ2に対応するスイッチはオフのままなので、データ線Ｘ1はデータ電圧Ｖ(1,1)、データ線Ｘ2はデータ電圧Ｖ(2,1)にそれぞれ維持される。
【００２８】
次の１Ｈでは、走査信号ＳＥＬ2がＨレベルになって、上から２番目の走査線Ｙ2が選択される。この１Ｈにおいて、出力線ＤＯ1には、まず補正電圧Ｖamdが出力され、これに続いて、データ線Ｘ1〜Ｘ3と走査線Ｙ2との各交差に対応する３画素分のデータ電圧Ｖ1〜Ｖ3（今回の１ＨではＶ(1,2)，Ｖ(2,2)，Ｖ(3,2)に相当）が順次出力される。この１Ｈにおけるプロセスは、出力線ＤＯ1に出力される電圧の極性が反転している点を除けば、先の１Ｈと同様であり、補正電圧Ｖamdの順供給と、時系列的なデータ電圧Ｖ(1,2)，Ｖ(2,2)，Ｖ(3,2)の振り分けとが行われる。これ以降についても同様であり、最下の走査線Ｙnが選択されるまで、１Ｈ毎に極性反転を行いながら、それぞれの画素行に対する補正電圧Ｖamdの順次供給と、これに続くデータ電圧Ｖ1〜Ｖ3の振り分けとが線順次的に行われていく。なお、図４において、出力線ＤＯ１に出力される電圧の極性が１Ｈ期間ごとに反転した例で示してあるが、１フィールドごとに極性反転する場合や１フレームごとに極性反転する場合も同様に動作する。
【００２９】
なお、出力線ＤＯ2系については、振分対象となる電圧がＶ4〜Ｖ6、振分対象となるデータ線がＸ4〜Ｘ6になる点を除けば、上述した出力線ＤＯ1系と同一のプロセスが並行して行われる。この点は、出力線ＤＯiに至るまでの各系についても同様である。
【００３０】
このように本実施形態では、複数のデータ線（例えばＸ1〜Ｘ3）に対応して設けられたある出力線ＤＯ1に対して、所定の期間（本実施形態では１Ｈ）において、所定の電圧レベルを有する補正電圧Ｖamdと、時系列的なデータ電圧Ｖ1〜Ｖ3とが順次出力される。時分割回路４２は、出力線ＤＯ1に出力された補正電圧Ｖamdを複数のデータ線Ｘ1〜Ｘ3に順次供給する。それとともに、時分割回路４２は、出力線ＤＯ1に出力された時系列的なデータ電圧Ｖ1〜Ｖ3を時分割し、これにより得られた個々のデータ電圧Ｖを複数のデータ線Ｘ1〜Ｘ3のいずれかに振り分ける。データ線Ｘ1〜Ｘ3に対して、同様の補正電圧Ｖamdを供給することにより、補正電圧Ｖamdを供給しない場合と比較して、データ線Ｘ1〜Ｘ3の平均電圧のバラツキが減少し、これらの平均電圧が均一化する方向に作用する。
【００３１】
一般に、画素２とデータ線Ｘとの間には容量結合が存在し、かつ、両者間にリーク電流も流れるため、画素２に書き込まれた電圧（液晶の印加電圧）は、データ線Ｘの電圧変化にともない変動することが知られている。そして、データ線Ｘに沿った方向に生じる縦クロストークは、このような印加電圧の変動のバラツキが画素列単位で生じることに起因した現象であることも知られている。本実施形態では、個々のデータ電圧Ｖの供給に先立ち、同様の補正電圧Ｖamdをデータ線Ｘ1〜Ｘ3に強制的に供給することで、データ線Ｘ1〜Ｘ3の平均電圧のバラツキを減少させる。それぞれのデータ線Ｘ1〜Ｘ3に接続された３つの画素列の印加電圧は、対応するデータ線Ｘ1〜Ｘ3の電圧変化によって変動するものの、データ線Ｘ1〜Ｘ3の平均電圧が均一化された分だけ、同じような変動幅で変動することになる。このようにして、印加電圧の変動幅を均一化させることで、縦クロストークが目立たなくなり、表示品質の向上を図ることが可能となる。
【００３２】
また、本実施形態では、補正電圧Ｖamdをデータ線Ｘ1〜Ｘ3に順次供給するのに要する供給期間Ｔ1と、時系列的なデータ電圧（例えばＶ1〜Ｖ3）をデータ線Ｘ1〜Ｘ3に振り分けるのに要する振分期間Ｔ2とが同一に設定されている。したがって、各データ線Ｘ1〜Ｘ3の電圧が補正電圧Ｖamdに維持される期間（維持期間）が同じになるので、データ線Ｘ1〜Ｘ3の平均電圧のバラツキを減少させることができる。これにより、各データ線Ｘ1〜Ｘ3の維持期間を同一にすることで、データ線Ｘ1〜Ｘ3のそれぞれに作用するクロストークのキャンセル効果の偏在を抑制することができ、その結果として、表示品質の一層の向上を図ることが可能となる。
【００３３】
なお、上述した実施形態では、補正電圧Ｖamdをデータ電圧Ｖ（駆動電圧）のほぼ中間値である０[Ｖ]に設定しているが、液晶のオフ電圧（０Ｖ）とオン電圧（５Ｖ或いは−５Ｖ）の組合せや、オン電圧（５Ｖ或いは−５Ｖ）や、オンとオフ電圧の中間的な電圧、或いは、オンとオフのデータ電圧の中心電圧に対してデータ電圧とほぼ対称となる補正電圧であってもよく、具体的な値は、表示パネルの特性やＴＦＴの特性に応じて適宜設定すればよい。補正電圧Ｖamdは、回路構成の複雑さ等を考慮すると、表示すべき画素２の階調に依存しない電圧であることが好ましいが、表示データＤの平均値等に応じて、可変に設定することも可能である。また、所定の期間（例えば１Ｈ）毎に、０[Ｖ]と５[Ｖ]とを交互に切り替えてもよい。この点は、後述する各実施形態においても同様である。
【００３４】
（第２の実施形態）
図５は、第２の実施形態にかかる時分割駆動のタイミングチャートである。本実施形態において、時分割回路４２は、時系列的なデータ電圧（例えばＶ1〜Ｖ3）をデータ線Ｘ1〜Ｘ3に振り分ける振分期間Ｔ2よりも短い供給期間Ｔ1で、補正電圧Ｖamdをデータ線Ｘ1〜Ｘ3に順次供給する。なお、これ以外の点は、上述した第１の実施形態と同様であるから、ここでの説明を省略する。
【００３５】
本実施形態によれば、供給期間Ｔ1を振分期間Ｔ2よりも短く設定することにより、グループ化された各データ線（例えばＸ1〜Ｘ3）における補正電圧Ｖamdの維持期間にバラツキが生じる。しかしながら、供給期間Ｔ1を短くした分だけ、データの書込期間の確保が容易になるので（特に、データ線Ｘ3に対応する画素列の時間的制約が緩和される）、高精細化への対応が容易になる。
【００３６】
（第３の実施形態）
図６は、第３の実施形態にかかる時分割駆動のタイミングチャートである。本実施形態において、時分割回路４２は、所定の期間（例えば１Ｈ）毎に、時系列的なデータ電圧を入れ替えることにより、時系列的なデータ電圧（例えばＶ1〜Ｖ3）をデータ線Ｘ1〜Ｘ3に振り分ける順序を入れ替える。この場合、補正電圧Ｖamdをデータ線Ｘ1〜Ｘ3に供給する順序は、この振分順序と同一に設定されているため、振分順序の入れ替えに伴い変化する。
【００３７】
具体的には、１フィールドにおける最初の１Ｈでは、第１の実施形態と同様に、出力線ＤＯ1に出力される電圧の順序は、Ｖamd，Ｖ(1,1)，Ｖ(2,1)，Ｖ(3,1)となる。この１Ｈにおいて、時分割回路４２は、補正電圧Ｖamdをデータ線Ｘ1，Ｘ2，Ｘ3の順序で、データ線Ｘ1〜Ｘ3に順次供給するとともに、これと同じ順序Ｘ1，Ｘ2，Ｘ3で、時分割された各データ電圧Ｖ(1,1)，Ｖ(2,1)，Ｖ(3,1)をデータ線Ｘ1〜Ｘ3に振り分ける。次に１Ｈでは、先の１Ｈと異なり、出力線ＤＯ1に出力される電圧の順序は、Ｖamd，Ｖ(3,2)，Ｖ(2,2)，Ｖ(1,2)となる。この１Ｈにおいて、時分割回路４２は、補正電圧Ｖamdをデータ線Ｘ3，Ｘ2，Ｘ1の順序で、データ線Ｘ1〜Ｘ3に順次供給するとともに、これと同じ順序Ｘ3，Ｘ2，Ｘ1で、時分割された各データ電圧Ｖ(3,2)，Ｖ(2,2)，Ｖ(1,2)をデータ線Ｘ1〜Ｘ3に振り分ける。なお、時分割回路４２は、第２の実施形態と同様に、補正電圧Ｖamdの供給期間Ｔ1は、時系列的なデータ電圧の振分期間Ｔ2よりも短く設定されている。
【００３８】
本実施形態によれば、データ線の電圧が補正電圧Ｖamdに維持される維持期間が、グループ化された各データ線（例えばＸ1〜Ｘ3）において平均化されるので、第２の実施形態と比較して、表示品質の一層の向上を図ることができる。ここで、図５のタイミングチャートを参照すると、各データ線Ｘ1〜Ｘ3の維持期間は同一ではなく、データ線Ｘ1，Ｘ2，Ｘ3の順に長くなっていることが分かる。これに対して、本実施形態のように、補正電圧Ｖamdおよびデータ電圧Ｖ1〜Ｖ3をデータ線Ｘ1〜Ｘ3に振り分ける順序を１Ｈ毎に入れ替えれば、各データ線Ｘ1〜Ｘ3の維持期間を平均化することができる。これにより、各データ線Ｘ1〜Ｘ3における平均電圧の差をより有効に減少でき、これらに接続された画素列に書き込まれるデータの変動を一層均一化させることが可能になる。換言すれば、各データ線Ｘ1〜Ｘ3の維持期間を平均化することにより、データ線Ｘ1〜Ｘ3のそれぞれに作用するクロストークのキャンセル効果の偏在を抑制することができる。
【００３９】
なお、本実施形態では、データ電圧Ｖをデータ線Ｘに振り分ける順序を、１本の走査線Ｙが選択される期間（１Ｈ）毎に入れ替えているが、すべての走査線Ｙ1〜Ｙnが選択される期間（１フィールド）毎に入れ替えてもよく、また、１Ｈ毎かつ１フィールド毎に入れ替えを行うことも可能である。この場合、補正電圧Ｖamdを複数のデータ線Ｘに順次供給する順序も、データ電圧Ｖの振り分け順序に応じて入れ替わることになる。
【００４０】
（第４の実施形態）
図７は、第４の実施形態にかかるドライバＩＣ４１のブロック構成図である。同図の構成が図３に示した構成と異なる点は、Ｄ／Ａ変換回路４１ｅの後段に、切替スイッチ群４１ｄを設けた点である。なお、単一の切替スイッチ群４１ｄは、その入力がアナログ電圧であるから、図３の場合とは異なり、図示したような４つのスイッチのみで構成されている。なお、これ以外の点については、第１の実施形態と同様であるから、同一の符号を付してここでの説明を省略する。
【００４１】
ある切替スイッチ群４１ｄには、Ｄ／Ａ変換回路４１ｅより出力された３画素分のデータ電圧（例えば、Ｖ1〜Ｖ3）が入力される他、補正電圧Ｖamdも入力される。そして、切替スイッチ群４１ｄを構成する４つのスイッチは、４つの制御信号ＣＮＴ1〜ＣＮＴ4のいずれかによって導通制御され、オフセットしたタイミングで択一的に順次オンしていく。これによって、１Ｈにおいて、補正電圧Ｖamdおよび３画素分のデータ電圧Ｖ1〜Ｖ3は、この順序（Ｖamd，Ｖ1，Ｖ2，Ｖ3の順）で時系列化され、対応する出力ピンＰＩＮよりシリアルに出力される。ドライバＩＣ４１の出力ピンＰＩＮ1〜ＰＩＮiより出力された電圧は、出力線ＤＯ1〜ＤＯiを介して、後段の時分割回路４２に供給される。時分割回路４２は、上述した第１から第３の実施形態のいずれかによって、補正電圧Ｖamdをデータ線Ｘに順次供給するとともに、３画素分のデータ電圧Ｖ1〜Ｖ3を時分割して、対応するデータ線Ｘに振り分ける。
【００４２】
本実施形態によれば、第１の実施形態と同様に、縦クロストークの低減による表示品質の向上を図ることが可能となる。
【００４３】
（第５の実施形態）
図８は、第５の実施形態にかかる時分割駆動のタイミングチャートである。本実施形態は、液晶の交流化駆動の一方式として、対向電極２２ｂに印加される電圧Ｖlcomを可変に設定するコモンＡＣ駆動に関する。電圧Ｖlcomの極性は、極性指示信号ＦＲによって規定され、１フィールド毎に反転する。補正電圧Ｖamdは、極性が切り替わっても、ほぼ同じ電圧レベル（０[Ｖ]）に維持される。
【００４４】
本実施形態によれば、第１の実施形態と同様に、補正電圧Ｖamdを出力することにより、縦クロストークを低減することができ、表示品質の向上を図ることができる。
【００４５】
なお、上述した各実施形態では、時分割回路４２で３分割した例について説明しているが、２分割、４分割、５分割、６分割、７分割、８分割、・・・といくつにしてもよく、同様に駆動できる。
【００４６】
また、上述した各実施形態では、液晶素子を用いた場合を例に説明したが、本発明はこれに限定されるものではなく、有機ＥＬ素子、デジタルマイクロミラーデバイス（ＤＭＤ）、或いは、ＦＥＤ（Field Emission Display）やＳＥＤ（Surface-Conduction Electron-Emitter Display）等にも適用可能である。
【００４７】
さらに、上述した各実施形態にかかる電気光学装置は、例えば、テレビ、プロジェクタ、携帯電話機、携帯端末、モバイル型コンピュータ、パーソナルコンピュータ等を含む様々な電子機器に実装可能である。これらの電子機器に上述した電気光学装置を実装すれば、電子機器の商品価値を一層高めることができ、市場における電子機器の商品訴求力の向上を図ることができる。
【００４８】
【発明の効果】
本発明によれば、時分割駆動を適用した電気光学装置において、縦クロストークを低減でき、表示品質の向上を図ることが可能となる。
【図面の簡単な説明】
【図１】電気光学装置のブロック構成図。
【図２】液晶を用いた画素の等価回路図。
【図３】ドライバＩＣのブロック構成図。
【図４】第１の実施形態にかかる時分割駆動のタイミングチャート。
【図５】第２の実施形態にかかる時分割駆動のタイミングチャート。
【図６】第３の実施形態にかかる時分割駆動のタイミングチャート。
【図７】第４の実施形態にかかるドライバＩＣのブロック構成図。
【図８】第５の実施形態にかかる時分割駆動のタイミングチャート。
【符号の説明】
１ 表示部
２ 画素
３ 走査線駆動回路
４ データ線駆動回路
５ 制御回路
６ フレームメモリ
４１ ドライバＩＣ
４１ａ Ｘシフトレジスタ
４１ｂ 第１のラッチ回路
４１ｃ 第２のラッチ回路
４１ｄ 切替スイッチ群
４１ｅ Ｄ／Ａ変換回路
４２ 時分割回路
Claims (9)
- 電気光学装置において、
複数の走査線と、
複数のデータ線と、
前記複数の走査線と前記複数のデータ線との交差に対応して設けられた複数の画素と、
前記複数のデータ線に対応して設けられた出力線であって、所定の期間において、所定の電圧レベルを有する補正電圧と、時系列的なデータ電圧とが出力される出力線と、
前記出力線に出力された前記補正電圧を前記複数のデータ線に供給するとともに、前記出力線に出力された前記時系列的なデータ電圧を時分割し、当該時分割することにより得られた前記画素の階調を規定する前記データ電圧を前記複数のデータ線のいずれかに振り分ける時分割回路と
を有し、
前記時分割回路は、所定の期間毎に、前記時系列的なデータ電圧を前記複数のデータ線に振り分ける順序を入れ替え、前記時系列的なデータ電圧を前記複数のデータ線に振り分ける順序で、前記補正電圧を前記複数のデータ線に供給することを特徴とする電気光学装置。 - 前記補正電圧は、表示すべき前記画素の階調に依存しない電圧であることを特徴とする請求項１に記載された電気光学装置。
- 電気光学装置において、
複数の走査線と、
複数のデータ線と、
前記複数の走査線と前記複数のデータ線との交差に対応して設けられた複数の
画素と、
前記複数のデータ線のうち所定本数の隣接するデータ線に対して共通に設けられた出力線であって、所定の期間において、所定の電圧レベルを有する補正電圧と、時系列的なデータ電圧との両方が出力される出力線と、
前記出力線に出力された前記補正電圧を前記所定本数のデータ線に順次供給するとともに、前記出力線に出力された前記時系列的なデータ電圧を時分割し、当該時
分割することにより得られた前記画素の階調を規定する前記データ電圧を前記所定本数のデータ線のいずれかに振り分ける時分割回路と
を有し、
前記時分割回路は、前記補正電圧の前記データ線への供給と、前記データ電圧の前記データ線への供給とを、前記データ線毎に設けられたスイッチで共通して行うことを特徴とする電気光学装置。 - 前記時分割回路は、前記時系列的なデータ電圧を前記複数のデータ線に振り分ける期間よりも短い期間で、前記補正電圧を前記複数のデータ線に供給することを特徴とする請求項１に記載された電気光学装置。
- 請求項１から４のいずれかに記載された電気光学装置を実装したことを特徴とする電子機器。
- 電気光学装置の駆動方法において、
１本の走査線が選択される選択期間の一部において、所定の電圧レベルを有する補正電圧を出力線に出力する第１のステップと、
前記出力線に出力された前記補正電圧を、前記出力線に対応して設けられた複数のデータ線に順次供給する第２のステップと、
前記選択期間の一部であって、前記補正電圧が前記出力線に出力された後に、時系列的なデータ電圧を前記出力線に出力する第３のステップと、
前記出力線に出力された前記時系列的なデータ電圧を時分割し、当該時分割することにより得られた画素の階調を規定する前記データ電圧を前記複数のデータ線のいずれかに振り分ける第４のステップと
を有し、
前記第２のステップは、前記第４のステップにおいて前記時系列的なデータ電圧を前記複数のデータ線に振り分ける順序で、前記補正電圧を前記複数のデータ線に順次供給するステップであり、
前記第２のステップにおける前記補正電圧の供給順序と、前記第４のステップにおける前記データ電圧の振分順序とを、所定の期間毎に、入れ替えることを特徴とする電気光学装置の駆動方法。 - 前記補正電圧は、表示すべき前記画素の階調に依存しない電圧であることを特徴とする請求項６に記載された電気光学装置の駆動方法。
- 電気光学装置の駆動方法において、
１本の走査線が選択される選択期間の一部において、所定の電圧レベルを有する補正電圧を出力線に出力する第１のステップと、
前記出力線に出力された前記補正電圧を、前記出力線に対応して設けられた隣接する複数のデータ線に順次供給する第２のステップと、
前記選択期間の一部であって、前記補正電圧が前記出力線に出力された後に、
時系列的なデータ電圧を前記出力線に出力する第３のステップと、
前記出力線に出力された前記時系列的なデータ電圧を時分割し、当該時分割することにより得られた画素の階調を規定する前記データ電圧を前記複数のデータ線のいずれかに振り分けて、前記複数のデータ線に順次供給する第４のステップと
を有し、
前記補正電圧の前記データ線への供給と、前記データ電圧の前記データ線への供給とを、前記データ線毎に設けられたスイッチで共通して行うことを特徴とする電気光学装置の駆動方法。 - 前記第２のステップは、前記時系列的なデータ電圧を前記複数のデータ線に振り分ける期間よりも短い期間で、前記補正電圧を前記複数のデータ線に供給するステップであることを特徴とする請求項６に記載された電気光学装置の駆動方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003199917A JP3882795B2 (ja) | 2003-07-22 | 2003-07-22 | 電気光学装置、電気光学装置の駆動方法および電子機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003199917A JP3882795B2 (ja) | 2003-07-22 | 2003-07-22 | 電気光学装置、電気光学装置の駆動方法および電子機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005043417A JP2005043417A (ja) | 2005-02-17 |
| JP3882795B2 true JP3882795B2 (ja) | 2007-02-21 |
Family
ID=34260533
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003199917A Expired - Fee Related JP3882795B2 (ja) | 2003-07-22 | 2003-07-22 | 電気光学装置、電気光学装置の駆動方法および電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3882795B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9336742B2 (en) | 2013-07-18 | 2016-05-10 | Samsung Display Co., Ltd. | Display device and driving method thereof |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4624153B2 (ja) * | 2005-03-24 | 2011-02-02 | ルネサスエレクトロニクス株式会社 | 表示装置用駆動装置および表示装置用駆動方法 |
| JP4448834B2 (ja) | 2006-04-25 | 2010-04-14 | セイコーエプソン株式会社 | 電気光学装置、及びこれを備えた電子機器 |
| JP4306748B2 (ja) | 2007-03-13 | 2009-08-05 | セイコーエプソン株式会社 | 電気光学装置、電気光学装置の駆動方法および電子機器 |
| JP5638181B2 (ja) * | 2007-11-09 | 2014-12-10 | セイコーエプソン株式会社 | 駆動装置及び方法、並びに電気光学装置及び電子機器 |
| JP2009168849A (ja) | 2008-01-10 | 2009-07-30 | Seiko Epson Corp | 電気光学装置、電気光学装置の駆動方法、電子機器 |
| JP5292839B2 (ja) * | 2008-02-08 | 2013-09-18 | カシオ計算機株式会社 | アクティブマトリクス型液晶表示装置。 |
| JP2009198765A (ja) * | 2008-02-21 | 2009-09-03 | Seiko Epson Corp | 電気光学装置及びその駆動方法、電気光学装置用駆動回路並びに電子機器 |
| JP4692645B2 (ja) * | 2009-02-04 | 2011-06-01 | セイコーエプソン株式会社 | 集積回路装置、電気光学装置及び電子機器 |
| JP6680285B2 (ja) * | 2017-10-19 | 2020-04-15 | セイコーエプソン株式会社 | 制御回路、電気光学装置、及び、電子機器 |
-
2003
- 2003-07-22 JP JP2003199917A patent/JP3882795B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9336742B2 (en) | 2013-07-18 | 2016-05-10 | Samsung Display Co., Ltd. | Display device and driving method thereof |
| US10127879B2 (en) | 2013-07-18 | 2018-11-13 | Samsung Display Co., Ltd. | Display device and driving method thereof |
| US10410598B2 (en) | 2013-07-18 | 2019-09-10 | Samsung Display Co., Ltd. | Display device and driving method thereof |
| US10733951B2 (en) | 2013-07-18 | 2020-08-04 | Samsung Display Co., Ltd. | Display device and driving method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005043417A (ja) | 2005-02-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3882796B2 (ja) | 電気光学装置、電気光学装置の駆動方法および電子機器 | |
| JP4306748B2 (ja) | 電気光学装置、電気光学装置の駆動方法および電子機器 | |
| KR100511809B1 (ko) | 액정표시장치 및 그 구동방법 | |
| KR100272873B1 (ko) | 신호선구동회로를감소시킨엑티브매트릭스표시시스템 | |
| US7369124B2 (en) | Display device and method for driving the same | |
| JP4943332B2 (ja) | マトリクス駆動方法、及び、マトリクス駆動回路 | |
| US20070091050A1 (en) | Display device | |
| US20030227428A1 (en) | Display device and method for driving the same | |
| EP0767449B1 (en) | Method and circuit for driving active matrix liquid crystal panel with control of the average driving voltage | |
| US20080013005A1 (en) | Display Devices and Driving Method Therefor | |
| US20090102777A1 (en) | Method for driving liquid crystal display panel with triple gate arrangement | |
| US20050264508A1 (en) | Liquid crystal display device and driving method thereof | |
| US7259755B1 (en) | Method and apparatus for driving liquid crystal display panel in inversion | |
| US11282466B2 (en) | Driver device | |
| US11011126B2 (en) | Display device and display controller | |
| JPH1152326A (ja) | 液晶表示装置および液晶表示装置の駆動方法 | |
| KR101340989B1 (ko) | 전기영동 표시장치와 그 구동방법 | |
| JP3882795B2 (ja) | 電気光学装置、電気光学装置の駆動方法および電子機器 | |
| US20050062707A1 (en) | Matrix addressing method and circuit, and liquid crystal display device | |
| US11501729B2 (en) | Source driver that adjusts a timing of outputting of pixel data based on a length of a source line, and display device | |
| JPH11352464A (ja) | 液晶表示装置および液晶パネル | |
| JP2005156962A (ja) | 電気光学装置、電気光学装置の駆動方法および電子機器 | |
| JP2004258485A (ja) | 電気光学装置、電気光学装置の極性反転駆動方法および電子機器 | |
| JP4311085B2 (ja) | 電気光学装置、電気光学装置の駆動方法および電子機器 | |
| JP2006126232A (ja) | 電気光学装置、電子機器、及び、電気光学装置の駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060329 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060725 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060925 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061024 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061106 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091124 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101124 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101124 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111124 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111124 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121124 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121124 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131124 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |