JP3587829B2 - 液晶表示装置およびその駆動方法 - Google Patents
液晶表示装置およびその駆動方法 Download PDFInfo
- Publication number
- JP3587829B2 JP3587829B2 JP2002167342A JP2002167342A JP3587829B2 JP 3587829 B2 JP3587829 B2 JP 3587829B2 JP 2002167342 A JP2002167342 A JP 2002167342A JP 2002167342 A JP2002167342 A JP 2002167342A JP 3587829 B2 JP3587829 B2 JP 3587829B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- liquid crystal
- gradation
- capacitance
- voltages
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は薄膜トランジスタを用いた液晶表示装置における表示特性の改善と長時間動作における信頼性向上を図った液晶表示装置およびその駆動方法に関する。
【０００２】
【従来の技術】
図１０は従来の階調表示薄膜トランジスタ（以下、ＴＦＴという）型ツイステッドネマティック（以下、ＴＮという）液晶表示装置（以下、ＬＣＤという）のシステム構成例の図である。このシステムの表示回路の中間調表示法は階調電圧選択方式を用いている。この階調電圧選択方式では、表示回路で発生した複数の階調電圧をソースドライバ１７ａ、１７ｂ（以下、代表して１７という）内で階調データに応じて選択することによって液晶パネル１８に画像信号を入力している。ここで入力信号のＲ・Ｇ・Ｂそれぞれのデータは表示画像の赤・緑・青それぞれの色成分データ、ＣＬＫはドットクロック、ＨｓｙｎｃまたはＶｓｙｎｃは各々表示画面の水平または垂直の同期信号である。表示回路は、ソースドライバ１７およびゲートドライバ１６にデータおよびタイミング信号を入力するタイミング制御回路１５、階調電圧、対向電極電圧、ゲート電圧、補助容量電極電圧をそれぞれ生成する階調電圧回路１１、対向電極電圧回路１２、ゲート電圧回路１３および補助容量電極電圧回路１４より構成されている。ソースドライバ１７およびゲートドライバ１６内では表示回路より入力された信号をもとに画像信号、走査信号を発生し、液晶パネル１８に入力する。対向電極電圧と補助容量電圧はそれぞれの電圧回路１２、１４より直接液晶パネル１８に入力される。
【０００３】
図１１はソースドライバ１７の構成の一例を示すブロック図である。このようにサンプルパルス発生回路２１、データサンプル回路２２、ラッチ回路２３および階調電圧選択回路２４により構成されている。図１１においてＣＬＫ、Ｒ・Ｇ・Ｂそれぞれのデータはそれぞれ図１０と同様であり、ＳＴＰはスタートパルス、Ｖ０〜Ｖ７は８階調表示における前記階調電圧である。このようにソースドライバ１７はデータサンプル回路２２に入力されたデータ信号に基き対応する階調電圧を階調電圧選択回路２４で選択する。その結果選択された階調電圧は画像信号として液晶パネルのソース信号線に出力される。
【０００４】
図１２はノーマリーホワイト（以下、ＮＷという）モードの場合における８階調表示の場合のＴＦＴ−ＬＣＤの電圧−透過率特性例の図である。ＴＮ型ＬＣＤにおいて多階調表示を行うためには、表示階調に応じて交流振幅が変化する交流信号を液晶層に印加しなければならない。したがって図１２の電圧は交流振幅電圧である。またＴは液晶パネルの透過率である。Ｖ０〜Ｖ７は８階調表示のための前記階調電圧であり、１００〜０％透過率の間の中間電圧を入力することによって中間調表示を実現できる。
【０００５】
図１３はＴＦＴ−ＬＣＤにおける従来の階調電圧の波形図である。Ｖ０〜Ｖ７は８階調表示における各階調電圧波形であり、Ｖ００はＶ０〜Ｖ７の交流信号の中心電圧であり、従来の階調電圧設定法では８階調すべての階調電圧で中心電圧は一致していた。
【０００６】
図１４はＴＦＴ−ＬＣＤの液晶パネルの等価回路図である。ＳＬはソースライン、ＧＬはゲートライン、Ｄはドレイン（画素）電極、ＣＯＭは対向電極、ＳＴＬは補助（蓄積）容量ラインである。
【０００７】
図１５は平成５年２月１９日の電子情報通信学会技術報告会ＥＩＤ９２−１１７、２１頁に記載されたＴＦＴを用いた従来のＴＮ型ＬＣＤの１画素の等価回路図である。Ｓはソース電極、Ｇはゲート電極、ＣＯＭは対向電極、ＳＴは補助（蓄積）容量電極である。また、Ｃｌｃは液晶容量、Ｃｇｄはゲート・ドレイン間の寄生容量、Ｃｓｔは補助容量である。すなわち、ＴＦＴ−ＬＣＤにおいてはＴＦＴのゲート・ドレイン間の寄生容量Ｃｇｄが生ずることが知られている。補助容量Ｃｓｔは液晶容量Ｃｌｃに並列にドレイン電極に接続されているが、ある場合とない場合が考えられる。ドレイン電極、ソース電極、ゲート電極、対向電極、補助容量電極の電位をそれぞれ、Ｖｄ、Ｖｓ、Ｖｇ、Ｖｃｏｍ、Ｖｓｔとする。前述のように液晶層にはドレイン電極と対向電極間の電位差（Ｖｄ−Ｖｃｏｍ）が印加される。
【０００８】
図１６は前記等価回路の各電極電圧の波形図である。ここでは、Ｖｃｏｍ、Ｖｓｔとしてともに直流電圧を用いた場合を示す。ＶｇｈおよびＶｇｌはそれぞれゲートのオン電圧およびオフ電圧である。また、ＶｓａおよびＶｓｏはソース信号の交流振幅電圧および中心電圧である。したがって、表示階調に応じてこのＶｓａ値は変化する。ゲート電圧がオン期間（Ｖｇｈとなる期間）において、ソースラインより入力した映像信号はドレイン電極に伝わり、ＶｄがＶｓに一致する。そののちゲート電圧の立ち下がりに同期して、ゲート・ドレイン間の寄生容量Ｃｇｄを介した結合効果によってドレイン電圧は変動する。その変動電圧ΔＶｄは次式（１）で表わされる。
【０００９】
【数１】
【００１０】
ここでΔＶｇはゲート電圧Ｖｇの変動量を表す。また、補助容量なしの場合にはＣｓｔ＝０を代入すればよい。ΔＶｇ＝Ｖｇｌ−Ｖｇｈは常に負の値であるため、ΔＶｄも負の値となる。その結果、ソース交流信号に比べドレイン交流信号の中心電圧は低下してしまう。この電圧差が液晶に直流電圧として加わらないように、通常はＶｃｏｍをＶｓｏよりΔＶｄだけ低い値に調整する。すなわち、ドレイン電圧の変動分をＶｃｏｍによって補正することになる。
【００１１】
しかしながら、一般にＴＮ液晶の比誘電率εｌｃは図１７に示すように印加電圧Ｖｓａ値によって変化する。その結果Ｃｌｃが変化し（１）式にしたがってΔＶｄ値も変化する。したがって、全ての表示階調すなわちＶｓａ値に対してΔＶｄの影響を取り除くことはできない。その１例として、図１７に示した特性を有する液晶を用いた場合のΔＶｄ値のＶｓａに対する変化の計算結果を表１に示す。ここではＣｓｔ＝０．８ｐＦ、Ｃｇｄ＝０．１ｐＦ、ΔＶｇ＝２５Ｖとした。このように、仮にＶｃｏｍの補正値をΔＶｄの最大値と最小値の平均値である２．３３Ｖに合わせたとしても、Ｖｓａ＝０Ｖと４Ｖにおいてそれぞれ＋０．１３Ｖ、−０．１３Ｖの直流電圧が液晶層に加わってしまう。
【００１２】
【表１】
【００１３】
また、補助容量なしの場合のΔＶｄ値のＶｓａに対する変化の計算結果例を表２に示す。同様にＣｇｄ＝０．１ｐＦ、ΔＶｇ＝２５Ｖとした。このように、仮にＶｃｏｍの補正値をΔＶｄの最大値と最小値の平均値である９．４３Ｖに合わせたとしても、Ｖｓａ＝０Ｖと４Ｖにおいてそれぞれ＋２．０４Ｖ、−２．０５Ｖの直流電圧が液晶層に加わってしまう。このように、一般に補助容量がない場合にはΔＶｄの変化によって液晶に加わる直流電圧は補助容量がある場合に比べて大きくなる。
【００１４】
【表２】
【００１５】
【発明が解決しようとする課題】
以上のように、従来の階調電圧選択方式による中間調表示法では、ゲート・ドレイン間の寄生容量に基づきドレイン電圧が信号電圧に依存してΔＶｄシフトする。またドレイン電圧はさらに液晶容量の電圧依存性によっても変化するため、信号電圧に依存してΔＶｄシフトする。
【００１６】
そのためドレイン電圧のΔＶｄの変化によって液晶層に直流電圧が加わり、焼きつけとかフリッカなどに基づく表示不良が発生し、さらに長時間表示における信頼性が低下するという問題がある。
【００１７】
本発明はこのような問題を解決して階調電圧に応じてソース電圧の中心電圧を変化させることにより、液晶層に直流電圧が印加されないようなＬＣＤの駆動方法を提供することを目的とする。
【００１８】
本発明の他の目的はＬＣＤ内に階調電圧の変化に応じて液晶容量の電圧による変化と反対特性の可変容量を並列に付加し、前述のΔＶｄの変化をキャンセルするようにすることにより、液晶層に直流電圧が印加されないようなＬＣＤを提供することにある。
【００１９】
【課題を解決するための手段】
本発明の液晶表示装置の駆動方法は、画素ごとに薄膜トランジスタが備えられた液晶表示装置に対して、前記各画素に印加される交流階調電圧信号の構成要素となる、振幅の異なる複数の交流電圧の中心電圧が、前記交流電圧ごとに異なる値に設定される液晶表示装置の駆動方法であって、基準電圧発生回路、加算回路および減算回路を複数組合せて正負それぞれの極性をもつ最大振幅階調基準電圧および最小振幅階調基準電圧を発生し、それぞれの極性において最大および最小振幅階調基準電圧間を分割抵抗で分割することによってそれぞれ対応する複数の中間調の階調基準電圧を設定し、さらに交流化回路で、前記極性間で対応する各階調基準電圧を組合わせて階調電圧を交流化し、前記交流階調電圧信号の構成要素として用い、前記薄膜トランジスタのソースに前記複数の交流電圧の各々を入力するときのドレイン電圧の変動値をそれぞれ求め、前記交流電圧の任意の２つの中心電圧の差が、前記任意の２つの交流電圧の前記変動値の差に等しくなるように、前記中心電圧をそれぞれ設定することを特徴とするものである。
【００２１】
前記正負それぞれの極性の対応する階調基準電圧を設定する分割抵抗において、各々の対応する抵抗の値が異なっているのが好ましい。
【００２２】
前記正負それぞれの極性をもつ最大振幅階調基準電圧および最小振幅階調基準電圧を発生させる対応する加算回路または減算回路が、異なる加算係数または減算係数を有するのが好ましい。
【００２３】
本発明の液晶表示装置は、個別画素電極、該個別画素電極がドレイン電極に接続される薄膜トランジスタおよび該個別画素電極と誘電体膜を介して対向して補助容量を形成する補助容量電極からなる複数の画素がマトリクス状に設けられる第１の絶縁性透明基板と対向電極が設けられる第２の絶縁性透明基板とから構成され、前記第１および第２の絶縁性透明基板が、前記複数の個別画素電極と前記対向電極とが互いに対向するように保持されるとともに、前記第１および第２の絶縁性透明基板の間に液晶材料が封入されてなる液晶表示装置であって、前記補助容量が、印加電圧に依存して容量値が変化する可変容量であり、
前記補助容量がｐ型メタルインシュレータセミコンダクタダイオードとｎ型メタルインシュレータセミコンダクタダイオードを逆方向に直列接続して構成されることを特徴とするものである。
【００２４】
前記補助容量は、印加電圧の増加につれて容量値の減少する可変容量であるのが好ましい。
【００２５】
本発明にかかわるＬＣＤの駆動方法によれば、各階調の階調電圧の中心電圧を各階調におけるドレイン電圧変動値に応じて設定することによりドレイン電圧の変動によって発生する直流電圧を低減することができる。
【００２６】
本発明にかかわるＬＣＤの駆動方法によれば、ドレイン電圧の交流振幅電圧の増加に伴う液晶容量変化特性と逆に容量変化特性を補助容量が有するため、液晶容量変化の効果を打ち消し、ドレイン変動電圧のドレイン電圧による変化を抑制することができる。その結果、ドレイン電圧を変化させたときに液晶に加わる直流電圧を低減でき、フリッカ、焼きつきなどの表示不良を低減でき、同時に長時間動作における信頼性を向上できる。
【００２７】
【実施例】
［実施例１］
図１は本発明の８階調表示ＴＦＴ−ＬＣＤの場合における実施例を説明する階調電圧設定図である。図中の階調電圧Ｖ０〜Ｖ７は図１３におけるものと同様であり、Ｖ００〜Ｖ７０は各々階調電圧Ｖ０〜Ｖ７の中心電圧である。ここで各階調の中心電圧Ｖ００〜Ｖ７０を各階調のドレイン電圧の変動値に応じて次式（２）のように設定する。
ここでＶｄ０は中心電圧の基準電圧、ΔＶｄ（Ｖｉ）、ΔＶｄ（Ｖｊ）はそれぞれ階調ｉ、ｊにおけるドレイン電圧の変動値である。ｊはｊ＝０〜７の特定の１つの階調をとる。コモン電圧については次式（３）のように設定する。
Ｖｃｏｍ＝Ｖｄ０−ΔＶｄ（Ｖｊ） （３）
【００２８】
前述の表１における補助容量ありの液晶パネルの階調電圧設定に対し（２）、（３）式で表される本発明を用いた設定例を表３に示す。
【００２９】
【表３】
【００３０】
ここでＶｉ０は階調ｉの階調電圧の中心電圧である。まず中心電圧の基準電圧Ｖｄ０を設定し、ここではＶｄ０＝９．５Ｖとした。つぎにｊ＝７を選択することにより、（２）式から次式が導かれる。
Ｖｉ０＝Ｖｄ０＋（ΔＶｄ（Ｖｉ）−ΔＶｄ（Ｖ７）） （４）
【００３１】
また（３）式より次式（５）が導かれる。
Ｖｃｏｍ＝Ｖｄ０−ΔＶｄ（Ｖ７） （５）
【００３２】
その結果Ｖｉ０が階調ｉのΔＶｄ値に応じて補正された中心電圧となる。この場合変動後のドレイン電圧の中心電圧はＶｃｏｍに一致し、液晶層に加わる直流電圧の発生を抑えることができる。
【００３３】
この階調電圧の設定法をフローチャートで図２に示す。まずパネルに固有なΔＶｄのＶｓａ依存性の測定もしくは計算を行う（Ｓ１参照）。すなわち、（１）式によりΔＶｄを求める。つぎに基準となる中心電圧Ｖｄ０、階調ｊ、Ｖｃｏｍの計算、設定を行う（Ｓ２参照）。すなわちＶｄ０を設定し、階調ｊを選択して（３）式によりコモン電圧Ｖｃｏｍを計算する。ついで各階調の中心電圧Ｖｉ０を決定する（Ｓ３参照）。すなわちｊをたとえば７に定めて（２）式によりＶｉ０を計算する。つぎに階調電圧を計算する（Ｓ４参照）。すなわちＳ３で求めた各階調の中心電圧Ｖｉ０を用い、ハイ側の電圧をＶｓｈ（ｉ）＝Ｖｉ０＋Ｖｓａ（ｉ）、ロー側の電圧をＶｓｌ（ｉ）＝Ｖｉ０−Ｖｓａ（ｉ）で求める。最後に回路の設定を行う（Ｓ５参照）。すなわち後述する階調電圧回路（図３参照）の分割可変抵抗ＶＲ１〜ＶＲ１４を調整するとともに、加算、減算回路４ａ、４ｂ、５ａ、５ｂの係数を計算により求めるか、オシロスコープで観測しながら設定する。
【００３４】
また、前述の階調電圧の中心電圧は次式にしたがってＶｉ０、Ｖｃｏｍを設定することによっても同様にえられる。
Ｖｉ０＝Ｖｄ０＋｛ΔＶｄ（Ｖｉ）−（ΔＶｄｍａｘ＋ΔＶｄｍｉｎ）／２｝ （６）
Ｖｃｏｍ＝Ｖｄ０−（ΔＶｄｍａｘ＋ΔＶｄｍｉｎ）／２ （７）
【００３５】
ここでΔＶｄｍａｘおよびΔＶｄｍｉｎはそれぞれΔＶｄの最大値、最小値である。前述の表１における補助容量ありの液晶パネルの階調電圧設定に対して（６）、（７）式にしたがって本発明を用いた設定例を表４に示す。
【００３６】
【表４】
【００３７】
ここでＶｄ０＝９．５Ｖとした。またΔＶｄｍａｘ＝２．４６Ｖ、ΔＶｄｍｉｎ＝２．２０Ｖである。この場合にもＶｉ０が階調ｉのΔＶｄ値に応じて補正された中心電圧となり、直流電圧の発生を抑えることができる。
【００３８】
［実施例２］
前述の表２における補助容量なしの液晶パネルの階調電圧設定に対し、（４）、（５）式で表される本発明を用いた設定例を表５に示す。
【００３９】
【表５】
【００４０】
ここでは実施例１と同様に階調電圧の中心電圧Ｖｉ０は（４）式にしたがって設定されている。ここでＶｄ０＝９．５Ｖである。コモン電圧は（５）式にしたがって設定されている。その結果Ｖｉ０が階調ｉのΔＶｄ値に応じて補正された中心電圧となる。この場合変動後のドレイン電圧の中心電圧はＶｃｏｍに一致し、液晶層に加わる直流電圧の発生を抑えることができる。
【００４１】
また表２における補助容量なしの液晶パネルの階調電圧設定に対する（６）、（７）式で表される各階調電圧の中心電圧設定例を表６に示す。
【００４２】
【表６】
【００４３】
階調電圧の中心電圧Ｖｉ０は（６）式にしたがって設定されている。ここでＶｄ０＝９．５Ｖとしている。コモン電圧は（７）式にしたがって設定されている。そしてこの場合でもＶｉ０が階調ｉのΔＶｄ値に応じて補正された中心電圧となり、直流電圧の発生を抑えることができる。表２では前述のように補助容量なしのために階調の違いによるＶ００〜Ｖ７０のΔＶｄ値の違いは補助容量ありの場合である表１より大きくなっている。しかし本発明ではＶｉ０の設定を階調電圧設定上の中心電圧を変更することのみで補助容量なしの場合にも直流電圧の発生を抑えることができる。したがって本発明を採用することによって補助容量を取り除くことができる。
【００４４】
［実施例３］
実施例１、２の実現法の例を図３に示す。図３は８階調表示における階調電圧回路の１例を示すブロック図である。図のように回路は基準電圧Ｖｒｏ発生回路１、基準電圧Ｖｒｂ発生回路２、基準電圧Ｖｒｃ発生回路３、加算回路４ａ、４ｂ、減算回路５ａ、５ｂ、分割可変抵抗ＶＲ１〜ＶＲ１４、交流化回路６より構成されている。基準電圧Ｖｒ０発生回路１から出力される基準電圧Ｖｒ０に対し基準電圧Ｖｒｂ発生回路２で発生した基準電圧Ｖｒｂを加算、減算することにより正負最大振幅階調基準電圧Ｖ７Ｕ、Ｖ７Ｌを発生する。さらにＶ７Ｕ、Ｖ７Ｌに基準電圧Ｖｒｃを減算／加算することにより、正負最小振幅階調基準電圧Ｖ０Ｕ、Ｖ０Ｌを発生する。さらに、Ｖ７ＵとＶ０Ｕの間、およびＶ７ＬとＶ０Ｌの間を分割可変抵抗ＶＲ１〜ＶＲ１４で分割することによって中間調の階調基準電圧を設定する。交流化回路６では各階調の正負の極性の階調基準電圧を垂直走査周期毎または水平周期毎に選択切り替えすることにより交流化された階調電圧を生成する。従来の階調電圧発生回路では分割抵抗ＶＲ１〜ＶＲ１４の設定値はＶＲ１とＶＲ１４、ＶＲ２とＶＲ１３、というように図中の上下方向に対称の位置にある分割抵抗で各階調の中心電圧を同じにするために同じ値に設定される。この分割抵抗の値を調整することによって、本発明の階調間のΔＶｄの違いに応じて各階調電圧の中心電圧をずらした設定を容易に実現できる。またＶＲ１〜ＶＲ１４に固定抵抗を用いて分割抵抗を構成した場合においても、その抵抗値を上下対称の位置で異ならせることにより同様に前述の階調間のΔＶｄの違いに応じて各階調電圧の中心電圧をずらした設定を実現できる。
【００４５】
［実施例４］
従来の階調電圧発生回路では図３の加算、減算回路の係数は正極性側と負極性側で同じになっている。この係数を正負極性間で調整することによって、本発明の階調間のΔＶｄの違いに応じて各階調電圧の中心電圧をずらした設定を容易に実現できる。
【００４６】
以上の各実施例については、８階調表示における階調電圧の設定方法について述べたが、本発明は任意の階調表示に対しても同様に有効である。
【００４７】
［実施例５］
以上の各実施例では階調電圧の中心電圧をずらしてゲート・ドレイン間の寄生容量や電圧による液晶容量の変化を抑制したが、本実施例では液晶容量の変化と逆の変化をする容量可変補助容量を設けることにより改善を図るものである。
【００４８】
図４は本発明のＬＣＤの第１の実施例を説明するＴＦＴを用いたＴＮ型ＬＣＤの１画素の等価回路図である。ここでＣｓｔｖは電圧によって容量値が変化する容量可変補助（蓄積）容量であり、ＳＴＶは容量可変補助容量電極である。
【００４９】
図４の等価回路を有するＴＮ型ＬＣＤの画素が、たとえば図５によって示される。（ａ）は平面図、（ｂ）はそれををＡＡによって切断する面を横方向からみた断面図である。第１および第２の絶縁性透明基板３１、３２上には、図５に示される画素が複数マトリクス状に配列される。図５において、ソースラインＳＬの一部をソース電極、ゲートラインＧＬの一部をゲート電極とする薄膜トランジスタのドレイン電極３６が、個別画素電極３４と接続される。この個別画素電極３４は液晶材料３３を介して対向電極３７と対向して画素容量Ｃｌｃを形成する。さらに、個別画素電極３４は、誘電体膜３５を介して補助容量電極ＳＴＶと対向し、補助容量Ｃｓｔｖを形成する。本実施例では、この補助容量Ｃｓｔｖが印加電圧によって容量値が変化する可変容量とされる。図５においては詳細が示されないが、誘電体膜３５の材料の選択や、この補助容量Ｃｓｔｖの構造そのものの置き換えにより、このような可変容量の構成が可能となる。この可変補助容量Ｃｓｔｖの特性の設計について以下に記述する。なお、図５において、３８は薄膜トランジスタのチャネル領域となるシリコン層、４０はゲート絶縁膜層、３９、４１は配向膜層である。また、補助容量電極ＳＴＶは隣の行もしくは列に位置する画素のゲートラインＧＬと兼用することも可能である。
【００５０】
図６はＣｓｔｖの印加電圧と容量値の関係を示す特性図である。ここで、Ｃｏは容量の最大値、Ｃｍは容量の最小値、Ｖｏは容量が最大値をとるときの電圧値、Ｖｍ１、Ｖｍ２は容量が最小値をとるときの第１および第２の電圧値である。Ｖｈ１はＶｏとＶｍ１の中間電圧（Ｖｈ１＝（Ｖｏ＋Ｖｍ１）／２）であり、Ｃｈ１（図ではＣｈ）はＶｈ１における容量値である。Ｖｈ２はＶｏとＶｍ２の中間電圧（Ｖｈ２＝（Ｖｏ＋Ｖｍ２）／２）であり、Ｃｈ２（図ではＣｈ）はＶｈ２における容量値である。ここで、容量可変補助容量の構成材料、構造などによって調整することにより図６に示した電圧、容量値を液晶容量変化の効果を抑制するように設定する。たとえば前述の表１の液晶容量変化の効果を抑制するようにＣｓｔｖの特性を設定した場合は以下のようになる。Ｃｏ＝０．７ｐＦ、Ｃｈ＝０．６５ｐＦ、Ｃｍ＝０．６ｐＦであり、Ｖｏ−Ｖｍ１＝Ｖｍ２−Ｖｏ＝４Ｖである。そして、図４のＳＴＶにＶｏを印加することによって、ＣｓｔｖにはＶｄ−Ｖｏが印加される。このときのドレイン電圧変動値ΔＶｄの計算結果を表７に示す。
【００５１】
【表７】
【００５２】
ここで、ΔＶｄは（１）式のＣｓｔにＶｄ−Ｖｏによって変化するＣｓｔｖの値を代入して求めた。表７に示すようにΔＶｄの変化は０．０８Ｖ以下になっており、従来の０．２６Ｖに比べて１／３以下に低減できた。したがってＶｃｏｍをＶｄ０−２．７Ｖに設定することによって階調変化によって液晶層に印加される直流電圧は０．０４Ｖ以下に抑えられる。以上のような容量可変補助容量を実現する方法として、図７に示すような交流振幅電圧Ｖｓａの増加に伴って誘電率εｓｔｖが減少するようなＶｓａ−εｓｔｖ特性を有する材料をＣｓｔｖの誘電体として用いればよい。これは表１の特性と正反対の交流振幅電圧依存性である。
【００５３】
また、このような容量可変補助容量を実現する方法として、図８に示すようなｎ型非晶質シリコン（ａ−Ｓｉ（ｎ））膜とチッ化シリコン（ＳｉＮｘ）膜で構成されるメタルインシュレータセミコンダクタ（以下、ＭＩＳという）ダイオードと、ｐ型非晶質シリコン（ａ−Ｓｉ（ｐ））膜とチッ化シリコン（ＳｉＮｘ）膜で構成されるＭＩＳダイオードとを直列接続した構造が考えられる。このような容量可変補助容量を従来の補助容量に代えて画素電極の下に一方の電極を画素電極とし、他方の電極をＩＴＯなどの透明導電膜で設けることにより、開口率には影響を与えない。この場合の補助容量値Ｃｓｔｖはｎ型ＭＩＳダイオードの容量Ｃｎとｐ型ＭＩＳダイオードの容量Ｃｐの合成容量として次式（８）で表される。
【００５４】
【数２】
【００５５】
図９はこの構造において図６に示したＣｓｔｖ特性をうるためのＣｎ、Ｃｐ値の設定方法を説明する特性図である。図９に示すようにＭＩＳダイオードの電圧−容量特性はｐ型で右下がり、ｎ型で左下がりの特性を示す。このように、ｐ、ｎ型ダイオードにおいて最大および最小容量値は一致しており、それぞれの値をＣ２およびＣ１とする。また、容量値が変化しはじめる電圧値もＶｏに一致している。その結果、合成容量の最大値はＣｏ＝Ｃ２／２、最小値はＣｍ＝Ｃ１・Ｃ２／（Ｃ１＋Ｃ２）となる。両ダイオードにおいて容量の最大値はＳｉＮｘ膜の誘電特性のみで決まる容量値であるため、両者において同構造、同材料のＳｉＮｘ膜を採用することによって図９に示すようにＣ２に一致させることが可能である。一方、両ダイオードにおいて容量の最小値はａ−Ｓｉ膜中に空乏層が形成されａ−Ｓｉ膜の誘電特性がＳｉＮｘ膜の特性に加わった合成容量値になる。これについても、ａ−Ｓｉ膜の誘電率、膜厚などを調整することによって図９に示すようにＣ１に一致させることができる。ｎ型およびｐ型ダイオードにおいて容量値が変化しはじめる電圧は、ａ−Ｓｉ膜中のそれぞれドナーおよびアクセプター不純物量の制御によって調整可能である。したがって、図９のように両者の容量が変化しはじめる電圧はＶｏに一致させることも可能である。
【００５６】
両ダイオードにおいてたとえば前記図６に示したＣｍ、Ｃｏ値を達成するためには、ＭＩＳダイオードの容量値をＣ２＝１．６ｐＦ、Ｃ１＝０．９６ｐＦに設定すればよい。これはダイオードの膜厚、電極面積などの構造ならびにＳｉＮｘ膜およびａ−Ｓｉ膜の特性を調整することによって実現できる。
【００５７】
【発明の効果】
本発明の階調電圧設定方法によれば、直流電圧を低減することによりフリッカ、焼きつけなどの表示不良を改善し、さらに長時間表示の信頼性を向上させることができる。さらに、本発明を採用することによって補助（蓄積）容量を取り除くことが可能となり、液晶パネルの構造を単純化することができるためコスト低減にもつながる。
【００５８】
また、本発明のＬＣＤによれば、ドレイン電圧の交流振幅電圧の増加に伴う液晶容量変化特性と逆の容量変化特性を補助容量が有するため、液晶容量変化の効果を打ち消し、ドレイン変動電圧のドレイン電圧による変化を抑制することができる。そして、ドレイン電圧を変化させたときに液晶層に加わる直流電圧を低減できる。その結果、液晶表示装置のフリッカ、焼きつけなどの表示不良を低減でき、同時に長時間動作における信頼性を向上することができる。
【図面の簡単な説明】
【図１】本発明におけるＴＦＴ−ＬＣＤの階調電圧を説明する図である。
【図２】本発明のＬＣＤ駆動方法の一実施例である階調電圧設定方法のフローチャートである。
【図３】本発明のＬＣＤ駆動方法の一実施例の階調電圧設定回路図である。
【図４】本発明のＬＣＤの一実施例の１画素の等価回路図である。
【図５】本発明のＬＣＤの一実施例の１画素の平面図および断面図である。
【図６】本発明のＬＣＤの容量可変補助容量の印加電圧と容量値の関係を示す図である。
【図７】本発明のＬＣＤの容量可変補助容量の交流振幅電圧に対する比誘電率の変化を示す図である。
【図８】本発明のＬＣＤの容量可変補助容量の一例の構成図である。
【図９】図６に示したＣｓｔｖ特性をうるためのＣｎ、Ｃｐ値の設定方法を説明する図である。
【図１０】薄膜トランジスタ型ＴＮ−ＬＣＤのシステム構成例図である。
【図１１】ＴＦＴ−ＬＣＤ用ソースドライバのブロック図である。
【図１２】ＮＷモードＴＮＬＣＤの電圧−透過率特性例図である。
【図１３】従来のＴＦＴ−ＬＣＤの階調電圧の波形図である。
【図１４】ＴＦＴ−ＬＣＤの液晶パネルの等価回路図である。
【図１５】ＴＦＴ−ＬＣＤの１画素の等価回路図である。
【図１６】図１５の等価回路の各電極電圧の波形図である。
【図１７】液晶材料の印加電圧に対する比誘電率の関係を示す図である。
【符号の説明】
１ 基準電圧Ｖｒｏ発生回路、２ 基準電圧Ｖｒｂ発生回路、３ 基準電圧Ｖｒｃ発生回路、４ａ、４ｂ 加算回路、５ａ、５ｂ 減算回路、６ 交流化回路、
３１ 第１の絶縁性透明基板、３２ 第２の絶縁性透明基板、３３ 液晶材料、３４ 個別画素電極、３５ 誘電体膜、３６ ドレイン電極、３７ 対向電極、ＶＲ１〜ＶＲ１４ 分割可変抵抗、Ｃｇｄ 寄生容量、Ｃｌｃ 液晶容量、
Ｃｓｔｖ 容量可変補助容量。
【発明の属する技術分野】
本発明は薄膜トランジスタを用いた液晶表示装置における表示特性の改善と長時間動作における信頼性向上を図った液晶表示装置およびその駆動方法に関する。
【０００２】
【従来の技術】
図１０は従来の階調表示薄膜トランジスタ（以下、ＴＦＴという）型ツイステッドネマティック（以下、ＴＮという）液晶表示装置（以下、ＬＣＤという）のシステム構成例の図である。このシステムの表示回路の中間調表示法は階調電圧選択方式を用いている。この階調電圧選択方式では、表示回路で発生した複数の階調電圧をソースドライバ１７ａ、１７ｂ（以下、代表して１７という）内で階調データに応じて選択することによって液晶パネル１８に画像信号を入力している。ここで入力信号のＲ・Ｇ・Ｂそれぞれのデータは表示画像の赤・緑・青それぞれの色成分データ、ＣＬＫはドットクロック、ＨｓｙｎｃまたはＶｓｙｎｃは各々表示画面の水平または垂直の同期信号である。表示回路は、ソースドライバ１７およびゲートドライバ１６にデータおよびタイミング信号を入力するタイミング制御回路１５、階調電圧、対向電極電圧、ゲート電圧、補助容量電極電圧をそれぞれ生成する階調電圧回路１１、対向電極電圧回路１２、ゲート電圧回路１３および補助容量電極電圧回路１４より構成されている。ソースドライバ１７およびゲートドライバ１６内では表示回路より入力された信号をもとに画像信号、走査信号を発生し、液晶パネル１８に入力する。対向電極電圧と補助容量電圧はそれぞれの電圧回路１２、１４より直接液晶パネル１８に入力される。
【０００３】
図１１はソースドライバ１７の構成の一例を示すブロック図である。このようにサンプルパルス発生回路２１、データサンプル回路２２、ラッチ回路２３および階調電圧選択回路２４により構成されている。図１１においてＣＬＫ、Ｒ・Ｇ・Ｂそれぞれのデータはそれぞれ図１０と同様であり、ＳＴＰはスタートパルス、Ｖ０〜Ｖ７は８階調表示における前記階調電圧である。このようにソースドライバ１７はデータサンプル回路２２に入力されたデータ信号に基き対応する階調電圧を階調電圧選択回路２４で選択する。その結果選択された階調電圧は画像信号として液晶パネルのソース信号線に出力される。
【０００４】
図１２はノーマリーホワイト（以下、ＮＷという）モードの場合における８階調表示の場合のＴＦＴ−ＬＣＤの電圧−透過率特性例の図である。ＴＮ型ＬＣＤにおいて多階調表示を行うためには、表示階調に応じて交流振幅が変化する交流信号を液晶層に印加しなければならない。したがって図１２の電圧は交流振幅電圧である。またＴは液晶パネルの透過率である。Ｖ０〜Ｖ７は８階調表示のための前記階調電圧であり、１００〜０％透過率の間の中間電圧を入力することによって中間調表示を実現できる。
【０００５】
図１３はＴＦＴ−ＬＣＤにおける従来の階調電圧の波形図である。Ｖ０〜Ｖ７は８階調表示における各階調電圧波形であり、Ｖ００はＶ０〜Ｖ７の交流信号の中心電圧であり、従来の階調電圧設定法では８階調すべての階調電圧で中心電圧は一致していた。
【０００６】
図１４はＴＦＴ−ＬＣＤの液晶パネルの等価回路図である。ＳＬはソースライン、ＧＬはゲートライン、Ｄはドレイン（画素）電極、ＣＯＭは対向電極、ＳＴＬは補助（蓄積）容量ラインである。
【０００７】
図１５は平成５年２月１９日の電子情報通信学会技術報告会ＥＩＤ９２−１１７、２１頁に記載されたＴＦＴを用いた従来のＴＮ型ＬＣＤの１画素の等価回路図である。Ｓはソース電極、Ｇはゲート電極、ＣＯＭは対向電極、ＳＴは補助（蓄積）容量電極である。また、Ｃｌｃは液晶容量、Ｃｇｄはゲート・ドレイン間の寄生容量、Ｃｓｔは補助容量である。すなわち、ＴＦＴ−ＬＣＤにおいてはＴＦＴのゲート・ドレイン間の寄生容量Ｃｇｄが生ずることが知られている。補助容量Ｃｓｔは液晶容量Ｃｌｃに並列にドレイン電極に接続されているが、ある場合とない場合が考えられる。ドレイン電極、ソース電極、ゲート電極、対向電極、補助容量電極の電位をそれぞれ、Ｖｄ、Ｖｓ、Ｖｇ、Ｖｃｏｍ、Ｖｓｔとする。前述のように液晶層にはドレイン電極と対向電極間の電位差（Ｖｄ−Ｖｃｏｍ）が印加される。
【０００８】
図１６は前記等価回路の各電極電圧の波形図である。ここでは、Ｖｃｏｍ、Ｖｓｔとしてともに直流電圧を用いた場合を示す。ＶｇｈおよびＶｇｌはそれぞれゲートのオン電圧およびオフ電圧である。また、ＶｓａおよびＶｓｏはソース信号の交流振幅電圧および中心電圧である。したがって、表示階調に応じてこのＶｓａ値は変化する。ゲート電圧がオン期間（Ｖｇｈとなる期間）において、ソースラインより入力した映像信号はドレイン電極に伝わり、ＶｄがＶｓに一致する。そののちゲート電圧の立ち下がりに同期して、ゲート・ドレイン間の寄生容量Ｃｇｄを介した結合効果によってドレイン電圧は変動する。その変動電圧ΔＶｄは次式（１）で表わされる。
【０００９】
【数１】
ここでΔＶｇはゲート電圧Ｖｇの変動量を表す。また、補助容量なしの場合にはＣｓｔ＝０を代入すればよい。ΔＶｇ＝Ｖｇｌ−Ｖｇｈは常に負の値であるため、ΔＶｄも負の値となる。その結果、ソース交流信号に比べドレイン交流信号の中心電圧は低下してしまう。この電圧差が液晶に直流電圧として加わらないように、通常はＶｃｏｍをＶｓｏよりΔＶｄだけ低い値に調整する。すなわち、ドレイン電圧の変動分をＶｃｏｍによって補正することになる。
【００１１】
しかしながら、一般にＴＮ液晶の比誘電率εｌｃは図１７に示すように印加電圧Ｖｓａ値によって変化する。その結果Ｃｌｃが変化し（１）式にしたがってΔＶｄ値も変化する。したがって、全ての表示階調すなわちＶｓａ値に対してΔＶｄの影響を取り除くことはできない。その１例として、図１７に示した特性を有する液晶を用いた場合のΔＶｄ値のＶｓａに対する変化の計算結果を表１に示す。ここではＣｓｔ＝０．８ｐＦ、Ｃｇｄ＝０．１ｐＦ、ΔＶｇ＝２５Ｖとした。このように、仮にＶｃｏｍの補正値をΔＶｄの最大値と最小値の平均値である２．３３Ｖに合わせたとしても、Ｖｓａ＝０Ｖと４Ｖにおいてそれぞれ＋０．１３Ｖ、−０．１３Ｖの直流電圧が液晶層に加わってしまう。
【００１２】
【表１】
また、補助容量なしの場合のΔＶｄ値のＶｓａに対する変化の計算結果例を表２に示す。同様にＣｇｄ＝０．１ｐＦ、ΔＶｇ＝２５Ｖとした。このように、仮にＶｃｏｍの補正値をΔＶｄの最大値と最小値の平均値である９．４３Ｖに合わせたとしても、Ｖｓａ＝０Ｖと４Ｖにおいてそれぞれ＋２．０４Ｖ、−２．０５Ｖの直流電圧が液晶層に加わってしまう。このように、一般に補助容量がない場合にはΔＶｄの変化によって液晶に加わる直流電圧は補助容量がある場合に比べて大きくなる。
【００１４】
【表２】
【発明が解決しようとする課題】
以上のように、従来の階調電圧選択方式による中間調表示法では、ゲート・ドレイン間の寄生容量に基づきドレイン電圧が信号電圧に依存してΔＶｄシフトする。またドレイン電圧はさらに液晶容量の電圧依存性によっても変化するため、信号電圧に依存してΔＶｄシフトする。
【００１６】
そのためドレイン電圧のΔＶｄの変化によって液晶層に直流電圧が加わり、焼きつけとかフリッカなどに基づく表示不良が発生し、さらに長時間表示における信頼性が低下するという問題がある。
【００１７】
本発明はこのような問題を解決して階調電圧に応じてソース電圧の中心電圧を変化させることにより、液晶層に直流電圧が印加されないようなＬＣＤの駆動方法を提供することを目的とする。
【００１８】
本発明の他の目的はＬＣＤ内に階調電圧の変化に応じて液晶容量の電圧による変化と反対特性の可変容量を並列に付加し、前述のΔＶｄの変化をキャンセルするようにすることにより、液晶層に直流電圧が印加されないようなＬＣＤを提供することにある。
【００１９】
【課題を解決するための手段】
本発明の液晶表示装置の駆動方法は、画素ごとに薄膜トランジスタが備えられた液晶表示装置に対して、前記各画素に印加される交流階調電圧信号の構成要素となる、振幅の異なる複数の交流電圧の中心電圧が、前記交流電圧ごとに異なる値に設定される液晶表示装置の駆動方法であって、基準電圧発生回路、加算回路および減算回路を複数組合せて正負それぞれの極性をもつ最大振幅階調基準電圧および最小振幅階調基準電圧を発生し、それぞれの極性において最大および最小振幅階調基準電圧間を分割抵抗で分割することによってそれぞれ対応する複数の中間調の階調基準電圧を設定し、さらに交流化回路で、前記極性間で対応する各階調基準電圧を組合わせて階調電圧を交流化し、前記交流階調電圧信号の構成要素として用い、前記薄膜トランジスタのソースに前記複数の交流電圧の各々を入力するときのドレイン電圧の変動値をそれぞれ求め、前記交流電圧の任意の２つの中心電圧の差が、前記任意の２つの交流電圧の前記変動値の差に等しくなるように、前記中心電圧をそれぞれ設定することを特徴とするものである。
【００２１】
前記正負それぞれの極性の対応する階調基準電圧を設定する分割抵抗において、各々の対応する抵抗の値が異なっているのが好ましい。
【００２２】
前記正負それぞれの極性をもつ最大振幅階調基準電圧および最小振幅階調基準電圧を発生させる対応する加算回路または減算回路が、異なる加算係数または減算係数を有するのが好ましい。
【００２３】
本発明の液晶表示装置は、個別画素電極、該個別画素電極がドレイン電極に接続される薄膜トランジスタおよび該個別画素電極と誘電体膜を介して対向して補助容量を形成する補助容量電極からなる複数の画素がマトリクス状に設けられる第１の絶縁性透明基板と対向電極が設けられる第２の絶縁性透明基板とから構成され、前記第１および第２の絶縁性透明基板が、前記複数の個別画素電極と前記対向電極とが互いに対向するように保持されるとともに、前記第１および第２の絶縁性透明基板の間に液晶材料が封入されてなる液晶表示装置であって、前記補助容量が、印加電圧に依存して容量値が変化する可変容量であり、
前記補助容量がｐ型メタルインシュレータセミコンダクタダイオードとｎ型メタルインシュレータセミコンダクタダイオードを逆方向に直列接続して構成されることを特徴とするものである。
【００２４】
前記補助容量は、印加電圧の増加につれて容量値の減少する可変容量であるのが好ましい。
【００２５】
本発明にかかわるＬＣＤの駆動方法によれば、各階調の階調電圧の中心電圧を各階調におけるドレイン電圧変動値に応じて設定することによりドレイン電圧の変動によって発生する直流電圧を低減することができる。
【００２６】
本発明にかかわるＬＣＤの駆動方法によれば、ドレイン電圧の交流振幅電圧の増加に伴う液晶容量変化特性と逆に容量変化特性を補助容量が有するため、液晶容量変化の効果を打ち消し、ドレイン変動電圧のドレイン電圧による変化を抑制することができる。その結果、ドレイン電圧を変化させたときに液晶に加わる直流電圧を低減でき、フリッカ、焼きつきなどの表示不良を低減でき、同時に長時間動作における信頼性を向上できる。
【００２７】
【実施例】
［実施例１］
図１は本発明の８階調表示ＴＦＴ−ＬＣＤの場合における実施例を説明する階調電圧設定図である。図中の階調電圧Ｖ０〜Ｖ７は図１３におけるものと同様であり、Ｖ００〜Ｖ７０は各々階調電圧Ｖ０〜Ｖ７の中心電圧である。ここで各階調の中心電圧Ｖ００〜Ｖ７０を各階調のドレイン電圧の変動値に応じて次式（２）のように設定する。
Ｖｃｏｍ＝Ｖｄ０−ΔＶｄ（Ｖｊ） （３）
【００２８】
前述の表１における補助容量ありの液晶パネルの階調電圧設定に対し（２）、（３）式で表される本発明を用いた設定例を表３に示す。
【００２９】
【表３】
ここでＶｉ０は階調ｉの階調電圧の中心電圧である。まず中心電圧の基準電圧Ｖｄ０を設定し、ここではＶｄ０＝９．５Ｖとした。つぎにｊ＝７を選択することにより、（２）式から次式が導かれる。
Ｖｉ０＝Ｖｄ０＋（ΔＶｄ（Ｖｉ）−ΔＶｄ（Ｖ７）） （４）
【００３１】
また（３）式より次式（５）が導かれる。
Ｖｃｏｍ＝Ｖｄ０−ΔＶｄ（Ｖ７） （５）
【００３２】
その結果Ｖｉ０が階調ｉのΔＶｄ値に応じて補正された中心電圧となる。この場合変動後のドレイン電圧の中心電圧はＶｃｏｍに一致し、液晶層に加わる直流電圧の発生を抑えることができる。
【００３３】
この階調電圧の設定法をフローチャートで図２に示す。まずパネルに固有なΔＶｄのＶｓａ依存性の測定もしくは計算を行う（Ｓ１参照）。すなわち、（１）式によりΔＶｄを求める。つぎに基準となる中心電圧Ｖｄ０、階調ｊ、Ｖｃｏｍの計算、設定を行う（Ｓ２参照）。すなわちＶｄ０を設定し、階調ｊを選択して（３）式によりコモン電圧Ｖｃｏｍを計算する。ついで各階調の中心電圧Ｖｉ０を決定する（Ｓ３参照）。すなわちｊをたとえば７に定めて（２）式によりＶｉ０を計算する。つぎに階調電圧を計算する（Ｓ４参照）。すなわちＳ３で求めた各階調の中心電圧Ｖｉ０を用い、ハイ側の電圧をＶｓｈ（ｉ）＝Ｖｉ０＋Ｖｓａ（ｉ）、ロー側の電圧をＶｓｌ（ｉ）＝Ｖｉ０−Ｖｓａ（ｉ）で求める。最後に回路の設定を行う（Ｓ５参照）。すなわち後述する階調電圧回路（図３参照）の分割可変抵抗ＶＲ１〜ＶＲ１４を調整するとともに、加算、減算回路４ａ、４ｂ、５ａ、５ｂの係数を計算により求めるか、オシロスコープで観測しながら設定する。
【００３４】
また、前述の階調電圧の中心電圧は次式にしたがってＶｉ０、Ｖｃｏｍを設定することによっても同様にえられる。
Ｖｉ０＝Ｖｄ０＋｛ΔＶｄ（Ｖｉ）−（ΔＶｄｍａｘ＋ΔＶｄｍｉｎ）／２｝ （６）
Ｖｃｏｍ＝Ｖｄ０−（ΔＶｄｍａｘ＋ΔＶｄｍｉｎ）／２ （７）
【００３５】
ここでΔＶｄｍａｘおよびΔＶｄｍｉｎはそれぞれΔＶｄの最大値、最小値である。前述の表１における補助容量ありの液晶パネルの階調電圧設定に対して（６）、（７）式にしたがって本発明を用いた設定例を表４に示す。
【００３６】
【表４】
ここでＶｄ０＝９．５Ｖとした。またΔＶｄｍａｘ＝２．４６Ｖ、ΔＶｄｍｉｎ＝２．２０Ｖである。この場合にもＶｉ０が階調ｉのΔＶｄ値に応じて補正された中心電圧となり、直流電圧の発生を抑えることができる。
【００３８】
［実施例２］
前述の表２における補助容量なしの液晶パネルの階調電圧設定に対し、（４）、（５）式で表される本発明を用いた設定例を表５に示す。
【００３９】
【表５】
ここでは実施例１と同様に階調電圧の中心電圧Ｖｉ０は（４）式にしたがって設定されている。ここでＶｄ０＝９．５Ｖである。コモン電圧は（５）式にしたがって設定されている。その結果Ｖｉ０が階調ｉのΔＶｄ値に応じて補正された中心電圧となる。この場合変動後のドレイン電圧の中心電圧はＶｃｏｍに一致し、液晶層に加わる直流電圧の発生を抑えることができる。
【００４１】
また表２における補助容量なしの液晶パネルの階調電圧設定に対する（６）、（７）式で表される各階調電圧の中心電圧設定例を表６に示す。
【００４２】
【表６】
階調電圧の中心電圧Ｖｉ０は（６）式にしたがって設定されている。ここでＶｄ０＝９．５Ｖとしている。コモン電圧は（７）式にしたがって設定されている。そしてこの場合でもＶｉ０が階調ｉのΔＶｄ値に応じて補正された中心電圧となり、直流電圧の発生を抑えることができる。表２では前述のように補助容量なしのために階調の違いによるＶ００〜Ｖ７０のΔＶｄ値の違いは補助容量ありの場合である表１より大きくなっている。しかし本発明ではＶｉ０の設定を階調電圧設定上の中心電圧を変更することのみで補助容量なしの場合にも直流電圧の発生を抑えることができる。したがって本発明を採用することによって補助容量を取り除くことができる。
【００４４】
［実施例３］
実施例１、２の実現法の例を図３に示す。図３は８階調表示における階調電圧回路の１例を示すブロック図である。図のように回路は基準電圧Ｖｒｏ発生回路１、基準電圧Ｖｒｂ発生回路２、基準電圧Ｖｒｃ発生回路３、加算回路４ａ、４ｂ、減算回路５ａ、５ｂ、分割可変抵抗ＶＲ１〜ＶＲ１４、交流化回路６より構成されている。基準電圧Ｖｒ０発生回路１から出力される基準電圧Ｖｒ０に対し基準電圧Ｖｒｂ発生回路２で発生した基準電圧Ｖｒｂを加算、減算することにより正負最大振幅階調基準電圧Ｖ７Ｕ、Ｖ７Ｌを発生する。さらにＶ７Ｕ、Ｖ７Ｌに基準電圧Ｖｒｃを減算／加算することにより、正負最小振幅階調基準電圧Ｖ０Ｕ、Ｖ０Ｌを発生する。さらに、Ｖ７ＵとＶ０Ｕの間、およびＶ７ＬとＶ０Ｌの間を分割可変抵抗ＶＲ１〜ＶＲ１４で分割することによって中間調の階調基準電圧を設定する。交流化回路６では各階調の正負の極性の階調基準電圧を垂直走査周期毎または水平周期毎に選択切り替えすることにより交流化された階調電圧を生成する。従来の階調電圧発生回路では分割抵抗ＶＲ１〜ＶＲ１４の設定値はＶＲ１とＶＲ１４、ＶＲ２とＶＲ１３、というように図中の上下方向に対称の位置にある分割抵抗で各階調の中心電圧を同じにするために同じ値に設定される。この分割抵抗の値を調整することによって、本発明の階調間のΔＶｄの違いに応じて各階調電圧の中心電圧をずらした設定を容易に実現できる。またＶＲ１〜ＶＲ１４に固定抵抗を用いて分割抵抗を構成した場合においても、その抵抗値を上下対称の位置で異ならせることにより同様に前述の階調間のΔＶｄの違いに応じて各階調電圧の中心電圧をずらした設定を実現できる。
【００４５】
［実施例４］
従来の階調電圧発生回路では図３の加算、減算回路の係数は正極性側と負極性側で同じになっている。この係数を正負極性間で調整することによって、本発明の階調間のΔＶｄの違いに応じて各階調電圧の中心電圧をずらした設定を容易に実現できる。
【００４６】
以上の各実施例については、８階調表示における階調電圧の設定方法について述べたが、本発明は任意の階調表示に対しても同様に有効である。
【００４７】
［実施例５］
以上の各実施例では階調電圧の中心電圧をずらしてゲート・ドレイン間の寄生容量や電圧による液晶容量の変化を抑制したが、本実施例では液晶容量の変化と逆の変化をする容量可変補助容量を設けることにより改善を図るものである。
【００４８】
図４は本発明のＬＣＤの第１の実施例を説明するＴＦＴを用いたＴＮ型ＬＣＤの１画素の等価回路図である。ここでＣｓｔｖは電圧によって容量値が変化する容量可変補助（蓄積）容量であり、ＳＴＶは容量可変補助容量電極である。
【００４９】
図４の等価回路を有するＴＮ型ＬＣＤの画素が、たとえば図５によって示される。（ａ）は平面図、（ｂ）はそれををＡＡによって切断する面を横方向からみた断面図である。第１および第２の絶縁性透明基板３１、３２上には、図５に示される画素が複数マトリクス状に配列される。図５において、ソースラインＳＬの一部をソース電極、ゲートラインＧＬの一部をゲート電極とする薄膜トランジスタのドレイン電極３６が、個別画素電極３４と接続される。この個別画素電極３４は液晶材料３３を介して対向電極３７と対向して画素容量Ｃｌｃを形成する。さらに、個別画素電極３４は、誘電体膜３５を介して補助容量電極ＳＴＶと対向し、補助容量Ｃｓｔｖを形成する。本実施例では、この補助容量Ｃｓｔｖが印加電圧によって容量値が変化する可変容量とされる。図５においては詳細が示されないが、誘電体膜３５の材料の選択や、この補助容量Ｃｓｔｖの構造そのものの置き換えにより、このような可変容量の構成が可能となる。この可変補助容量Ｃｓｔｖの特性の設計について以下に記述する。なお、図５において、３８は薄膜トランジスタのチャネル領域となるシリコン層、４０はゲート絶縁膜層、３９、４１は配向膜層である。また、補助容量電極ＳＴＶは隣の行もしくは列に位置する画素のゲートラインＧＬと兼用することも可能である。
【００５０】
図６はＣｓｔｖの印加電圧と容量値の関係を示す特性図である。ここで、Ｃｏは容量の最大値、Ｃｍは容量の最小値、Ｖｏは容量が最大値をとるときの電圧値、Ｖｍ１、Ｖｍ２は容量が最小値をとるときの第１および第２の電圧値である。Ｖｈ１はＶｏとＶｍ１の中間電圧（Ｖｈ１＝（Ｖｏ＋Ｖｍ１）／２）であり、Ｃｈ１（図ではＣｈ）はＶｈ１における容量値である。Ｖｈ２はＶｏとＶｍ２の中間電圧（Ｖｈ２＝（Ｖｏ＋Ｖｍ２）／２）であり、Ｃｈ２（図ではＣｈ）はＶｈ２における容量値である。ここで、容量可変補助容量の構成材料、構造などによって調整することにより図６に示した電圧、容量値を液晶容量変化の効果を抑制するように設定する。たとえば前述の表１の液晶容量変化の効果を抑制するようにＣｓｔｖの特性を設定した場合は以下のようになる。Ｃｏ＝０．７ｐＦ、Ｃｈ＝０．６５ｐＦ、Ｃｍ＝０．６ｐＦであり、Ｖｏ−Ｖｍ１＝Ｖｍ２−Ｖｏ＝４Ｖである。そして、図４のＳＴＶにＶｏを印加することによって、ＣｓｔｖにはＶｄ−Ｖｏが印加される。このときのドレイン電圧変動値ΔＶｄの計算結果を表７に示す。
【００５１】
【表７】
ここで、ΔＶｄは（１）式のＣｓｔにＶｄ−Ｖｏによって変化するＣｓｔｖの値を代入して求めた。表７に示すようにΔＶｄの変化は０．０８Ｖ以下になっており、従来の０．２６Ｖに比べて１／３以下に低減できた。したがってＶｃｏｍをＶｄ０−２．７Ｖに設定することによって階調変化によって液晶層に印加される直流電圧は０．０４Ｖ以下に抑えられる。以上のような容量可変補助容量を実現する方法として、図７に示すような交流振幅電圧Ｖｓａの増加に伴って誘電率εｓｔｖが減少するようなＶｓａ−εｓｔｖ特性を有する材料をＣｓｔｖの誘電体として用いればよい。これは表１の特性と正反対の交流振幅電圧依存性である。
【００５３】
また、このような容量可変補助容量を実現する方法として、図８に示すようなｎ型非晶質シリコン（ａ−Ｓｉ（ｎ））膜とチッ化シリコン（ＳｉＮｘ）膜で構成されるメタルインシュレータセミコンダクタ（以下、ＭＩＳという）ダイオードと、ｐ型非晶質シリコン（ａ−Ｓｉ（ｐ））膜とチッ化シリコン（ＳｉＮｘ）膜で構成されるＭＩＳダイオードとを直列接続した構造が考えられる。このような容量可変補助容量を従来の補助容量に代えて画素電極の下に一方の電極を画素電極とし、他方の電極をＩＴＯなどの透明導電膜で設けることにより、開口率には影響を与えない。この場合の補助容量値Ｃｓｔｖはｎ型ＭＩＳダイオードの容量Ｃｎとｐ型ＭＩＳダイオードの容量Ｃｐの合成容量として次式（８）で表される。
【００５４】
【数２】
図９はこの構造において図６に示したＣｓｔｖ特性をうるためのＣｎ、Ｃｐ値の設定方法を説明する特性図である。図９に示すようにＭＩＳダイオードの電圧−容量特性はｐ型で右下がり、ｎ型で左下がりの特性を示す。このように、ｐ、ｎ型ダイオードにおいて最大および最小容量値は一致しており、それぞれの値をＣ２およびＣ１とする。また、容量値が変化しはじめる電圧値もＶｏに一致している。その結果、合成容量の最大値はＣｏ＝Ｃ２／２、最小値はＣｍ＝Ｃ１・Ｃ２／（Ｃ１＋Ｃ２）となる。両ダイオードにおいて容量の最大値はＳｉＮｘ膜の誘電特性のみで決まる容量値であるため、両者において同構造、同材料のＳｉＮｘ膜を採用することによって図９に示すようにＣ２に一致させることが可能である。一方、両ダイオードにおいて容量の最小値はａ−Ｓｉ膜中に空乏層が形成されａ−Ｓｉ膜の誘電特性がＳｉＮｘ膜の特性に加わった合成容量値になる。これについても、ａ−Ｓｉ膜の誘電率、膜厚などを調整することによって図９に示すようにＣ１に一致させることができる。ｎ型およびｐ型ダイオードにおいて容量値が変化しはじめる電圧は、ａ−Ｓｉ膜中のそれぞれドナーおよびアクセプター不純物量の制御によって調整可能である。したがって、図９のように両者の容量が変化しはじめる電圧はＶｏに一致させることも可能である。
【００５６】
両ダイオードにおいてたとえば前記図６に示したＣｍ、Ｃｏ値を達成するためには、ＭＩＳダイオードの容量値をＣ２＝１．６ｐＦ、Ｃ１＝０．９６ｐＦに設定すればよい。これはダイオードの膜厚、電極面積などの構造ならびにＳｉＮｘ膜およびａ−Ｓｉ膜の特性を調整することによって実現できる。
【００５７】
【発明の効果】
本発明の階調電圧設定方法によれば、直流電圧を低減することによりフリッカ、焼きつけなどの表示不良を改善し、さらに長時間表示の信頼性を向上させることができる。さらに、本発明を採用することによって補助（蓄積）容量を取り除くことが可能となり、液晶パネルの構造を単純化することができるためコスト低減にもつながる。
【００５８】
また、本発明のＬＣＤによれば、ドレイン電圧の交流振幅電圧の増加に伴う液晶容量変化特性と逆の容量変化特性を補助容量が有するため、液晶容量変化の効果を打ち消し、ドレイン変動電圧のドレイン電圧による変化を抑制することができる。そして、ドレイン電圧を変化させたときに液晶層に加わる直流電圧を低減できる。その結果、液晶表示装置のフリッカ、焼きつけなどの表示不良を低減でき、同時に長時間動作における信頼性を向上することができる。
【図面の簡単な説明】
【図１】本発明におけるＴＦＴ−ＬＣＤの階調電圧を説明する図である。
【図２】本発明のＬＣＤ駆動方法の一実施例である階調電圧設定方法のフローチャートである。
【図３】本発明のＬＣＤ駆動方法の一実施例の階調電圧設定回路図である。
【図４】本発明のＬＣＤの一実施例の１画素の等価回路図である。
【図５】本発明のＬＣＤの一実施例の１画素の平面図および断面図である。
【図６】本発明のＬＣＤの容量可変補助容量の印加電圧と容量値の関係を示す図である。
【図７】本発明のＬＣＤの容量可変補助容量の交流振幅電圧に対する比誘電率の変化を示す図である。
【図８】本発明のＬＣＤの容量可変補助容量の一例の構成図である。
【図９】図６に示したＣｓｔｖ特性をうるためのＣｎ、Ｃｐ値の設定方法を説明する図である。
【図１０】薄膜トランジスタ型ＴＮ−ＬＣＤのシステム構成例図である。
【図１１】ＴＦＴ−ＬＣＤ用ソースドライバのブロック図である。
【図１２】ＮＷモードＴＮＬＣＤの電圧−透過率特性例図である。
【図１３】従来のＴＦＴ−ＬＣＤの階調電圧の波形図である。
【図１４】ＴＦＴ−ＬＣＤの液晶パネルの等価回路図である。
【図１５】ＴＦＴ−ＬＣＤの１画素の等価回路図である。
【図１６】図１５の等価回路の各電極電圧の波形図である。
【図１７】液晶材料の印加電圧に対する比誘電率の関係を示す図である。
【符号の説明】
１ 基準電圧Ｖｒｏ発生回路、２ 基準電圧Ｖｒｂ発生回路、３ 基準電圧Ｖｒｃ発生回路、４ａ、４ｂ 加算回路、５ａ、５ｂ 減算回路、６ 交流化回路、
３１ 第１の絶縁性透明基板、３２ 第２の絶縁性透明基板、３３ 液晶材料、３４ 個別画素電極、３５ 誘電体膜、３６ ドレイン電極、３７ 対向電極、ＶＲ１〜ＶＲ１４ 分割可変抵抗、Ｃｇｄ 寄生容量、Ｃｌｃ 液晶容量、
Ｃｓｔｖ 容量可変補助容量。
Claims (5)
- 画素ごとに薄膜トランジスタが備えられた液晶表示装置に対して、前記各画素に印加される交流階調電圧信号の構成要素となる、振幅の異なる複数の交流電圧の中心電圧が、前記交流電圧ごとに異なる値に設定される液晶表示装置の駆動方法であって、基準電圧発生回路、加算回路および減算回路を複数組合せて正負それぞれの極性をもつ最大振幅階調基準電圧および最小振幅階調基準電圧を発生し、それぞれの極性において最大および最小振幅階調基準電圧間を分割抵抗で分割することによってそれぞれ対応する複数の中間調の階調基準電圧を設定し、さらに交流化回路で、前記極性間で対応する各階調基準電圧を組合わせて階調電圧を交流化し、前記交流階調電圧信号の構成要素として用い、前記薄膜トランジスタのソースに前記複数の交流電圧の各々を入力するときのドレイン電圧の変動値をそれぞれ求め、前記交流電圧の任意の２つの中心電圧の差が、前記任意の２つの交流電圧の前記変動値の差に等しくなるように、前記中心電圧をそれぞれ設定する液晶表示装置の駆動方法。
- 前記正負それぞれの極性の対応する階調基準電圧を設定する分割抵抗において、各々の対応する抵抗の値が異なっている請求項１記載の液晶表示装置の駆動方法。
- 前記正負それぞれの極性をもつ最大振幅階調基準電圧および最小振幅階調基準電圧を発生させる対応する加算回路または減算回路が、異なる加算係数または減算係数を有する請求項１記載の液晶表示装置の駆動方法。
- 個別画素電極、該個別画素電極がドレイン電極に接続される薄膜トランジスタおよび該個別画素電極と誘電体膜を介して対向して補助容量を形成する補助容量電極からなる複数の画素がマトリクス状に設けられる第１の絶縁性透明基板と対向電極が設けられる第２の絶縁性透明基板とから構成され、前記第１および第２の絶縁性透明基板が、前記複数の個別画素電極と前記対向電極とが互いに対向するように保持されるとともに、前記第１および第２の絶縁性透明基板の間に液晶材料が封入されてなる液晶表示装置であって、前記補助容量が、印加電圧に依存して容量値が変化する可変容量であり、
前記補助容量がｐ型メタルインシュレータセミコンダクタダイオードとｎ型メタルインシュレータセミコンダクタダイオードを逆方向に直列接続して構成される液晶表示装置。 - 前記補助容量は、印加電圧の増加につれて容量値の減少する可変容量である請求項４記載の液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002167342A JP3587829B2 (ja) | 2002-06-07 | 2002-06-07 | 液晶表示装置およびその駆動方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002167342A JP3587829B2 (ja) | 2002-06-07 | 2002-06-07 | 液晶表示装置およびその駆動方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12745094A Division JP3366437B2 (ja) | 1994-06-09 | 1994-06-09 | 液晶表示装置の駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003066410A JP2003066410A (ja) | 2003-03-05 |
| JP3587829B2 true JP3587829B2 (ja) | 2004-11-10 |
Family
ID=19195058
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002167342A Expired - Lifetime JP3587829B2 (ja) | 2002-06-07 | 2002-06-07 | 液晶表示装置およびその駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3587829B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20070121865A (ko) | 2006-06-23 | 2007-12-28 | 삼성전자주식회사 | 액정표시장치 및 구동방법 |
| TWI390279B (zh) | 2007-08-30 | 2013-03-21 | Japan Display West Inc | 顯示裝置及電子設備 |
| KR102185786B1 (ko) | 2014-02-27 | 2020-12-03 | 삼성디스플레이 주식회사 | 액정 표시 장치 및 및 액정 표시 장치의 구동 방법 |
-
2002
- 2002-06-07 JP JP2002167342A patent/JP3587829B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003066410A (ja) | 2003-03-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100869200B1 (ko) | 액정 표시 장치 및 그 구동 방법 | |
| US7221352B2 (en) | Driving method for improving display uniformity in multiplexed pixel | |
| KR100847823B1 (ko) | 액정표시장치 | |
| US6831620B1 (en) | Source driver, source line drive circuit, and liquid crystal display device using the same | |
| US9218791B2 (en) | Liquid crystal display device and method for driving a liquid crystal display device | |
| US9570023B2 (en) | Display panel having a boosting voltage applied to a subpixel electrode, and method of driving the same | |
| JP5955098B2 (ja) | 液晶表示装置、データ線駆動回路、および液晶表示装置の駆動方法 | |
| US20090303168A1 (en) | Liquid crystal display device and method for driving same | |
| US9230497B2 (en) | Display device having each pixel divided into sub pixels for improved view angle characteristic | |
| US9360692B2 (en) | Display device and driving method thereof | |
| WO2011077867A1 (ja) | 表示装置、表示装置の駆動方法、液晶表示装置、テレビジョン受像機 | |
| KR100440360B1 (ko) | 액정표시장치및그구동방법 | |
| JP2007148369A (ja) | 表示制御回路、表示制御方法及び表示回路 | |
| JP2006292854A (ja) | 電気光学装置、駆動方法および電子機器 | |
| US20090058780A1 (en) | Display apparatus and display method | |
| CN100343890C (zh) | 矩阵显示器件及其驱动方法 | |
| US7528813B2 (en) | Liquid crystal display device, driving circuit for the same and driving method for the same | |
| JP4178977B2 (ja) | 表示駆動装置及びその駆動制御方法、並びに、アクティブマトリクス型液晶表示装置及びその駆動方法。 | |
| JP5043233B2 (ja) | 液晶表示パネルおよび液晶表示装置 | |
| JP3366437B2 (ja) | 液晶表示装置の駆動方法 | |
| JP3587829B2 (ja) | 液晶表示装置およびその駆動方法 | |
| KR20040049558A (ko) | 액정 표시 장치 및 그 구동 방법 | |
| US7439946B2 (en) | Liquid crystal display device with controlled positive and negative gray scale voltages | |
| JPH08298638A (ja) | 液晶表示装置 | |
| US7961165B2 (en) | Liquid crystal display device and method for driving the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040427 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040615 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040803 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040810 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070820 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080820 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080820 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090820 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090820 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100820 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110820 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110820 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120820 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120820 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130820 Year of fee payment: 9 |
|
| EXPY | Cancellation because of completion of term |