JPH01147434A - アクティブマトリクス型液晶表示装置 - Google Patents

アクティブマトリクス型液晶表示装置

Info

Publication number
JPH01147434A
JPH01147434A JP62306602A JP30660287A JPH01147434A JP H01147434 A JPH01147434 A JP H01147434A JP 62306602 A JP62306602 A JP 62306602A JP 30660287 A JP30660287 A JP 30660287A JP H01147434 A JPH01147434 A JP H01147434A
Authority
JP
Japan
Prior art keywords
liquid crystal
line
scan
voltage
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62306602A
Other languages
English (en)
Inventor
Shintarou Kisumi
木栖 慎太郎
Takayuki Hoshiya
星屋 隆之
Kazuhiro Takahara
高原 和博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP62306602A priority Critical patent/JPH01147434A/ja
Publication of JPH01147434A publication Critical patent/JPH01147434A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概 要〕 本発明はアクティブマトリクス型表示装置に関し、 ゲート接続方式対向マトリクス型液晶表示装置において
、インクレース駆動を可能にすることを目的とし、 液晶を挟持して対向配置された一対の基板と、該一対の
基板の一方の表面に、行列方向にマトリクス状に配列さ
れた複数個の液晶セルと、該液晶セル対応に液晶セルを
駆動する薄膜トランジスタと、前記液晶セルを行方向に
走査するスキャンバスラインとを具え、前記一対の基板
の他方表面に前記液晶セルに与える表示データを供給す
るデータバスラインを有し、前記薄Hタトランジスタの
ドレインを、走査順位が後位方向に隣接するスキャンバ
スラインを奇数本飛び越した次のスキャンバスラインに
接続した構成とする。
〔産業上の利用分野〕
本発明はアクティブマトリクス型表示装置に係り、特に
インクレース駆動を可能とする改良されたゲート接続方
式対向マトリクス型の表示パネルの構造に関する。
〔従来の技術〕
スキャンバスライン(ゲートパスライン)とデータバス
ラインを別個の基板に形成するアクティブマトリクス型
の表示装置の一つとして、第3図。
第4図に示すような、スキャンバス階梯状接続方式(ゲ
ート接続方式とも呼ばれる)の対向マトリクス型液晶表
示装置が提唱されている。
第3図はこの方式の液晶表示装置の等価回路図、第4・
図は構造説明図である。
上記2つの図に見られる如く上記方式の液晶表示装置は
、スキャンバスラインG、lにはゲートGが接続されて
いるばかりでなく、走査順位が前位のドレインDも接続
されている。即ち、液晶セル    −LCを駆動する
TPT (薄膜トランジスタ)1のゲートGは、そのラ
インの走査順位に対応するスキャンバスラインG、1に
、ドレインDば走査順位が次位のスキャンバスラインG
ni に接続される。
これ以外の構成は通常の対向マトリクス方式のアクスイ
ブマトリクス型液晶表示装置と変わらず、液晶を挟んで
対向配置される一対の絶縁性透明基板(例えばガラス基
板)の一方2に、上記のはかソースSに接続する表示電
極Epが形成されている。他方の基板3表面には、対向
電極E9を兼ねるストライブ状のデータバスラインD1
が配列される。
この方式ではドレインDを走査順位が次位のスキャンバ
スラインに接続するため、コモンパスラインが不要とな
り、従って一つの基板上でラインの交差がないという利
点を有する。
その反面、ゲート電位として第5図に示すように、TP
TをオンとするためのV Gonとオフとするための■
。。ff+ および前位のTFTlをオンにする時の参
照電圧V、の3値を必要とするため、インクレース駆動
を行う時、TFTlが非選択時にON状態になってしま
う場合があり、このような事態が生じると、正常な表示
ができないという問題がある。
第5図(a)〜(d)のタイムチャートにより、上記問
題を説明する。配設順位が隣接する3本のスキャンバス
ライフG1%、 Gn+I+ c、l+2の電位が同図
の(a)〜(C)に示すように変化した場合に、スキャ
ンバスラインG、1により選択される液晶セルLCの両
端即ち表示電極E、と対向電極Eq間の電圧は(d)に
示す如く変化する。
インクレース走査は1フレームを2フイールドに分割し
、最初のフィールドでは奇数番目のスキャンバスライン
を走査し〔これを奇数フィールドと称する〕、次のフィ
ールドで偶数番目のラインを走査する〔これを偶数フィ
ールドと称する〕。
今、時刻11  (奇数フィールドとする)において、
スキャンバスラインG、lにオン電圧VG、、lが印加
され、このラインが選択される。この時次のスキャンバ
スラインOn + 1 はオフ電圧ではなく、参照電圧
■、が印加され、上記スキャンバスラインG、、にゲー
トGが接続されたTPTがすべてオン状態となる。その
他のスキャンバスラインにはオフ電圧■6゜11が印加
され、これらにゲートが接続するTPTはすべてオフ状
態を保つ。
オン状態となったスキャンバスラインGnに接続するT
PTのソースSの電位は、ドレイン電位即ち参照電圧V
1となり、これはその画素の表示電極Epの電位■6p
となる。一方その画素の対向電極E9の電位V□は、そ
の画素が接続するデータバスライン(これをDlとする
)のデータ電圧VaSいとなる。従って両電極間にはV
dat□−■、なる電圧がかかる。この電圧は、当該ラ
インG、。
の走査を終了し、次の奇数ラインG7,2の走査に移っ
た時刻t2において、スキャンバスラインG、、。
G 1% + l ともオフ電圧Vr、ottニナリ、
TFTがオフとなってもそのまま維持される。
更に、時刻t、においてデータ電圧がオフとなったり、
対向電極EQの電位■、が低下すると、TPTがオフな
のでソースSの電位V3即ち表示電極Epの電位VEp
も同じように低下し、液晶セルLCの両端間の電圧は変
化しない。このように液晶セルLCの両電極間の容量に
蓄えられた電荷がそのまま保持されれば、電位が変動し
ても表示には何の影響も生じない。
ところが奇数フィールドの走査が終わり、偶数フィール
ドに入って時刻t4においてスキャンバスラインC,,
−+  (図示せず)が選択された時、スキャンバスラ
インG、、には参照電圧vrが印加される。
この時次のラインG n + I はオフ電圧■6゜2
.であるため、V、−V。offがTPTの闇値を越え
、このTPTはオン状態となってしまう。そのため液晶
容量に蓄えられていた電荷が流れ出し、ソース電位■3
は本来は細い実線で示す電位を保つべきものが、点線で
示す如くドレイン電位即ちオフ電圧■6゜7.まで低下
してしまう。図の梨地の部分は、上述の電位の低下分を
示す。このため、液晶セルLCの画電極E、とEq間の
電圧は本来の値から大きく変化し、表示が変動してしま
う。
この変動した状態は、図示の例では次の奇数フィールド
で、このスキャンバスラインG、、が再び選択される時
刻t8まで続いてしまう。
上記の例では次のフィールドに入ってから電荷が洩れた
例を説明したが、かかる変動は単に一つの例であって、
表示データの並び方によっては、同じフィールド内にお
いて起こる場合もあり、データを書き込んだ直後に液晶
容量の電荷が洩れてしまう場合がある。
〔発明が解決しようとする問題点〕
上述したように、従来のゲート接続方式の対向マトリク
ス型液晶表示装置をインクレース駆動した場合、表示デ
ータの並び方によって、非選択時にTPTがオンバイア
ス状態となり、液晶セルの電荷の洩れを生じ、正常な表
示が保持できなくなるという問題がある。
本発明はゲート接続方式対向マトリクス型液晶表示装置
において、インクレース駆動を可能にすることを目的と
する。
〔問題点を解決するための手段〕
本発明においては第1図に示すように、スキャンバスラ
インG、、によって選択されるTPTIのドレインDを
、隣のスキャンバスラインG、1.Iではなく、走査順
位が後位の方向に奇数ライン、例えば1ライン飛び越し
たスキャンバスラインGゎ+2に接続しである。このた
めスキャンバスラインG。
により選択された液晶セルLCにデータを書き込む時の
共通電位(VC)は、スキャンバスラインG、l。2よ
り与えられる。この時スキャンバスラインGイ。2に選
択される液晶セルの電圧は、従来同様リークにより変動
するが、インクレース駆動では、スキャンバスラインG
llの次にスキャンバスラインG 、、+ Zが選択さ
れるので、これに接続する液晶セルLCの表示の異常は
ごく短時間であり、このセル電圧変動は視覚上は問題と
ならない。
〔作 用〕
上述の如く各TFT1のドレインDを走査順位が後位の
方向に奇数本飛び越したスキャンバスラインに接続した
ことにより、表示の液晶セルLCに蓄えられた電荷がリ
ークすることによる表示異常が生じても、その異常期間
はごく短時間、即ち1フレ一ム期間を走査ライン数で割
った時間ですむので、視覚的に認知されない程度のごく
瞬間的なものとなり、実用上問題とならない。
〔実 施 例〕
以下本発明の一実施例を図面により説明する。
第1図に示す本発明の一実施例の動作を、第2図(a)
〜(e)により説明する。パネルの構造は前記第1図に
示す如く、スキャンバスラインG、、にょって選択され
るTTFIのドレインDを、1ライン飛び越したスキャ
ンバスラインG n + 2と接mした飛び越し接続と
しである。
次に動作について説明する。スキャンバスラインG n
−Z+ G11l c、42. ” ’を奇数ライン、
G、、。
Gn+++Gn。3.・・・を偶数ラインとする。但し
図には、n番目以上のスキャンバスラインG、l、以降
を示し、スキャンバスラインG n−2+ G −一は
図示していない。
いま奇数フィールドのスキャンバスラインG、lに、時
刻L2においてオン電圧■、。7を印加し、上記ライン
にゲートGが接続されているTFTIをONにして、こ
のライン上の液晶セルLCにデータ電圧を書き込むとす
る。この時の参照電圧■。
はスキャンバスラインG 、、+ 2から与えられ、デ
ータバスラインD j*+ DTR41+・・・から与
えられた表示データが、上記スキャンバスラインGフ上
の各液晶セルLCに書き込まれる。
このデータ書き込み時には、TFTIのゲートGはオン
電圧のV、。7に、表示電極E、はソースSの電位■、
と等しく、ドレインDの電位即ち参照電圧■、の電位と
なり、対向電極E、はデータ電圧V dataとなる。
その結果液晶セルLCには、対向電極Eqの電位−ソー
スSの電位■3=■、、、、   v。
なる電圧がかかり、内部に電荷が蓄えられる。
この電圧は、時刻t3で上記TFT1がオフとなり、電
荷の洩れがなければ、次の書き込み時までそのまま保持
される。
次に時刻t、でスキャンバスラインG n + Zにオ
ン電圧■6゜。が印加され、スキャンバスラインG n
 + 4(図示せず)から参照電圧V、が与えられ、同
様にして書き込みが行われる。以下順次上記動作が繰り
返されて奇数ライン上の液晶セルに表示データが書き込
まれて行く。
この間偶数スキャンバスラインG□I、Gllや1.G
、11.・・・はオフ電圧■。offに保たれているの
で、偶数ライン上の液晶セル電圧は変動しない。
次に偶数フィールドでは、時刻t7でスキャンバスライ
ンal、−,にオン電圧VGOn+ スキャンバスライ
ンG n + 1 に参照電圧■、が与えられ、同様に
して書き込みが行われる。以下LIff+ j+4・・
・において順次上記動作が繰り返され、偶数ライン上の
液晶セルに表示データが書き込まれて行く。
この偶数フィールドの間、奇数番目のスキャンバスライ
ンはすべて■6゜2.に保たれるので、TFTlはオフ
状態を保持するため、液晶セルLCの電荷はリークする
ことなく、書き込まれた時の状態を保持する。
偶数フィールドが終了すると、次のフレームに入り、再
び奇数フィールド、偶数フィールドの順に走査が行われ
る。なお、各フレームごとに電位を正負反転させ、正フ
レームと負フレームを交互に繰り返すが、これは本発明
とは直接関係はないので、説明を省略する。
この奇数フィールドに入り、スキャンバスラインGnに
時刻を目でスキャンバスラインG、、−2に対する参照
電圧■、が印加されると、スキャンバスラインG、、に
接続されたTFTlはオン状態となり、ドレインDはオ
フ電圧V、。1.であるため、ソースSの電位■3もV
Go□に低下する。一方対向電極Eqの電位V、9はデ
ータバスラインD6の電位(この電位は表示データによ
って定まる)であるので、液晶セルLC両端間の電圧は
、VE、、I−■、−■d□、−V。。、fに変化し、
表示異常を引き起こす。(e)の梨地の部分は上記電荷
の洩れによる電圧変動を示す。
このように、電荷の洩れがなければ、ソースSは細い実
線で示す電位となるところを、ゲートGに参照電圧■、
が印加された時に点線で示す電位に変化し、液晶セルL
C両端間の電圧変動を引き起こす。
しかし、時刻t1□即ち1ラインのアドレス時間の後に
スキャンバスラインG。が選択され、前述したのと同様
の動作で表示データが書き込まれ、この液晶セルLC両
端の電圧は正常に戻る。従って前述の表示異常は、たか
だか1本のスキャンバスラインの走査を行うのに要する
時間、即ちエアドレス時間の間だけであり、これは極め
て短い。
そのため、これを見ていても認識できない程度であり、
実用上何ら問題はない。
上述した如く、本実施例の一連の動作の間、奇数ライン
、偶数ラインとも、参照電圧Vrが与えられたスキャン
バスライン上のTFTlは、ゲートGに上記参照電圧■
、が印加され、ドレインDはオフ電圧であるVGoff
に保たれているので、このTFTlはオン状態となり、
液晶セルLCに蓄えられている電荷のリークが起こる1
が、その直後に表示データの書き込みが行われ、正常な
電圧に戻り、従来のように長時間にわたって表示の異常
が持続することはない。従って本実施例における電圧変
動は実際上表示には何ら問題はなく、上記液晶セル電圧
の変動は無視できる。
上記説明においては煩雑になるのを避けるため、(d)
の時刻tlにおける液晶セルLCの両端間の電圧変動に
ついては記述を省略したが、これは時刻t。
でスキャンバスラインG、lに参照電圧■ゎが印加され
たことによって、前回書き込まれた表示データが変動し
たことを示すものである。
なお上記一実施例では、飛び越しライン数を1本とした
が、インタレース走査を行う場合、飛び越しライン数は
1本異常奇数本であれば良いことは、特に言うまでもな
く容易に理解されよう。
[発明の効果〕 以上説明した如く本発明によれば、従来困難であったゲ
ート接続方式対向マトリクス型液晶表示パネルのインク
レース駆動が可能となる。
【図面の簡単な説明】
第1図は本発明の原理説明図、 第2図(a)〜(e)は本発明一実施例の動作説明図、
第3図は従来のゲート接続方式液晶表示装置の等価回路
図、 第4図はゲート接続方式液晶表示装置の構造説明図、 第5図(al〜(d)は従来のゲート接続方式液晶表示
装置をインタレース駆動した場合の問題点説明図である
。 図において、1はTFTXG、D、Sはそれぞれゲート
、ドレイン、ソース、LCは液晶セル、G ll+ G
n+++ C;、+z+・・・はスキャンバスライン、
D 1114 D m +、+・・・はデータバスライ
ン、Ep、E9は表示電極および対向電極、V GOI
’l+ V C0ff+  V rはオン電圧およびオ
フ電圧、参照電圧、VEqは対向電極の電位、V、、V
、pはソース電位1衷示電極の電位を示す。 D1データバスライン   Dffi−1本発明の原理
説明図 第 11 弓       Cε    リ

Claims (2)

    【特許請求の範囲】
  1. (1)液晶を挟持して対向配置された一対の基板(2、
    3)と、該一対の基板の一方(2)の表面に、行列方向
    にマトリクス状に配列された複数個の液晶セル(LC)
    と、該液晶セル対応に液晶セルを駆動する薄膜トランジ
    スタ(1)と、前記液晶セルを行方向に走査するスキャ
    ンバスライン(G_n、G_n_+_1、G_n_+_
    2、・・・)とを具え、前記一対の基板の他方(3)表
    面に前記液晶セルに与える表示データを供給するデータ
    バスライン(D_m、D_m_+_1、・・・)を有し
    、前記薄膜トランジスタ(1)のドレイン(D)を、走
    査順位が後位方向に隣接するスキャンバスラインを奇数
    本飛び越した次のスキャンバスラインに接続したことを
    特徴とするアクティブマトリクス型液晶表示装置。
  2. (2)前記飛び越すスキャンバスラインの数を1本とし
    たことを特徴とする特許請求の範囲第1項記載のアクテ
    ィブマトリクス型液晶表示装置。
JP62306602A 1987-12-02 1987-12-02 アクティブマトリクス型液晶表示装置 Pending JPH01147434A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62306602A JPH01147434A (ja) 1987-12-02 1987-12-02 アクティブマトリクス型液晶表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62306602A JPH01147434A (ja) 1987-12-02 1987-12-02 アクティブマトリクス型液晶表示装置

Publications (1)

Publication Number Publication Date
JPH01147434A true JPH01147434A (ja) 1989-06-09

Family

ID=17959047

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62306602A Pending JPH01147434A (ja) 1987-12-02 1987-12-02 アクティブマトリクス型液晶表示装置

Country Status (1)

Country Link
JP (1) JPH01147434A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5432527A (en) * 1990-05-07 1995-07-11 Fujitsu Limited High quality active matrix-type display device
KR100268818B1 (ko) * 1996-08-30 2000-10-16 가네꼬 히사시 액티브매트릭스액정디스플레이
WO2003060868A1 (fr) * 2002-01-17 2003-07-24 International Business Machines Corporation Dispositif d'affichage, circuit d'attaque a ligne de balayage

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5432527A (en) * 1990-05-07 1995-07-11 Fujitsu Limited High quality active matrix-type display device
US5515072A (en) * 1990-05-07 1996-05-07 Fujitsu Limited High quality active matrix-type display device
US6011532A (en) * 1990-05-07 2000-01-04 Fujitsu Limited High quality active matrix-type display device
KR100268818B1 (ko) * 1996-08-30 2000-10-16 가네꼬 히사시 액티브매트릭스액정디스플레이
WO2003060868A1 (fr) * 2002-01-17 2003-07-24 International Business Machines Corporation Dispositif d'affichage, circuit d'attaque a ligne de balayage
KR100757766B1 (ko) * 2002-01-17 2007-09-12 레노보 (싱가포르) 피티이. 엘티디. 표시 장치 및 주사선용 드라이버 회로

Similar Documents

Publication Publication Date Title
KR100768117B1 (ko) 표시 장치 및 그 구동 방법
US7839374B2 (en) Liquid crystal display device and method of driving the same
US6891522B2 (en) Method and apparatus for driving liquid crystal display using 2-dot inversion system
US5801673A (en) Liquid crystal display device and method for driving the same
JP5306762B2 (ja) 電気光学装置及び電子機器
US20120086703A1 (en) Display Driving Circuit, Display Device And Display Driving Method
KR100814256B1 (ko) 액정패널 구동방법
US7148871B2 (en) Liquid crystal display device, liquid crystal display device driving method, and liquid crystal projector apparatus
KR19980063954A (ko) 신호선 구동 회로를 감소시킨 활성 매트릭스 표시 시스템
JP2008089649A (ja) 表示装置の駆動方法及び表示装置
US10262617B2 (en) Gate driving circuit and driving method thereof, display substrate, and display device
US10332471B2 (en) Pulse generation device, array substrate, display device, drive circuit and driving method
US11024399B2 (en) Shift register unit, gate drive circuit, display device and driving method
JP4543632B2 (ja) 液晶表示装置及び液晶表示装置駆動方法
JP4691890B2 (ja) 電気光学装置および電子機器
JP2007140192A (ja) アクティブマトリクス型液晶表示装置
JP4079473B2 (ja) 液晶表示装置
KR20080088728A (ko) 액정 표시 장치 및 구동 방법
JP3638737B2 (ja) アクティブマトリクス型液晶表示装置およびその駆動方法
JPH01147434A (ja) アクティブマトリクス型液晶表示装置
JP2004046236A (ja) 液晶表示装置の駆動方法
JP3193462B2 (ja) アクティブマトリクス型薄膜トランジスタ液晶パネルの駆動方法
JP4605199B2 (ja) 液晶表示装置及びその駆動方法
CN113223472A (zh) 显示面板驱动电路、驱动方法及显示面板
KR101400383B1 (ko) 액정표시장치 및 이의 구동방법