CN113223472A - 显示面板驱动电路、驱动方法及显示面板 - Google Patents

显示面板驱动电路、驱动方法及显示面板 Download PDF

Info

Publication number
CN113223472A
CN113223472A CN202110449226.XA CN202110449226A CN113223472A CN 113223472 A CN113223472 A CN 113223472A CN 202110449226 A CN202110449226 A CN 202110449226A CN 113223472 A CN113223472 A CN 113223472A
Authority
CN
China
Prior art keywords
pixel units
group
data lines
polarity
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110449226.XA
Other languages
English (en)
Inventor
康志聪
袁海江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HKC Co Ltd
Beihai HKC Optoelectronics Technology Co Ltd
Original Assignee
HKC Co Ltd
Beihai HKC Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HKC Co Ltd, Beihai HKC Optoelectronics Technology Co Ltd filed Critical HKC Co Ltd
Priority to CN202110449226.XA priority Critical patent/CN113223472A/zh
Publication of CN113223472A publication Critical patent/CN113223472A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)

Abstract

本申请公开了一种显示面板驱动电路，包括多对扫描线、多条数据线，和多个像素单元。在第一时段，为第一组像素单元提供驱动电信号。所述第一组像素单元包括每一行中依次间隔一个像素单元的N个像素单元，且每相邻两行中上一行的N个像素单元与下一行中的N个像素单元在矩形阵列中错开。在第二时段，为第二组像素单元提供驱动电信号。所述第二组像素单元为所述多个像素单元减去所述第一组像素单元所得。上述驱动电路避免了因数据线需要频繁变化极性而导致像素单元充电不足的问题，从而避免了显示面板出现一列像素单元亮，一列像素单元暗的缺陷。本申请还公开了一种显示面板驱动方法和一种显示面板。

Description

显示面板驱动电路、驱动方法及显示面板
技术领域
本申请涉及液晶显示技术领域，特别涉及一种显示面板驱动电路、驱动方法及显示面板。
背景技术
在传统的显示面板中，同一行像素单元共用一条扫描线，同一列像素单元共用一条数据线。为节省数据线驱动IC的成本，同一行相邻两个像素单元共用同一条数据线。此时，该相邻的两个像素单元必须采用不同的扫描线进行驱动。由于，同一条数据线上的像素单元数量增加一倍，每一像素单元的充电开启时间就只有原来的一半。由于像素单元的充电开启时间减半，当数据线从正向充电电压驱动切换为反向充电电压驱动时(或反向充电电压驱动切换为正向充电电压驱动时)，数据线将因为负载效应无法及时达到所要求的反向充电电压(或正向充电电压)，从而使到相应像素单元的充电不足，亮度下降。即，在显示面板上就会看到一列像素单元亮，一列像素单元暗的缺陷。
发明内容
本申请的主要目的是提供一种显示面板驱动电路，旨在解决现有技术的显示面板相邻两列像素单元一列暗、一列亮的问题。
为实现上述目的，本申请实施例提供了一种显示面板驱动电路，包括：
多对扫描线，沿行方向间隔设置；
多条数据线，沿列方向间隔设置；和
多个像素单元，所述多个像素单元设置在每对扫描线之间且呈矩形阵列分布，每条所述数据线两侧分别设有均与该条数据线连接的两列所述像素单元，位于每条所述数据线两侧的两个所述像素单元分别连接所述一对扫描线的两条扫描线，同一行彼此间隔一个所述像素单元的两个像素单元连接至每对所述扫描线中的同一扫描线；
在第一时段，为第一组像素单元提供驱动电信号，所述第一组像素单元包括每一行中依次间隔一个像素单元的N个像素单元，且每相邻两行中上一行的N个像素单元与下一行中的N个像素单元在矩形阵列中错开；
在第二时段，为第二组像素单元提供驱动电信号，所述第二组像素单元为所述多个像素单元减去所述第一组像素单元所得。
可选地，在所述第一时段，所述第一组像素单元为正极性；在所述第二时段，所述第二组像素单元为负极性。
可选地，在所述第一时段，所述第一组像素单元为负极性；在所述第二时段，所述第二组像素单元为正极性。
可选地，在所述第一时段，连接到单数列数据线的所述第一组像素单元为正极性，连接到偶数列数据线的所述第一组像素单元为负极性，且所述第一组像素单元中的同列数据线两侧的所述像素单元彼此错开；
在所述第二时段，连接到单数列数据线的所述第二组像素单元为负极性，连接到偶数列数据线的所述第二组像素单元为正极性，且所述第二组像素单元中的同列数据线两侧的所述像素单元彼此错开；或
在所述第一时段，连接到单数列数据线的所述第一组像素单元为负极性，连接到偶数列数据线的所述第一组像素单元为正极性，且所述第一组像素单元中的同列数据线两侧的所述像素单元彼此错开；
在所述第二时段，连接到单数列数据线的所述第二组像素单元为正极性，连接到偶数列数据线的所述第二组像素单元为负极性，且所述第二组像素单元中的同列数据线两侧的所述像素单元彼此错开。
可选地，所述显示面板驱动电路还包括：
栅极驱动器，与所述多对扫描线电连接，用于将扫描信号输出至所述多对扫描线；
源极驱动器，与所述多条数据线电连接，用于将数据信号输出至所述多条数据线；以及
时序控制器，与所述栅极驱动器和源极驱动器电连接，用于向所述栅极驱动器和所述源极驱动器提供时序信号。
本申请实施例还提供了一种显示面板驱动方法，所述显示面板包括：多对扫描线，沿行方向间隔设置；多条数据线，沿列方向间隔设置；和多个像素单元，所述多个像素单元设置在每对扫描线之间且呈矩形阵列分布。每条所述数据线两侧分别设有均与该条数据线连接的两列所述像素单元。位于每条所述数据线两侧的两个所述像素单元分别连接所述一对扫描线的两条扫描线。同一行彼此间隔一个所述像素单元的两个像素单元连接至每对所述扫描线中的同一扫描线。所述显示面板驱动方法包括以下步骤：
在第一时段，为第一组像素单元提供驱动电信号，所述第一组像素单元包括每一行中依次间隔一个像素单元的N个像素单元，且每相邻两行中上一行的N个像素单元与下一行中的N个像素单元在矩形阵列中错开；
在第二时段，为第二组像素单元提供驱动电信号，所述第二组像素单元为所述多个像素单元减去所述第一组像素单元所得。
可选地，在所述显示面板驱动方法中，在所述第一时段，所述第一组像素单元为正极性；在所述第二时段，所述第二组像素单元为负极性。
可选地，在所述显示面板驱动方法中，在所述第一时段，所述第一组像素单元为负极性；在所述第二时段，所述第二组像素单元为正极性。
可选地，在所述显示面板驱动方法中，在所述第一时段，连接到单数列数据线的所述第一组像素单元为正极性，连接到偶数列数据线的所述第一组像素单元为负极性，且所述第一组像素单元中的同列数据线两侧的所述像素单元彼此错开；
在所述第二时段，连接到单数列数据线的所述第二组像素单元为负极性，连接到偶数列数据线的所述第二组像素单元为正极性，且所述第二组像素单元中的同列数据线两侧的所述像素单元彼此错开；或
在所述第一时段，连接到单数列数据线的所述第一组像素单元为负极性，连接到偶数列数据线的所述第一组像素单元为正极性，且所述第一组像素单元中的同列数据线两侧的所述像素单元彼此错开；
在所述第二时段，连接到单数列数据线的所述第二组像素单元为正极性，连接到偶数列数据线的所述第二组像素单元为负极性，且所述第二组像素单元中的同列数据线两侧的所述像素单元彼此错开。
本申请实施例还提供了一种显示面板，包括如上所述的显示面板驱动电路。
在本申请实施例所提供的显示面板驱动电路和驱动方法中，将所述多个像素单元分为第一组像素单元和第二组像素单元，并将所述第一组像素单元和所述第二组像素单元分时段驱动。在第一时段，为第一组像素单元提供驱动电信号。所述第一组像素单元包括每一行中依次间隔一个像素单元的N个像素单元，且每相邻两行中上一行的N个像素单元与下一行中的N个像素单元在矩形阵列中错开。在第二时段，为第二组像素单元提供驱动电信号。所述第二组像素单元为所述多个像素单元减去所述第一组像素单元所得。即，在第一时间范围内，连接到同一数据线的第一组像素单元的极性相同；而在第二时间范围内，连接到同一数据线的第二组像素单元的极性相同。上述驱动方式减少了因数据线需要频繁变化极性而导致像素单元充电不足的问题，从而避免了显示面板出现一列像素单元亮，一列像素单元暗的缺陷。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的附图。
图1为本申请实施例提供的显示面板驱动电路的结构示意图。
图2为图1中的显示面板驱动电路在第一时间范围内的工作过程示意图。
图3为图1中的显示面板驱动电路在第二时间范围内的工作过程示意图。
图4为本申请另一实施例提供的显示面板驱动电路的结构示意图。
图5为图4中的存储电容共电极线、扫描线和数据线之间的电容关系示意图。
图6为图4中的显示面板驱动电路在第一时间范围内的工作过程示意图。
图7为图4中的显示面板驱动电路在第二时间范围内的工作过程示意图。
图8为本申请再一实施例提供的显示面板驱动电路的结构示意图。
图9为本申请实施例提供的显示面板驱动方法的流程示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
需要说明，若本申请实施例中有涉及方向性指示(诸如上、下、左、右、前、后……)，则该方向性指示仅用于解释在某一特定姿态下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。
另外，若本申请实施例中有涉及“第一”、“第二”等的描述，则该“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外，若全文中出现的“和/或”或者“及/或”，其含义包括三个并列的方案，以“A和/或B”为例，包括A方案、或B方案、或A和B同时满足的方案。另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本申请要求的保护范围之内。
请参见图1，本申请实施例提供了一种显示面板驱动电路100，包括多对扫描线、多条数据线以及多个像素单元110。
所述多对扫描线沿行方向间隔设置。所述多对扫描线用于提供栅极驱动信号，从而使连接到所述像素单元110的薄膜晶体管(TFT)导通。在本实施例中，所述扫描线从上到下依次为VG0、VG1、VG2、VG3、…、VGn。所述扫描线VG0和所述扫描线VG1为第一对扫描线。所述扫描线VG0位于第一行像素单元110顶端。所述扫描线VG1位于第一行像素单元110底端。所述扫描线VG2和所述扫描线VG3为第二对扫描线。所述扫描线VG2位于第二行像素单元110顶端。所述扫描线VG3位于第二行像素单元110底端。依此类推，所述扫描线VGn-1和所述扫描线VGn为第(n+1)/2对扫描线，其中，n为奇数。所述扫描线VGn-1位于第(n+1)/2行像素单元110顶端，所述扫描线VGn位于第(n+1)/2行像素单元110底端。具体地，本实施例中的像素单元110的行数为五行，所述扫描线VG8位于第五行像素单元110的顶端，所述扫描线VG9位于第五行像素单元110的底端。
所述多条数据线，沿列方向间隔设置。所述数据线用于为所述像素单元110提供源极充电电压。当在薄膜晶体管(TFT)栅极施加栅极驱动信号时，所述薄膜晶体管(TFT)导通。此时，连接在薄膜晶体管(TFT)源极的源极充电电压为所述像素单元110充电。在本实施例中，所述源极充电电压可以是第一充电电压，也可以是第二充电电压。所述第一充电电压高于显示面板的公共电压Vcom，从而为所述像素单元110进行正向充电。所述第二充电电压低于显示面板的公共电压Vcom，从而为所述像素单元110进行反向充电。根据需要，所述源极充电电压也可以与显示面板的公共电压Vcom相等，此时数据线不给像素单元110充电。所述数据线从左到右依次为Vd0、Vd1、Vd2、…、Vdm。在本实施例中，所述数据线为四列，分别为Vd0、Vd1、Vd2、Vd3。
所述多个像素单元110设置在每对扫描线之间且呈矩形阵列分布。每条所述数据线两侧分别设有均与该条数据线连接的两列所述像素单元110。位于每条所述数据线两侧的两个所述像素单元110分别连接所述一对扫描线的两条扫描线。同一行彼此间隔一个所述像素单元的两个像素单元110连接至每对所述扫描线中的同一扫描线。具体地，在每一行的像素单元110中，第一列和第二列的像素单元110共用数据线Vd0；第三列和第四列的像素单元110共用数据线Vd1；第五列和第六列的像素单元110共用数据线Vd2；依此类推，…，第2m+1列和第2m+2列的像素单元110共用数据线Vdm。具体地，所述驱动电路100包括多个薄膜晶体管，晶体管的栅极连接到所述扫描线，晶体管的源极连接到所述数据线。根据对扫描线的信号的控制，将数据线中的信号传输到对应的像素单元110中，以对像素单元110的显示亮度进行控制。在本实施例中，每一行的像素单元110可以按照红(R)、绿(G)、蓝(B)、红(R)、绿(G)、蓝(B)…的方式排布。根据需要，多个像素单元110的发光颜色也可以按照其他方式排布，在此不作具体限定。具体在本实施例中，每个像素单元110包括一个薄膜晶体管，薄膜晶体管的栅极连接到扫描线，薄膜晶体管的源极连接到数据线，薄膜晶体管的漏极连接到像素单元110的像素电极。通过在扫描线上施加相应的驱动电压，可以控制薄膜晶体管为导通或者截止状态。优选地，所述薄膜晶体管为场效应管，且同一数据线驱动的相邻两个像素单元110所使用的开关元件分别为PMOS场效应管和NMOS场效应管。
在第一时段，为第一组像素单元110提供驱动电信号。所述第一组像素单元110包括每一行中依次间隔一个像素单元110的N个像素单元，且每相邻两行中上一行的N个像素单元与下一行中的N个像素单元在矩形阵列中错开。
在第二时段，为第二组像素单元110提供驱动电信号。所述第二组像素单元110为所述多个像素单元减去所述第一组像素单元110所得。
所述第一时段和所述第二时段之和为一帧画面的显示时间。
具体地，在本实施例中，第一行奇数列的像素单元110为第一组像素单元110，第一行偶数列的像素单元110为第二组像素单元110；第二行奇数列的像素单元110为第二组像素单元110，第二行偶数列的像素单元110为第一组像素单元110；第三行奇数列的像素单元110为第一组像素单元110，第三行偶数列的像素单元110为第二组像素单元110。依此类推，第奇数行奇数列的像素单元110为第一组像素单元110，第奇数行偶数列的像素单元110为第二组像素单元110；第偶数行奇数列的像素单元110为第二组像素单元110，第偶数行偶数列的像素单元110为第一组像素单元110。
例如，当像素单元110的行数为5行时，在第一时段，为扫描线VG0、VG3、VG4、VG7、VG8提供栅极驱动信号，为数据线Vd0、Vd1、Vd2、Vd3提供第一充电电压，从而使第一组像素单元110为正极性。具体地，所述第一充电电压高于显示面板的公共电压。此时，所述第一组像素单元110为正向电压充电状态，表现为正极性。在第二时间范围内，为扫描线VG1、VG2、VG5、VG6、VG9提供栅极驱动信号，为数据线Vd0、Vd1、Vd2、Vd3提供第二充电电压，从而使第二组像素单元110为负极性。具体地，所述第一充电电压低于显示面板的公共电压。此时，所述第一组像素单元110为反向电压充电状态，表现为负极性。
可以理解地，也可以在第一时间范围内，为扫描线VG1、VG2、VG5、VG6、VG9提供栅极驱动信号，为数据线Vd0、Vd1、Vd2、Vd3提供第二充电电压，从而使第二组像素单元110为负极性。在第二时间范围内，为扫描线VG0、VG3、VG4、…、VG7、VG8提供栅极驱动信号，为数据线Vd0、Vd1、Vd2、Vd3提供第一充电电压，从而使第一组像素单元110为正极性。
可以理解地，也可以在第一时段，为扫描线VG0、VG3、VG4、VG7、VG8提供栅极驱动信号，为数据线Vd0、Vd1、Vd2、Vd3提供第二充电电压，从而使第一组像素单元110为负极性。在第二时间范围内，为扫描线VG1、VG2、VG5、VG6、VG9提供栅极驱动信号，为数据线Vd0、Vd1、Vd2、Vd3提供第一充电电压，从而使第二组像素单元110为正极性。
可以理解地，所述像素单元110的行数和列数可以根据实际需要确定，本申请实施例的方案仅仅起示例作用。例如，当像素单元110的行数为4行时，在第一时间范围内，为扫描线VG0、VG3、VG4、VG7提供栅极驱动信号，为数据线Vd0、Vd1、Vd2、Vd3提供第一充电电压。在第二时间范围内，为扫描线VG1、VG2、VG5、VG6提供栅极驱动信号，为数据线Vd0、Vd1、Vd2、Vd3提供第二充电电压。可以理解地，也可以在第一时间范围内，为扫描线VG1、VG2、VG5、VG6提供栅极驱动信号，为数据线Vd0、Vd1、Vd2、Vd3提供第二充电电压。在第二时间范围内，为扫描线VG0、VG3、VG4、VG7提供栅极驱动信号，为数据线Vd0、Vd1、Vd2、Vd3提供第一充电电压。
在本申请实施例所提供的显示面板驱动电路100中，将所述多个像素单元110分为第一组像素单元110和第二组像素单元110，并将所述第一组像素单元110和所述第二组像素单元110分时段驱动。在第一时段，为第一组像素单元110提供驱动电信号。所述第一组像素单元110包括每一行中依次间隔一个像素单元的N个像素单元110，且每相邻两行中上一行的N个像素单元110与下一行中的N个像素单元110在矩形阵列中错开。在第二时段，为第二组像素单元110提供驱动电信号。所述第二组像素单元110为所述多个像素单元110减去所述第一组像素单元110所得。即，在第一时间范围内，连接到同一数据线的第一组像素单元110的极性相同，都为正极性。而在第二时间范围内，连接到同一数据线的第二组像素单元110的极性相同，都为负极性。上述驱动方式减少了因数据线需要频繁变化极性而导致像素单元充电不足的问题，从而避免了显示面板出现一列像素单元亮，一列像素单元暗的缺陷。
实际上，在本实施例中，所述多个像素单元110的充电过程为：在第一时段，为第一组像素单元110(位于第奇数行奇数列的像素单元以及位于第偶数行偶数列的像素单元)提供驱动电信号，使第一组像素单元110为正极性。在第二时段，为第二组像素单元110(位于第奇数行偶数列的像素单元以及位于第偶数行奇数列的像素单元)提供驱动电信号，使第二组像素单元110为负极性。具体地，在第一时间范围内，为扫描线VG0提供栅极驱动信号，从而使数据线Vd0、Vd1、Vd2、Vd3上的第一充电电压对第一行中的第一列、第三列、第五列、…、第2m+1列的像素单元110进行充电；为扫描线VG3提供栅极驱动信号，从而使数据线Vd0、Vd1、Vd2、Vd3上的第一充电电压对第二行中的第二列、第四列、第六列、…、第2m+2列的像素单元110进行充电；为扫描线VG3提供栅极驱动信号，从而使数据线Vd0、Vd1、Vd2、Vd3上的第一充电电压对第三行中的第一列、第三列、第五列、…、第2m+1列的像素单元110进行充电…，依此类推。而在第二时间范围内，为扫描线VG1提供栅极驱动信号，从而使数据线Vd0、Vd1、Vd2、Vd3上的第二充电电压对第一行中的第二列、第四列、第六列、…、第2m+2列的像素单元110进行充电；为扫描线VG2提供栅极驱动信号，从而使数据线Vd0、Vd1、Vd2、Vd3上的第二充电电压对第二行中的第一列、第三列、第五列、…、第2m+1列的像素单元110进行充电；为扫描线VG5提供栅极驱动信号，从而使数据线Vd0、Vd1、Vd2、Vd3上的第二充电电压对第三行中的第二列、第四列、第六列、…、第2m+2列的像素单元110进行充电；依此类推。
需要说明的是，在液晶显示面板中，液晶分子不能一直固定在某个电压上。如果固定的电压时间过长，液晶分子会被破坏而无法根据电场的变化来转动，以形成不同的灰阶。所以液晶显示面板的工作电压分为正向电压和反向电压。当显示电极的电压高于公共电极电压Vcom时，称为正向电压。当显示电极的电压低于公共电极电压Vcom时，称为反向电压。这种方式可以避免当画面静止时，液晶分子一直固定在某一个方向，从而对液晶分子的性能造成破坏。
具体地，请参见图2，在第一时段，所述多条数据线Vd0、Vd1、Vd2、…、Vdm连接第一充电电压(即正向电压)。当由上至下依次为扫描线VG0、VG3、VG4、VG7、VG8提供栅极驱动信号时，对于连接到数据线Vd0的像素单元110，其按照第一行第一列、第二行第二列、第三行第一列、第四行第二列、第五行第一列的顺序对像素单元110进行充电，如箭头所示。对于连接到数据线Vd1的像素单元110，其按照第一行第三列、第二行第四列、第三行第三列、第四行第四列、第五行第三列的顺序对像素单元110进行充电，如箭头所示。依此类推。
请参见图3，在第二时间范围内，所述多条数据线Vd0、Vd1、Vd2、…、Vdm连接第二充电电压(即反向电压)。当由上至下依次为扫描线VG1、VG2、VG5、VG6、VG9提供栅极驱动信号时，对于连接到数据线Vd0的像素单元110，其按照第一行第二列、第二行第一列、第三行第二列、第四行第一列、第五行第二列的顺序对像素单元110进行充电，如箭头所示。对于连接到数据线Vd1的像素单元110，其按照第一行第四列、第二行第三列、第三行第四列、第四行第三列、第五行第四列的顺序对像素单元110进行充电，如箭头所示。依此类推。即，在第一时间范围内和第二时间范围内，所有的像素单元110都充电完毕。
也就是说，在第一时间范围内，或者在第二时间范围内，数据线Vd0、Vd1、Vd2、…、Vdm上的源极充电电压不用进行极性的变化。仅在第一时间范围和第二时间范围的转换节点上，源极充电电压才会变化，从而避免了因数据线充电电压极性的频繁变化而导致出现充电不足的情况，进而使显示面板出现一列像素单元亮，一列像素单元暗的缺陷。
请参见图4，在另一个实施例中，所述显示面板驱动电路100还包括存储电容共电极线Vst0、Vst1、Vst2、…，存储电容共电极线Vst0、Vst1、Vst2、…的数量与像素单元110的行数相同。具体在本实施例中，所述存储电容共电极线为五根，分别为Vst0、Vst1、Vst2、Vst3、Vst4。所述存储电容共电极线Vst0、Vst1、Vst2、Vst3、Vst4穿过像素单元110设置，用于在显示电极和存储电容共电极线之间形成存储电容Cs，从而使像素单元110充好电的电压能够保持到下一次的画面更新的时候。如图5所示，在液晶显示面板的工作过程中，所述存储电容共电极线Vst与多条数据线Vd0、Vd1、Vd2、…、Vdm的重叠处会产生寄生电容Cm。当在同一时段内，所有的数据线Vd0、Vd1、Vd2、…、Vdm同时为第一充电电压驱动或者第二充电电压驱动时，所述数据线Vd0、Vd1、Vd2、…、Vdm上充电电压信号(第一充电电压或者第二充电电压)可能会通过寄生电容Cm与所述共电极电容电压Vst耦合，从而产生横向串扰的现象。为了避免寄生电容Cm对显示面板显示性能造成影响，在第一时段，使奇数列数据线Vd0、Vd2连接第一充电电压，偶数列数据线Vd1、Vd3连接第二充电电压；在第二时段，使奇数列数据线Vd0、Vd2连接第二充电电压，偶数列数据线Vd1、Vd3连接第一充电电压。即，当同一时间段的数据线Vd0、Vd1、Vd2、…、Vdm既有第一充电电压也有第二充电电压的时候，第一充电电压和第二充电电压通过寄生电容C1、C2、C3、C4、…、Cm对共电极电容电压Vst的影响可以相互抵消，从而减少横向串扰情况的产生。
请参见图6，在第一时段，所述多条数据线Vd0、Vd2连接第一充电电压；所述多条数据线Vd1、Vd3连接第二充电电压。当由上至下依次为扫描线VG0、VG3、VG4、VG7、VG8提供栅极驱动信号时，对于连接到数据线Vd0的像素单元110，所述第一充电电压按照第一行第一列、第二行第二列、第三行第一列、第四行第二列、第五行第一列的顺序对像素单元110进行正向充电，从而使相应像素单元110表现为正极性，如箭头所示。对于连接到数据线Vd1的像素单元110，所述第二充电电压按照第一行第三列、第二行第四列、第三行第三列、第四行第四列、第五行第三列的顺序对像素单元110进行反向充电，从而使相应像素单元110表现为负极性，如箭头所示。依此类推。也就是说，在所述第一时段，连接到单数列数据线Vd0、Vd2的所述第一组像素单元110为正极性，连接到偶数列数据线Vd1、Vd3的所述第一组像素单元110为负极性，且所述第一组像素单元110中的同列数据线两侧的所述像素单元110彼此错开。
请参见图7，在第二时段，所述多条数据线Vd0、Vd2连接第二充电电压，所述多条数据线Vd1、Vd3连接第一充电电压。当由上至下依次为扫描线VG1、VG2、VG5、VG6、VG9提供栅极驱动信号时，对于连接到数据线Vd0的像素单元110，所述第二充电电压按照第一行第二列、第二行第一列、第三行第二列、第四行第一列、第五行第二列的顺序对像素单元110进行反向充电，从而使相应像素单元110表现为负极性，如箭头所示。对于连接到数据线Vd1的像素单元110，所述第一充电电压按照第一行第四列、第二行第三列、第三行第四列、第四行第三列、第五行第四列的顺序对像素单元110进行正向充电，从而使相应像素单元110表现为正极性，如箭头所示。也就是说，在所述第二时段，连接到单数列数据线Vd0、Vd2的所述第二组像素单元110为负极性，连接到偶数列数据线Vd1、Vd3的所述第二组像素单元110为正极性，且所述第二组像素单元110中的同列数据线两侧的所述像素单元110彼此错开。
根据需要，所述数据线Vd0、Vd1、Vd2、Vd3上第一充电电压和第二充电电压的设置方式并不限于上述实施方式。可以理解地，在所述第一时段，连接到单数列数据线Vd0、Vd2的所述第一组像素单元110也可以为负极性；连接到偶数列数据线Vd1、Vd3的所述第一组像素单元为正极性，且所述第一组像素单元110中的同列数据线两侧的所述像素单元110彼此错开。而在所述第二时段，连接到单数列数据线Vd0、Vd2的所述第二组像素单元110为正极性，连接到偶数列数据线Vd1、Vd3的所述第二组像素单元110为负极性，且所述第二组像素单元110中的同列数据线两侧的所述像素单元110彼此错开。上述实施例同样可以实现在同一时间段内，所述数据线Vd0、Vd1、Vd2、…、Vdm既有第一充电电压也有第二充电电压，从而使得第一充电电压和第二充电电压通过寄生电容C1、C2、C3、C4、…、Cm对共电极电容电压Vst的影响可以相互抵消，从而减少横向串扰情况的产生。
根据需要，所述显示面板驱动电路100还包括栅极驱动器120、源极驱动器130和时序控制器140，如图8所示。
所述栅极驱动器120与所述多对扫描线VG0、VG1、VG2、…、VGn电连接，用于将扫描信号输出至所述多条数据线VG0、VG1、VG2、…、VGn。
所述源极驱动器130与所述多条数据线Vd0、Vd1、Vd2、…、Vdm电连接，用于将数据信号输出至所述多条数据线Vd0、Vd1、Vd2、…、Vdm。
所述时序控制器140与所述栅极驱动器120和所述源极驱动器130电连接，用于向所述栅极驱动器120和所述源极驱动器130提供时序信号。具体地，所述时序控制器140可以向所述栅极驱动器120提供时序信号，以使得所述多对扫描线VG0、VG1、VG2、…、VGn按照预设的次序输出栅极驱动信号。所述时序控制器140也可以向所述源极驱动器130提供时序信号，以使得所述多条数据线Vd0、Vd1、Vd2、…、Vdm按照预设的次序输出源极充电电压。
请参见图9，本申请实施例还提供了一种显示面板驱动方法。所述显示面板包括：多对扫描线VG0、VG1、VG2、…、VGn，沿行方向间隔设置。多条数据线Vd0、Vd1、Vd2、…、Vdm，沿列方向间隔设置。多个像素单元110，设置在每对扫描线VG0、VG1、VG2、…、VGn之间且呈矩形阵列分布。每条所述数据线Vd0、Vd1、Vd2、…、Vdm两侧分别设有均与该条数据线Vd0、Vd1、Vd2、…、Vdm连接的两列所述像素单元110。位于每条所述数据线Vd0、Vd1、Vd2、…、Vdm两侧的两个所述像素单元110分别连接所述一对扫描线VG0、VG1、VG2、…、VGn的两条扫描线。同一行彼此间隔一个所述像素单元的两个像素单元110连接至每对所述扫描线VG0、VG1、VG2、…、VGn中的同一扫描线。所述显示面板驱动方法包括以下步骤：
在第一时段，为第一组像素单元110提供驱动电信号。所述第一组像素单元110包括每一行中依次间隔一个像素单元的N个像素单元110，且每相邻两行中上一行的N个像素单元110与下一行中的N个像素单元110在矩形阵列中错开。
在第二时段，为第二组像素单元110提供驱动电信号。所述第二组像素单元110为所述多个像素单元110减去所述第一组像素单元110所得。
根据需要，在所述显示面板驱动方法中，在所述第一时段，所述第一组像素单元110为正极性；在所述第二时段，所述第二组像素单元110为负极性。或者是，在所述第一时段，所述第一组像素单元110为负极性；在所述第二时段，所述第二组像素单元110为正极性。也就是说，在同一时段内，所述数据线Vd0、Vd1、Vd2、…、Vdm所连接的源极充电电压维持不变。相应源极充电电压仅在所述第一时段和第二时段的切换过程中才发生变化，从而减少了因数据线需要频繁变化极性而导致像素单元充电不足的问题，从而避免了显示面板出现一列像素单元亮，一列像素单元暗的缺陷。
根据需要，在所述显示面板驱动方法中，在所述第一时段，连接到单数列数据线Vd0、Vd2的所述第一组像素单元110为正极性，连接到偶数列数据线Vd1、Vd3的所述第一组像素单元110为负极性，且所述第一组像素单元110中的同列数据线两侧的所述像素单元110彼此错开。
在所述第二时段，连接到单数列数据线Vd0、Vd2的所述第二组像素单元110为负极性，连接到偶数列数据线Vd1、Vd3的所述第二组像素单元110为正极性，且所述第二组像素单元110中的同列数据线两侧的所述像素单元110彼此错开。
如前所述，当在同一时段内，所有的数据线Vd0、Vd1、Vd2、…、Vdm同时为第一充电电压驱动或者第二充电电压驱动时，所述数据线Vd0、Vd1、Vd2、…、Vdm上充电电压信号(第一充电电压或者第二充电电压)可能会通过寄生电容Cm与所述共电极电容电压Vst耦合，从而产生横向串扰的现象。为了避免寄生电容Cm对显示面板显示性能造成影响，在第一时段，使奇数列数据线Vd0、Vd2连接第一充电电压，偶数列数据线Vd1、Vd3连接第二充电电压；在第二时段，使奇数列数据线Vd0、Vd2连接第二充电电压，偶数列数据线Vd1、Vd3连接第一充电电压。即，当同一时间段的数据线Vd0、Vd1、Vd2、…、Vdm既有第一充电电压也有第二充电电压的时候，第一充电电压和第二充电电压通过寄生电容C1、C2、C3、C4、…、Cm对共电极电容电压Vst的影响可以相互抵消，从而减少横向串扰情况的产生。
根据需要，所述数据线Vd0、Vd1、Vd2、…、Vdm所连接的源极充电电压也可以设置为：在所述第一时段，连接到单数列数据线Vd0、Vd2的所述第一组像素单元110为负极性，连接到偶数列数据线Vd1、Vd3的所述第一组像素单元110为正极性，且所述第一组像素单元110中的同列数据线两侧的所述像素单元彼此错开。在所述第二时段，连接到单数列数据线Vd0、Vd2的所述第二组像素单元110为正极性，连接到偶数列数据线Vd1、Vd3的所述第二组像素单元110为负极性，且所述第二组像素单元110中的同列数据线两侧的所述像素单元110彼此错开。
本申请实施例还提供了一种显示面板，包括如上所述的显示面板驱动电路。
以上所述仅为本申请的优选实施例，并非因此限制本申请的专利范围，凡是在本申请的发明构思下，利用本申请说明书及附图内容所作的等效结构变换，或直接/间接运用在其他相关的技术领域均包括在本申请的专利保护范围内。

Claims (10)

1.一种显示面板驱动电路，其特征在于，包括：
多对扫描线，沿行方向间隔设置；
多条数据线，沿列方向间隔设置；和
多个像素单元，所述多个像素单元设置在每对扫描线之间且呈矩形阵列分布，每条所述数据线两侧分别设有均与该条数据线连接的两列所述像素单元，位于每条所述数据线两侧的两个所述像素单元分别连接所述一对扫描线的两条扫描线，同一行彼此间隔一个所述像素单元的两个像素单元连接至每对所述扫描线中的同一扫描线；
在第一时段，为第一组像素单元提供驱动电信号，所述第一组像素单元包括每一行中依次间隔一个像素单元的N个像素单元，且每相邻两行中上一行的N个像素单元与下一行中的N个像素单元在矩形阵列中错开；
在第二时段，为第二组像素单元提供驱动电信号，所述第二组像素单元为所述多个像素单元减去所述第一组像素单元所得。
2.如权利要求1所述的显示面板驱动电路，其特征在于，
在所述第一时段，所述第一组像素单元为正极性；
在所述第二时段，所述第二组像素单元为负极性。
3.如权利要求1所述的显示面板驱动电路，其特征在于，
在所述第一时段，所述第一组像素单元为负极性；
在所述第二时段，所述第二组像素单元为正极性。
4.如权利要求1所述的显示面板驱动电路，其特征在于，
在所述第一时段，连接到单数列数据线的所述第一组像素单元为正极性，连接到偶数列数据线的所述第一组像素单元为负极性，且所述第一组像素单元中的同列数据线两侧的所述像素单元彼此错开；
在所述第二时段，连接到单数列数据线的所述第二组像素单元为负极性，连接到偶数列数据线的所述第二组像素单元为正极性，且所述第二组像素单元中的同列数据线两侧的所述像素单元彼此错开；或
在所述第一时段，连接到单数列数据线的所述第一组像素单元为负极性，连接到偶数列数据线的所述第一组像素单元为正极性，且所述第一组像素单元中的同列数据线两侧的所述像素单元彼此错开；
在所述第二时段，连接到单数列数据线的所述第二组像素单元为正极性，连接到偶数列数据线的所述第二组像素单元为负极性，且所述第二组像素单元中的同列数据线两侧的所述像素单元彼此错开。
5.如权利要求1-4任意一项所述的显示面板驱动电路，其特征在于，还包括：
栅极驱动器，与所述多对扫描线电连接，用于将扫描信号输出至所述多对扫描线；
源极驱动器，与所述多条数据线电连接，用于将数据信号输出至所述多条数据线；以及
时序控制器，与所述栅极驱动器和源极驱动器电连接，用于向所述栅极驱动器和所述源极驱动器提供时序信号。
6.一种显示面板驱动方法，所述显示面板包括：多对扫描线，沿行方向间隔设置；多条数据线，沿列方向间隔设置；和多个像素单元，所述多个像素单元设置在每对扫描线之间且呈矩形阵列分布，每条所述数据线两侧分别设有均与该条数据线连接的两列所述像素单元，位于每条所述数据线两侧的两个所述像素单元分别连接所述一对扫描线的两条扫描线，同一行彼此间隔一个所述像素单元的两个像素单元连接至每对所述扫描线中的同一扫描线，其特征在于，包括以下步骤：
在第一时段，为第一组像素单元提供驱动电信号，所述第一组像素单元包括每一行中依次间隔一个像素单元的N个像素单元，且每相邻两行中上一行的N个像素单元与下一行中的N个像素单元在矩形阵列中错开；
在第二时段，为第二组像素单元提供驱动电信号，所述第二组像素单元为所述多个像素单元减去所述第一组像素单元所得。
7.如权利要求6所述的显示面板驱动方法，其特征在于，
在所述第一时段，所述第一组像素单元为正极性；
在所述第二时段，所述第二组像素单元为负极性。
8.如权利要求6所述的显示面板驱动方法，其特征在于，
在所述第一时段，所述第一组像素单元为负极性；
在所述第二时段，所述第二组像素单元为正极性。
9.如权利要求6所述的显示面板驱动方法，其特征在于，
在所述第一时段，连接到单数列数据线的所述第一组像素单元为正极性，连接到偶数列数据线的所述第一组像素单元为负极性，且所述第一组像素单元中的同列数据线两侧的所述像素单元彼此错开；
在所述第二时段，连接到单数列数据线的所述第二组像素单元为负极性，连接到偶数列数据线的所述第二组像素单元为正极性，且所述第二组像素单元中的同列数据线两侧的所述像素单元彼此错开；或
在所述第一时段，连接到单数列数据线的所述第一组像素单元为负极性，连接到偶数列数据线的所述第一组像素单元为正极性，且所述第一组像素单元中的同列数据线两侧的所述像素单元彼此错开；
在所述第二时段，连接到单数列数据线的所述第二组像素单元为正极性，连接到偶数列数据线的所述第二组像素单元为负极性，且所述第二组像素单元中的同列数据线两侧的所述像素单元彼此错开。
10.一种显示面板，其特征在于，包括如权利要求1-5任意一项所述的显示面板驱动电路。
CN202110449226.XA 2021-04-25 2021-04-25 显示面板驱动电路、驱动方法及显示面板 Pending CN113223472A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110449226.XA CN113223472A (zh) 2021-04-25 2021-04-25 显示面板驱动电路、驱动方法及显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110449226.XA CN113223472A (zh) 2021-04-25 2021-04-25 显示面板驱动电路、驱动方法及显示面板

Publications (1)

Publication Number Publication Date
CN113223472A true CN113223472A (zh) 2021-08-06

Family

ID=77088842

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110449226.XA Pending CN113223472A (zh) 2021-04-25 2021-04-25 显示面板驱动电路、驱动方法及显示面板

Country Status (1)

Country Link
CN (1) CN113223472A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113763863A (zh) * 2021-09-28 2021-12-07 厦门天马微电子有限公司 显示面板的驱动方法、显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101901579A (zh) * 2009-05-31 2010-12-01 上海天马微电子有限公司 液晶显示装置的驱动方法及其驱动电路
CN103076704A (zh) * 2013-01-16 2013-05-01 京东方科技集团股份有限公司 薄膜晶体管阵列基板及其制造方法、显示装置
CN105654919A (zh) * 2016-04-13 2016-06-08 深圳市华星光电技术有限公司 液晶显示电路及液晶显示驱动方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101901579A (zh) * 2009-05-31 2010-12-01 上海天马微电子有限公司 液晶显示装置的驱动方法及其驱动电路
CN103076704A (zh) * 2013-01-16 2013-05-01 京东方科技集团股份有限公司 薄膜晶体管阵列基板及其制造方法、显示装置
CN105654919A (zh) * 2016-04-13 2016-06-08 深圳市华星光电技术有限公司 液晶显示电路及液晶显示驱动方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113763863A (zh) * 2021-09-28 2021-12-07 厦门天马微电子有限公司 显示面板的驱动方法、显示装置
CN113763863B (zh) * 2021-09-28 2024-03-26 厦门天马微电子有限公司 显示面板的驱动方法、显示装置

Similar Documents

Publication Publication Date Title
US7567228B1 (en) Multi switch pixel design using column inversion data driving
US6822718B2 (en) Liquid crystal display
JP3333138B2 (ja) 液晶表示装置の駆動方法
KR101318043B1 (ko) 액정표시장치 및 그 구동방법
US7839374B2 (en) Liquid crystal display device and method of driving the same
US8907883B2 (en) Active matrix type liquid crystal display device and drive method thereof
US7928947B2 (en) Liquid crystal display device and method of driving the same
EP1662472A2 (en) Liquid crystal display device
US20060170639A1 (en) Display control circuit, display control method, and liquid crystal display device
US7369187B2 (en) Liquid crystal display device and method of driving the same
KR20140050150A (ko) 표시 장치
CN110879500B (zh) 显示基板及其驱动方法、显示面板、显示装置
KR100783701B1 (ko) 액정 표시 장치 및 그 구동 방법
CN113223473A (zh) 显示面板驱动电路、驱动方法及显示面板
US20050046620A1 (en) Thin film transistor LCD structure and driving method thereof
US7102612B2 (en) Power-saving circuits and methods for driving active matrix display elements
CN113223472A (zh) 显示面板驱动电路、驱动方法及显示面板
WO2009148006A1 (ja) 表示装置
US20210132453A1 (en) Liquid crystal display device
JP4975322B2 (ja) アクティブマトリクス型液晶表示装置およびその制御方法
JP2005250034A (ja) 電気光学装置、電気光学装置の駆動方法および電子機器
US9030396B2 (en) Liquid display panel driving method
KR20070001475A (ko) 저전력 액정 표시 장치
CN113223474A (zh) 显示面板驱动电路和驱动方法
CN113299249A (zh) 一种液晶显示装置及其驱动方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20210806

RJ01 Rejection of invention patent application after publication