JP3333138B2

JP3333138B2 - 液晶表示装置の駆動方法

Info

Publication number: JP3333138B2
Application number: JP27079398A
Authority: JP
Inventors: 英明酒井
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1998-09-25
Filing date: 1998-09-25
Publication date: 2002-10-07
Anticipated expiration: 2018-09-25
Also published as: US6753835B1; JP2000105575A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は液晶表示装置の駆動方法
に関し、詳細にいえば、残像現象を低減させることがで
きる駆動方法に関する。

【０００２】

【従来の技術】最近は、薄膜トランジスタ（ＴＦＴ）の
ようなスイッチング素子と画素電極とがマトリクス状に
配列されたアクテイブ・マトリツクス型液晶表示装置が
多用されている。しかし液晶表示装置は容量性であるた
め、ホールド型発光特性を有し、一度画素に書き込まれ
たデータは１フレーム周期後に再書き込みされるまで保
持される。そのため、ＣＲＴデイスプレイのような、１
フレーム周期内に一時的に発光するインパルス型発光の
表示装置に比べて、残像が目立ち、特に動画表示におい
て表示特性が低下するという問題がある。

【０００３】この残像の問題に対する１つの対策とし
て、特開昭６４−８２０１９号公報は、バツクライトを
制御することを提案している。バツクライト用の照明装
置は複数個のランプの配列からなり、これらのランプは
液晶表示のライン走査のタイミングに応じて順次に点滅
される。各ランプは、それぞれ所定数（例えば、４４
本）の走査ラインのグループをカバーする。各ランプ
は、関連するグループのすべての走査ラインが駆動され
たとき点灯し、一定時間後に消灯する。しかし、この場
合、ブランキング（表示の消去）はグループ単位で行わ
れるため、走査ライン毎にブランキングを制御できない
という問題がある。

【０００４】特開昭６４−８２０１９号公報の問題を解
決するため、本出願人は、特願平０９−２４８８１８号
において、液晶パネルを上半分と下半分に分割する方法
を提案した。液晶パネルは、ゲート線対（上半分の１つ
と下半分の１つの）を同時に駆動するように制御され
る。上半分と下半分のゲート線は、１フレーム期間のう
ちの所定の期間（例えば、１フレームの前半）に１フレ
ーム分のデータを表示するように対でライン順次に駆動
され、１フレームの残りの期間（例えば、１フレームの
後半）には、強制的にブランキング画像（黒画像）の書
き込みを行うように対でライン順次に再駆動される。こ
の方法は、同じフレーム期間内に黒を強制的に書き込む
ことによって発光時間すなわち表示時間を短縮するもの
であり、残像の問題を良好に解決することができる。し
かし、液晶パネルを２分割する必要があり、また、各パ
ネル半部を同時に駆動するための特別のゲート線駆動回
路および各パネル半部を独立的に駆動するための２つの
データ線駆動回路が必要であり、パネル構造および駆動
回路が複雑化するという問題がある。また、１フレーム
周期を２分割し、第１の期間を表示に、第２の期間をブ
ランキングに割り当てるため、表示時間を変えずにブラ
ンキング時間を変えることができない。したがって、画
像表示に影響を与えずに、ブランキング時間を任意に設
定することができないという問題がある。

【０００５】

【発明が解決しようとする課題】したがって、本発明の
目的は、特別のパネル構造および駆動回路を必要とする
ことなく、走査ライン単位でブランキングを制御して残
像の問題を好適に解決することができる液晶表示装置の
駆動方法を提供することである。

【０００６】

【課題を解決するための手段】本発明は、走査信号を受
け取るゲート線とデータ信号を受け取るデータ線との交
差位置に薄膜トランジスタおよび画素電極を有し、各画
素電極と隣接ゲート線とによって補助容量を形成する形
式のアクテイブ・マトリツクス型液晶表示装置において
残像を減少させるための駆動方法である。本発明の駆動
方法は、１フレームの画像を表示するため、前記走査信
号および前記データ信号に応答して前記画素電極にライ
ン順次にデータを書き込むステップと、各ラインへのデ
ータ書き込みから所定時間後に、各前記隣接ゲート線を
順次に駆動し、前記補助容量を介して前記画素電極の電
位を制御することにより強制的に表示をブランキングす
るステップとを含む。前記所定時間は、前記液晶表示装
置における残像を減少させる画像表示時間を与えるよう
に設定される。好ましくは、ブランキングは黒レベルの
書き込みによって行われ、補助容量は、関連する画素電
極と前段のゲート線とによって形成される。

【０００７】

【発明の実施の形態】次に図面を参照して本発明の良好
な実施例について説明する。本発明のアクテイブ・マト
リクス型液晶表示装置は、アレイ基板上の画素電極と隣
接ゲート線とによって補助容量を形成する形式の液晶パ
ネルを使用する。この形式の補助容量は、従来公知のよ
うに、画素電極の端部領域と隣接ゲート線とが位置的に
重なるようにアレイ基板を構成することによって形成さ
れ、通常、「ＣｓｏｎＧａｔｅ型」の補助容量と呼
ばれている。本発明の実施例では、補助容量が画素電極
と前段のゲート線とによって形成されるものとして説明
する。

【０００８】図１は、ＣｓｏｎＧａｔｅ型の液晶パ
ネルの一部分の電気的等価回路である。液晶パネルは、
アレイ基板上に形成された複数のデータ線Ｄ(m-1)、Ｄ
(m)、Ｄ(m+1)と、ゲート線Ｇ(n-1)、Ｇ(n)、Ｇ(n+1)、
Ｇ(n+2)とを有する。実際にはもっと多数のデータ線お
よびゲート線が設けられることはいうまでもない。デー
タ線とゲート線の交差位置には、行列に配列された液晶
セル１０がある。各液晶セルは薄膜トランジスタ（ＴＦ
Ｔ）１２を含む。各列のＴＦＴ１２のドレイン電極は関
連するデータ線Ｄに接続され、各行のＴＦＴ１２のゲー
ト電極は関連するゲート線Ｇに接続されている。データ
線Ｄは画像データ信号を同時に受取り、ゲート線Ｇはラ
イン順次に液晶セル・ライン（行）を駆動するための走
査信号を受け取る。

【０００９】ＴＦＴ１２のソースはノード１４として示
される画素電極に接続されている。各液晶セル１０の画
素電極は、前段のゲート線と共に補助容量Ｃｓを形成し
ている。容量Ｃlcは、各画素電極１４と、対向基板（す
なわち、カラー・フィルタ(ＣＦ)基板）上の共通電極
（対向電極）１８との間の液晶により与えられる液晶容
量である。ＴＦＴ１２のゲートとソース間には寄生容量
Ｃgsが存在する。

【００１０】図２は、図１の液晶パネルを動作させるの
に適した動作波形を例示している。図２のうち、
「（Ａ）データ書き込み」と示された左側の部分は、従
来公知の書き込み動作を示しており、「（Ｂ）ＢＬ書き
込み」と示された右側の部分は、残像を減少させるため
に本発明によって用いられるブランキング書き込み動作
を示している。まず、左側の従来公知の書き込み動作に
ついて説明する。

【００１１】図２はノーマリー・ホワイト・モードでの
動作を例示している。波形（ａ）は、データ線Ｄに供給
される白（全白）書き込みデータ「Ｖdata（白）」を示
し、波形（ｂ）は、データ線Ｄに供給される黒（全黒）
書き込みデータ「Ｖdata（黒）」を示し、波形（ｃ）は
共通電極の電圧Ｖcomを示し、波形（ｄ）は前段のゲー
ト線電圧Ｖg(n-1)を示し、波形（ｅ）は現在走査されて
いるゲート線の電圧Ｖgを示している。波形（ｆ）は、
ゲ-ト線Ｇ(n)に沿った液晶セルに白が書き込まれたとき
に、これらのセルの液晶の両端にかかる電圧を示し、波
形（ｇ）はゲート線Ｇ(n+1)に沿った液晶セルに白が書
き込まれたときに、これらのセルの両端に現れる電圧を
示している。波形（ｈ）は、ゲ-ト線Ｇ(n)に沿った液晶
セルに黒が書き込まれたときに、これらのセルの液晶の
両端にかかる電圧を示し、波形（ｉ）はゲート線Ｇ(n+
1)に沿った液晶セルに黒が書き込まれたときに、これら
のセルの両端に現れる電圧を示している。

【００１２】図２からわかるように、この例では交流駆
動が用いられており、ライン（行）反転駆動、共通電極
反転駆動、ゲート電極反転駆動、およびフレーム反転駆
動が用いられている。すなわち、データ信号Ｖdataは、
液晶の誘電率異方性により誘起される直流（ＤＣ）成分
を低減させるために、水平走査期間(１Ｈ）毎に反転さ
れている。したがって、隣接するラインの液晶セルは互
いに反対極性に駆動される。また、データ書き込みに必
要な電圧をデータ線駆動回路と共通電極とで分担するこ
とによってデータ線駆動回路に要求される駆動能力およ
び耐圧を減少させるために、共通電極の電圧Ｖcomもデ
ータ信号と同期して駆動される。電圧Ｖcomも、水平走
査周期毎に極性を反転して駆動される。液晶には、ＴＦ
Ｔがオンになったとき、Ｖdata−Ｖcomの電圧が印加さ
れる。さらに、ゲート線Ｇは補助容量Ｃｓを介して画
素電極と結合されているから、ゲート線電圧Ｖgは画素
電極１４の電圧に影響を与える。したがって、書き込み
時に液晶の両端にＶdata−Ｖcomの電圧が正確に印加さ
れるようにするためには、ゲート線電圧が画素電極の電
圧に影響を与えないようにする必要がある。そのため、
ゲート線の電圧は通常、共通電極電圧Ｖcomと同極性で
且つ同振幅で水平走査周期毎に反転駆動される。書き込
みが行われないラインのゲート線および共通電極の電圧
はＶg1とＶg2との間で変化する。また、これらの駆動信
号は、ＤＣ成分を低減させるため、フレーム毎に反転さ
れる。このような反転駆動方式は、例えば、特開平０６
−５９２４５号公報に開示されるように公知であり、そ
れ自体、本発明を構成するものではない。

【００１３】なお、図２において、波形（ａ）〜（ｅ）
に示された水平線は、それぞれの交流駆動波形のセンタ
ー電圧であり、波形（ｆ）〜（ｉ）の水平線は０Ｖレベ
ルを示している。

【００１４】ゲート線電圧Ｖgのパルス２０および２２
は、書き込み時にＴＦＴ１２をオンにするゲート駆動パ
ルスである。ゲート・パルスがＴＦＴ１２に印加され、
ＴＦＴがオンになったとき、画素電極１４はＶdataに充
電される。ゲート・パルスがオフになったとき、画素電
極１４の電位は寄生容量Ｃgsを介してゲート線に突き抜
け、画素電極電位が降下する。このような画素電極電位
の降下分は「突き抜け電圧」と呼ばれる。この電位低下
を補償するため、書き込み時に前段のゲート線が同時に
所定のレベルに駆動される。現在駆動されているゲート
線がＶg(n)であるとしたときは、ゲート・パルス２２と
同時に、前段のゲート線Ｇ(n-1)が補償電圧Ｖc1で駆動
される。補償電圧Ｖc1は補助容量Ｃｓを介して画素電極
１４に結合され、突き抜け電圧を補償する。次にゲート
線Ｖg(n+1)が駆動されるときは、ゲート線Ｖg(n)が前段
のゲート線として補償電圧Ｖc2で同時に駆動され、補助
容量Ｃｓを介して次段の画素電極電位を補償する。隣接
ラインは互いに反転駆動されるから、隣接ゲート線に印
加される補償電圧Ｖc1、Ｖc2は、互いに逆極性を有す
る。このような突き抜け電圧あるいは実効値の補償は、
例えば、特開昭６４−２６８２２号公報および特開平０
９−１７９０９７号公報に示されるように公知であり、
それ自体、本発明を構成するものではない。

【００１５】次に、残像を減少させるための本発明によ
る駆動方法について説明する。本発明は、従来「突き抜
け電圧」の補償のために利用されていた隣接ゲート線の
電圧制御を残像の防止のために有効に利用できることを
見出したものである。残像は、１フレーム期間に対して
画像の表示時間が長いことによって生じるから、１フレ
ーム期間における画像表示時間を短縮するように、ブラ
ンキング画像を書き込み、表示を強制的に消去すること
によって残像効果を低減させることができる。ブランキ
ング画像とは、同一階調からなる非有意画像であり、黒
画像であるのが好ましい。本発明は、隣接ゲート線（こ
の例では、前段のゲート線）の電圧制御によって、デー
タ表示と並行してブランキング書き込みを行う。

【００１６】図３は、通常の画像データ書き込みタイミ
ングと、本発明によるブランキングのための黒レベル書
き込みタイミングを示している。ここでは、ノンインタ
ーレースのライン順次走査が用いられるものとしてい
る。Ｄａｔａは画像データの書き込みを表し、ＢＬはブ
ランキングのための黒レベル書込みを表している。画像
データＤａｔａは１度に１水平走査線（１Ｈ）ずつライ
ン順次に書き込まれ、フレーム開始時点から１フレーム
周期よりも短い所定の時間Ｔが経過したとき、１度に１
水平走査線ずつライン順次に強制的に黒書き込みが行わ
れる。画像データ書き込みとブランキング書き込みは、
時間間隔Ｔをもって液晶パネル上で同時に進行する。

【００１７】図２に戻って説明すると、図２の右側部分
は、図３のブランキング書き込みＢＬで行われる動作を
例示したタイミング図である。フレーム開始時点から時
間Ｔが経過したとき、ブランクにされるべき最初のゲー
ト線が選択され、このゲート線に沿ったすべての液晶セ
ルの画素電極電位を黒レベルにするように前段のゲート
線の電圧が制御される。いま、選択されたゲート線がＧ
(n)であるとすると、ゲート線Ｇ(n)はゲート・パルス２
４で駆動され、同時に前段のゲート線Ｇ(n-1)がブラン
キング電圧ＶBL1で駆動される。図３に関して述べたよ
うに、データ書き込みとブランキング書き込みは液晶パ
ネル上で同時に進行するから、ゲート線Ｇ(n)に沿った
液晶セルもデータ線に画像データを受け取る。したがっ
て、ゲート線Ｇ(n)に沿った液晶セルには、そのときデ
ータ線上にある画像データが書き込まれるが、その際
に、前段のゲート線のブランキング電圧によってすべて
の画素電極電位が修正され、黒レベルに設定される。次
の水平走査期間にゲート線Ｇ(n+1)が選択されたとき
は、ゲート線Ｇ(n)が前段のゲート線としてブランキン
グ電圧ＶBL2で駆動される。これにより、ゲート線Ｇ(n+
1)に沿ったすべての液晶セルの画素電極が黒レベルに書
き込まれる。ブランキング書き込みは、その後、同様に
ライン順次に行われる。

【００１８】ここで、前段のゲート線の駆動によるブラ
ンキング書き込みについて具体的に説明する。ブランキ
ング書き込みは、データ書込みと同時に、前段のゲート
線にブランキング電圧を印加することによって行われ
る。したがって、ブランキング書き込みは、データ線の
電圧に関係なく黒を書き込むことができなければならな
い。いま、選択されたゲート線に沿った液晶セルへのデ
ータ書き込みと同時に、前段のゲート線にブランキング
電圧を印加した場合、書き込み時および書き込み後（保
持状態）の画素電極電荷Ｑは、それぞれ、式（１）およ
び（２）で表される。（１）Ｑ=Ｃgs(Ｖ-Ｖgh)+Ｃｓ(Ｖ-Ｖcs))+Ｃlc(Ｖ-Ｖco
m）（２）Ｑ=Ｃgs(Ｖ'-Ｖgl)+Ｃｓ(Ｖ'-Ｖgl)+Ｃlc(Ｖ'-Ｖ
com）ここで、Ｖ：書き込み時に画素電極に現れる電圧（Ｖdataに
相当する）Ｖ' ：書き込み後に画素電極に保持される電圧Ｖgh ：選択されたゲート線に印加されるゲート駆動パ
ルスの高レベルＶcs ：前段のゲート線に印加される電圧Ｖcom：共通電極（対抗電極）の電圧Ｖgl ：ゲート駆動パルスの低レベル（Ｖg1とＶg2の中
間レベルに相当）Ｃgs ：ゲート−ソース寄生容量Ｃｓ：補助容量Ｃlc ：液晶容量

【００１９】式（１）および（２）から、次が得られ
る。（３）(Ｃgs+Ｃｓ+Ｃlc)(Ｖ-Ｖ')=Ｃgs(Ｖgh-Ｖgl)+Ｃ
ｓ(Ｖcs-Ｖgl) （４）(Ｖ-Ｖ')=[ＣgsＶgh-(Ｃgs+Ｃｓ)Ｖgl+ＣｓＶcs]
／(Ｃgs+Ｃｓ+Ｃlc) したがって、（５）ｄ(Ｖ-Ｖ')／ｄＶcs=Ｃｓ／(Ｃgs+Ｃｓ+Ｃlc)

【００２０】したがって、前段のゲート線の電圧Ｖcsを
制御することにより、保持状態の画素電極電圧を制御す
ることができる。式（５）からわかるように、補助容量
Ｃｓが大きいほど、画素電圧の変化幅を大きくすること
ができるが、通常のＣｓｏｎＧａｔｅ型液晶表示パ
ネルで用いられている補助容量で十分である。

【００２１】ブランキング書込みに必要な前段のゲート
線の電圧の一例を求めてみる。液晶表示装置の容量値Ｃ
gs、Ｃｓ、Ｃlcの一例を示せば、Ｃgs＝０．０１ｐＦ、
Ｃｓ０．１６５ｐＦ、Ｃlc(max)＝０．４１６ｐＦ、Ｃl
c(min)＝０．１６９ｐＦである。なお、Ｃlc(max)は黒
書込みの場合であり、Ｃlc(min)は白書き込みの場合で
ある。式（５）から、（６）ｄ(Ｖ-Ｖ')／ｄＶcs=０．２７９［Ｃlc(max)の場
合］（７）ｄ(Ｖ-Ｖ')／ｄＶcs=０．４７９［Ｃlc(min)の場
合］

【００２２】白書き込み時に画素電極に現れる電圧（デ
ータ線電圧に相当する）をＶdata(白)、白書き込み後に
画素電極に保持される電圧をＶ'(白)、白書き込み時の
前段のゲート線の電圧をＶcs(白)、ブランキング(黒)書
き込み後に画素電極に保持される電圧をＶ'(黒)、ブラ
ンキング書込み時の前段のゲート線の電圧をＶcs(黒)と
すると、式（４）から次の関係が得られる。

【００２３】（８）[Ｖdata(白)-Ｖ'(白)]=[ＣgsＶgh-
(Ｃgs+Ｃｓ)Ｖgl+ＣｓＶcs(白)]／(Ｃgs+Ｃｓ+Ｃlc) （９）[(Ｖdata(白)-Ｖ'(黒))=[ＣgsＶgh-(Ｃgs+Ｃｓ)
Ｖgl+ＣｓＶcs(黒)]／(Ｃgs+Ｃｓ+Ｃlc)

【００２４】したがって、（１０）Ｖ'(白)-Ｖ'(黒)=[-Ｃｓ／(Ｃgs+Ｃs+Ｃlc)]×
［Ｖcs(白)-Ｖcs(黒)]

【００２５】Ｖ'(白)-Ｖ'(黒)は、この例では４．７Ｖ
である。[-Ｃｓ／(Ｃgs+Ｃs+Ｃlc)]は、式（５）および
（７）から、白書込み時（Ｃlcが最小の時）０．４７９
である。したがって、（１１）［Ｖcs(白)-Ｖcs(黒)] =[Ｖ'(白)-Ｖ'(黒)]／[-Ｃｓ／(Ｃgs+Ｃs+Ｃlc)] =４．７／(−０．４７９)＝−９．８（Ｖ）

【００２６】このことは、データ線に白レベルが存在す
るときブランキング書き込みをするためには、白書き込
み時よりも少なくとも−９．８（Ｖ）だけ前段のゲート
線電圧Ｖcsを変化させる必要があることを示している。
実際には液晶は交流駆動され、隣接セル・ラインでは駆
動電圧が逆極性になるから、Ｖcs(黒)はそのセンター電
圧に関して±９．８Ｖの範囲で変化する必要がある。

【００２７】Ｖcsは前段のセル・ラインのＴＦＴをオン
にしてはいけないから、ＶcsはＴＦＴをオンにしない最
大電圧以下にしなければならない。一例では、この最大
電圧は−７．５Ｖである。この場合、Ｖcsのセンター電
圧は−１７．３Ｖ、振幅は±９．８Ｖとなる。したがっ
て、例えば、次のように電圧を設定することができる。
ゲート駆動パルスの高レベルＶgh＝１９Ｖ（従来と同
じ）ブランキング電圧Ｖcsの高レベルＶBL2＝−７．５Ｖブランキング電圧Ｖcsの低レベルＶBL1＝−２７．１ＶＶcsのセンター電圧＝−１７．３Ｖ

【００２８】なお、ゲート電圧の低レベルＶglは図２の
Ｖg1レベルとＶg2レベルとの間のセンター・レベルに相
当し、Ｖcsのセンター電圧とほぼ等しい。実際には、Ｖ
glは、図２に関して上述したように、Ｖg1レベルとＶg2
レベルとの間で交流駆動される。Ｖglの変化幅は±２．
３５Ｖであり、これは白の画素電圧と黒の画素電圧との
差である４．７Ｖの１／２に相当する。また、Ｖcsのセ
ンター電圧は、上述の突き抜け電圧補償により、名目値
からわずかに変動し、そのため、一般に、ゲート電圧の
センター・レベルＶglとは完全には一致しない。

【００２９】−２７．１Ｖという電圧レベルは、従来
「突き抜け電圧」の補償のために用いられていたゲート
線電圧の最低レベル−１１．５Ｖよりも２倍程度大きい
が、通常のＣＭＯＳ回路で十分実施可能である。

【００３０】時間Ｔの減少は輝度を減少させるから、時
間Ｔは、輝度と残像を最適化するように選択する必要が
ある。実験によると、画像表示時間すなわち点灯時間は
１フレーム周期の２０％〜７５％を占めるのが好まし
く、特に好ましいのは、３０％〜６０％である。したが
って時間Ｔは、１フレーム周期の２５％−８０％である
のが好ましく、特に４０％−７０％であるのが好まし
い。時間Ｔは、カウンタ４０のプリセット値を選択する
ことにより、簡単に設定することができる。

【００３１】本発明にしたがって１フレーム周期内で表
示をブランキングするためには、液晶は高速応答特性を
有するものであるのが好ましい。１フレーム周期は通常
１７ｍｓであるから、例えば、その５０％の時間は８．
５ｍｓである。したがって、本発明が有効であるために
は、応答時間が長くても８ｍｓ以下、好ましくは、３ｍ
ｓ以下であるのが好ましい。このような高速応答液晶と
しては、ベンド配向セル（πセル）が知られており、特
に好ましいが、強誘電液晶のような他の高速応答セルも
使用可能である。

【００３２】ブランキングのための黒レベルはデータの
黒レベルと一致する必要はない。ブランキングの目的を
達成するためには、ブランキング信号は一定電位を有
し、非画像状態を与えることができればよい。また、本
発明の実施例では、補助容量が画素電極と前段のゲート
線とによって形成されるものとして説明したが、本発明
は、補助容量が画素電極と後段のゲート線とによって形
成する形式の液晶パネルに適用することも可能である。
また、本発明はノーマリー・ブッラク・モードの液晶表
示装置において残像を低減させるために適用することも
できる。

【００３３】

【発明の効果】特別のパネル構造を必要とすることな
く、走査ライン単位でブランキングを制御して残像の問
題を好適に解決することができる。また、画像表示に影
響を与えることなく、ブランキング時間を任意に設定
し、最適化することができる。

【図面の簡単な説明】

【図１】本発明を適用できる液晶表示パネルの電気的等
価回路図である。

【図２】通常のデータ書き込み動作および本発明に従う
ブランキング書き込み動作を示す波形図である。

【図３】通常のデータ書き込み動作と本発明に従うブラ
ンキング書き込み動作のタイミングを示す図である。

【符合の説明】

１０液晶セル１２ＴＦＴ１４画素電極Ｃgs ゲート−ソース寄生容量Ｃｓ補助容量Ｃlc 液晶容量１８共通電極Ｇゲート線Ｄデータ線ＶBL1、ＶBL2 ブランキング書き込み電圧２０、２２、２４ゲート駆動パルス

───────────────────────────────────────────────────── フロントページの続き (56)参考文献国際公開98／59274（ＷＯ，Ａ１) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G09G 3/36 G02F 1/133

Claims

(57)【特許請求の範囲】

【請求項１】走査信号を受け取るゲート線とデータ信号
を受け取るデータ線との交差位置に薄膜トランジスタお
よび画素電極を有し、各画素電極と隣接ゲート線とによ
って補助容量を形成する形式のアクテイブ・マトリツク
ス型液晶表示装置において残像を減少させるための駆動
方法において、１フレームの画像を表示するため、前記走査信号および
前記データ信号に応答して前記画素電極にライン順次に
データを書き込むステップと、各ラインへのデータ書き込みから所定時間後に、各前記
隣接ゲート線を順次に駆動し、前記補助容量を介して前
記画素電極の電位を制御することにより強制的に表示を
ブランキングするステップとを含み、前記所定時間は、前記液晶表示装置における残像を減少
させる画像表示時間を与えるように設定されることを特
徴とする液晶表示装置の駆動方法。
【請求項２】前記ブランキングが黒レベルの書き込みに
よって行われることを特徴とする請求項１に記載の駆動
方法。
【請求項３】前記所定時間の長さが１フレーム周期の２
５％−８０％であることを特徴とする請求項１または２
に記載の駆動方法。
【請求項４】前記所定時間の長さが１フレーム周期の４
０％−７０％であることを特徴とする請求項１または２
に記載の駆動方法。
【請求項５】各前記補助容量が、関連する画素電極と前
段のゲート線とによって形成されることを特徴とする請
求項１、２、３または４に記載の液晶表示装置の駆動方
法。