CN101369411B - 显示器 - Google Patents

Abstract

一种显示器，其包括具有以矩阵排列的多个像素电路的像素区、多个扫描线、多个电容线、驱动电路、用于生成公共电压信号的生成电路、以及用于校正对驱动电路的电容线进行驱动的信号的校正电路，其中排列在该像素区中的每个像素电路包括具有第一像素电极和第二像素电极的显示元件、以及具有第一电极和第二电极的存储电容器，显示元件的第一像素电极、存储电容器的第一电极以及开关元件的一个端子相连接，存储电容器的第二电极与排列在相对应行的电容线相连接，在显示元件的第二像素电极提供公共电压信号，而且校正电路单元具有用于监控像素区的像素电势的监控区、以及用于基于监控电路的监控结果对驱动电容线的信号进行校正的校正电路。

Description

显示器

本案是申请日为2006年8月18日、申请号为200610149292.0、发明名称为“显示器及其驱动方法”的发明专利申请的分案申请。

相关申请的交叉引用

本发明含有与2005年8月18日在日本专利局提交的日本专利申请No.2005-237924以及2005年8月29日在日本专利局提交的日本专利申请No.2005-248104有关的主题，这些申请的整体内容通过引用结合与此。

技术领域

本发明涉及以矩阵形式排列在显示区域内的液晶单元或其它像素显示元件(电光元件)组成的有源矩阵型显示器以及驱动该显示器的方法。

背景技术

例如使用液晶单元作为像素显示元件(电光元件)的液晶显示器这样的显示器，其特点在于薄的外形以及低功耗。利用这些特点，这样的显示器在例如个人数字助理(PDAs)、移动电话、数码相机、摄像机、个人电脑使用的显示器以及其它电子设备中被使用。

图1是示出液晶显示器(例如参见日本专利公开(A)No.11-119746以及日本专利公开(A)No.2000-298459)的结构的示例的框图。该液晶显示器1具有有效像素区2、垂直驱动电路(VDRV)3以及水平驱动电路(HDRV)4。

该有效像素区2由排列成矩阵形式的多个像素电路21组成。每个像素电路21由作为开关元件的薄膜晶体管(TFT)、其像素电极连接到TFT的漏极(或源极)的液晶单元LC以及其一个电极连接TFT的漏极的存储电容器Cs构成。对于这些像素电路21，扫描线(栅极线)5-1至5-m沿像素阵列的行方向设置，信号线6-1至6-n沿像素阵列的列方向设置。此外，像素电路21的TFT的栅极以行为单位连接到同一扫描线5-1至5-m。此外，像素电路21的源极(或漏极)以列为单位连接到同一信号线6-1至6-n。

此外，在通常的液晶显示器中，单独设置存储电容器线Cs。存储电容器Cs形成在存储电容器线和液晶单元LC的第一电极之间。存储电容器线Cs接收与公共电压VCOM同相的脉冲作为输入，并且存储电容器线Cs也用作存储电容器。在通常的液晶显示器中，有效像素区2中的所有像素电路21的存储电容器共同连接到一个存储电容器线Cs。此外，像素电路21的液晶单元LC的第二电极共同连接到例如每个水平扫描周期(1H)极性翻转的公共电压Vcom的供应线7。

扫描线5-1至5-m通过垂直驱动电路3被驱动，而信号线6-1至6-n通过水平驱动电路4被驱动。

垂直驱动电路3在每个场周期进行垂直方向(行方向)上的扫描，并且以行为单位连续选择与扫描线5-1至5-m相连接的像素电路21。例如，当从垂直驱动电路3给扫描线5-1施加扫描脉冲SP1时，选择第一行的各列的像素，而当给扫描线5-2施加扫描脉冲SP2时，选择第二行的各列的像素。下面以相同的方式，顺序给扫描线5-3、......、5-m施加扫描脉冲SP3、......、SPm。

图2A至图2E是图1所示的通常的液晶显示器的所谓的1H Vcom反相驱动单元中的时序图。

此外，作为另一驱动单元，已知一种使用从存储电容器线Cs进行耦合并且对施加给液晶的电压进行调制的电容耦合驱动单元(例如参见日本专利公开(A)No.2-157815)。

与1H Vcom反相驱动单元相比，上述电容耦合驱动单元通过所谓的过激励可以提高液晶显示器的响应速度，并且还可以降低由Vcom频带生成的音频噪音以及在超高分辨率面板中执行对比度补偿(最优化)等等。

发明内容

可是，当将日本专利公开(A)No.2-157815所述的电容耦合驱动单元应用于使用对于图3所示的施加电压(对于正常的白光规格)具有液晶介电常数ε的特征的液晶材料的液晶显示器时，存在当试图如下列等式(1)、图4和图5所示对黑亮度(black luminance)进行最优化时白亮度(white luminance)变黑(变弱)的缺陷。由此，在应用电容耦合驱动单元的现在的液晶显示器中，存在对黑亮度和白亮度不能同时进行最优化的缺陷。

此外，当将日本专利公开(A)No.2-157815所述的电容耦合驱动单元应用于使用相对于如图3所示的施加电压(例如正常的白光)具有液晶介电常数ε的特征的液晶材料的液晶显示器时，存在如下不足：即，当考虑有效像素电势时，在生产过程中在液晶间隙中产生大的波动，并且栅极氧化膜厚度产生波动，或者在周围环境温度改变时液晶的相对介电常数产生大的波动。此外，当试图对黑亮度进行最优化时，存在白亮度变黑(结束变弱)的不足。

ΔVpixl＝Vsig+{Ccs/(Ccs+Clc)}*ΔVcs-Vcom......(1)

在等式(1)中，ΔVpixl指的是有效像素电势，Vsig指的是视频信号电压，Ccs指的是存储电容，Clc指的是液晶电容，ΔVcs指的是信号CS的电势，Vcom指的是公共电压。如上所述，当试图对黑亮度进行最优化时，白亮度在等式(1)的{Ccs/(Ccs+Clc)}*ΔVcs项上减弱，从而使得液晶介电常数的非线性影响有效像素电势。

因此本发明希望提供一种能够对黑亮度和白亮度同时进行最优化的显示器及其驱动方法。此外，希望提供一种能够对亮度进行最优化(校正)的液晶显示器。

根据本发明第一实施例，提供了一种显示器，其包括：具有以矩阵排列的多个像素电路的像素区，每个所述像素电路写入经过开关元件传播的视频像素数据；多个扫描线，其排列成与像素电路的行阵列相对应，并且控制开关元件的导通；多个电容线，其排列成与像素电路的行阵列相对应；多个信号线，其排列成与像素电路的列阵列相对应，并且传送像素数据；用于可选择地驱动多个扫描线和多个电容线的驱动电路；以及用于生成以预定周期进行电平切换的小振幅公共电压信号的生成电路，其中排列在该像素区中的每个像素电路包括具有第一像素电极和第二像素电极的显示元件，以及具有第一电极和第二电极的存储电容器，显示元件的第一像素电极、存储电容器的第一电极以及开关元件的一个端子相连接，存储电容器的第二电极与排列在相对应行的电容线相连接，给显示元件的第二像素电极提供公共电压信号。

优选的是，该驱动电路驱动被选行的扫描线，向预期像素电路中写入像素数据，然后驱动同一行的电容线。

更优选的是，驱动电路选择第一电平和低于第一电平的第二电平其中之一来作为用于驱动电容线的信号，并且将其施加至相对应的电容线。

更优选的是，选择公共电压信号的振幅以及用于驱动电容线的信号的第一电平和第二电平的电势差值，使得有效像素电势变成预定阈值或更小。

更优选的是，像素电路具有由液晶单元组成的显示元件。

根据本发明第二实施例，提供了一种驱动显示器的方法，该显示器包括：具有以矩阵排列的多个像素电路的像素区，每个所述像素电路写入经过开关元件在整个信号线上传播的视频像素数据；排列成与像素电路的行阵列相对应并且控制开关元件的导通的多个扫描线；排列成与像素电路的行阵列相对应的多个电容线，其中设置在该像素区中的每个像素电路包括具有第一像素电极和第二像素电极的显示元件以及具有第一电极和第二电极的存储电容器，显示元件的第一像素电极、存储电容器的第一电极以及开关元件的一个端子相连接，存储电容器的第二电极与排列在相对应行的电容线相连接，该显示器的驱动方法包括以下步骤：单独驱动电容线；向显示元件的第二像素电极施加以预定周期进行电平切换的小振幅公共电压信号；以及驱动所选行的扫描线；将像素数据写入预期像素电路，然后驱动同一行的电容线。

根据本发明第三实施例，提供了一种显示器，包括：具有以矩阵排列的多个像素电路的像素区，每个所述像素电路写入经过开关元件在整个信号线上传播的视频像素数据；排列成与像素电路的行阵列相对应并且控制开关元件的导通的多个扫描线；排列成与像素电路的行阵列相对应的多个电容线；用于可选择地驱动多个扫描线和多个电容线的驱动电路；用于生成公共电压信号的生成电路以及用于校正对驱动电路电容线进行驱动的信号的校正电路，其中排列在像素区中的每个像素电路包括具有第一像素电极和第二像素电极的显示元件以及具有第一电极和第二电极的存储电容器，显示元件像素单元的第一像素电极、存储电容器的第一电极以及开关元件的一个端子相连接，存储电容器的第二电极与排列在相对应行的电容线相连接，给显示元件的第二像素电极提供公共电压信号，校正电路单元具有用于监控像素区的像素电势的监控区，以及用于基于监控电路的监控结果对驱动电容线的信号进行校正的校正电路。

优选的是，公共电压信号是以预定周期进行电平切换的小振幅信号。

更优选的是，该校正电路单元具有可选择地向校正电路输出监控区的监控像素电势的开关。

可选择的是，优选地，该校正电路的监控区和输入区紧密排列。

可选择的是，更优选地，该校正电路单元具有可选择地向校正电路输出监控区的监控像素电势的开关。

可选择的是，优选地，该校正电路单元包括多个监控像素，多个监控像素的第一电极共同相连接，公共连接线与具有校正电路的连接线相连接。

可选择的是，更优选地，该校正电路单元具有可选择地向校正电路输出监控区的监控像素电势的开关。

可选择的是，更优选地，该驱动电路驱动所选行的扫描线，在预期像素电路中写入像素数据，然后驱动同一行的电容线。

可选择的是，更优选地，驱动电路选择第一电平和低于第一电平的第二电平其中之一作为用于驱动电容线的信号，并且将其施加至相对应的电容线。

更优选的是，像素电路具有包括液晶单元的显示元件。

根据本发明第四实施例，提供了一种显示器，包括：具有以矩阵排列的多个像素电路的像素区，每个所述像素电路写入经过开关元件在整个信号线上传送的视频像素数据；排列成与像素电路的行阵列相对应并且控制开关元件的导通的多个扫描线；排列成与像素电路的行阵列相对应的多个电容线；用于可选择地驱动多个扫描线和多个电容线的驱动电路；用于生成公共电压信号的生成电路，以及用于生成将在整个信号线上传播的视频像素数据的基准驱动器，其中排列在像素区中的每个像素电路包括具有第一像素电极和第二像素电极的显示元件以及具有第一电极和第二电极的存储电容器，显示元件像素单元的第一像素电极、存储电容器的第一电极以及开关元件的一个端子相连接，存储电容器的第二电极与排列在相对应行的电容线相连接，给显示元件的第二像素电极提供公共电压信号，基准驱动器具有对像素区的像素电势进行监控的监控区，以及基于监控电路的监控结果对基准驱动器中生成的信号电压进行校正的校正电路。

根据本发明，其优点在于可以对黑亮度和白亮度两者都进行最优化。此外，优点在于可以校正亮度。

附图说明

本发明的这些和其它目标及特征将通过下面参考附图做出的对优选实施例的描述而变得更清楚，其中：

图1是示出通常的液晶显示器结构的示例的框图；

图2A至2E是图1所示的通常的液晶显示器的所谓1H Vcom反相驱动单元中的时序图；

图3是表示施加的电压和正常的白液晶的相对介电常数之间的关系的曲线图；

图4是表示应用1H Vcom反相驱动单元和相关电容耦合驱动单元的液晶显示器视频信号电压与有效像素电路之间的关系的曲线图；

图5是表示当对应用相关电容耦合驱动单元的液晶显示器的黑亮度进行最优化时白亮度变黑(减弱)的曲线图；

图6是表示根据本发明实施例的有源矩阵型显示器的结构的示例的视图；

图7是表示图1电路的像素区结构的具体示例的电路图；

图8A至8L是表示本发明实施例的驱动栅极线和垂直驱动电路的存储线的示例的时序图；

图9是表示根据本发明的公共电压生成电路的结构的示例的电路图；

图10A至10E是表示本发明的主液晶单元的驱动波形的时序图；

图11是表示等式3中液晶单元的电容器的视图；

图12A至12B是用于解释使用在液晶显示器(正常为白光)中使用的液晶材料的情况下，在白光显示时施加给液晶的有效像素电势ΔVpixW的选择标准的曲线图；

图13是表示根据本发明实施例的驱动单元、相关电容耦合驱动单元以及普通1H Vcom驱动单元的视频信号电压与有效像素电势之间的关系的曲线图；

图14是表示根据本发明实施例的驱动单元以及相关电容耦合驱动单元的视频信号的电压与亮度之间的关系的曲线图；

图15是根据本发明实施例的显示器在玻璃面板的一个单元上形成检测区域和校正电路单元的示例的视图；

图16是根据本发明实施例的显示器在COG面板上形成检测区域和校正电路单元的示例的视图；

图17是根据本发明实施例的显示器在面板上形成检测区域以及在单个液晶LSI中形成校正电路单元的示例的视图；

图18是根据本发明实施例的显示器在玻璃面板的一个单元上形成检测区域和校正电路单元的第二示例的视图；

图19是根据本发明实施例的显示器在COG面板上形成检测区域和校正电路单元的第二示例的视图；

图20是根据本发明实施例的显示器在面板上形成检测区域以及在单个液晶LSI中形成校正电路单元的第二示例的视图；

图21是根据本发明实施例的校正电路单元结构的第一示例的视图；

图22是示出图21所示的校正电路单元的基本结构的视图；

图23是根据本发明实施例的校正电路单元的结构的第二示例的视图；

图24是根据本发明实施例的校正电路单元的结构的第三示例的视图；

图25是根据本发明实施例的校正电路单元的结构的第四示例的视图；

图26是根据本发明实施例的校正电路单元的结构的第五示例的视图；

图27是通过连接水平方向上一条线的所有哑像素(dummy pixel)电极组成的监控像素的示例的视图；

图28是根据本发明实施例的校正电路单元的结构的第六示例的视图；

图29是根据本发明实施例的校正电路单元的结构的具体示例的电路图；

图30是图29的电路图的时序图；

图31是解释校正电路相对于像素结构的影响的视图；

图32是解释校正电路相对于像素结构的影响的视图；以及

图33A至33B是根据本发明实施例在安装校正电路之前和之后的γ(gamma)特性的波动状态的视图。

具体实施方式

下面将参考附图对本发明的实施例进行解释。

第一实施例

图6是表示根据本发明第一实施例使用例如液晶单元作为像素的显示元件(电光元件)的有源矩阵型显示器结构的示例的视图。

该显示器100具有作为其主要构成元件的有效像素区101、垂直驱动电路(VDRV)102、水平驱动电路(HDRV)103以及公共电压生成电路(VcomGen)104。

如图7所示，有效像素区101由设置成m×n矩阵的多个像素电路PXLC构成。尤其是，为了得到整体上的正常显示，排列例如320×RGB×320个像素电路。注意：在图7中，为了简化结构，示出4×4矩阵阵列。

例如图7所示，每个像素电路PXLC由作为开关元件的TFT(薄膜晶体管)201、其第一像素电极连接至TFT201的漏极(或源极)的液晶单元LC201以及其第一电极连接至TFT201的漏极的存储电容器Cs201配置而成。注意：TFT201的漏极、液晶单元LC201的第一像素电极以及存储电容器Cs201的第一电极的连接点形成节点ND201。

栅极线(扫描线)105-1至105-m以及存储电容器线(后面称为“存储线”)106-1至106-m沿这些像素电路PXLC每一行的像素阵列方向设置，信号线107-1至107-n沿每一列的像素阵列方向设置。

此外，像素电路PXLC的TFT201的栅极以行为单位连接到同一栅极线105-1至105-m。像素电路PXLC的存储电容器Cs的第二电极以行为单位连接到同一存储线106-1至106-m。此外，像素电路PXLC的源极(或漏极)以列为单位连接列到同一信号线107-1至107-n。此外，像素电路PXLC的液晶单元LC201的第二像素电极共同连接到在一个水平扫描周期(1H)中极性翻转的小振幅公共电压VCOM的未示出的供应线。

栅极线105-1至105-m由垂直驱动电路102的栅极驱动器所驱动，存储线106-1至106-m由垂直驱动电路102的电容器驱动器(CS驱动器)所驱动，信号线107-1至107-n由水平驱动电路103所驱动。

此外，有效像素区101形成为具有哑像素区108作为包含一行或一个像素的监控电路。该哑像素区108具有与普通有效像素相同的像素结构，可以例如通过在有效像素区101中形成另外的行、通过给其分配位于有效像素区101的最低位置的第m行等等来形成。该哑像素区108检测像素电路PXLC连接节点ND201的电势，并且将其输出至检测电路109。哑像素区108基于下列原因而设置。由于驱动温度的改变所引起的介电常数的波动，以及由于大规模生产引起的形成存储电容器CS201的绝缘膜厚度的波动和液晶单元间隙的波动。引起施加至液晶的电压产生波动。通过设置哑像素区108来电检测出波动量。如以后将要解释的那样，对从CS驱动器输出的存储信号CS进行校正，从而使得从虚拟象素区108检测出的像素电势可以是任意电势。

垂直驱动电路102基本上在每个场周期的垂直方向(行方向)上进行扫描，并且以行为单位连续选择与栅极线105-1至105-m相连接的像素电路PXLC。也就是说，垂直驱动电路102将用来选择第一行的列像素的栅极脉冲GP1赋予栅极线105-1，并且将用来选择第二行的列像素的栅极脉冲GP2赋予栅极线105-2。在此之后，其以相同方式连续将栅极脉冲GP3、......、GPm赋予栅极线105-3、......、105-m。

此外，垂直驱动电路102连续给为每个栅极线单独设置的每个存储线106-1至106-m赋予所选择的第一电平(CSH，例如3V至4V)或第二电平(CSL，例如0V)电容信号(以后称为“存储信号”)CS1至CSm。

图8A至8L是表示本发明实施例的垂直驱动电路的栅极线和存储线的驱动的示例的流程图。

垂直驱动电路102例如按顺序从栅极线105-1至105-m和存储线106-1至106-m的第一行开始驱动，可是，在通过栅极脉冲对栅极线进行驱动之后(在信号写操作之后)，交替选择并施加第一电平CSH和第二电平CSH，作为在如下所述的下一栅极线的栅极脉冲的上升沿定时施加给存储线106-1至106-m的存储信号CS1至CSm的电平。例如，当垂直驱动电路102选择第一电平CSH并将存储信号CS1施加至第一行存储线106-1时，其选择第二电平CSL并将存储信号CS2施加至第二行存储线106-2，选择第一电平CSH并将存储信号CS3施加至第三行存储线106-3，以及选择第二电平CSL并将存储信号CS4施加至第四行存储线106-4。下面以相同方式，交替选择第一电平CSH和第二电平CSL，并将存储信号CS5至CSm施加至存储线106-5至106-m。此外，当选择第二电平CSL并将存储信号CS1施加至第一行存储线106-1时，其选择第一电平CSH并将存储信号CS2施加至第二行存储线106-2，选择第二电平CSL并将存储信号CS3施加至第三行存储线106-3，以及选择第一电平CSH并将存储信号CS4施加至第四行存储线106-4。下面以相同方式，交替选择第二电平CSL和第一电平CSH，并将存储信号CS5至CSm施加至存储线106-5至106-m。

在本发明实施例中，存储线106-1至106-m在栅极脉冲GP的结束端之后(在信号线写操作之后)被驱动，并且通过存储电容器CS201进行耦合，从而改变像素电势(节点ND201的电势)，并对施加给液晶的电压进行调制。

图7是垂直驱动电路102的CS驱动器1020的电平选择输出单元的示例的示意图。CS驱动器1020由可变电源1021、连接至电源1021正极侧的第一电平供应线1022、连接至电源1021负极侧的第二电平供应线1023、以及可选择地将第一电平供应线1022或第二电平供应线1023与为像素阵列的每行而放置的存储线106-1至106-m相连接的开关SW1至SWm配置而成。

此外，在图7中，△Vcs表示第一电平CSH和第二电平CSL的电平差(电势差)。如下所述，该△Vcs和小振幅的交替公共电压Vcom的振幅△Vcom被选择作为可以对黑亮度和白亮度两者进行优化的值。例如，如下所述，将△Vcom和△Vcs的值确定成使得在白光显示时施加至液晶的有效像素电势△VpixW变成不大于0.5V的值。

垂直驱动电路102具有含有垂直移位寄存器组并设置成与栅极缓冲器相对应的多个移位寄存器VSR，其中栅极缓冲器与为像素阵列的每行而设置的栅极线相连接。每个移位寄存器VSR提供有垂直起动脉冲VST和垂直时钟VCK，其中垂直起动脉冲VST指令由未示出的时钟发生器生成的垂直扫描的起动，垂直时钟VCK作为垂直扫描的基准(或具有相反相位的垂直时钟VCK和VCKX)。例如，每个移位寄存器与垂直时钟VCK同步地对垂直起动脉冲VST进行移位操作，并将结果提供至对应的栅极缓冲器。此外，垂直起动脉冲VST从有效像素区101的顶部和底部扩展，并按顺序移动到每个移位寄存器中。因此，基本上通过从移位寄存器VSR提供的垂直时钟、按顺序经由栅极缓冲器对栅极线进行驱动。

基于指令水平扫描起动的水平起动脉冲HST和作为水平扫描的基准的水平时钟HCK(或具有相反相位的水平时钟HCK和HCKX)，水平驱动电路103在每1H(H是水平扫描周期)连续采样输入视频信号Vsig，并通过垂直驱动电路102经由信号线107-1至107-n对以行为单位选出的像素电路PXLC执行写操作。

公共电压生成电路104生成在每个水平扫描周期(1H)中极性翻转的小振幅公共电压VCOM，并且使其经过未示出的供应线，从而将其共同提供给有效像素区101的所有像素电路PXLC的液晶单元LC201的第二像素电极。公共电压Vcom振幅的振幅△Vcom的值被选择为可以对存储信号CS的第一电平CSH和第二电平CSL之差△Vcs以及黑亮度和白亮度照明进行最优化。例如如下所述，将△Vcs和△Vcom的值确定成使得在白光显示时间施加给液晶的有效像素电势△VpixW的值变成不大于0.5V。

在图6中，作为一个示例示出了公共电压生成电路104设置在液晶面板内部的配置，可是，也可以将其设置在面板外部，并且从面板外部提供公共电压Vcom。

图9是表示根据本发明实施例的公共电压生成电路的结构示例的电路图。在图9的示例中，示出了在面板外部生成小振幅公共电压Vcom的情况。

图9的公共电压生成电路由闪光调节电阻元件R1和R2、平滑电容器C1、仅施加小振幅△Vcom的电容器C2、Vcom供应线108的线路电阻Rcom以及Vcom供应线108的寄生电容器Ccom配置而成。

电阻元件R1和R2串联连接在电源电压VCC供应线和地线GND之间。由两个电阻元件R1和R2分割的电压在电阻元件的连接节点ND1生成。电阻元件R2是可变电阻，并且使得生成的电压能够被调整。连接节点ND1连接到面板端子T。电容器C1的第一电极与连接节点ND1和端子T的连接线相连接，而电容器C1的第二电极接地。电容器C2的第一电极与连接节点ND1和端子T的连接线相连接，而第二电极与信号FRP的供应线相连接。

在图9的公共电压生成电路中，根据下面的等式确定小振幅△Vcom：

△Vcom＝{C2/(C1+C2+Ccom)}×FRP......(2)

对于小振幅，可以使用电容耦合或数字生成并使用它。该小振幅△Vcom的值是极小的振幅，例如应该是10mV至1.0V左右的振幅。原因在于：由过激励引起的响应速度的提高、音频噪声的减弱以及其它影响减弱。

如上所述，在本发明实施例中，当利用电容耦合对液晶显示器100进行驱动时，公共电压Vcom的振幅的振幅值△Vcom以及存储信号CS的第一电平CSH和第二电平CSL的差值△Vcs被选择为能够对黑亮度和白亮度进行优化的值。例如，将△Vcs和△Vcom的值选择成使得在白光显示时施加至液晶的有效像素电势△VpixW变成小于0.5V的值。下面，将对本发明实施例的电容耦合驱动操作进行更详细的解释。

图10A至10E是表示本发明实施例的主液晶单元的驱动波形的时序图。图10A表示栅极脉冲GP_N，图10B表示公共电压Vcom，图10C表示存储信号CS_N，图10D表示视频信号Vsig，图10E表示施加至液晶单元的信号Pix_N。

在本实施例的电容耦合驱动操作中，公共电压并不是生成为恒定的直流电压，而是生成为在每个水平扫描周期(1H)极性翻转的小振幅交流信号，并且该公共电压被施加在每个象素电路PXLC的液晶单元LC201的第二像素电极中。此外，存储信号CS_N在根据每个栅极线而独立排列的每个存储线106-1至106-m处的第一电平(CSH，例如3V至4V)或是第二电平(CSL，例如0V)而选择给出。当以这种方式进行驱动时，施加至液晶的有效像素电势△Pix由下一等式给出。

$\mathrm{\ΔVpix}3=\mathrm{Vsig}+\frac{\mathrm{Ccs}}{\mathrm{Ccs}+\mathrm{Clc}+\mathrm{Cg}+\mathrm{Csp}}*\mathrm{\ΔVcs}+\frac{\mathrm{Clc}}{\mathrm{Ccs}+\mathrm{Clc}+\mathrm{Cg}+\mathrm{Csp}}*\frac{\mathrm{\ΔVcom}}{2}-\mathrm{Vcom}$

如图11所示，在等式(3)中，Vsig表示视频信号电压，Ccs表示存储电容器，Clc表示液晶电容，Cg表示节点ND201和栅极线之间的电容，Csp表示节点ND201和信号线之间的电容，△Vcs表示信号CS的电势，Vcom表示公共电压。在等式(3)中，近似等式的第二项{(Ccs/Ccs+Cls)*△Vcs}是其中下阴影(low shade)(白亮度侧)由于液晶介电常数的非线性而变黑(减弱)的项，而近似等式的第三项(Cc1/Ccs+C1s)*△Vcom/2}是其中下阴影侧由于液晶介电常数的非线性而变白的项。也就是说，近似等式的第二项的下阴影(白亮度侧)变黑(减弱)的倾斜部分通过由第三项变白下阴影侧的功能来补偿。此外，通过选择既可以优化黑亮度又可以优化白亮度的值可以得到最优化的对比度。

图12A和12B是用于解释在使用用于液晶显示器的液晶材料(正常情况下为白液晶)的情况下，在白光显示时施加至液晶的有效像素电势△VpixW的选择标准的图。图12A是关于施加的电压的介电常数ε的特性的图，而12B是表示图12A的特性极大改变的区域的放大图。

如这些图所示，对于用于液晶显示器的液晶特性，如果施加大约0.5或更大的电压，则白亮度减弱。因此，为了优化白亮度，在白光显示时施加给液晶的有效像素电势△VpixW必须不大于0.5V。因此，△Vcs和△Vcom的值被确定成使得有效像素电势△VpixW变成不大于0.5V。

作为实际评价的结果，在△Vcs＝3.8V和△Vcom＝0.5V时得到最优对比度。

图13是表示根据本发明实施例的驱动单元、相关电容耦合驱动单元以及普通1H Vcom驱动单元的视频信号电压和有效像素电势的关系的曲线图。在图13中，横坐标表示视频信号电压Vsig，纵坐标表示有效像素电势△Vpix。此外，在图13中，由曲线CV-A表示的线表示根据本发明实施例的驱动单元的特性，由曲线CV-B表示的线表示相关电容耦合驱动单元的特性，由曲线CV-C表示的线表示普通1H Vcom驱动单元的特性。

正如从图12中可以理解的那样，与相关电容耦合驱动单元相比，根据本发明实施例的驱动单元可以得到所述特性的充分提高。

图14是表示根据本发明实施例的驱动单元和相关电容耦合驱动单元的视频信号电压和亮度的关系的曲线图。在图14中，横坐标表示视频信号电压Vsig，而纵坐标表示亮度。此外，在图14中，由曲线CV-a表示的线表示根据本发明实施例的驱动单元的特性，由曲线CV-b表示的线表示相关电容耦合驱动单元的特性。

正如从图14中可以理解的那样，在该相关电容耦合驱动单元中，当对黑亮度(2)进行优化时，白亮度(1)减弱。与此相对的是，根据本发明实施例的驱动单元，通过使Vcom为小振幅，可以对黑光亮度(1)和白亮度(1)两者都进行最优化。

下面的等式(4)表示在根据本发明实施例的驱动单元的等式(3)中设定具体数值时黑光显示的情况下，在黑光显示时的有效像素电势△Vpix_B和白光显示时的有效像素电势△Vpix_W的值。此外，等式(5)表示在相关电容耦合驱动单元的等式(1)中设定具体数值时黑光显示情况下，在黑光显示时的有效像素电势△Vpix_B和白光显示时的有效像素电势△Vpix_W的值。

(1)黑光显示时

$\mathrm{\ΔVpix}\_B=\mathrm{Vsig}+\frac{\mathrm{Ccs}}{\mathrm{Clc}\_b+\mathrm{Ccs}}\×\mathrm{\ΔVcs}+\frac{\mathrm{Clc}\_b}{\mathrm{Clc}\_b+\mathrm{Ccs}}\×\frac{\mathrm{\ΔVcom}}{2}-\mathrm{Vcom}$

$=3.3V+1.65-1.65V$

$=3.3V$

(黑亮度的最优化)

(2)白光显示时

$\mathrm{\ΔVpix}\_W=\mathrm{Vsig}+\frac{\mathrm{Ccs}}{\mathrm{Clc}\_w+\mathrm{Ccs}}\×\mathrm{\ΔVcs}+\frac{\mathrm{Clc}\_w}{\mathrm{Clc}\_w+\mathrm{Ccs}}\×\frac{\mathrm{\ΔVcom}}{2}-\mathrm{Vcom}$

$=0.0V+2.05-1.65V$

$=0.4V$

(白亮度的最优化)

              ......(4)

(1)黑光显示时

$\mathrm{\ΔVpix}\_B=\mathrm{Vsig}+\frac{\mathrm{Ccs}}{\mathrm{Clc}\_b+\mathrm{Ccs}}\×\mathrm{\ΔVcs}-\mathrm{Vcom}$

＝3.3V+-1.65-1.65V

＝3.3V(黑亮度的最优化)

(2)白光显示时

$\mathrm{\ΔVpix}\_W=\mathrm{Vsig}+\frac{\mathrm{Ccs}}{\mathrm{Clc}\_w+\mathrm{Ccs}}\×\mathrm{\ΔVcs}-\mathrm{Vcom}$

$=0.0V+2.45-1.65V$

$=0.8V$

(白亮度减弱)

                ......(5)

如等式(4)和等式(5)所示，在黑光显示时，有效像素电势△Vpix_B变为3.3V，并且在根据本发明实施例的驱动单元和相关驱动单元中黑亮度都被优化。在白光显示时，如等式(5)所示，相关驱动单元的有效像素电势△Vpix_W变成大于0.5V的值，也就是0.8V，由此正如参考图12B所解释的那样白亮度减弱。与此相对的是，根据本发明实施例的驱动单元的有效像素电势△Vpix_W变成小于0.5V的值，也就是0.4V，由此正如参考图12B所解释的那样白亮度得到优化。

接下来，对通过上述结构进行的操作进行解释。

向垂直驱动电路102的移位寄存器提供有指令垂直扫描起动的垂直起动脉冲VST，以及作为由未示出的时钟发生器所生成的垂直扫描的标准的、具有相反相位的垂直时钟VCK和VCKX。该移位寄存器对垂直时钟进行电平移位操作，并且将其延迟不同的延迟时间。例如，在该移位寄存器中，与垂直时钟VCK同步地对垂直起动脉冲VST进行移位，并且将该垂直起动脉冲提供给相对应的栅极缓冲器。此外，垂直起动脉冲VST从有效像素区101的顶部或底部传播，并且连续移位到移位寄存器中。因此，栅极线105-1和105-m基本上通过由移位寄存器VSR提供的垂直时钟按顺序经由栅极缓冲器来驱动。

以这种方式，垂直驱动电路102按顺序例如从第一行开始驱动栅极线105-1至105-m。与此一起，驱动存储线106-1至106-m。这时，通过栅极脉冲对一个栅极线进行驱动，然后在下一栅极线的栅极脉冲的上升沿的定时施加至存储线106-1至106-m的存储信号CS1至CSm的电平被交替选择，并且在第一电平CSH和第二电平CSL处被施加。例如，在选择第一电平CSH并将存储信号CS1施加给第一行的存储线106-1的情况下，选择第二电平CSL并将存储信号CS2施加至第二行的存储线106-2，选择第一电平CSH并将存储信号CS3施加至第三行的存储线106-3，以及选择第二电平CSL并将存储信号CS4施加至第四行的存储线106-4。下面以相同方式，交替选择第一电平CSH和第二电平CSL，并将存储信号CS5至CSm施加至存储线106-5至106-m。由此考虑到光电特性对该存储信号进行校正，从而基于由检测电路109检测到的哑像素区108的电势给出预期电势。

此外，将小振幅△Vcom的交流公共电压Vcom共同地施加给有效像素区101所有像素电路PXLC的液晶单元LC201的第二像素电极。

此外，水平驱动电路103接收指令水平扫描起动的水平起动脉冲HST，以及作为由未示出的时钟发生器所生成的水平扫描的基准且具有相反相位的水平时钟HCK和HCKX，生成采样脉冲，响应生成的采样脉冲连续采样输入视频信号，并将该结果提供给信号线107-1至107-n，作为将要写入像素电路PXLC的数据信号SDT。例如，首先控制R-使用选择器开关为导通状态，并将R数据输出到信号线并写入。当R数据的写操作结束时，仅控制G-使用选择器开关为导通状态，并将G数据输出到信号线并写入。当G数据的写操作结束时，仅控制B-使用选择器开关为导通状态，并将B数据输出到信号线并写入。

在本实施例中，在从该信号线开始的写操作之后(在栅极脉冲GP的后沿之后)，通过从存储线106-1至106-m经由存储电容器CS201进行耦合而改变像素电势(节点ND201的电势)，并且对施加至液晶的电压进行调制。这时，将公共电压Vcom作为小振幅(10mV至1.0V)交变信号来提供，而不是作为常数值信号。由此，对黑亮度进行优化，也对白亮度进行优化。

如上所述，本实施例具有有效像素区101，其由以矩阵排列的多个像素电路PXLC(每个所述像素电路通过TFT201来写视频像素数据)、放置为以便与像素电路的行阵列相对应的栅极线105-1至105-m、放置为以便与像素电路的行阵列相对应的多个电容线106-1至106-m、放置为以便与像素电路的列阵列相对应的信号线107-1至107-m、可选择地驱动栅极线和电容线的垂直驱动电路102、以及生成以预定周期进行电平切换的小振幅公共电压信号的生成电路104组成，每个像素电路包含具有第一像素电极和第二像素电极的液晶单元LC201以及具有第一电极和第二电极的存储电容器CS201。液晶单元的第一像素电极、存储电容器的第一电极以及TFT的一个端子相连接。存储电容器器的第二电极连接至排列在对应行中的电容线。公共电压信号施加至液晶单元的第二像素电极。由此，可以对黑亮度和白亮度两者进行最优化。其结果是，具有可以优化对比度的优点。

注意：在上述实施例中，对将本发明应用于安装模拟接口驱动电路的液晶显示器的情况给出解释，其中该模拟接口驱动电路接收模拟视频信号作为输入，锁存该模拟视频信号，然后将该模拟视频信号连续写入适当的像素中，但是本发明可以同样应用于安装驱动电路的液晶显示器，其中该驱动电路接收数字视频信号作为输入，并且该视频信号通过选择器单元写入线上的像素中。

此外，在上述实施例中，对将本发明应用于使用液晶单元作为像素显示元件(电光元件)的有源矩阵型显示器的情况给出解释，但是本发明并不限于液晶显示器。通常也可以应用于诸如使用EL元件作为像素的显示元件的有源矩阵型电致发光(EL)显示器之类的有源矩阵型显示器。上述根据本实施例的显示器也可以用于直接观看型(direct viewing)显示器(液晶监视器和液晶探视器)的显示面板以及投影型液晶显示器(液晶投影仪)即液晶显示(LCD)面板。

第二实施例

本发明的一个特征为：由图6所示的校正电路109进行存储信号CS的校正，从而对光学特性进行优化，以使得从由包含哑像素区(监控区)的检测区域108检测得到的像素电势变成任何预期的电势。接下来，将通过该结构的具体示例对该特征进行解释，

在本实施例中，由于驱动温度的改变引起的液晶介电常数的波动以及由于大规模生产引起的形成存储电容器CS201的绝缘膜厚度的波动和液晶单元间隙的波动致使施加给液晶的电压产生波动。可以电检测出波动量。施加给液晶的电压的波动被抑制，从而抑制了由于显示温度引起的改变或在大规模生产时的变化。

将参考等效像素电压的模型方程对采用该校正电路单元来优化光学特性的的原因进行解释。

等式(6)是通常的1H Vcom反相驱动单元的有效像素电压的模型等式。正如等式(6)底部的第二项所示，既使Ccs(CS电容器)和Clc(液晶电容)改变，分子和分母却是相同的，从而将会理解，施加给液晶的电压(△Vpix)将不会改变。也就是说，这意味着即使作为改变Ccs的因素的栅极绝缘膜厚度发生波动，作为改变Clc的因素的液晶层之间的间隙发生波动，由于温度改变引起介电常数发生改变，但是施加给液晶的电压将不会改变。

$\mathrm{\ΔVpix}=\mathrm{Vsig}+\frac{\mathrm{Ccs}+\mathrm{Clc}}{\mathrm{Ccs}+\mathrm{Clc}+\mathrm{Cg}+\mathrm{Csp}}*\mathrm{\ΔVcom}-\mathrm{Vcom}$

                       ......(6)

下面的等式(7)是电容耦合驱动情况的模型方程。由于在等式(7)的第二项中分子和分母是不同的，因此将会理解，将感受到上述波动和改变。试图通过对等式(7)中考虑的项的电容改变进行校正来解决这个问题。在本实施例中，改变(校正)了△Vcs的值，从而使考虑项的值保持恒定。

$\mathrm{\ΔVpix}=\mathrm{Vsig}+\frac{\mathrm{Ccs}}{\mathrm{Ccs}+\mathrm{Clc}+\mathrm{Cg}+\mathrm{Csp}}*\mathrm{\ΔVcs}-\mathrm{Vcom}$

                    ......(7)

利用从液晶线进行耦合的液晶驱动单元中的这一缺点意味着相反可以利用电容线的电势差来自由改变亮度的变化。在本实施例中，为监控大规模生产时和温度改变时液晶面板中的波动和改变而提供哑像素(传感像素)，这些改变都可以被检测到，从而实现其中可以对电容线或基准驱动器的电势进行校正并对亮度进行最优化(校正)的液晶显示器。

也就是说，根据本实施例，通过在液晶面板中设置用于监控大规模生产时和温度改变时的波动和改变并且检测这些改变的哑像素(传感像素)，具有如下优点：可以对电容线或基准驱动器的电势进行校正，由此优化(校正)亮度。

注意：图6中未示出的基准驱动器用作生成沿信号线传播的视频像素数据的渐变(shade)电压生成电路。

在实际驱动操作过程中，基本上像素电势或设置在玻璃衬底上的监控用哑像素被检测，并且CS电势△Vcs(图5)被反馈回未示出的基准驱动器，从而对光学特性进行优化。此外，对于产品差异，可以得到和检验过程时的手动调整相同的效果。

在本实施例中，CS电势△Vcs并不是形成为恒定值。例如，通过在玻璃衬底上形成的校正电路单元或在单晶Si上形成的电路单元可以发生变化，从而改善光学特性。注意：通过在检验过程中调整可以得到相同的效果。

图6示出单元结构的示例。下面，将结合图15至图20对适于实际使用的单元结构的示例进行解释。

图15表示根据本实施例的显示器，其中在玻璃上单元面板(unit-on-glasspanel)上形成检测区域108和校正电路109。在这种情况下，通过校正电路109检测出在排列在有效像素区101中的检测区域108中或其临近区域中发生的液晶间隙、栅极氧化膜、液晶相对介电常数等的变化，并且将其反馈给用于对△Vcs进行校正的CS电势△Vcs，使得光学特性变成最佳。

图16表示根据本实施例的显示器，其中在COG面板上形成检测区域108和校正电路109。同样在这种情况下，通过校正电路109检测出在排列在有效像素区101中的检测区域108中或其临近区域中发生的液晶间隙、栅极氧化膜、液晶相对介电常数等的变化，并且将其反馈给用于对△Vcs进行校正的CS电势△Vcs，以使得光学特性变成最佳。

图17表示根据本实施例的显示器，其中在面板上形成检测区域108，在单晶LSI中形成校正电路109。同样在这种情况下，通过校正电路109检测出在排列在有效像素区101中的检测区域108中或其临近区域中发生的液晶间隙、栅极氧化膜、液晶相对介电常数等的变化，并且将其反馈给用于对△Vcs进行校正的CS电势△Vcs，以使得光学特性变成最佳。

图18表示根据本实施例的显示器的第二示例，其中在玻璃上单元面板上形成检测区域108和校正电路109。在这种情况下，通过校正电路109检测出在排列在有效像素区101中的检测区域108中或其临近区域中发生的液晶间隙、栅极氧化膜、液晶相对介电常数等的变化，并且将其反馈给基准驱动器111，以使得光学特性变成最佳。在这种情况下，校正电路109对生成视频像素数据的基准驱动器111的信号电压进行校正。

图19表示根据本实施例的显示器的第二示例，其中在COG面板上形成检测区域108和校正电路109。同样在这种情况下，通过校正电路109检测出在排列在有效像素区101中的检测区域108中或其临近区域中发生的液晶间隙、栅极氧化膜、液晶相对介电常数等的变化，并且将其反馈给基准驱动器111，以使得光学特性变成最佳。

图20是表示根据本实施例的显示器的第二示例的视图，其中在面板上形成检测区域108，在单晶LSI中形成校正电路109。同样在这种情况下，通过校正电路109检测出在排列在有效像素区101中的检测区域108中或其临近区域中发生的液晶间隙、栅极氧化膜、液晶相对介电常数等的变化，并且将其反馈给基准驱动器111，以使得光学特性变成最佳。

接下来，对检测区域108中包含的监控用哑像素区和校正电路单元的结构和功能进行详细的解释。

图21是表示根据本实施例的校正电路的结构的第一示例的示意图。注意：在图21中为了易于理解，仅示出了校正电路单元和有效像素区。此外，图22是表示图21的校正电路的基本结构的框图。

图21的校正电路单元300由形成在同一器件(面板)中的一个哑像素301和校正电路302(图6中由附图标记109表示)组成。在这种情况下，例如通过使用低温多晶硅工艺，可以在该器件中制成校正电路302。该哑(监控)像素301具有与有效像素区101的有效像素电路PXLC相似的电路结构。校正电路302具有用于对监控像素电压Pin和比较基准电压Pref做比较的比较器3021，以及将信号Vcsh输出到垂直驱动电路102的CS驱动器的电源单元的输出电压控制电路3022，其中信号Vcsh用于根据CS比较器3021的比较结果控制Cs电势△Vcs得到最优化。此外，在图19的电路单元300中，校正电路300的哑像素301和比较器3021紧密排列。

在这种情况下，例如，如果哑像素301的存储电容Cs为0.5Pf，液晶电容Clc为0.5pF(即，哑像素的存储电容为1.0pF)，哑像素301和比较器3021之间的连接节点ND301的寄生电容C1为0.06pF，存储线的充电电压Vcs为3.3V，视频信号电压Vsig为3.3V，Vcom为1.65V，那么如下式所示，有效像素电势Vp变为3.21V。只有90mV左右的电压降，因此可以得到良好的监控像素电势。

$\mathrm{Vp}=\mathrm{Vsig}+\frac{\mathrm{Vcs}\×\mathrm{Cs}}{\mathrm{Cs}+\mathrm{Clc}+C_1}-1.65V$

      ^*相对于GND的表示

               ......(8)

$\mathrm{Vp}=3.3V+\frac{3.3V\×0.5\mathrm{pF}}{0.5\mathrm{pF}+0.5\mathrm{pF}+0.06\mathrm{pF}}-1.65V$

$=\underset{\‾}{3.21V}$

                ......(9)

图23是根据本实施例的校正电路结构的第二示例的视图。注意：在图23中，为了易于理解，仅示出了校正电路单元和有效像素区。

该结构的第二示例的校正电路单元300A与图21的校正电路单元300的区别在于：在哑像素301和比较器3021(例如，哑像素的像素电压的输出部件)之间的连接线上提供用于可选择地输出像素电势的开关303。在这种情况下，由下一等式(等式10)给出监控像素电势Vpin。

$\mathrm{Vpin}=\frac{\mathrm{Vp}\×(\mathrm{Cs}+\mathrm{Clc})+V_1\×C_1}{\mathrm{Cs}+\mathrm{Clc}+C_1}$

           ......(10)

此外，如上所述，如果哑像素301的存储电容Cs为0.5pF，液晶电容Clc为0.5pF(即，哑像素的存储电容为1.0pF)，哑像素301和比较器3021之间的连接节点ND301的寄生电容C1为0.06pF，存储线的充电电压Vcs为3.3V，视频信号电压Vsig为3.3V，Vcom为1.65V，那么如下式(等式11)所示，有效像素电势Vp变为3.28V。只有20mV左右的电压降，因此可以得到良好的监控像素电势。

$\mathrm{Vpin}=\frac{3.3V\×1\mathrm{pF}+3.0V\×0.06\mathrm{pF}}{1.06\mathrm{pF}}$

$=\underset{\‾}{3.28V}$

             ......(11)

接下来，对检测区域108中包含的监控用哑像素区和校正电路单元的结构和功能进行详细的解释。

通过以这种方式提供开关303以使得寄生电容C1的影像降低至最小，可以得到更好的监控像素电势。

注意：也可以给哑像素301和比较器3021之间的连接线提供例如预充电电路或复位电路，并且使寄生电容放电至某一程度，然后接通开关303，并通过比较器3021对监控像素电势Vpin和基准电势进行比较。

以上，校正电路302与哑像素301形成在相同的器件上，并且校正电路302排列为靠近哑像素301。下面，将考虑校正电路302安装在外部板上的情况。

图24是根据本实施例的校正电路结构的第三示例的视图。注意：在图24中，为了易于理解，仅示出了校正电路单元和有效像素区。

该第三示例结构的校正电路单元300B具有与图21等效的电路结构，但是校正电路转移到外部板304中。

在这种情况下，例如如果哑像素301的存储电容Cs为0.5pF，液晶电容Clc为0.5pF(即，哑像素的存储电容为1.0pF)，哑像素301和比较器3021之间的连接节点ND301的寄生电容C1为0.06pF，存储线的充电电压Vcs为3.3V，视频信号电压Vsig为3.3V，Vcom为1.65V，那么如下式(等式12)所示，有效像素电势Vp变为1.925V。也就是说，Vp电势理想情况下为3.3V，而图22的结构中，Vp电势为1.925V，有1300mV左右的电压降，因此很难说可以得到良好的监控像素电势。

$\mathrm{Vp}=3.3V+\frac{3.3V\×0.5\mathrm{pF}}{0.5\mathrm{pF}+0.5\mathrm{pF}+5\mathrm{pF}}-1.65V$

$=\underset{\‾}{1.925V}$

          ......(12)

图25是根据本实施例的校正电路单元结构的第四示例的视图。注意：在图25中，为了易于理解，仅示出了校正电路单元和有效像素区。

该第四示例结构的校正电路单元300C具有与图23等效的电路结构，但是校正电路302转移到外部板304。也就是说，在该结构中设置了开关303。

此外，如上所述，如果哑像素301的存储电容Cs为0.5pF，液晶电容Clc为0.5pF(即，哑像素的存储电容为1.0pF)，哑像素301和比较器3021之间的连接节点ND301的寄生电容C1为0.06pF，存储线的充电电压Vcs为3.3V，视频信号电压Vsig为3.3V，那么如下式(等式12)所示，有效像素电势Vp变为3.05V。与1300mV左右电压降相比，电压降可以控制在250mV左右，因此可以得到能经受实际应用的良好的监控像素电势。

$\mathrm{Vpin}=\frac{3.3V\×1\mathrm{pF}+3.0V\×5\mathrm{pF}}{6\mathrm{pF}}$

$=\underset{\‾}{3.05V}$

        ......(13)

通过提供开关303使寄生电容C1的影响降到最小，可以得到良好的监控像素电势。

注意：也可以给哑像素301和比较器3021之间的连接线提供例如预充电电路或复位电路，并且将寄生电容放电至某一程度，然后接通开关303，并通过比较器3021对监控像素电势Vpin和基准电势进行比较。

图26是根据本实施例的校正电路单元结构的第五示例的视图。注意：在图26中，为了易于理解，仅示出了校正电路单元和有效像素区。

第五示例结构的校正电路单元300D与图23的校正电路单元300B的区别在于：作为监控像素，不是如图25所示提供一个哑像素301，而是水平方向上的一条线的所有哑像素电极相连接以使得监控像素305的整体存储电容得到增加。如果有320条水平线，则1pF×320×3(RGB)＝960pF。该值与连接线的寄生电容1pF相比足够大。

在这种情况下，例如如果哑像素301的存储电容Cs为0.5pF，液晶电容Clc为0.5pF(即，哑像素的存储电容为1.0pF)，哑像素301和比较器3021之间的连接节点ND301的寄生电容C1为0.06pF，存储线的充电电压Vcs为3.3V，视频信号电压Vsig为3.3V，Vcom为1.65V，那么如下式(等式14)所示，有效像素电势Vp变为3.39V。与1300mV的电压降相比，电压降可以控制在10mV左右，因此可以得到良好的监控像素电势。

$\mathrm{Vp}=3.3V+\frac{3.3V\×480\mathrm{pF}}{480\mathrm{pF}+480\mathrm{pF}+5\mathrm{pF}}-1.65V$

$=\underset{\‾}{3.29V}$

           ......(14)

图27是通过连接水平方向上一条线的所有哑像素电极所组成的监控像素的示例的视图。

图28是根据本实施例的校正电路单元结构的第六示例的视图。注意：在图28中，为了易于理解，仅示出了校正电路单元和有效像素区。

第六示例的校正电路单元300E与图26的校正电路单元300D的结构的区别在于：在监控像素305外部提供开关303。

此外，如上所述，如果哑像素301的存储电容Cs为0.5pF，液晶电容Clc为0.5pF(即，哑像素的存储电容为1.0pF)，哑像素301和比较器3021之间的连接节点ND301的寄生电容C1为0.06pF，存储线的充电电压Vcs为3.3V，视频信号电压Vsig为3.3V，那么如下式(等式15)所示，有效像素电势Vp变为3.298V。电压降可以从200mV左右减少到2mV左右，因此可以得到良好的监控像素电势。

$\mathrm{Vpin}=\frac{3.3V\×960\mathrm{pF}+3.0V\×5\mathrm{pF}}{965\mathrm{pF}}$

$=\underset{\‾}{3.298V}$

            ......(15)

接下来，对上述校正电路单元302的特定电路结构进行解释。

图29是根据本实施例的校正电路结构的特定示例的电路图。此外，图30是图29的校正电路的时序图。

该校正电路302具有比较器3021、输出电压控制块3022以及输出缓冲器3023。

首先，比较器3021由两个输入电压Pin、Pref组成。输入电压Vpin连接到监控像素电势。在此，监控像素使用部分如上所述排列在有效像素周围的监控像素305或哑像素301。由此，可以检测温度改变和生产差异。此外，如上所述，通过使哑像素在电路配置/结构方面与有效像素相同，可以更精确地检测有效像素的状态。输入电压Pref可以是任何基准电压。施加给监控像素的电压施加任意等级的电压。可以将Pref设置成可以施加给监控像素的电压。此外，连续比较Pref和Pin(监控像素电势)，以检测监控像素电势是低于还是高于Pref，并将其反映到比较器的输出中。比较器3021的输出是数字输出HorL。

注意：有效像素电势和比较像素电势Vpix每隔一个场都翻转电压极性。可是，比较基准电压Pref是直流电压，因此与每个场做比较，最终会出现错误操作。因此，每隔一个场，比较器3021重复操作一个有效/无效周期。

输出电压控制块3022配置成包括电压递升电路30221和电压递减电路30222。通过比较器3021的输出使一个电路可用，从而控制施加给M1栅极的电压。当比较器的输出为L(低电平)时，电压递增电路30221有效地工作，并且电压递减电路30222变为高阻抗(Hi-z)。当比较器3021的输出为H(高电平)时，电压递增电路30221变为高阻抗(Hi-z)，电压递减电路30222有效工作，对电压VcsA进行控制。

输出缓冲器3023配置成包括M恒电流源/Nch源跟随器30231。通过从输出电压控制块3022输出并施加给Nch晶体管M1栅极的电压Vcsh，对Nch晶体管M1的输出阻抗进行控制，其结果是输出电压Vcsh也被控制。

通过由上述单元连续调整Vcsh，检测用哑像素电势变成与从外部施加的基准电势Pref相同的电势，并且反映到有效像素中。

接下来，对上述校正电路的应用的效果进行解释。

总之，在由交流驱动液晶层的显示器中，通过在从信号线开始的写操作之后(在栅极的后沿之后)进行经由电容从存储线(CS线)的耦合来改变像素电势，施加至液晶的电压被调制。此外，通过使反电极具有AC小振幅，对白亮度/黑亮度进行优化。

当通过该驱动操作显示图像时，从下面的等式得到从Cs线施加的电压增益Avcs：

Avcs＝Vcs*Ccs/(Ccs+Clc)

其中，Ccs：每个像素的存储电容，

Clc：像素电极与反电极形成的电容，

Vcs：Cs线的振幅电势＝Vcsh-Vss

                       ......(16)

由下列等式来表述上述等式的Clc：

Clc＝ε_1c*S_pix/d_pix

其中，ε_1c：液晶介电常数，

S_pix：每个像素的像素电极面积，

d_pix：反电极和像素电极之间的间隙

                  ......(17)

在此，液晶介电常数ε_1c具有温度特性，因此根据操作环境，C_lc将会波动。此外，由于大规模生产，因此图31所示的电极4、5之间的间隙d_pix对于所有面板来说不会是定值，因此也变成Clc波动的一个因素。此外，Ccs由如图32所示、插入了层间膜的金属层1和金属层2构成。这可以由下面的等式所表述：

Ccs＝ε_IL*S_cs/dIL

其中，ε_IL：层间膜的介电常数，

S_cs：每个像素的Ccs面积，

d_IL：层间膜的厚度

           ......(18)

由于生产差异引起每个面板的层间膜在膜厚度d_IL方面也会有波动。Ccs也象Clc那样波动。由于操作环境的上述变化、生产差异等，Clc/Ccs将不会是恒定值。来自Cs线的施加电压增益Avcs将极大改变。如果用液晶显示器的γ特性来表示它，则如图33A所示，将会理解，由此会引起极大影响。用通常的驱动方法，操作环境和生产差异对液晶的γ特性具有极大的影响。

与此相对的是，本实施例的校正电路单元的特征在于抑制了该影响。对Vcs(＝Vcsh-Vss)进行动态校正，从而抑制从Cs线施加的电压增益Avcs的电压的变化。此外，围绕有效像素排列的部分哑像素用于检测操作环境和生产差异中的波动。如图33B所示，通过安装本实施例的校正电路，将会理解：通过校正电路302改善了最终的γ特性。也就是说，根据本实施例，与过去相比，可以抑制操作环境和生产差异对液晶显示器γ特性的影响。

接下来，对上述结构的操作进行解释。

向垂直驱动电路102的移位寄存器提供指令垂直扫描的起动的垂直起动脉冲VST，和作为由未示出的时钟发生器生成的垂直扫描的标准、且具有相反相位的垂直时钟VCK和VCKX。该移位寄存器对垂直时钟进行电平移位操作，并且将它们延迟不同的延迟时间。例如，在该移位寄存器中，与垂直脉冲VCK同步地对垂直起动脉冲VST进行移位，并且将其提供给相对应的栅极缓冲器。此外，垂直起动脉冲VST从有效像素区101的顶部或底部传播，并且连续移位到移位寄存器中。因此，栅极线105-1和105-m基本上通过由移位寄存器VSR提供的垂直时钟、顺序地经由栅极缓冲器来驱动。

以这种方式，垂直驱动电路102按例如从第一行开始的顺序驱动栅极线105-1和105-m。与此一起，驱动存储线106-1至106-m。这时，通过栅极脉冲对一个栅极线进行驱动，然后交替选择在下一栅极线的栅极脉冲的上升沿的定时施加至存储线106-1至106-m的存储信号CS1至CSm的电平，并且在第一电平CSH和第二电平CSL时施加。例如，在选择第一电平CSH并将存储信号CS1施加给第一行的存储线106-1的情况下，选择第二电平CSL并将存储信号CS2施加至第二行存储线106-2，选择第一电平CSH并将存储信号CS3施加至第三行存储线106-3，以及选择第二电平CSL并将存储信号CS4施加至第四行存储线106-4。下面以相同方式，交替选择第一电平CSH和第二电平CSL，并将存储信号CS5至CSm施加至存储线106-5至106-m。由此考虑光电特性对该存储信号进行校正，从而基于由检测电路109检测到的哑像素区108的电势给出预期电势。

此外，将小振幅△Vcom的交流公共电压Vcom共同地施加给有效像素区101所有像素电路PXLC的液晶单元LC201的第二像素电极。

此外，水平驱动电路103接收指令水平扫描的起动的水平起动脉冲HST以及作为由未示出的时钟发生器所生成的水平扫描的基准、且具有相反相位的水平时钟HCK和HCKX，生成采样脉冲，响应生成的采样脉冲连续采样输入视频信号，并将这些结果提供给信号线107-1至107-n，作为将被写入像素电路PXLC的数据信号SDT。例如，首先控制R-使用选择器开关为导通状态，并将R数据输出到信号线并写入。当R数据的写操作结束时，仅控制G-使用选择器开关为导通状态，并将G数据输出到信号线并写入。当G数据的写操作结束时，仅控制B-使用选择器开关为导通状态，并将B数据输出至信号线并写入。

在本实施例中，在从该信号线开始的写操作之后(在栅极脉冲GP的后沿之后)，通过从存储线106-1至106-m经由存储电容器CS201进行耦合而改变像素电势(节点ND201的电势)，并且对施加至液晶的电压进行调制。这时，将公共电压Vcom作为小振幅(10mV至1.0V)交变的信号类提供，而不是作为常数值信号。由此，不仅对黑亮度进行优化，也对白亮度进行优化。

如上所述，本实施例具有有效像素区101，其由以矩阵排列的多个像素电路PXLC(每个所述像素电路通过TFT201来写视频像素数据)、放置为以便与像素电路的行阵列相对应的栅极线105-1至105-m、放置为以便与像素电路的行阵列相对应的多个电容线106-1至106-m、放置为以便与像素电路的列阵列相对应的信号线107-1至107-m、可选择地驱动栅极线和电容线的垂直驱动电路102、以及生成以预定周期进行电平切换的小振幅公共电压信号的生成电路104组成，每个像素电路包含具有第一像素电极和第二像素电极的液晶单元LC201以及具有第一电极和第二电极的存储电容器CS201。液晶单元的第一像素电极、存储电容器的第一电极以及TFT的一个端子相连接。存储电容器器的第二电极连接至排列在对应行中的电容线。公共电压信号施加至液晶单元的第二像素电极。由此，可以对黑亮度和白亮度两者进行最优化。其结果是，具有可以优化对比度的优点。

此外，在本实施例中，由于驱动温度引起的液晶介电常数的波动、由于大规模生产时的差异引起的形成存储电容器CS201绝缘膜厚度的波动以及液晶单元间隙的波动致使给液晶施加了电压。该波动可以被电检测到，并且抑制施加给液晶的电压的波动，从而抑制了由于显示器温度引起的变化以及在大规模生产时的差异。

此外，不用考虑前一帧的极性的驱动器之前和之后的阶段(stage)，即通过在将数据写入像素中时调整极性(如POL所示)，本实施例的垂直驱动电路102中的CS驱动器确定CS信号的极性。也就是说，在本实施例中，通过调整正在讨论中的阶段的信号可以进行控制，而不用考虑其之前和之后的阶段的信号。此外，本实施例的垂直驱动电路的CS块等可以由少量的元件构成。这对电路尺寸的减小起到一定的贡献。例如可以将20个或更少的晶体管用于该结构。

注意：在上述实施例中，对将本发明应用于安装模拟接口驱动电路的液晶显示器的情况给出解释，其中该模拟接口驱动电路接收模拟视频信号作为输入，锁存该模拟视频信号，然后将该模拟视频信号连续地写入适当的像素中，但是本发明可以同样应用于安装驱动电路的液晶显示器，其中该驱动电路接收数字视频信号作为输入，并且该视频信号通过选择器单元有序地写入像素中。

此外，在上述实施例中，对将本发明应用于使用液晶单元作为像素显示元件(电光元件)的有源矩阵型显示器的情况给出解释，但是本发明并不限于液晶显示器。通常也可以应用于诸如使用EL元件作为像素的显示元件的有源矩阵型电致发光(EL)显示器之类的有源矩阵型显示器。根据上述实施例的显示器也可以用于直接观看(direct viewing)型视频显示器(液晶监视器和液晶探视器)的显示面板以及投影型液晶显示器(液晶投影仪)即液晶显示(LCD)面板。

本领域技术人员应该理解：根据设计需要以及其它因素可以对本发明进行各种改变、结合、子结合或者替换，只要这些改变、结合、子结合或者替换落入附带的权利要求或其等效物的范围内就可以。

Claims (10)

1.一种显示器，包括：

具有以矩阵排列的多个像素电路的像素区，每个所述像素电路写入经过开关元件在整个信号线上传播的视频像素数据；

多个扫描线，其排列成与像素电路的行阵列相对应，并且控制开关元件的导通；

多个电容线，其排列成与像素电路的行阵列相对应；

用于可选择地驱动多个扫描线和多个电容线的驱动电路；

用于生成以预定周期进行电平切换的小振幅的公共电压信号的生成电路，所述小振幅是10mV到1.0V的振幅；以及

用于校正对驱动电路的电容线进行驱动的信号的校正电路，其中

排列在像素区中的每个像素电路包括：

具有第一像素电极和第二像素电极的显示元件；以及

具有第一电极和第二电极的存储电容器，

显示元件的第一像素电极、存储电容器的第一电极以及开关元件的一个端子相连接，

存储电容器的第二电极与排列在相对应行的电容线相连接，

给显示元件的第二像素电极提供公共电压信号，以及

校正单元具有用于监控像素区的像素电势的监控区，以及用于基于监控电路的监控结果对驱动电容线的信号进行校正的校正电路，

其中，选择公共电压信号的振幅以及用于驱动电容线的信号的第一电平和第二电平的电势差值以便有效像素电势变为0.5V或更少。

2.如权利要求1所述的显示器，其中校正单元具有可选择地向校正电路输出监控区的监控像素电势的开关。

3.如权利要求1所述的显示器，其中校正单元的监控区和校正电路的输入区紧密排列。

4.如权利要求3所述的显示器，其中校正单元具有可选择地向校正电路输出监控区的监控像素电势的开关。

5.如权利要求1所述的显示器，其中校正单元包括多个监控像素，多个监控像素的第一电极共同相连接，公共连接线与连接到校正电路的连接线相连接。

6.如权利要求5所述的显示器，其中校正单元具有可选择地向校正电路输出监控区的监控像素电势的开关。

7.如权利要求1所述的显示器，其中驱动电路驱动所选行的扫描线，在预期像素电路中写入像素数据，然后驱动同一行的电容线。

8.如权利要求6所述的显示器，其中驱动电路选择第一电平和低于第一电平的第二电平其中之一作为用于驱动电容线的信号，并且将其施加至相对应的电容线。

9.如权利要求1所述的显示器，其中像素电路具有包括液晶单元的显示元件。

10.一种显示器，包括：

具有以矩阵排列的多个像素电路的像素区，每个所述像素电路写入经过开关元件在整个信号线上传送的视频像素数据；

多个扫描线，其排列成与像素电路的行阵列相对应，并且控制开关元件的导通；

多个电容线，其排列成与像素电路的行阵列相对应；

用于可选择地驱动多个扫描线和多个电容线的驱动电路；

用于生成以预定周期进行电平切换的小振幅的公共电压信号的生成电路，所述小振幅是10mV到1.0V的振幅；以及

用于生成在整个信号线上传播的视频像素数据的基准驱动器，

其中排列在像素区中的每个像素电路包括：

具有第一像素电极和第二像素电极的显示元件；以及

具有第一电极和第二电极的存储电容器，

显示元件的第一像素电极、存储电容器的第一电极以及开关元件的一个端子相连接，

存储电容器的第二电极与排列在相对应行的电容线相连接，

给显示元件的第二像素电极提供公共电压信号，以及

基准驱动器具有对像素区的像素电势进行监控的监控区，以及基于监控电路的监控结果对基准驱动器中生成的信号电压进行校正的校正电路，

其中，选择公共电压信号的振幅以及用于驱动电容线的信号的第一电平和第二电平的电势差值以便有效像素电势变为0.5V或更少。

Images