JPH06202077A - アクティブマトリクス型液晶表示装置 - Google Patents

アクティブマトリクス型液晶表示装置

Info

Publication number
JPH06202077A
JPH06202077A JP36101092A JP36101092A JPH06202077A JP H06202077 A JPH06202077 A JP H06202077A JP 36101092 A JP36101092 A JP 36101092A JP 36101092 A JP36101092 A JP 36101092A JP H06202077 A JPH06202077 A JP H06202077A
Authority
JP
Japan
Prior art keywords
signal line
liquid crystal
display
transistor
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP36101092A
Other languages
English (en)
Other versions
JP3243583B2 (ja
Inventor
Shigeki Kondo
茂樹 近藤
Shigetoshi Sugawa
成利 須川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP36101092A priority Critical patent/JP3243583B2/ja
Publication of JPH06202077A publication Critical patent/JPH06202077A/ja
Application granted granted Critical
Publication of JP3243583B2 publication Critical patent/JP3243583B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】 【目的】 表示信号線の電圧変化による画素への影響を
抑えて表示特性を向上させる。 【構成】 画素電極に2個のトランジスタを直列に接続
して用い、各表示信号線にトランジスタを介してリセッ
ト信号線を接続し、該リセットトランジスタのゲート電
極を水平シフトレジスタが次に選択する第2トランジス
タ制御信号線に接続することにより、リセットトランジ
スタと次に選択される画素電極への映像信号の転送を同
期して行なう液晶表示装置。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、複数の画素を縦横に配
列し、各画素毎にスイッチング素子を配してアクティブ
マトリクス駆動する液晶表示装置に関する発明である。
【0002】
【従来の技術】近年高精細な画像表示を目的とし、膨大
な数の画素を高周波数で駆動する手段としてアクティブ
マトリクス型の駆動方法が知られている。この方式は、
各画素毎にスイッチング素子、例えばトランジスタを配
し、ドレイン電極を各画素の画素電極に接続し、各列毎
にソース電極を、各行毎にゲート電極を共通に接続し、
1走査線ずつ選択して順次ゲート電極をオンし、同時に
各表示信号線に映像信号を入力し、選択された走査線に
接続されたトランジスタを介して画素電極に映像信号を
入力して表示を行なう方式である。
【0003】図5に従来のアクティブマトリクス型の液
晶表示装置の回路図を示す。図中1は走査信号線、2は
表示信号線、4は画素のスイッチングを行なう薄膜トラ
ンジスタ(以下「TFT」と記す)、7は液晶、10は
表示信号線のスイッチングを行なうTFT、11は垂直
シフトレジスタ、12は水平シフトレジスタ、9は映像
信号線である。
【0004】図5の回路において、ある走査信号線1が
選択され、該走査信号線1に接続しているTFTのゲー
ト4がオンになる。同時に水平シフトレジスタ12が順
次出力線から出力し、表示信号線SW10のゲートを順
次オンする。表示信号線SW10のソースは映像信号線
9に接続しており、オンした期間に映像信号を表示信号
線2に転送する。転送されてきた映像信号はTFT4を
介して画素電極に入力され、次の信号が入力されるま
で、各液晶セルに液晶容量CLCとして保持される。こ
の1水平走査を順次走査線毎に行ない、1画面の表示を
行なう。
【0005】
【発明が解決しようとする課題】液晶容量として保持さ
れた電圧は、各液晶セルに映像信号VLC(t)を転送
する表示信号線2の電圧変化により変動するという問題
が有った。各画素電極と表示信号線2との間の寄生容量
をCDS、表示信号線2の電圧変化(映像信号電圧)を
ΔV とすると、液晶電圧の変動ΔVLCは次式で表
わされる。
【0006】
【数1】 上記電圧変化ΔVLCは、ある画素に着目すると、その
画素に信号電圧が印加さえ、液晶セルにある電荷が充電
されたとしても、同一の表示信号線により映像信号が他
の走査信号線に接続された画素に転送されると、上述の
数1式に従ってその画素の信号電荷が変化することにな
る。TN型液晶は実効駆動電圧で、強誘電性液晶は閾値
電圧により、それぞれ透過状態が決定する。従って、上
記の様な画素の電荷の変動は、所望の液晶の透過状態を
得られないことになる。
【0007】上記TN液晶を用いた場合について更に説
明する。例えば、1フレーム毎にその信号電圧の極性を
変えて信号を印加する場合であるが、(液晶にDC成分
の印加されるのを防止する)液晶自身は、AC電圧成分
に対応して動作するのである。従って、実効電圧Vrms
は、2フレーム分の時間をtF,液晶に転送される信号
電圧をVLC(t)とすると、
【0008】
【数2】 で表される。
【0009】しかしながら、あるラインの画素映像信号
は、上述数1式により、ΔVLC2だけ信号レベルが変化
し、その結果、上記数2式で示した実効電圧Vrmsが変
化し、もはや黒レベルを維持できなくなる。すなわち上
記数2式は、
【0010】
【数3】 のように変化してしまい、実効電圧が変化する。
【0011】いずれにしても、その結果、本来のレベル
を表示していなければいけないあるラインの表示レベル
は、上記数1式に従う電圧変化により別の信号レベルま
で徐々に変化し、もはや、本来のレベルを維持できなく
なってしまう。
【0012】また、このような電圧変化は、一般のテレ
ビ映像信号の様にその信号レベルがリニアに変化する場
合には更に複雑になる。しかも、変動する方向が、表示
信号が入力された画素の信号レベルに近づく方向である
ことから、画素間、或いは走査信号線間の映像ににじみ
が発生し、映像の境界が不明瞭になってくる。このにじ
みは、画面上では、縦縞のスミアとして現れ、画質を著
しく損ねる結果となる。
【0013】更に、画素サイズが小さくなり表示装置が
高精細になる程、その電圧変化が無視できなくなる。こ
れは画素サイズが小さくなることにより、表示信号線と
各画素電極間の寄生容量CDSが液晶容量CLCの減少
分ほど小さくならないために、液晶容量CLCが小さく
なった分、寄生容量CDSの影響が大きくなるためであ
る。
【0014】上記の様な電圧変化ΔVLCを0にするに
は、CDSを0にすることが先ず考えられるが、基本的
に図5に示した様な回路構成においては0にすることは
不可能である。次に、表示信号線の電圧変化そのものを
小さくすることが考えられるが、そのためには、全容量
に対する表示信号線の寄生容量C の割合を小さくす
ることが必要である。しかしながら、表示信号線の寄生
容量そのものは、配線の幅を狭くすることである程度小
さくなるものの、液晶側の容量CDS、CLCに比べる
とはるかに大きい。また、CDSも画素部の構成や大き
さが決まればある程度決定されるので、この容量を大き
くすることも不可能である。
【0015】そこでさらに、液晶容量CLCを大きくす
る方向が考えられる。このために、現存のTN型液晶セ
ル構成に見られる様に液晶容量CLCと並列にCLC
比べ容量の大きな補助容量を形成することが考えられ
る。しかしながら、上記したように、液晶容量CLC
寄生容量C の差が大き過ぎるために、その影響を無
くすためには、同程度或いはそれ以上の補助容量を付加
する必要があり、画素部への表示信号転送の負荷が増大
することになる。画素数が増加し、1走査信号線当たり
にかけられる時間が短くなると、いたずらに負荷容量を
大きく形成することはできなくなる。
【0016】即ち、今後、急速に普及すると考えられる
ハイビジョン用ディスプレイの様に、高精細且つ高速の
駆動が要求されるものについて、前記電圧変化ΔVLC
の問題がますます顕著に現れてくるものと考えられる。
【0017】更に言えば、表示部の画素数を、垂直走査
線450本×水平走査線(表示信号線)600本とした
場合、この水平画素数を持った表示パネルをNTSC信
号で走査した場合、1水平画素(実際には各表示信号線
に寄生する寄生容量)への充電にかけられる時間は、約
90[nsec.]しかない。この時間内に映像入力信
号電荷を表示信号線寄生容量に蓄積する必要がある。蓄
積すべき信号電荷は、パネルとしての表示性能、とりわ
け、階調数をどの程度要求されるかによって決まってく
る。すなわち、表示すべき階調数の1階調分に相当する
信号電圧以上の信号電圧の転送とりこぼしがあると、そ
のパネルの階調特性はもはや維持できなくなる。今後液
晶表示パネルの分野においても、ますます高階調性が要
求されてくるものと思われる。液晶の駆動電圧振幅自体
は、大きく変化しないと思われるので、その場合、1階
調を識別するための信号電圧は、ますます小さくなる。
例えば、液晶の駆動電圧振幅を±5[V]とした場合、
その液晶の電圧−透過率曲線の変化を考慮した場合、表
示階調数を64階調程度実現するためには、20〜30
[mV]前後の信号電圧の差を読み取らなければならな
い。
【0018】例えば、スイッチングするトランジスタを
全てP型MOSのみで構成した場合について考える。入
力される信号の振幅は、3〜13[V]である。この場
合、液晶セルの対向電極の電位は、ほぼ8[V]に設定
した。信号を転送するスイッチングトランジスタを駆動
するゲートパルスの駆動振幅は、0〜15[V]とし
た。
【0019】ここで、表示信号線寄生容量のリセット電
圧を、3[V」、及び8[V]に設定したところ、図4
に示したように、特に、入力信号が小さい場合、リセッ
ト電圧によって表示信号線寄生容量への充電率に差が生
じた。これは先述したように、リセット電圧の違いによ
り、表示信号線寄生容量側が、トランジスタのドレイン
として作用するか、ソースとして作用するかによると考
えられる。
【0020】以上の検討の結果、本発明者等は、高画
質、高階調の液晶表示パネルを実現するための手段とし
て、本発明を得るに至ったのである。
【0021】また、本発明の構成において、表示信号線
のリセット電位を最適化することで、映像入力信号の画
素容量への転送能力を、トランジスタを著しく大きくす
るなどの特別な工夫をすることなく向上させることがで
き、表示階調性能を向上させることができる。
【0022】
【課題を解決するための手段】本発明は、各画素毎のス
イッチング素子に薄膜トランジスタを用いたアクティブ
マトリクス型液晶表示装置であって、上記トランジスタ
が直列に2個接続されて用いられ、表示信号線に接続さ
れた第1トランジスタのゲートを走査信号線に接続し、
上記表示信号線はトランジスタを介して映像信号線に接
続し、水平シフトレジスタの出力線を画素電極に接続さ
れた第2トランジスタのゲート及び上記表示信号線と映
像信号線間に接続したトランジスタのゲートとに接続
し、上記表示信号線にリセット手段を設けてなる特徴と
するアクティブマトリクス型液晶表示装置である。本発
明においては、上記表示信号線に設けたリセット手段
が、水平シフトレジスタが次に選択する第2トランジス
タ制御信号線に接続され、該第2トランジスタと同期し
て上記リセット手段が動作することが望ましい。
【0023】
【作用】本発明の構成によると、利用して表示信号線を
可能な限り一定電位に保持する(リセット)ことによ
り、上記した電圧変化による変動を抑える、或いは影響
の程度を一定にすることで目立たなくすることができ
る。
【0024】
【実施例】図1に本発明の液晶表示装置の一実施態様の
回路図を示す。図中1は走査信号線、2は表示信号線、
3は第2トランジスタ制御信号線、4は第1トランジス
タ、5は第2トランジスタ、7は液晶、9は映像信号
線、10は表示信号線SW、11は垂直シフトレジス
タ、12は水平シフトレジスタ、13はリセット信号
線、14はリセットトランジスタ制御信号線、15はリ
セットトランジスタである。
【0025】本実施態様において、表示信号線の電位制
御手段として具体的にはリセットトランジスタ15を介
してリセット信号線に接続し、リセットトランジスタ制
御信号線14によりゲートをオンして表示信号線の電位
を一定に保持することができる。リセット期間は、例え
ば1水平走査が終了し、次の水平走査が始まる前のブラ
ンキング期間に取れば良い。
【0026】図2に図1とは異なる実施態様を示す。本
実施態様では、リセットトランジスタ15がドレインを
表示信号線2に、ゲートを隣接画素の第2トランジスタ
制御信号線3’に接続し、ソースを共通にリセット信号
線13に接続した装置である。従って、第2トランジス
タ制御信号線3’に水平シフトレジスタ12からゲート
オンの信号が入力されると、表示信号線SW10’がオ
ンして映像信号が表示信号線2’に印加されると同時
に、リセットトランジスタ15のゲートがオンし、リセ
ット信号が表示信号線2に入力され、リセットされる。
その結果、リセット期間が次の表示信号線への映像信号
の入力期間に行なわれることになり、特にリセット期間
を必要とせず、周波数を減らすことなくリセットを行な
うことができる。 (実施例1)本発明に係る駆動回路において、画素数4
60×600(R+G+B)の液晶パネルを作成し、N
TSC映像信号を用いて映像表示を行った。
【0027】リセット電圧を8[V]として実際にアク
ティブマトリクス液晶表示素子を駆動したところ、縦方
向の画像のスミアは全く観察されなかった。ちなみに、
この時の液晶素子の駆動条件は、駆動電圧3〜13
[V]、液晶セルの対向電極電位を8[V]、1フレー
ム毎に信号電圧の極性を反転させるフレーム反転駆動方
法をとった。また、映像入力信号は、上記数3式に基づ
き、あらかじめ補正をかけて入力している。 (実施例2)実施例1と同様に、画素数460×600
(R+G+B)の液晶パネルを作成し、NTSC映像信
号を用いて映像表示を行った。
【0028】リセット電圧を6[V]として実際にアク
ティブマトリクス液晶表示素子を駆動したところ、縦方
向の画像のスミアは全く観察されなかった。ちなみに、
この時の液晶素子の駆動条件は、駆動電圧±8〜
[V]、液晶セルの対向電極電位を0[V]、1フレー
ム及び1水平走査期間毎に信号電圧の極性を反転させる
フレーム&1H反転駆動方法をとった。また、映像入力
信号は、上記数3式に基づく補正は特にかけていなかっ
たが、駆動電圧の振幅が大きくなる他は実施例1と大き
な差は認められなかった。
【0029】また、特に液晶材料として、TN(Twi
sted Nematic)液晶を用いた場合は、その
駆動方法は、中心電圧に対して、正負の信号を入力する
いわゆる交流駆動をするが、その場合、正負の信号のバ
ランスが崩れたままに表示を続けると、液晶分子にDC
成分が印加されることになり、液晶中の不純物イオンの
再配列による液晶分子の焼きつきが徐々に生じ、フリッ
カが目立ち始め、最後には完全に動作しなくなってしま
う現象が生じる。
【0030】そこで、本実施例において、リセット電圧
を6[V]とした理由は、映像入力信号に上記数3式に
基づいた補正をかけていないため、どうしてもDC成分
を除去することができないため、そのDC成分をキャン
セルするために実際に液晶セルにかかる実効電圧を計算
し、DC成分を極小にする電圧として設定した。 (実施例4)本発明第4の実施例を示す。本実施例にお
いて、映像信号を各表示信号線寄生容量及び画素容量に
転送するトランジスタのサイズは、W/L=50/2
[μm](W;ゲート幅、L;ゲート長)、チャネルタ
イプはP型MOSとした。。
【0031】本実施例では、トランジスタを形成する活
性層として、絶縁層上の単結晶シリコン層(SOI層)
を用いた。このような基板の製法としては、ガラス基板
上に堆積した非晶質シリコンや多結晶シリコン膜をエネ
ルギービームにより再結晶化したものや、絶縁膜上に単
結晶シリコンウェハーを貼りあわせた基板などを用いる
ことができる。
【0032】入力するビデオ信号振幅は3〜13
[V]、液晶の対向電極の電圧は、8[V]、スイッチ
ングトランジスタを駆動するためのシフトレジスタの駆
動電圧振幅は0〜15[V]とした。
【0033】また、表示信号線のリセット電圧は3
[V]に設定した。
【0034】また、液晶の表示は、ノーマリーホワイト
(入力信号がないスタンバイ状態で白表示)表示とし
た。
【0035】本実施例において作成した液晶表示パネル
においては、縦縞のスミアは全く観察されなかった。
【0036】また、この結果、特に、映像入力信号が低
い場合、すなわち、表示としては、黒表示に近いところ
での階調性が向上し、入力ビデオ信号全体として、60
階調の液晶表示パネルが実現できた。
【0037】これは、入力ビデオ信号が低い場合におい
て、表示信号線寄生容量への充電が充分に行われたため
と考えられる。
【0038】また、特に液晶材料として、TN(Twi
sted Nematic)液晶を用いた場合は、その
駆動方法は、中心電圧に対して、正負の信号を入力する
いわゆる交流駆動をするが、その場合、正負の信号のバ
ランスが崩れたままに表示を続けると、液晶分子にDC
成分が印加されることになり、液晶中の不純物イオンの
再配列による液晶分子の焼きつきが徐々に生じ、フリッ
カが目立ち始め、最後には完全に動作しなくなってしま
う現象が生じる。
【0039】本実施例による液晶表示パネルにおいて
は、フリッカが著しく減少し、液晶の焼きつきの無い長
寿命のパネルを実現することができた。
【0040】これは、対向電極の中心電圧に対して、特
に、負側の(入力信号の低いレベル)の映像入力信号の
転送能力が向上し、正負の信号のバランスがよりとれる
ようになったためであると考えられる。
【0041】
【発明の効果】以上説明したように、本発明の液晶表示
装置では、表示信号線の電位変動による影響が極力抑え
られているために、縦縞のスミアが解決或いは抑制さ
れ、良好な表示を行なうことができる。
【図面の簡単な説明】
【図1】本発明の一実施態様の回路図である。
【図2】本発明の第2の実施態様の回路図である。
【図3】従来の液晶表示装置の回路図である。
【図4】本発明に係る、リセット電圧と表示信号線寄生
容量の充電率との関係を示す図である。
【符号の説明】
1 走査信号線 2、2’ 表示信号線 3、3’ 第2トランジスタ制御信号線 4、4’ 第1トランジスタ 5、5’ 第2トランジスタ 7 液晶 9 映像信号線 10、10’ 表示信号線SW 11 垂直シフトレジスタ 12 水平シフトレジスタ 13 リセット信号線 14 リセットトランジスタ制御信号線 15、15’ リセットトランジスタ

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 各画素毎のスイッチング素子に薄膜トラ
    ンジスタを用いたアクティブマトリクス型液晶表示装置
    であって、上記トランジスタが直列に2個接続されて用
    いられ、表示信号線に接続された第1トランジスタのゲ
    ートを走査信号線に接続し、上記表示信号線はトランジ
    スタを介して映像信号線に接続し、水平シフトレジスタ
    の出力線を画素電極に接続された第2トランジスタのゲ
    ート及び上記表示信号線と映像信号線間に接続したトラ
    ンジスタのゲートとに接続し、上記表示信号線にリセッ
    ト手段を設けてなる特徴とするアクティブマトリクス型
    液晶表示装置。
  2. 【請求項2】 表示信号線に設けたリセット手段が、水
    平シフトレジスタが次に選択する第2トランジスタ制御
    信号線に接続され、該第2トランジスタと同期して上記
    リセット手段が動作することを特徴とする請求項1記載
    のアクティブマトリクス型液晶表示装置。
JP36101092A 1992-12-29 1992-12-29 アクティブマトリクス型液晶表示装置 Expired - Fee Related JP3243583B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP36101092A JP3243583B2 (ja) 1992-12-29 1992-12-29 アクティブマトリクス型液晶表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP36101092A JP3243583B2 (ja) 1992-12-29 1992-12-29 アクティブマトリクス型液晶表示装置

Publications (2)

Publication Number Publication Date
JPH06202077A true JPH06202077A (ja) 1994-07-22
JP3243583B2 JP3243583B2 (ja) 2002-01-07

Family

ID=18471812

Family Applications (1)

Application Number Title Priority Date Filing Date
JP36101092A Expired - Fee Related JP3243583B2 (ja) 1992-12-29 1992-12-29 アクティブマトリクス型液晶表示装置

Country Status (1)

Country Link
JP (1) JP3243583B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1026945A (ja) * 1996-07-10 1998-01-27 Hitachi Ltd 画像表示素子、画像表示装置およびその駆動方法
US6310594B1 (en) 1998-11-04 2001-10-30 International Business Machines Corporation Driving method and circuit for pixel multiplexing circuits
WO2011065230A1 (en) * 2009-11-30 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device, method for driving the same, and electronic device including the same
US9508276B2 (en) 2012-06-29 2016-11-29 Semiconductor Energy Laboratory Co., Ltd. Method of driving display device including comparator circuit, and display device including comparator circuit

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1026945A (ja) * 1996-07-10 1998-01-27 Hitachi Ltd 画像表示素子、画像表示装置およびその駆動方法
US6310594B1 (en) 1998-11-04 2001-10-30 International Business Machines Corporation Driving method and circuit for pixel multiplexing circuits
GB2344448B (en) * 1998-11-04 2003-04-09 Ibm Driving method and circuit for pixel multiplexing circuits
WO2011065230A1 (en) * 2009-11-30 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device, method for driving the same, and electronic device including the same
US10847116B2 (en) 2009-11-30 2020-11-24 Semiconductor Energy Laboratory Co., Ltd. Reducing pixel refresh rate for still images using oxide transistors
US11282477B2 (en) 2009-11-30 2022-03-22 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device, method for driving the same, and electronic device including the same
US11636825B2 (en) 2009-11-30 2023-04-25 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device, method for driving the same, and electronic device including the same
US9508276B2 (en) 2012-06-29 2016-11-29 Semiconductor Energy Laboratory Co., Ltd. Method of driving display device including comparator circuit, and display device including comparator circuit

Also Published As

Publication number Publication date
JP3243583B2 (ja) 2002-01-07

Similar Documents

Publication Publication Date Title
US9196206B2 (en) Liquid crystal display
US8786535B2 (en) Liquid Crystal display device and driving method thereof, television receiver, liquid crystal display program computer-readable storage medium storing the liquid crystal display program, and drive circuit
KR100433064B1 (ko) 액정표시장치 및 그 구동제어방법
JP2004061590A (ja) 液晶表示装置及びその駆動方法
US10453411B2 (en) Display driving method, display panel and display device
JPH0572999A (ja) 液晶表示装置及びその駆動方法
KR100440360B1 (ko) 액정표시장치및그구동방법
CN107665687A (zh) 一种显示设备
JP3292520B2 (ja) 液晶表示装置
JP4178977B2 (ja) 表示駆動装置及びその駆動制御方法、並びに、アクティブマトリクス型液晶表示装置及びその駆動方法。
JP2950949B2 (ja) 液晶表示装置の駆動方法
JPH10233981A (ja) ディスプレイ装置及びディスプレイ走査方法
JP3243583B2 (ja) アクティブマトリクス型液晶表示装置
JP3213072B2 (ja) 液晶表示装置
JP3090239B2 (ja) 液晶素子の駆動方法および装置
JP3548811B2 (ja) アクティブマトリクス液晶表示装置及びアクティブマトリクス液晶表示素子の駆動方法
JPH06202076A (ja) アクティブマトリクス型液晶表示装置及びその駆動方法
JPH04324419A (ja) アクティブマトリックス型表示装置の駆動方法
JP2625248B2 (ja) 液晶表示装置
JP3243582B2 (ja) アクティブマトリクス型液晶表示装置
US8441473B2 (en) Method for removing offset between channels of LCD panel
JP3897454B2 (ja) 表示駆動回路
JPH06282244A (ja) 液晶表示装置
JP3103161B2 (ja) 液晶表示装置
JPH0580354A (ja) 液晶表示装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010911

LAPS Cancellation because of no payment of annual fees