JP3548811B2 - アクティブマトリクス液晶表示装置及びアクティブマトリクス液晶表示素子の駆動方法 - Google Patents

アクティブマトリクス液晶表示装置及びアクティブマトリクス液晶表示素子の駆動方法 Download PDF

Info

Publication number
JP3548811B2
JP3548811B2 JP18059695A JP18059695A JP3548811B2 JP 3548811 B2 JP3548811 B2 JP 3548811B2 JP 18059695 A JP18059695 A JP 18059695A JP 18059695 A JP18059695 A JP 18059695A JP 3548811 B2 JP3548811 B2 JP 3548811B2
Authority
JP
Japan
Prior art keywords
voltage
liquid crystal
period
switching element
signal line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP18059695A
Other languages
English (en)
Other versions
JPH0915559A (ja
Inventor
知巳 神尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP18059695A priority Critical patent/JP3548811B2/ja
Publication of JPH0915559A publication Critical patent/JPH0915559A/ja
Application granted granted Critical
Publication of JP3548811B2 publication Critical patent/JP3548811B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Description

【0001】
【産業上の利用分野】
この発明は、アクティブマトリクス液晶表示装置及びアクティブマトリクス液晶表示素子の駆動方法に関し、特に、アクティブ素子のオフに伴う画素電極の電圧の低下を抑えることができるアクティブマトリクス液晶表示装置及びアクティブマトリクス液晶表示素子の駆動方法に関する。
【0002】
【従来の技術】
スイッチング素子として、TFT(薄膜トランジスタ)を用いたアクティブマトリクス液晶表示素子中の各画素は図6に示すように、TFT、画素容量CLC、補償容量CS、ゲート信号線GL、データ信号線DLからなる等価回路で表現できる。一般に、画素容量CLCは一方の基板に形成された画素電極と他方の基板に形成された対向電極とその間の液晶とから形成され、補償容量CSは画素電極と絶縁膜を介して複数の画素電極に対向する補償容量線とから形成される。
【0003】
図7に示すように、各画素の選択期間には、対応するゲート信号線GLにゲートパルスを印加してTFTをオンさせ、データ信号線DLにデータ信号を印加して、液晶容量CLCに表示データに対応する電圧を印加する。一方、非選択期間には、ゲート信号線GLのゲートパルスをオフしてTFTをオフさせ、印加電圧を液晶容量CLCに保持させる。
【0004】
ここで、ゲートパルスがオンからオフに切り替わる際、即ち、TFTがオンからオフに切り替わる際に、画素容量CLCを構成する画素電極の電圧がΔV降下する。これは、TFTのゲート・ドレイン間の寄生容量Cgdのために、ゲートパルスの電圧の降下(オンからオフ)が画素電極の電圧に影響するためのである。
【0005】
この問題を解決するため、図6に示すように、液晶容量CLCに補償容量CSを並列に接続し、液晶容量CLCから寄生容量Cdgに奪われた電荷を補償容量CSから補うことにより、電圧降下ΔVを小さくする手法を用いている。
補償容量CSを設けた場合の電圧降下量ΔVは数式1で表される。
【0006】
【数1】
ΔV=Cgd・(Von−Voff)/(Cgd+CLC+CS)
ここで、Vonはゲートパルスのオンレベル、Voffはゲートパルスのオフレベルである。
【0007】
数式1から明らかなように、電圧降下ΔVは完全には解消できず、それを小さく抑えるほど補償容量CSが大きくなり、ドライバの負荷が大きくなる等の問題が発生する。このため、電圧降下量ΔVは、一般に0.5〜2Vに設定されている。
【0008】
【発明が解決しようとする課題】
補償容量CSを形成するためには、画素電極に対向してCS形成用の電極を配置する必要があり、しかも、補償容量CSが大きくなるに従って対向部分の面積を大きくしなければならない。このため、表示エリアが狭くなり、且つ、基板上のパターン密度が高くなってしまう。また、補償容量CSを大きくするに従って、ドライバの負荷が大きくなって。従って、なるべく補償容量を小さくし、できれば付加したくないという実状がある。
【0009】
この発明は、上記実状に鑑みてなされたもので、ゲートパルスのオフにより、液晶に印加される電圧が低下する現象を抑えることが可能なアクティブマトリクス液晶表示装置及びアクティブマトリクス液晶表示素子の駆動方法を提供することを目的とする。
また、この発明は、スイッチング素子の寄生容量に関わらず、液晶に本来印加したい電圧に近い電圧を印加できるアクティブマトリクス液晶表示装置及びアクティブマトリクス液晶表示素子の駆動方法を提供することを目的とする。
また、この発明は、開口率が高いアクティブマトリクス液晶表示装置を提供することを目的とする。
【0010】
【課題を解決するための手段】
上述の目的を達成するため、この発明に係るアクティブマトリックス液晶表示装置は、
スイッチング素子と該スイッチング素子の電流路の一端に接続された画素電極とがマトリクス状に形成された一方の基板と、前記画素電極に対向する対向電極が形成された他方の基板と、前記一方の基板と前記他方の基板との間に配置された液晶と、前記スイッチング素子の制御端に接続された走査信号線と、前記スイッチング素子の電流路の他端に接続されたデータ信号線と、を備える液晶表示素子と、
前記走査信号線に接続され、前記走査信号線に高い電圧のパルス電圧を順次印加して、各走査信号線に接続されたスイッチング素子をオンさせる期間と、前記走査信号線に前記スイッチング素子をオンさせる電圧より低い電圧を印加して、各走査信号線に接続されたスイッチング素子をオフさせる期間とを繰り返す走査信号線ドライバと、
前記データ信号線に接続され、前記走査信号線に印加されるパルス電圧に同期して、前記データ信号線に順次表示データに対応する電圧を印加するデータ信号線ドライバと、
前記対向電極に接続され、順次繰り返される各スイッチング素子をオフさせる期間と各スイッチング素子をオンさせる期間とのうち、前記スイッチング素子をオフさせる各期間の全ての前記スイッチング素子がオフしているタイミングで前記対向電極の電圧を、前記スイッチング素子をオンさせる期間に前記対向電極に印加される電圧より、前記スイッチング素子をオフさせる前記低い電圧の方へ所定電圧降下させる対向電極ドライバと、
より形成されることを特徴とする。
【0011】
また、この発明に係るアクティブマトリックス液晶表示素子の駆動方法は、
スイッチング素子と該スイッチング素子の電流路の一端に接続された画素電極とがマトリクス状に形成された一方の基板と、前記画素電極に対向する対向電極が形成された他方の基板と、前記一方の基板と前記他方の基板との間に配置された液晶と、を備える液晶表示素子の駆動方法において、
各画素の選択期間に電圧の高い信号を印加することにより対応するスイッチング素子をオンして、オンしたスイッチング素子を介して前記画素電極に表示信号に対応する電圧を印加し、電圧の低い信号を印加することによりスイッチング素子をオフして印加電圧を画素電極と対向電極とその間の液晶とより構成される液晶容量に保持させ、
順次繰り返される各画素のスイッチング素子がオフしている期間と各画素のスイッチング素子がオンしている各期間のうち、前記スイッチング素子をオフさせる各期間の電圧を、少なくとも1つの前記スイッチング素子がオンしているタイミングで前記対向電極に印加された電圧より低くした
ことを特徴とする。
【0012】
【作用】
上述した構成のアクティブマトリクス液晶表示装置によれば、すべてのスイッチング素子がオフしている帰線期間に、対向電極の電圧を、前記スイッチング素子をオンさせる期間に前記対向電極に印加される電圧より、前記スイッチング素子をオフさせる低い電圧の方へ所定レベル低下させる。このことは、対向電極の電圧を基準として考えた場合は、画素電極の電圧が所定量上昇することを意味し、電気的には補償容量を大きくしたことと等価である。このため、この発明によれば、スイッチング素子がオフした際に生ずる画素電極の電圧の低下の度合を抑えることができる。また、補償容量を配置する場合には、その容量を小さくすることができ、開口率が大きい液晶表示装置(素子)を提供できる。
【0013】
また、上述した駆動方法によれば、例えば、全てのスイッチング素子がオフしている帰線期間内の所定のタイミングで前記対向電極に印加する電圧を、スイッチング素子がオンしている期間に前記対向電極に印加する電圧より低くし、対向電極の電圧を基準として考えた場合、このことは、画素電極の電圧が所定量上昇することを意味し、電気的には補償容量を大きくしたことと等価な効果が得られる。このため、この発明によれば、スイッチング素子のオフに伴う画素電極の電圧の変化の少なくとも一部を相殺し、本来画素電極に印加したい電圧に近い電圧を印加することができる。また、補償容量を配置する場合には、その容量を小さくすることができ、開口率が大きい液晶表示装置(素子)を提供できる。
【0014】
【実施例】
以下、この発明の実施例を図面を参照して説明する。
(第1実施例)
図3はこの発明の第1実施例にかかるアクティブマトリクス液晶表示素子の断面構成を示す。
図示するように、このアクティブマトリクス型液晶表示素子は、 一対の絶縁性で透明な基板11、12と、基板11と12とを接合する封止材SCと、基板11と12との間に封止された液晶17とから構成される液晶セル18と、液晶セル18を挟んで配置された一対の偏光板21と22とを備えている。
【0015】
基板11には、画素電極13とスイッチング素子としてのTFT31とが図3及び図4に示すように、マトリクス状に配置されている。
TFT31は、基板11上に形成されたゲート電極34とゲート絶縁膜35と半導体層36とドレイン電極37とソース電極38とより構成される。
画素電極13及びTFT31の上には配向膜15が配置されている。
【0016】
さらに、基板11の上には、複数の画素電極13にゲート絶縁膜を介して対向する補償容量線CLが形成されている。
【0017】
図4に示すように、各TFT31のゲート電極は対応する行の走査信号線(ゲートライン)GLに接続され、ドレイン電極は対応する画素電極13に接続され、ソース電極は対応する列のデータ信号線DLに接続されている。
各走査信号線GLは走査信号線ドライバ41に接続され、データ信号線DL、補償容量線CL、対向電極14はデータ信号線ドライバ42に接続されている。
【0018】
基板12には、画素電極13と対向する対向電極14と、対向電極14の上に形成された配向膜16とが設けられている。
液晶17は、例えば、TN液晶、或いは、STN液晶から構成される。
【0019】
次に、図1(A)〜(E)及び図2(A)〜(D)を参照して、上記構成の液晶表示素子の駆動方法を説明する。
図1(A)はデータ信号線ドライバ42に供給される映像信号、図1(B)は走査信号線ドライバ41が任意の走査信号線GLに印加する走査信号(ゲートパルス)の電圧波形、図1(C)はデータ信号線ドライバ42が対向電極14に印加する電圧VCOMの波形、図1(D)は画素電極13の電圧(フレーム毎に極性を反転した場合の例)、図1(E)は対向電極14の電圧を基準とした場合の画素電極13の電圧の波形をそれぞれ示す。
【0020】
走査信号線ドライバ41は図1(B)に示すように、各行の選択期間T1に対応する走査信号線GLに順次ゲートパルスを印加する。ゲートパルスが印加された走査信号線GLに接続されたTFT31はオンする。
このとき、データ信号線ドライバ42は、図1(A)に示す映像信号に従って、映像信号により指示される輝度(階調)を選択画素に表示するために液晶17に印加すべき電圧を、各データ信号線DLに印加する。
図2(A)に示すように、データ信号線DLの電圧VDはゲートパルスによりオンしているTFT31を介して画素電極13に印加され、画素電極13の電圧もほぼVDとなる。
【0021】
選択期間T1が終了し、非選択期間T2となると、ゲートパルスがオフし、それまで画素電極13に印加されていた電圧VDに応じて、画素電極13と対向電極14の対向部分とその間の液晶17とから形成される液晶容量CLCと、画素電極13と補償容量線CLとゲート絶縁膜35とから構成される補償容量CSに電荷が保持される。
【0022】
このとき、TFT31がオフすると同時に走査信号線GLの電圧がオフレベルに低下するため、図2(B)に示すように、液晶容量CLCと補償容量CSに保持された電荷でTFT31のゲート・ドレイン間の寄生容量Cgdを充電する。このため、画素電極13の電圧は電圧VDからΔV1降下する。このとき、電圧降下量ΔV1は数式2で表される。
【0023】
【数2】
ΔV1=Cgd・(Von−Voff)/(Cgd+CLC+CS)
Vonはゲートオンレベル、Voffはゲートオフレベルである。
【0024】
以後、液晶容量CLC及び補償容量CSは保持電圧を維持する。しかし、TFT31、液晶17にも漏電流が存在するため、保持電圧は徐々に低下する。
【0025】
時間が経過し、垂直帰線期間T3になると、データ信号線ドライバ42は、対向電極14の電圧VCOMを図1(C)に示すように通常時の平均的な電圧(基準電圧)よりも所定値VCだけ降下させる。なお、この際、補償容量線CLの電圧も降下させる。
【0026】
対向電極14の電圧VCOMの降下に伴って対向電極14の電圧が低下するため、図2(C)に示すように、寄生容量Cgdに蓄積された正電荷が液晶容量CLCに移動する。これにより、対向電極14の電圧VCOMを基準とした画素電極13の電圧はΔV2だけ上昇し、画素電極13の電圧はデータ信号線ドライバ42がデータ信号線DLに印加した電圧VDに近づく(もしくは、それを超える)。
【0027】
垂直帰線期間TSが終了すると、データ信号線ドライバ42は、図1(C)に示すように基準電圧を対向電極14に印加する。このため、図2(D)に示すように、液晶容量CLCに保持された電荷が再び寄生容量Cgdに移動し、対向電極14の電圧VCOMはΔV2降下する。しかし、垂直帰線期間T3に取り戻した電圧分ΔV2により、実効値的には、正しい電圧(データ信号線ドライバ42がデータ信号線DLに印加した電圧VD)に近づく。
【0028】
次に、該当画素の選択期間になると、前述と同様の一連の動作を繰り返す。
【0029】
以上説明したように、この実施例によれば、垂直帰線期間T3に対向電極14の電圧VCOMを基準値よりもVC降下させる。対向電極14の電圧の変化に対応して画素電極13の電圧も降下するが、対向電極14の電圧を基準とする相対的な画素電極13の電圧はΔV2上昇する。このため、1フレーム当たりの実効値では、寄生容量Cgdによる電圧降下ΔV1が減少した結果となり、実効電圧は本来の電圧(データ信号線ドライバ42がデータ信号線DLに印加した電圧)に近づく。従って、補償容量CSを増加させたのと同様の効果が得られる。
【0030】
次に、映像信号がNTSCコンポジットビデオ信号である場合を例に、電圧降下量VCの値等を検討する。
NTSC方式の場合、規格上、1フィールドは262.5H(Hは水平走査期間)であり、垂直帰線期間(Vブンランキング期間)を20H含む。また、液晶表示装置の場合、一般に200〜234ライン(H)が有効エリアであり、Vブランク期間は28.5〜42.5Hに拡大する。このブランク期間(約30〜40H)の間、対向電極14の電圧VCOMを基準値よりもVCだけ低下させる。
【0031】
数式2から明らかなように、ΔV1=ΔV2とする場合、VC=Von−Voffである。
Vブランキング期間を35Hとした場合、Vブランキング期間の間はΔV1が解消されるとすると、平均的な電圧降下ΔV1’は数式3で表される。
【0032】
【数3】
Figure 0003548811
【0033】
即ち、1フィールドを平均化して考えた場合には、TFTのゲートドレイン間の寄生容量Cgdによる電圧の降下量ΔV1’は、通常駆動の場合の降下量ΔV1の87%に低減する。
【0034】
ΔV1’を0とするためには、数式4が成立する必要がある。
【数4】
ΔV1・(262.5−35)=(ΔV2−ΔV1)・35
数式4を整理すると数式5が得られる。
【数5】
ΔV2=7.5・ΔV1
従って、VCは7.5・(Von−Voff)となる。即ち、電圧降下量VCをゲートパルスのパルス高さの7.5倍とすればよい。このとき、補償容量CSは必要なくなる。
【0035】
また、ΔV1’をΔV1の50%とするためには、数式6が成立する必要がある。
【数6】
Figure 0003548811
数式6を解くと数式7が得られる。
【数7】
ΔV2=3.75・ΔV1
従って、VCは3.75(Von−Voff)となる。即ち、電圧降下量VCをゲートパルスのパルス高の3.75倍とすればよい。
【0036】
今、データ信号線DLに印加された電圧をVD、ゲートパルスがオフした際の画素電極13の電圧の降下量をΔV0、ゲートパルスがオフした後の画素電極13の電圧をVD−ΔVOに設定したい場合を考える。
この場合、従来では数式8が成立するように補償容量CSを設定する。
【数8】
ΔVO=Cgd・(Von−Voff)/(Cgd+CLC+CS)
【0037】
一方、この実施例の駆動方法により、寄生容量Cgdによる画素電極13の電圧の降下量が実効的に従来のa倍(<0a<1)になっている場合、数式9が成立するように補償容量CS’を設定する。
【数9】
ΔVO=Cgd・a・(Von−Voff)/(Cgd+CLC+CS’)
【0038】
数式8と9より、補償容量CS’は数式10で示される。
【数10】
CS’=a・CS+(a−1)(Cgd+CLC)
ここで、CLCとCgdとCSの比を40対3対60とし、a=1/2とすると、CS’=85CS/600=0.108CSとなる。
従って、CSを通常のほぼ1/10の面積に設定できる。
【0039】
(第2実施例)
上記実施例においては、垂直帰線期間T3に対向電極14の電圧VCOMを基準値から降下させたが、各水平走査期間内の適当なタイミングで対向電極14の電圧VCOMを降下させてもよい。このような第2実施例を、次に、図5(A)〜(G)を参照して説明する。
【0040】
図5(A)はデータ信号線ドライバに供給される約2走査期間分の映像信号を示し、図5(B)はデータ信号線ドライバ42がデータ信号線DLに印加するデータ信号の電圧波形を示し、図5(C)は走査信号線ドライバ41に供給されるゲート信号イネーブル信号の電圧波形を示し、図5(D)は走査信号線ドライバ41が第n行の走査信号線GLに印加する走査信号の電圧波形を示し、図5(E)は走査信号線ドライバ41が第n+1行の走査信号線GLに印加する走査信号の電圧波形を示し、図5(F)はデータ信号線ドライバ42が対向電極14に印加する信号の電圧波形を示し、図5(G)は対向電極14の電圧を基準とした場合の画素電極13の電圧波形(ライン反転の場合)を、それぞれ示す。
【0041】
ここで、TFT31として、H/3(Hは水平走査期間)で液晶容量CLCと補償容量CSを充電できる電流駆動能力を有するものを使用し、プリチャージ期間(データ信号線DLを予め高電圧にチャージするために要する時間)がH/6であるとする。この場合、1水平走査期間Hのうち、H/2期間、TFT31をオフさせても液晶表示素子は正しく動作する。このH/2期間中は、どの走査信号線GLもオフ電圧(Voff)となる。このため、TFT31のゲート・ドレイン間の寄生容量Cgdによる画素電極13の電圧の降下ΔV1が発生する。
そこで、第2実施例では、以下に詳述するように、このH/2期間中に対向電極14の電圧VCOMを基準値よりもVC降下させる。
【0042】
即ち、走査信号線ドライバ41は、図5(C)〜(E)に示すように、各水平走査期間Hの後半で非活性レベルとなるゲート出力イネーブル信号を受けており、ゲート出力イネーブル信号がイネーブル(ハイ)レベルの期間に、その水平走査期間に対応する走査信号線GLにゲートパルスを印加する。
【0043】
一方、データ信号線ドライバ42は、図5(B)に示すように、各水平走査期間Hに、各データ信号線DLをプリチャージする(所定電圧レベルに引き上げる)ための電圧信号を出力し、表示期間には、表示階調に対応する電圧を有するデータ信号を出力する。
また、データ信号線ドライバ42は、図5(C)に示すゲート出力イネーブル信号がデスエーブル(ロー)レベルの期間に、対向電極14の電圧を通常時の中心レベルVCOMよりもVCだけ低下させる。
【0044】
次に、図5(A)〜(G)及び図2(A)〜(D)を参照して第2実施例の駆動方法を説明する。
1ライン分の走査が終了し、水平帰線期間となると、図5(C)に示すゲート出力イネーブル信号はアクティブレベルとなり、これに応答して、走査信号線ドライバ41は、図5(D)に示すように、選択対象の第n行の走査信号線GLにゲートパルスを出力する。ゲートパルスが印加された第1n行の走査信号線GLに接続されたTFT31はオンする。
【0045】
一方、データ信号線ドライバ42は、図5(B)に示すように、プリチャージ用の電圧と図5(A)に示す映像信号により指示される輝度(階調)を表示するための電圧VDを各データ信号線DLに印加する。
データ信号線DL上の電圧VDは、図2(A)に示すように、ゲートパルスによりオンしているTFT31を介して画素電極13に印加される。
液晶容量CLCと補償容量CSの充電が実質的に完了した時点で、図5(C)及び(D)に示すように、ゲート信号イネーブル信号がオフし、これに伴って第n行のゲートパルスがオフし、それまで画素電極13に印加されていた電圧VDに応じた電荷が液晶容量CLCと補償容量CSに保持される。
【0046】
同時にゲートパルスがオフレベルに低下するため、図2(B)に示すように、液晶容量CLCと補償容量CSに保持された電荷でTFT31のゲート・ドレイン間の寄生容量Cgdが充電され、画素電極13の電圧は本来の値VDよりもΔV1だけ低くなろうとする。
一方、データ信号線ドライバ42は、対向電極14の電圧を図5(F)に示すように、通常時の平均的な電圧(基準電圧)よりもVC低くする。この際、補償容量線CLの電圧も降下させる。このため、図2(C)に示すように、対向電極14の電圧VCOMを基準とした画素電極13の電圧はΔV2だけ上昇しようとする。
【0047】
降下量ΔV1と上昇量ΔV2が一部相殺するため、対向電極14の電圧VCOMを基準とした画素電極13の電圧はΔV1とΔV2の差分だけ上昇する。
【0048】
次の水平帰線期間が開始し、ゲート出力イネーブル信号が再びHレベルとなると、データ信号線ドライバ42は、対向電極14の電圧VCOMをその基準値に設定する。このため、図2(D)に示すように寄生容量Cgdが再充電され、対向電極14の電圧VCOMを基準とした画素電極13の電圧はΔV2だけ降下し、データ信号線DLの電圧VDよりもΔV1だけ低い電圧となる。
【0049】
次のフレームまで、この走査信号線GLにゲートパルスが供給されることはなく、TFT31はオフした状態を維持する。一方、対向電極14の電圧VCOMは周期的にその基準値と基準値よりもVC低い電圧との間で変化する。
このため、対向電極14の電圧を基準とした画素電極13の電圧は正しい値(データ信号線を介して印加された値)VDよりΔV2−ΔV1高い値と、正しい値よりもよりΔV1低い値とを繰り返す。
【0050】
このため、この駆動方法によっても、第1実施例と同様に、ゲートパルスがオフすることによる画素電極13の電圧の実効的な降下量を小さくすることができる。
【0051】
ΔV1=ΔV2とする場合、第1実施例と同様に、VC=Von−Voffとなる。
ここで、対向電極14の電圧VCOMを降下させる期間を1水平走査期間Hの1/2とすると、画素電極13の電圧の実効的な電圧降下量は、ΔV1の1/2となる。
【0052】
また、Vcを2・(Von−Voff)とすれば、補償容量CSは実効的に不要になる。
【0053】
なお、この発明は上記実施例に限定されず、種々の変形が可能である。例えば、第1実施例では、垂直帰線期間内の35Hの期間に対向電極14の電圧VCOMを降下させる場合を例に説明したが、全てのTFT31がオフしている期間内の任意の期間、例えば、垂直帰線期間内の全期間或いは任意の期間だけ対向電極14の電圧VCOMを降下させてもよい。同様に、第2実施例の水平走査期間内の全てのTFT31がオフしている期間内の任意の期間に対向電極14の電圧VCOMを降下させてもよい。
【0054】
また、対向電極14の電圧VCOMの降下量VCは、電圧VCOMを降下させる期間、補償容量CSの値、画素電極13の電圧の低下量ΔV1を低減する割合等を考慮して任意に設定され、ゲートパルスのパルス高の0.5〜10倍に設定される。但し、ゲートパルスの5倍以内が望ましい。
また、上記実施例では、補償容量CSを配置したが、補助容量CSは必要に応じて設ければよい。
【0055】
第1実施例では、フレーム単位で画素電極13の電圧の極性を反転するフレーム反転の例を、第2実施例では、ライン単位で画素電極13の電圧の極性を反転するライン反転の例を示したが、第1実施例でライン反転を採用し、第2実施例でフレーム反転を採用してもよい。
上記実施例では、通常状態での対向電極14の電圧が基準値でほぼ一定として説明したが、対向電極14はフレーム単位或いは水平走査期間単位で所定量異ならせてもよい。
なお、対向電極14の電圧と補償容量線CLの電圧を独立に制御し、対向電極の電圧だけを、全てのTFT31がオフしている期間に降下させるようにしてもよい。
【0056】
また、この発明は、透過型素子、反射型素子、モノクローム表示素子、カラー表示素子、TN液晶素子、STN液晶素子、強誘電性液晶素子、反強誘電性液晶素子等の別に関わらず、広く適用可能である。その他、素子構造、駆動方法などは、発明の要旨を損なわない範囲で、任意に変更可能である。
【0057】
【発明の効果】
以上詳述したように、この発明によれば、全てのスイッチング素子がオフしている期間に対向電極の電圧を、各画素のスイッチング素子がオンしている各期間に前記対向電極に印加される電圧よりも所定量降下させることにより、走査信号のオフに伴う画素電極の電圧の降下量を実効的に低減することができる。従って、液晶に本来印加したい電圧に近い電圧を印加することができ、期待通りの画像を表示させることができる。
また、補償容量が存在する場合には、その容量値を小さくすることができ、液晶表示素子の開口率を大きくすることができる。
【図面の簡単な説明】
【図1】(A)〜(E)はこの発明の第1実施例に係るアクティブマトリクス液晶表示素子の駆動方法を説明するためのタイミングチャートである。
【図2】(A)〜(D)は、図1に示す方法でアクティブマトリクス液晶表示素子を駆動した際に、画素内の各素子の動作、電荷の動き等を説明するための図である。
【図3】この発明の一実施例に係るアクティブマトリクス液晶表示素子の構造を示す断面図である。
【図4】この発明の一実施例に係るアクティブマトリクス液晶表示素子の一方の基板の構成を示す図である。
【図5】(A)〜(G)はこの発明の第2実施例に係るアクティブマトリクス液晶表示素子の駆動方法を説明するためのタイミングチャートである。
【図6】従来のアクティブマトリクス液晶表示素子の各画素の等価回路である。
【図7】従来のアクティブマトリクス液晶表示素子の駆動方法による、走査信号と画素電極の電圧の波形図である。
【符号の説明】
11…基板、12…基板、13…画素電極、14…対向電極、15…配向膜、16…配向膜、17…液晶、18…液晶セル、21…偏光板、22…偏光板、31…TFT、41…走査信号線ドライバ、42…データ信号線ドライバ、CLC…液晶容量、CS…補償容量、DL…データ信号線、GL…走査信号線、CL…補償容量線

Claims (7)

  1. スイッチング素子と該スイッチング素子の電流路の一端に接続された画素電極とがマトリクス状に形成された一方の基板と、前記画素電極に対向する対向電極が形成された他方の基板と、前記一方の基板と前記他方の基板との間に配置された液晶と、前記スイッチング素子の制御端に接続された走査信号線と、前記スイッチング素子の電流路の他端に接続されたデータ信号線と、を備える液晶表示素子と、
    前記走査信号線に接続され、前記走査信号線に高い電圧のパルス電圧を順次印加して、各走査信号線に接続されたスイッチング素子をオンさせる期間と、前記走査信号線に前記スイッチング素子をオンさせる電圧より低い電圧を印加して、各走査信号線に接続されたスイッチング素子をオフさせる期間とを繰り返す走査信号線ドライバと、
    前記データ信号線に接続され、前記走査信号線に印加されるパルス電圧に同期して、前記データ信号線に順次表示データに対応する電圧を印加するデータ信号線ドライバと、
    前記対向電極に接続され、順次繰り返される各スイッチング素子をオフさせる期間と各スイッチング素子をオンさせる期間とのうち、前記スイッチング素子をオフさせる各期間の全ての前記スイッチング素子がオフしているタイミングで前記対向電極の電圧を、前記スイッチング素子をオンさせる期間に前記対向電極に印加される電圧より、前記スイッチング素子をオフさせる前記低い電圧の方へ所定電圧降下させる対向電極ドライバと、
    より形成されることを特徴とするアクティブマトリクス液晶表示装置。
  2. 前記対向電極ドライバは、垂直帰線期間内の所定期間に前記対向電極の電圧を、前記スイッチング素子をオンさせる期間に前記対向電極に印加される電圧より所定量降下させることを特徴とする請求項1に記載のアクティブマトリクス液晶表示装置。
  3. 前記対向電極ドライバは、水平走査期間内の所定期間に前記対向電極の電圧を、前記スイッチング素子をオンさせる期間に前記対向電極に印加される電圧より所定量降下させることを特徴とする請求項1又は2に記載のアクティブマトリクス液晶表示装置。
  4. 前記スイッチング素子は、前記画素電極と前記対向電極とその間の液晶とから形成される液晶容量を各水平期間の1/4乃至4/5の期間で充電可能な電流駆動能力を有することを特徴とする請求項1、2、又は3に記載のアクティブマトリクス液晶表示装置。
  5. スイッチング素子と該スイッチング素子の電流路の一端に接続された画素電極とがマトリクス状に形成された一方の基板と、前記画素電極に対向する対向電極が形成された他方の基板と、前記一方の基板と前記他方の基板との間に配置された液晶と、を備える液晶表示素子の駆動方法において、
    各画素の選択期間に電圧の高い信号を印加することにより対応するスイッチング素子をオンして、オンしたスイッチング素子を介して前記画素電極に表示信号に対応する電圧を印加し、電圧の低い信号を印加することによりスイッチング素子をオフして印加電圧を画素電極と対向電極とその間の液晶とより構成される液晶容量に保持させ、
    順次繰り返される各画素のスイッチング素子がオフしている期間と各画素のスイッチング素子がオンしている各期間のうち、前記スイッチング素子をオフさせる各期間の電圧を、少なくとも1つの前記スイッチング素子がオンしているタイミングで前記対向電極に印加された電圧より低くした
    ことを特徴とするアクティブマトリクス液晶表示素子の駆動方法。
  6. 全ての前記スイッチング素子がオフしている期間内の所定のタイミングで前記対向電極に印加される電圧は、前記スイッチング素子をオフさせるための信号の電圧変動による前記画素電極の電圧の変動を相殺するための電圧である、ことを特徴とする請求項5に記載のアクティブマトリクス液晶表示素子の駆動方法。
  7. 全ての前記スイッチング素子がオフしている期間は、垂直帰線期間である、ことを特徴とする請求項5又は6に記載のアクティブマトリクス液晶表示素子の駆動方法。
JP18059695A 1995-06-26 1995-06-26 アクティブマトリクス液晶表示装置及びアクティブマトリクス液晶表示素子の駆動方法 Expired - Fee Related JP3548811B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18059695A JP3548811B2 (ja) 1995-06-26 1995-06-26 アクティブマトリクス液晶表示装置及びアクティブマトリクス液晶表示素子の駆動方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18059695A JP3548811B2 (ja) 1995-06-26 1995-06-26 アクティブマトリクス液晶表示装置及びアクティブマトリクス液晶表示素子の駆動方法

Publications (2)

Publication Number Publication Date
JPH0915559A JPH0915559A (ja) 1997-01-17
JP3548811B2 true JP3548811B2 (ja) 2004-07-28

Family

ID=16086034

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18059695A Expired - Fee Related JP3548811B2 (ja) 1995-06-26 1995-06-26 アクティブマトリクス液晶表示装置及びアクティブマトリクス液晶表示素子の駆動方法

Country Status (1)

Country Link
JP (1) JP3548811B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9412314B2 (en) 2001-11-20 2016-08-09 E Ink Corporation Methods for driving electro-optic displays
US9530363B2 (en) 2001-11-20 2016-12-27 E Ink Corporation Methods and apparatus for driving electro-optic displays
US10726798B2 (en) 2003-03-31 2020-07-28 E Ink Corporation Methods for operating electro-optic displays
EP1639574B1 (en) * 2003-06-30 2015-04-22 E Ink Corporation Methods for driving electro-optic displays
TWI575487B (zh) 2010-04-09 2017-03-21 電子墨水股份有限公司 用於驅動電光顯示器的方法

Also Published As

Publication number Publication date
JPH0915559A (ja) 1997-01-17

Similar Documents

Publication Publication Date Title
JP2705711B2 (ja) 液晶表示装置で漏話を除去する方法及び液晶表示装置
EP0617398B1 (en) Method for driving active matrix liquid crystal display panel
US8786535B2 (en) Liquid Crystal display device and driving method thereof, television receiver, liquid crystal display program computer-readable storage medium storing the liquid crystal display program, and drive circuit
JP2505864B2 (ja) デイスプレ―のクロスト―ク減少方法と装置
JP2683914B2 (ja) 表示装置
US20170061912A1 (en) Liquid crystal display
JP4330059B2 (ja) 液晶表示装置及びその駆動制御方法
US8552953B2 (en) Display device
US7042431B1 (en) Image display device and driving method of the same
US20090051641A1 (en) Active Matrix Type Liquid Crystal Display Device and Drive Method Thereof
JP2000310767A (ja) 液晶表示装置及びその駆動方法
US5694145A (en) Liquid crystal device and driving method therefor
JPH0572999A (ja) 液晶表示装置及びその駆動方法
US7215310B2 (en) Liquid crystal display device
JPH07181927A (ja) 画像表示装置
EP1246160A2 (en) Method for driving active matrix type liquid crystal display
US5583533A (en) Crosstack reducing method of driving an active matrix liquid crystal display
JP3128965B2 (ja) アクティブマトリクス液晶表示装置
JP3548811B2 (ja) アクティブマトリクス液晶表示装置及びアクティブマトリクス液晶表示素子の駆動方法
US6501453B1 (en) Driving method for a liquid-crystal-display
JPH04107525A (ja) 液晶表示装置の駆動方法
JP3090239B2 (ja) 液晶素子の駆動方法および装置
JP2008233283A (ja) 液晶表示装置およびその駆動方法
JP3243583B2 (ja) アクティブマトリクス型液晶表示装置
JPH0580354A (ja) 液晶表示装置

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040316

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040329

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090430

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090430

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100430

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110430

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120430

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120430

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130430

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130430

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140430

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees