JPH06282244A - 液晶表示装置 - Google Patents

液晶表示装置

Info

Publication number
JPH06282244A
JPH06282244A JP6805993A JP6805993A JPH06282244A JP H06282244 A JPH06282244 A JP H06282244A JP 6805993 A JP6805993 A JP 6805993A JP 6805993 A JP6805993 A JP 6805993A JP H06282244 A JPH06282244 A JP H06282244A
Authority
JP
Japan
Prior art keywords
voltage
liquid crystal
tft
drain
switching element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP6805993A
Other languages
English (en)
Inventor
Yumiko Matsuzawa
由美子 松澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP6805993A priority Critical patent/JPH06282244A/ja
Publication of JPH06282244A publication Critical patent/JPH06282244A/ja
Withdrawn legal-status Critical Current

Links

Abstract

(57)【要約】 【目的】 スイッチング用TFTの寄生容量CDSに起因
した表示輝度むらを解消あるいは緩和して、表示品位の
高い画像表示を実現することのできる液晶表示装置を提
供する。 【構成】 鋸状電圧発生回路21によって例えば鋸状波
形のような一走査選択期間の開始時点での電圧値よりも
終了時点での電圧値が大きくなる波形を発生させ、この
ような鋸状波形の電圧波形を映像信号電圧に基づいたタ
イミングで第2のTFT9により画素スイッチング用の
第1のTFT7のドレイン27に印加する。そして第1
のTFT7により走査パルスに基づいたタイミングで前
記の鋸状波形を画素電極11に印加する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は表示輝度むらやフリッカ
を抑えて高品位な画像表示を実現できる液晶表示装置に
関する。
【0002】
【従来の技術】液晶表示装置は、薄型、低消費電力等の
特徴を活かして、テレビあるいはグラフィックディスプ
レイなどの表示素子として盛んに利用されている。
【0003】中でも、薄膜トランジスタ(Thin Film Tr
ansistor;以下、TFTと略称)をスイッチング素子と
して用いたアクティブマトリックス型液晶表示装置は、
高速応答性に優れ、高精細化に適しており、ディスプレ
イ画面の高画質化、大型化、カラー画像化を実現するも
のとして注目されている。
【0004】このアクティブマトリックス型液晶表示装
置は、図5に示すように、複数の信号配線501と複数
の走査配線503とがマトリックス状に配置され、その
各交差部分ごとにスイッチング素子としてTFT505
が形成され、このスイッチング素子であるTFT505
に接続するように画素電極507が形成されて表示部5
09が形成され、この表示部509の周辺に、信号配線
501に接続されるXドライバ回路511および走査配
線503に接続されるYドライバ回路513が配設され
て、アクティブ素子アレイ基板515が形成されてい
る。そしてこのアクティブ素子アレイ基板515に対向
して配置される対向電極517が形成された対向基板
(図示省略)と、それら基板間に周囲を封入されて挟持
される液晶層(液晶組成物)519と、各基板の外表面
側に貼設される偏光板(図示省略)とから、従来の液晶
表示装置の主要部分が構成されている。
【0005】このような従来のアクティブマトリックス
型液晶表示装置は、走査選択期間中に走査配線503か
らTFT505のゲート521に走査パルスが印加され
るとTFT505がオンとなり信号配線501と画素電
極507とが接続されて画素電極507を介して液晶層
519の液晶容量CLCに映像信号電圧が書き込まれ、走
査選択期間が過ぎて走査非選択期間になるとTFT50
5がオフとなり信号配線501と画素電極507との接
続が断たれて、それまでに書き込まれた電圧が画素の液
晶容量CLCに保持され、その保持された電圧によって画
素の点灯状態が維持されて画像表示が継続される。
【0006】
【発明が解決しようとする課題】しかしながら、一般的
にTFT505のドレイン523−ソース525間には
寄生容量(CDS)527が存在しており、TFT505
のドレイン523に接続された信号配線501の映像信
号電圧が変化する際にその寄生容量(CDS)527によ
る突き抜け電流が発生するため、走査非選択期間中にも
かかわらず同一の信号配線501に接続された他の画素
に印加されるべき映像信号電圧の変化に影響されて画素
電極507の電圧が変位してしまう。この電圧変位に起
因して、本来ならば走査非選択時に書き込まれた状態の
まま走査非選択期間の間も液晶層519等により形成さ
れる液晶容量CLCに保持されていなければならない液晶
印加電圧が変位してしまい、これに起因して表示画像の
輝度が変化して表示輝度むらやフリッカを生じるという
問題がある。そしてこのような表示輝度むらやフリッカ
は、表示画像の高精細化や多画素化が今後さらに進むに
つれて、映像信号電圧の高周波化が進むことにより突き
抜け電流がさらに増大することなどによりさらに顕著な
ものとなる。
【0007】このような表示輝度むらやフリッカを解消
するためには、寄生容量CDSを消失させるか、あるいは
映像信号電圧を全く変化させないようにすることが考え
られる。しかしながら、寄生容量CDSはTFTの構造上
不可避的に存在しており、これを消失させることは実際
上不可能である。また映像信号電圧を全く変化させない
ようにすることは、画像表示を全く変化させないことに
なり実現不可能であることは言うまでもない。
【0008】このように、従来のTFTを用いたアクテ
ィブマトリックス型の液晶表示装置においては、そのT
FTの寄生容量CDSに起因した表示輝度むらやフリッカ
が発生するという問題があった。
【0009】本発明は、このような問題を解決するため
に成されたもので、その目的は、TFTの寄生容量CDS
に起因した表示輝度むらを解消あるいは緩和して表示品
位の高い画像表示を実現する液晶表示装置を提供するこ
とにある。
【0010】
【課題を解決するための手段】上記課題を解決するため
に本発明の液晶表示装置は、基板上にマトリックス状に
交差するように形成された複数の走査配線および複数の
信号配線と該走査配線および該信号配線の交差部ごとに
形成され該走査配線にゲートが接続され該信号配線にソ
ースが接続されたスイッチング素子と該スイッチング素
子のドレインに接続された画素電極とが形成されたスイ
ッチング素子アレイ基板と、前記スイッチング素子アレ
イ基板に間隙を有して対向配置される対向電極が形成さ
れた対向基板と、前記スイッチング素子アレイ基板と前
記対向基板との間に封入された液晶組成物とを有する液
晶表示装置において、一走査選択期間の開始時点での電
圧値がそれ以降該走査選択期間の終了時点までの電圧値
よりも小さい波形の電圧を複数の走査選択期間にわたっ
て同一波形で繰り返し発生する鋸状電圧発生回路と、前
記スイッチング素子と前記信号配線との間に介挿され
て、ゲートが前記信号配線に接続され、ソースが前記ス
イッチング素子のドレインに接続され、ドレインが前記
鋸状電圧発生回路に接続された第2のスイッチング素子
とを具備することを特徴としている。
【0011】あるいは本発明の液晶表示装置は、前記第
2のスイッチング素子のドレインがアースまたは定電圧
電源に接続され、前記鋸状電圧発生回路が前記対向電極
に接続されていることを特徴としている。
【0012】なお、前記の鋸状電圧発生回路が発生す
る、一走査選択期間の開始時点での電圧値がその開始時
点以降から終了時点までの電圧値よりも小さい波形の電
圧としては、例えば一走査選択期間の開始時点終了時点
まで線形に単純増加するような鋸状波形の電圧でもよ
く、あるいは例えば指数関数的に非線形に増加するよう
な波形の電圧でもよく、あるいは一走査選択期間中に増
加および水平状態を繰り返して階段状(ステップ状)に
増加してゆくような波形の電圧としてもよく、あるいは
一走査選択期間の開始時点の電圧値が最小値であって、
それ以降終了時点までの電圧値がその最小電圧値以下に
ならない範囲内で増加および減少を繰り返すような波形
としてもよい。
【0013】また、そのような波形の電圧値としては、
走査選択期間の開始時点での電圧が特定の基準電圧とし
て設定されておりその基準電圧から電位が増加(変化)
して行くようにしてもよく、あるいはその走査選択期間
の開始時点での電圧値を 0として、その電圧 0から出発
して終了時点での電圧値が特定の電圧値となるような電
圧としてもよい。ただし液晶容量への液晶印加電圧の書
き込み効率の良さを考慮すれば、前記の基準電圧として
は突き抜け電流を抑制できる程度に低い値であってかつ
0ではない値の電圧値とすることが望ましい。
【0014】また、前記の第2のスイッチング素子とし
ては、画素を点灯状態とするような映像信号電圧がゲー
トに印加されたときにオンとなるようにスイッチング動
作特性(動作しきい値特性)を設定されたものであるこ
とが望ましい。
【0015】
【作用】画素スイッチング用のTFTのドレイン−ソー
ス間の寄生容量CDSに起因して生じる画素電極の電圧変
位(例えばスパイクノイズ状やレベルシフト状の電圧変
位)は、映像信号電圧が変化する際に、その映像信号電
圧の変位量すなわちドレインに印加される電圧の変位量
が大きいほど大きく変位する。そこで本発明では、鋸状
電圧発生回路によって、例えば鋸状波形のように一走査
選択期間の開始時点での電圧値よりも終了時点での電圧
値が大きくなるような波形を発生させ、このような波形
の電圧を第2のスイッチング素子により映像信号電圧に
基づいたタイミングで画素スイッチング用TFTのドレ
インに印加する。このように映像信号電圧が急峻に変化
する瞬間(一走査選択期間の開始時点)の最も突き抜け
電流が生じやすい時のドレインへの印加電圧値を低する
ことにより、突き抜け電流に起因した画素電極の電圧変
位を解消あるいは緩和することができる。しかもそれ以
降の走査選択期間中には徐々にドレインへの印加電圧値
を上昇させるなどして一走査選択期間の終了時点までに
十分な電圧が液晶容量に書き込まれるようにしているの
で十分な液晶印加電圧を得ることができ、画素を十分な
点灯状態にして良好なコントラスト特性で高品位な画像
表示を行なうことができる。
【0016】しかも、全ての走査選択期間ごとに同じ鋸
状波形の電圧を前記のTFTの各ドレインに印加してい
るので、映像信号電圧のさまざまな波形状態には関わり
なく全てのスイッチング用TFTのドレインに印加され
る電圧は同じタイミング(位相)の同じ波形の電圧であ
ることになる。したがってTFTの寄生容量CDSに起因
して発生する突き抜け電流による電圧変位は、各TFT
においてほぼ同じ大きさで同じタイミングで発生するこ
とになる。これにより、寄生容量CDSに起因して画素電
極の電圧がたとえ変位しても画素の表示輝度の変位は全
ての画素で同じになるため、表示輝度のばらつきを解消
することができる。
【0017】このようにして、本発明の液晶表示装置に
おいては画素電極の電圧変位を解消あるいは緩和する効
果と電圧変位に起因した表示輝度のばらつきを抑えて均
一化する効果とがあいまって、TFTの寄生容量CDSに
起因した表示輝度むらを解消あるいは緩和することがで
きる。
【0018】
【実施例】以下、本発明に係る液晶表示装置の実施例
を、図面に基づいて詳細に説明する。 (実施例1)図1は、本発明に係る第1の実施例のアク
ティブマトリックス型液晶表示装置の回路構造を示す等
価回路図である。なお本発明の液晶表示装置においては
液晶表示パネル(液晶セル)の構造は一般的な液晶表示
パネルと同様であるので、その部分の機械的構造の詳細
な説明自体は説明の簡潔化のために省略して、回路構造
を中心に詳述する。
【0019】この第1の実施例の液晶表示装置は、基板
1上に交差するように形成された複数の走査配線3およ
び複数の信号配線5と、走査配線3および信号配線5の
交差部ごとに形成された画素スイッチング用素子である
第1のTFT7と、この第1のTFT7と信号配線5と
に接続されるように配設された第2のスイッチング用素
子である第2のTFT9と、前記の第1のTFT7に接
続された画素電極11と、この画素電極11に対向配置
される対向電極13が形成された対向基板(図示省略)
と、画素電極11と対向電極13との間に周囲を封止し
て封入・挟持される液晶層15と、信号配線5に接続さ
れるXドライバ回路17と、走査配線3に接続されるY
ドライバ回路19と、前記の第2のTFT9に接続され
る鋸状電圧発生回路21と、各基板の外表面側に貼設さ
れる偏光板(図示省略)とからその主要部分が構成され
ている。
【0020】第1のTFT7は、ゲート23が走査配線
3に、ソース25が画素電極11に、ドレイン27が第
2のTFT9のソース29にそれぞれ接続されている。
【0021】第2のTFT9は、ゲート31が信号配線
5に、ソース29が前記の第1のTFT7のドレイン2
7に、ドレイン33が鋸状電圧発生回路21にそれぞれ
接続されている。
【0022】鋸状電圧発生回路21は、図2(a)に示
すように走査選択期間の開始時点での電圧値よりも終了
時点での電圧値が大きくなるような鋸状波形の電圧を走
査選択期間ごとに定常的に繰り返し発生させて、第2の
TFT9のドレイン33に印加する。
【0023】信号配線5を介して第2のTFT9のゲー
ト31に画素をオンにする電圧値を有する映像信号電圧
が印加されると、第2のTFT9がオン状態となりその
ドレイン33−ソース29間が導通されて、鋸状電圧発
生回路21で発生し第2のTFT9のドレイン33に印
加された鋸状波形の電圧がそのソース29を通って第1
のTFT7のドレイン27に印加される。このとき該当
画素が走査選択期間にある場合には、第1のTFT7の
ゲート23に走査配線3を介して走査パルスが印加され
て第1のTFT7がオン状態となり、そのドレイン27
−ソース25間が導通されて鋸状波形の電圧がそのドレ
イン27−ソース25間を通って画素電極11に印加さ
れる。一方このとき該当画素が走査非選択期間にある場
合には、第1のTFT7がオフ状態となって、理論的に
はその第1のTFT7のドレイン27−ソース25間が
非導通(高インピーダンス)状態となり画素電極11が
回路的に切断されて走査選択期間中に書き込まれた液晶
印加電圧が画素電極11とこれに対応する液晶層15と
対向電極13とで形成される液晶容量CLCに保持される
ことになる。しかし実際には、第1のTFT7のドレイ
ン27−ソース25間には寄生容量CDSが存在してお
り、これに起因して従来の液晶表示装置ではドレイン2
7−ソース25間に突き抜け電流が流れて画素電極11
の電圧が変位していた。
【0024】そこで本発明の液晶表示装置では、鋸状電
圧発生回路21によって鋸状波形のように一走査選択期
間( 1H)の開始時点での電圧値がそれ以降該走査選択
期間の終了時点までの電圧値よりも小さい波形を発生さ
せ、このような波形の電圧を第2のTFT9の開閉動作
により映像信号電圧波形に基づいたタイミングで第1の
TFT7のドレイン27に印加している。このように本
発明の液晶表示装置は、映像信号電圧が最も急峻に変化
する瞬間すなわち一走査選択期間の開始時点の最も突き
抜け電流が発生しやすいときに、第1のTFT7のドレ
イン27への印加電圧値を低くすることで第1のTFT
7のドレイン27−ソース25間の突き抜け電流を抑え
て小さなものに抑えて、突き抜け電流に起因した画素電
極11の電圧変位を解消あるいは緩和することができ
る。
【0025】しかもそれ以降の走査選択期間中には、例
えば図2(a)に示すように徐々に第2のTFT9のド
レイン33への印加電圧値を上昇させてゆき、一走査選
択期間の終了時点までには十分な液晶印加電圧が画素電
極11を介して液晶容量CLCに書き込まれるようにして
いるので、画素を十分な点灯状態とすることができ好適
な画像表示を行なうことができる。
【0026】しかも、上記のように全ての走査選択期間
ごとに同じ鋸状波形の電圧を第2のTFT9の各ドレイ
ン33に印加しているので、映像信号電圧のさまざまな
波形状態には関わりなく全ての第2のTFT9のドレイ
ン33に印加される電圧波形は同じ波形で同じタイミン
グであることになる。したがって、第2のTFT9に存
在する寄生容量CLCに起因してそのドレイン33−ソー
ス29間に突き抜け電流が流れさらに第1のTFT7の
寄生容量CDSに起因して突き抜け電流が流れて画素電極
11に電圧変位が生じても、その変位量は第1のTFT
7と第2のTFT9の 2段のTFTを介して発生するも
のなので小さな値となり、しかも全ての画素電極11に
おいてほぼ同じ大きさで同じタイミングで発生すること
になる。これにより、各TFT7、9の寄生容量CDSに
起因して画素電極11の電圧がたとえ変位しても、それ
による画素の表示輝度の変位は全ての画素でほぼ同じ値
の小さなものに抑えることができるため、表示輝度のば
らつきを解消あるいは緩和することができる。
【0027】このようにして、本発明の液晶表示装置に
おいては、画素電極11の電圧変位を解消あるいは緩和
するとともに、画素ごとの表示輝度のばらつきを抑えて
均一化することにより、表示輝度むらを解消あるいは緩
和して高品位の画像表示を実現することができる。
【0028】このような本発明に係る液晶表示装置を駆
動してテストパターンを表示させ、その画像表示品質を
目視にて検証した。比較のために従来の液晶表示装置に
も同一のテストパターンを表示させたところ、画像にフ
リッカが見受けられるとともに信号配線方向に輝度むら
が生じることが確認されたが、本発明に係る第1の実施
例の液晶表示装置では、目視では表示輝度むらやフリッ
カは全く見受けられることなく、輝度再現性が良好で高
品位な表示が実現できることが確認された。これは、本
発明の液晶表示装置においては画素電極の電圧変位を実
際上十分効果的に小さなものにまで抑えることができ、
これにより表示輝度むらやフリッカを解消することがで
きたことを意味しているものと考えられる。
【0029】なお、前記の第2のTFT9としては、液
晶表示パネル内に、画素スイッチング用素子である第1
のTFT7に隣接させて併設してもよく、あるいは図3
に示すようにXドライハ回路17の出力端ごとあるいは
その内部に配設し、一つの信号配線5ごとに第2のTF
T9を一個ずつ接続するような回路構造に配設してもよ
い。ただし図3に示すような回路構造とする場合には、
第2のTFT9一つあたりが信号配線5を介して接続さ
れた全ての第1のTFT7への鋸状電圧の印加を制御す
ることになるので、そのような電流負荷に十分耐えるよ
うな素子特性に設定しておくことが必要となる。しかし
この場合には回路構造および製造工程の簡易化を図るこ
とができるという利点があるので好ましい。もちろんこ
の場合にも上記実施例と同様に、第2のTFT9のゲー
ト31に信号配線5を、ドレイン33に鋸状電圧発生回
路21を、ソース29に第1のTFT7のドレイン27
をそれぞれ接続すればよいことは言うまでもない。なお
図3においては上述の図1に示したものと同じ部位は同
一の付番で示した。
【0030】また、前記の一走査選択期間の開始時点で
の電圧値の方がそれ以降終了時点までの電圧値よりも小
さい波形の電圧としては、上記実施例では線形に単純増
加する鋸状波形のような電圧としたが、これのみには限
定しない。この他にも例えば図2(b)に示すように非
線形に増加するような波形の電圧でもよく、あるいは図
2(c)に示すように階段状に増加してゆくような電圧
波形としてもよい。さらには、図2(d)に示すように
一走査選択期間中に増加および開始時点よりは小さくな
らない電圧値までの減少を繰り返すような電圧波形であ
って、一走査選択期間内の開始時点での電圧値がそれ以
降の電圧値よりも小さい波形の電圧としてもよい。寄生
容量CLCにより発生する画素電圧の変位の様々な形態に
適宜対応して、上記のような様々な態様の電圧波形を使
い分けることが望ましい。例えば、図2(d)のような
波形は、寄生容量CLCにより発生する画素電圧の変位が
複雑で振動的なオーバーシュート状の波形であるような
場合に、特に有効な電圧波形として用いることができ
る。
【0031】また、そのように走査選択期間の開始時点
での電圧値がそれ以降終了時点までの電圧値よりも小さ
い波形の電圧の値としては、走査選択期間の開始時点で
の電圧を特定の( 0ではない)基準電圧として設定し
て、その基準電圧から電位が変化して行くようにしても
よく、あるいはその基準電圧を 0として(走査選択期間
の開始時点での電圧値を 0として)、それから出発して
終了時点までに電圧値が特定の電圧値となるように増加
してゆき、走査選択期間内で液晶に印加される電圧の実
効値が所定の値となるような電圧波形としてもよい。た
だし、画素の液晶容量への液晶印加電圧の書き込みの効
率化を考慮すれば、基準電圧は突き抜け電流を抑制でき
る程度の電圧( 0ではない)とすることが望ましいこと
は言うまでもない。
【0032】また、前記の第2のTFTは、液晶層15
を点灯状態とする電圧値(すなわち液晶の点灯しきい
値)の映像信号電圧がゲートに印加されたときにオン状
態となるような動作特性であることが望ましい。そのよ
うにすれば、Xドライバ回路はほとんど一般の回路から
変更することなく用いることができるという利点もある
ので好ましい。
【0033】ただし、例えば中間階調表現を行なう場合
などには、従来のアクティブマトリックス型液晶表示装
置においては画素電極に印加する映像信号電圧の振幅モ
ジュレーションによって液晶の点灯状態を制御している
場合もあるが、本発明においては画素電極に印加する電
圧は上述のごとく全走査選択期間で同じ波形の電圧を用
いているため従来のような振幅モジュレーションをその
まま用いることはできない。したがってそれ以外の、例
えば複数フレームで一画像を形成し一画素の点灯回数を
制御することで中間階調表現を行なうような、いわゆる
フレームモジュレーションを採用するなどすればよい。
その場合、一走査選択時間が分割フレーム数に比例して
短くなるため画素電極への印加電圧がさらに高周波化す
るが、従来の液晶表示装置ではそのように印加電圧が高
周波化すると表示輝度むらやフリッカの発生が顕著にな
っていたところが、本発明に係る液晶表示装置では上述
のごとく画素電極への印加電圧の変位を効果的に抑制し
ているので、表示輝度むらやフリッカは発生することな
く良好な表示品位の中間階調表現を有する画像表示が実
現できる。
【0034】(実施例2)図4は第2の実施例の液晶表
示装置の回路構造を示す図である。なお第1の実施例と
同一の部位は同じ付番で示している。この第2の実施例
の液晶表示装置においては、第2のTFT9のドレイン
33がアース(または定電圧電源)201に接続され、
鋸状電圧発生回路21が対向電極13に接続されている
点が第1の実施例とは異なる点である。その他の部分は
第1の実施例とほぼ同様である。
【0035】すなわち、この第2の実施例の場合には、
第1の実施例とは異なり画素電極11側の電圧が特定の
電圧と電圧無印加状態との 2値の間で変化し、対向電極
側の電圧が鋸状波形で変化している。そしてこれらが重
畳して液晶層15に印加されることにより合成される液
晶印加電圧は、第1の実施例とほぼ同様に一走査選択期
間の開始時には小さな電圧値であり、それ以降に大きな
電圧値へと変化して行くような波形となっている。した
がって、第2の実施例の液晶表示装置はこのような回路
構造とすることで、第1の実施例と同様に第1のTFT
7のドレイン27−ソース25間の突き抜け電流を抑え
て小さなものとし、突き抜け電流に起因した画素電極1
1の電圧変位を解消あるいは緩和することができ、かつ
画素の表示輝度の変位は全ての画素でほぼ同じく小さな
ものに抑えることができるため、表示輝度のばらつきを
解消あるいは緩和することができる。
【0036】なお、この第2の実施例においては第2の
TFT9のドレイン33をアース201に接続している
が、これのみには限定しない。さらに液晶印加電圧の実
効値を積極的に高めるために、第2のTFT9のドレイ
ン33を対向電極の電圧とは極性が逆の電圧を発生する
定電圧電源に接続してもよい。
【0037】また、液晶容量CLCへの液晶印加電圧の書
き込み効率および画素電極11に印加する電圧波形の実
効値とを考慮して、第2のTFT9の動作特性(しきい
値電圧、耐電圧特性等)を設定することが望ましい。
【0038】その他、本発明の要旨を逸脱しない範囲
で、本発明の液晶表示装置の各部位の形成材料などの変
更が種々可能であることは言うまでもない。
【0039】
【発明の効果】以上、詳細な説明で明示したように、本
発明によれば、スイッチング用TFTの寄生容量CDSに
起因した表示輝度むらを解消あるいは緩和して、表示品
位の高い画像表示を実現する液晶表示装置を提供するこ
とができる。
【図面の簡単な説明】
【図1】本発明に係る第1の実施例の液晶表示装置の等
価回路を示す図。
【図2】本発明に係る液晶表示装置の鋸状電圧発生回路
が発生する電圧波形を示す図。
【図3】本発明に係る第1の実施例の液晶表示装置にお
いて第2のTFTをXドライバ回路に内設した場合の等
価回路を示す図。
【図4】本発明に係る第2の実施例の液晶表示装置の等
価回路を示す図。
【図5】従来の液晶表示装置の等価回路を示す図。
【符号の説明】
1…基板、3…走査配線、5…信号配線、7…第1のT
FT、9…第2のTFT、11…画素電極、13…対向
電極、15…液晶層、17…Xドライバ回路、19…Y
ドライバ回路、21…鋸状電圧発生回路

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 基板上にマトリックス状に交差するよう
    に形成された複数の走査配線および複数の信号配線と該
    走査配線および該信号配線の交差部ごとに形成され該走
    査配線にゲートが接続され該信号配線にソースが接続さ
    れたスイッチング素子と該スイッチング素子のドレイン
    に接続された画素電極とが形成されたスイッチング素子
    アレイ基板と、前記スイッチング素子アレイ基板に間隙
    を有して対向配置される対向電極が形成された対向基板
    と、前記スイッチング素子アレイ基板と前記対向基板と
    の間に封入された液晶組成物とを有する液晶表示装置に
    おいて、 一走査選択期間の開始時点での電圧値がそれ以降該走査
    選択期間の終了時点までの電圧値よりも小さい波形の電
    圧を複数の走査選択期間にわたって同一波形で繰り返し
    発生する鋸状電圧発生回路と、 前記スイッチング素子と前記信号配線との間に介挿され
    て、ゲートが前記信号配線に接続され、ソースが前記ス
    イッチング素子のドレインに接続され、ドレインが前記
    鋸状電圧発生回路に接続された第2のスイッチング素子
    とを具備することを特徴とする液晶表示装置。
  2. 【請求項2】 前記第2のスイッチング素子のドレイン
    がアースまたは定電圧電源に接続され、 前記鋸状電圧発生回路が前記対向電極に接続されている
    ことを特徴とする請求項1記載の液晶表示装置。
JP6805993A 1993-03-26 1993-03-26 液晶表示装置 Withdrawn JPH06282244A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6805993A JPH06282244A (ja) 1993-03-26 1993-03-26 液晶表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6805993A JPH06282244A (ja) 1993-03-26 1993-03-26 液晶表示装置

Publications (1)

Publication Number Publication Date
JPH06282244A true JPH06282244A (ja) 1994-10-07

Family

ID=13362839

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6805993A Withdrawn JPH06282244A (ja) 1993-03-26 1993-03-26 液晶表示装置

Country Status (1)

Country Link
JP (1) JPH06282244A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100519686B1 (ko) * 2001-09-25 2005-10-07 샤프 가부시키가이샤 액티브매트릭스 표시패널, 및 그를 구비한 화상표시장치
JP2007047348A (ja) * 2005-08-09 2007-02-22 Sanyo Epson Imaging Devices Corp 電気光学装置、駆動方法および電子機器
JP2010079157A (ja) * 2008-09-29 2010-04-08 Seiko Epson Corp 画素回路の駆動方法、発光装置および電子機器
JP2010079158A (ja) * 2008-09-29 2010-04-08 Seiko Epson Corp 画素回路の駆動方法、発光装置および電子機器
JP2010079159A (ja) * 2008-09-29 2010-04-08 Seiko Epson Corp 画素回路の駆動方法、発光装置および電子機器
JP2011227477A (ja) * 2010-03-31 2011-11-10 Semiconductor Energy Lab Co Ltd フィールドシーケンシャル駆動型表示装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100519686B1 (ko) * 2001-09-25 2005-10-07 샤프 가부시키가이샤 액티브매트릭스 표시패널, 및 그를 구비한 화상표시장치
JP2007047348A (ja) * 2005-08-09 2007-02-22 Sanyo Epson Imaging Devices Corp 電気光学装置、駆動方法および電子機器
JP2010079157A (ja) * 2008-09-29 2010-04-08 Seiko Epson Corp 画素回路の駆動方法、発光装置および電子機器
JP2010079158A (ja) * 2008-09-29 2010-04-08 Seiko Epson Corp 画素回路の駆動方法、発光装置および電子機器
JP2010079159A (ja) * 2008-09-29 2010-04-08 Seiko Epson Corp 画素回路の駆動方法、発光装置および電子機器
US8456391B2 (en) 2008-09-29 2013-06-04 Seiko Epson Corporation Pixel circuit driving method, light emitting device, and electronic apparatus including a variable driving signal
JP2011227477A (ja) * 2010-03-31 2011-11-10 Semiconductor Energy Lab Co Ltd フィールドシーケンシャル駆動型表示装置
US8941127B2 (en) 2010-03-31 2015-01-27 Semiconductor Energy Laboratory Co., Ltd. Field-sequential display device

Similar Documents

Publication Publication Date Title
US8922470B2 (en) Liquid crystal display apparatus with row counter electrodes and driving method therefor
JP3747768B2 (ja) 液晶表示装置
JP5059363B2 (ja) 液晶パネルの駆動方法
US6175351B1 (en) Image display apparatus and a method for driving the same
JP3862994B2 (ja) 表示装置の駆動方法およびそれを用いた表示装置
KR20020059220A (ko) 액정표시장치 및 그 구동제어방법
JP3450164B2 (ja) ドットマトリクス表示装置
KR100366933B1 (ko) 액정표시장치 및 그의 구동 방법
KR101025525B1 (ko) 픽셀 행과 열 구동기 사이의 거리에 따라 신호 감쇠를보상하기 위해 행 스캐닝 시간을 변경시키는 디바이스와방법
JPH08314409A (ja) 液晶表示装置
JP3914639B2 (ja) 液晶表示装置
US7508367B2 (en) Drive circuit for improved brightness control in liquid crystal displays and method therefor
US20060132422A1 (en) Method of driving liquid crystal display and liquid crystal display
JPH07140933A (ja) 液晶表示装置の駆動方法
JPH06282244A (ja) 液晶表示装置
JP2950949B2 (ja) 液晶表示装置の駆動方法
JP3213072B2 (ja) 液晶表示装置
JPH08146386A (ja) 液晶表示装置およびその表示方法
JP3481349B2 (ja) 画像表示装置
US5734365A (en) Liquid crystal display apparatus
KR20040062048A (ko) 액정표시장치
JPH06148675A (ja) アクティブマトリクス型液晶表示装置
US6057818A (en) Liquid crystal display driven by raised cosine drive signal
JPS63261326A (ja) 電気光学装置の駆動回路
JPH11212062A (ja) 反強誘電性液晶表示装置およびその駆動方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20000530