KR910005365B1

KR910005365B1 - 액정표시장치 및 그 구동방법

Info

Publication number: KR910005365B1
Application number: KR1019880004490A
Authority: KR
Inventors: 도시히사 쯔까다; 요시유끼 가네꼬; 아끼라 사사노
Original assignee: 가부시기가이샤 히다찌세이사구쇼; 미따 가쯔시게
Priority date: 1987-04-20
Filing date: 1988-04-20
Publication date: 1991-07-29
Also published as: EP0288011A2; US4955697A; KR880013110A; EP0288011A3

Abstract

내용 없음.

Description

액정표시장치 및 그 구동방법

제1도는 본 발명의 실시예 1의 액정표시장치의 일화소분의 등가회로도.

제2도는 제1도의 회로의 게이트구동파형을 표시한 도면.

제3도는 종래기술에 관한 액정표시장치의 일화소분의 등가회로도.

제4도는 제3도의 회로의 게이트구동파형을 표시한 도면.

제5도는 본 발명의 실시예 1의 액정표시장치의 구성도.

제6a도는 본 발명의 실시예 1의 액정표시장치의 일화소분의 평면구성도.

제6b도는 제6a도중의 A-A'단면도.

제7도는 본 발명의 실시예 1의 화소전극의 전압파형.

제8도는 본 발명의 실시예 2의 액정표시장치의 일화소분의 평면구성도.

제9도는 본 발명의 실시예 3의 액정표시장치의 일화소분의 평면구성도.

제10 도는 본 발명의 실시예 4의 액정표시장치의 일화소분의 평면구성도.

제11a도는 본 발명의 실시예 5의 액정표시장치의 일화소분의 평면구성도.

제11b도는 제11a도중의 A-A' 단면도.

제12a도는 본 발명의 실시예 6의 액정표시장치의 일화소분의 평면구성도.

제12b도는 제12a도중의 A-A' 단면도.

제13도는 본 발명의 실시예 7의 액정표시장치의 일화소분의 단면도.

제14도, 제15도는 본 발명의 실시예 8을 설명하는 데이터선 전압을 표시한 도면.

제16도는 본 발명의 실시예 8의 화소전극의 전압파형.

제17도는 본 발명의 실시예 8에 있어서의 플리커의 변화를 표시한 도면.

제18도는 본 발명의 실시예 8에 있어서의 눌어 붙는 시간의 변화를 표시한 도면.

제19도는 본 발명의 실시예 9의 액정표시장치의 구성도.

제20도는 본 발명의 실시예 10의 게이트구동파형을 표시한 도면.

제21도는 본 발명의 실시예 10에 있어서의 누설전압의 변화를 표시한 도면.

제22도, 제23도, 제24도는 게이트전압의 누설을 설명하는 도면.

* 도면의 주요부분에 대한 부호의 설명

1 : 데이타선 2 : 게이트선(X₁)

3 : 게이트선(X_1-1) 5 : 소오스전극

7 : 중첩부(부가용량: Cadd) 8, 15 : a-Si층

9 : 화소부(화소전극)

본 발명은 액티브매트릭스형 액정표시장치 및 그 구동방법에 관한 것이다.

최근 박막트랜지스터(이하 TFT라 약칭함)에 의해서 구동하는 액정표시장치가 주목되고 있으며, 그 TFT는 매트릭스 배열은 대략 다음과 같은 구성으로 되어 있다. 표시화면은 m개의 게이트선과, n개의 데이터선이 직교하여 배치되고, m×n개의 표시회소로 분할되어 있다. 각 게이트선과 각 데이터선은 각각 게이트선 구동회로, 데이터선 구동회로에 의해 구동된다. 매트릭스의 각 교정에는 TFT가 배설되고, 그 스위치기능에 의해 각 화소에 화상정보가 전달된다.

이 정보에 따라, 상기 배열상에 배설된 액정의 각 화소에 대응한 영역에서 표시가 실현된다.

그런데 TFT가 오프로되어 화상정보가 화소부에 유지되는 기간중에, 액정층의 자기방전, 혹은 TFT의 누설전류가 원인으로 화상신호가 손상되어 버린다고 하는 문제가 발생한다. 이 문제의 대책으로서는, 각 화소에 부가용량을 배설하는 것이 일반적이다. 부가용량의 설치방법으로서는, IEEE Transaction of Electron Devices, ED-20(1973) pp. 995-1001에 기재된 방법이 있다. 이 방법은 부가용량을 화소전극과 인접하는 게이트선과의 사이에 형성하는 것이다.

한편, TFT에 의하여 구동하는 액정표시장치에 있어서는, TFT의 게이트·소오스간 기생용량 Cgs에 기인해서 게이트전압펄스가 화소전극으로 누설된다고 하는 문제가 있다. 이 게이트전압의 누설이란 다음과 같은 것이다. 즉, 제22도에 있어서, TFT(104)에는, 기생용량으로서 Cgs(106)가 딸려있다. 이 TFT가 접속되어 있는 게이트선 x₁와 데이터선 y₁에 각각 제23도에 표시한 바와 같은 게이트선전압 V_g와 데이터선전압V_d를 인가하면, 이 Cgs를 통해서 게이트선 x₁에 인가되는 펄스전압이 크기 △V만큼 화소전극으로 누설(Voltage Jump)되어 버린다. 이것이 TFT의 온,오프동작과 동기해서 일어나지만, 특히 TFT가 오프할때의 누설파형이 유지되기 때문에, 제24도의 화소전극 전위 V_s의 파형으로 표시한 바와 같이, 그 중심전위V_sc가 데이터선의 중심전위 V_dc로부터 △V만큼 아래쪽으로 어긋난다. 한편, 대향전극(전체면 투명전극)기판(108)에 인가되는 전압 V_COM을 제24도중에 표시하였으나, 이 값과 상기 V_SC의 차 │V_COM-V_SC│가 화소부에 인가되는 직류전압 성분의 크기이다. 이 직류전압성분의 문제로서, 표시특성의 열화(劣化) 및 액정의 배향열화·화소전극 파괴의 수명열화를 들 수 있다. 이들은 디스플레이상에서의 불균일한 표시나 눌어붙음, 플리커 현사을 유발하여, 매우 문제가 된다고 생각되고 있다.

이 문제의 대책으로서, 그 게이트 펄스가 인가될 때 화소전극과 앞단계의 게이트선과의 사이에 형성된 용량을 통해서, 앞단계 게이트선으로부터 상기 게이트펄스와 역극성의 펄스를 인가하는 것이 알려져 있다. 이 기술에 관한 것으로는 예를들면 일본국 특개소 59-119390호를 들 수가 있다.

그러나 전압누설을 저감시키기 위한 상기 수단에 있어서는, 화소부에 인가되는 화상신호에 노이즈가 혼입한다고하는 문제가 발생한다는 것이 본원 발명자들의 검토에 의해서 명백하게 되었다. 즉 화소전극의 전위가 크게 상승하였을 경우, 부가용량을 개재해서 접속된 인접하는 게이트선의 전위도 이 변화에 추종하여 선택전압에 접근한다. 이 때문에 인접하는 게이트선에 접속된 TFT는 본래 오프상태라야하는데 의사적으로 온상태로 되어 버린다. 이에 의해 인접하는 게이트선에 의해서 구동되는 화소는, 본래 화상신호를 유지중이라야 하는데도 불구하고, 상기의 사적 온상태에 의해 다른 거짓신호, 즉 노이즈가 입력(write)된다.

본 발명은 상기 검토결과에 의거하여 이루어진것으로서, 그 목적으로 하는 바는, TFT는 기생용량에 기인되는 화소전극으로의 게이트전압의 누설을 저감하고, 또한 누설저감시에 화소전극에 발생하는 노이즈의 영향을 저감시키는 액정표시장치 및 그 구동방법을 제공하는데 있다.

상기 목적은, 화소전극으로의 전압누설을 저감시킬 때, 화소전극에 노이즈가 입력되는데 동기해서 이 노이즈를 제거하게하는 게이트구동파형을 인가하는 수단을 구비하므로서 달성된다.

보다 구체적인 수단으로서는, TFT에 의해서 구동되는 화소전극의 일부를 다음단계의 게이트선의 일부와 용량결합시켜, 상기 TFT를 구동하는 게이트구동파형에 있어서의 TFT가 오프될때의 게이트전압의 변화 V₁에 대하여, 이 V₁과 역방향으로 변화하는 V₁+V₂인 게이트전압을 상기 용량결합을 개재해서 인가하는 수단을 구비하므로서 달성된다(V₁〉0, V₂〉0).

또 상기의 수단에 있어서, 상기 용량결합의 용량 Cadd의 값과, 상기 게이트전압의 변화량 V₁과 상기 역방향의 게이트전압의 변화량(V₁+V₂)에 대해서, V₁+V₂및 TFT의 게이트·소오스간 기생용량 Cgs의 값이,

인 관계 혹은 그 근처를 채우게되는 게이트구동파형을 입력하는 수단을 구비시키면 보다 바람직하다.

이하, 첨부도면을 참조하면서 본 발명의 실시예에 대해서 상세히 설명하거니와 먼저 전압누설 저감때의 노이즈 입력발생의 문제와 그 저감에 대해서 설명을 한다.

제1도는 뒤에 실시예 1로서 설명하는 본 발명의 액정표시장치의 일화소분의 등가회로에, 제3도는 앞에서 설명한 종래기술에 관한 전압누설 저감수단을 가진 액정표시장치의 1화소분의 등가회로이다. 또 제2도는 제1도의, 제4도는 제3도의 회로의 게이트구동파형의 예이다.

제3도에 있어서, (2)는 게이트선 x_i, (31)은 그 앞단계의 게이트선 x_i-1, (1)은 데이터선을 표시한다. (4)는 TFT, (6)은 그 소오스·게이트간 용량 Cgs, (35)는 액정의 등가용량, (38)은 대향전극을 표시한다. 앞단계의 게이트선(31)과 화소부(9)가 부가용량(7)을 개재해서 결합되어 있다. 이용량 결합 때문에, 화소부에서의 전위변화가 앞단계의 게이트선에 전파된다. 이것은, 제4도의 구동파형중의 시각 t=t₆전후에 발생한다. 앞에서도 설명한 바와 같이 화소전극전위가 크게 상승했을 경우에는 앞단계의 게이트선도 이 변화에 추종하여, 화소의 TFT(4)가 본래 오프상태라야하는데 의사적으로 온상태로되어 화상신호에 노이즈가 입력된다. 이 노이즈는 앞단계의 화소에 소망의 신호가 입력된 직후에 발생하고, 게이트선이 다음에 선택될 때까지의 기간에 걸쳐서 유지되기 때문에 화질열화를 발새하게 된다.

또한, 제4도중 V(x_i), V(x_i-1)은 각각 게이트선 /_i, x_i-1에 공급되는 게이트구동파형이다.

이에 대하여 본 발명에 있어서는, 예를 들면 뒤에 실시예 1에서 설명하는 제1도에 표시한 바와 같은 동가회로와, 제2도에 표시한 바와 같은 게이트구동파형을 채용한다. 제1도에 표시한 바와 같이, 다음단계의 게이트선 x_i+1(3)가 화소전극(9)이 부가용량(7)을 개재해서 용량결합 되어 있다. 또한 제2도중 V(x_i), V(x_i+1)은 각각 게이트선 x_i, x_i+1에 공급하는 게이트구동파형이다.

화소부의 전위변화가 인접하는 게이트선(본 발명에서 말하자면 다음단계의 게이트선(3)에 전파되고, TFT가 의사적으로 온상태로 되어서 노이즈가 발생하는 것은, 상기한 제3도, 제4도의 종래기술의 경우와 마찬가지이다. 그러나 제1도, 제2도의 본 발명의 경우에는, 발생한 노이즈의 영향을 최소한으로 억제하는 일이 가능하다. 그 이유는 다음과 같다.

제2도의 구동파형에 있어서, 화소부의 전위변화가 다음단계의 게이트선 x_i+1(3)에 전파되는 것은 상기 화소를 구동하는 게이트선 x_i(2)의 게이트전압 V(x_i)이 상승하는 시각 t=t₂일때이다. 여기서 다음단계의 게이트선 x_i+1(3)에 착안하면, 다음단계의 게이트선 x_i+1(3)의 게이트전압 V(x_i+1)은 시각 t=t₃, 즉 앞에의 t₂의 직후에 상승하여; 다음단계의 게이트선을 선택전위(V_ON)로 한다. 즉 시각 t=t₂에 있어서의 전위변화 전파에 따른 노이즈의 입력이 발생하여도, 다음의 시각 t=t₃에서 곧 본래의 전위인 선택 전위로 개서되어 노이즈가 제거되는 것이다. 이 때문에 상기 노이즈의 입력이 발생하여도 그 영향을 최소한으로 억제할 수 있는 것이다.

한편, 앞에서도 설명한 바와 같이, 종래 방법에 의하면, 제4도의 시각 t=t₆에 있어서, 화소부의 전위변화가 앞단계의 게이트선 x_i-1(31)에 전파된다. 앞단계의 게이트선 x_i-1(31)에 착안하면, 다음에 앞단계의 게이트선이 선택전위로 되는 것은, 다른 게이트선(통상 수백계)의 선택이 모두 종료된 다음의 주기의 시각 t=t₁₅이다. 즉 시각 t=t₆서 발생한 노이즈의 입력은, 게이트선 선택이 한바퀴돌때까지의 긴시간에 걸쳐 해소되지 않는다.

이와 같이 본 발명에 관한 방식은, 전위변화전파에 따른 노이즈의 악영향을 최소한으로 억제하는데 있어서 매우 유효하다.

또한, 상기의 설명에 있어서는, TFT(4)를 오프시키는 V(x_i)의 V₁분의 하강과, 부가용량(7)을 개재해서 다음 단계로부터 공급되는 V(x_i+1)의 (V₁+V₂)분의 상승이 시각 t=t₃에서 동시에 행하여 지는 경우를 설명하였으나, 본 발명은 이예에 한정되지 않는다. 뒤의 실시예 10에서 설명하는 바와 같이, V(x_i+1)의 상승은 V(x_i)의 하강보다도 약간 지연시키는 편이 누설전압저감의 효과가 크다. 이 지연시키는 시간은 상기 TFT의 선택시간의 3%정도가 가장 바람직하며, 가장 지연시키게하는 한계를 상기 선택시간 분정도이다.

또한 제2도와 제4도의 구동파형의 형상의 상위(相違)는, 부가용량이 접속되는 게이트선이 앞단계 게이트선인지 다음 단계 게이트선인지의 차이에 의해서 일의적으로 결정되는 것이다. 부가용량이 앞단계 게이트 선에 접속되는 제3도의 경우에도, 제4도와 같은 먼저 V_ON까지 상승하고, 그뒤 V_COMp까지 하강하는 파형으로 하고, 부가용량이 다음 단계 게이트선에 접속되는 제1도의 경우에는 제2도와 같은 먼저 V_COMp까지 하강하고, 그뒤 V_ON까지 상승하는 파형으로 하는 것이 좋다. 그 이유는, 앞에서 설명한 누설전압의 저감을 충분히 달성하기 때문이다.

이상 제1도의 회로 및 제2도의 구동파형을 예로 본 발명을 설명하였으나, 본 발명의 골자로 하는 바는, 게이트전압의 누설을 저감시킬때에 발생하는 노이즈압력을 저감하게하는 신호를 인가하는데 있다. 따라서 회로구성과 구동파형은 제1도 및 제2도의 예에 한정되는 것은 아니다.

[실시예 1]

제5도는 본 발명의 실시예 1의 액정표시장치 TFT 매트릭스 배열의 구성도이다. 480개의 데이터선(21)과 240개의 게이트선(22)이 직교해서 배치되어 있다. 각 데이터선(21)은 데이터선 구동회로(61)에 의해, 각 게이트선(22)은 게이트선 구동회로(62)에 의해 각각 구동된다. 매트릭스의 각 교점에는 TFT(4)가 배설되고, 그 스위치기능에 의해 액정의 각 화소에 대응한 영역(35)에서 표시가 행하여진다. (38)은 대향전극이며, 매트리스 배열중의 모든 대향전극은 공통의 전위로 유지된다.

제1도의 앞에서도 설명한 본 실시예의 액정표시장치의 TFT 매트릭스 배열의 일화소분의 등가회로, 제2도는 제1도의 게이트선 x_i,x_i+1에 인가하는 게이트구동전압파형 V(x_i), V(x_i+1)을 표시한 도면이다.

제1도에 표시한 바와 같이, 제(i)단계의 화소전극(9)과 제(i+1)단계의 게이트선 x_i+1(3)과의 사이에 부가용량(7)이 형성되어 있다.

또 제2도의 게이트구동파형에 대해서는, 시각 t=t₃에 있어서, V(x₁)가 V₁만큼 하강(V_ON에서부터 V_OFF로 옮아가서 제(i)단계의 TFT를 오프시킨다)하는데 동기해서, V(x_i+1)이 (V₁+V₂)만큼 상승(V_OFF)보다도 낮은 V_COMp에서부터 V_ON으로 옮아가서 제(i+1)단계의 TFT를 온시킨다)하고 있는 것이 특징이다.

제6a도는 본 실시예의 액정표시장치의 일화소분의 평면구조도, 제6b도는 그 A-A'선에 따른 단면구조도이다.

제6a도에 있어서, (1)은 데이터선, (2)는 이 화소를 구동하는 TFT의 게이트가 접속되는 게이트선 x_i,(3)은 다음단계의 게이트선 x_i+1이다. (4)는 이 화소를 구동하는 TFT의 부분, (5)는 TFT의 소오스전극, (6)은 TFT의 게이트·소오스간 용량 Cgs가 형성되어 있는 부분, (9)는 화소전극, (7)은 본 발명에 관한, 화소전극(9)과 다음 단계 게이트선과 중첩부이며 Cadd가 형성되어 있는 부분이다.

다음에, 제6b도에 의해, TFT부분의 구조를 상세하게 설명한다. (8) 및 (15)는, 각각 비결정질 실리콘의 i 및 n층이다. 데이터선(1)은 TFT부분(4)에 있어서는 TFT의 드레인전극을 형성한다. (11)은 질화실리콘의 게이트절연막, (12)은 트랜지스터의 보호막, (14)는 유리기판이고, (13)은 Cr에 의한 게이트선(3)상에 형성한 A1의 게이트선 패턴이다. 이와 같이 게이트배선을 2층으로 하는 것은 통상 잘 행하여지는 기술이나, 물론 단층이라도 된다. 또, 게이트선 외에, 본 실시예에서는 단층으로 되어있는 데이터선(1)이나 소오스전극(5)을 2층으로해도 되는 것은 물론이다.

다음에, 액정표시장치의 구동방법에 대해서 설명한다. 제1도는 일화소분의 등가회로도이고, 제2도는 그 등가회로에 표시된 2개의 게이트선(2) 및 (3)에 각각 인가되는 게이트전압 V(x_i), V(x_i+1)의 타이밍차아트이다. 선 순차구동에 있어서는 통상 상기 V(x_i), V(x_i+1)이 순차 선택전압 V_ON으로되고, 그 이외의 시각에 있어서는 비선택전압 V_OFF의 값을 취한다.(단 V_ON-V_OFF=V₁〉0)

본 실시예에 있어서의 구동방법에서는, 상기한 V_ON, V_OFF의 2개의 값에 추가해서, V(x_i)가 선택전압으로되는 타이밍(제2도에서의 t=t₂)에 도기시켜서 V(x_i+1)을 보상전압 V_COMp으로 한다(단, V_OFF-V_COMp=V₂〉0). 이 전압이 상기한 연극성의 펄스이다.

또한 본 실시예에 있어서, 선택시간(게이트선 전압이 VO_N에 있는 시간, V(x_i)로 말하면 t₂에서부터 t₃까지의 사이)은 63μs, 비선택시간(선택시간의 종료로부터 다음 선택시간의 개시까지의 시간, V(x_i)로 말하면 t₃에서부터 t₁₂까지)는 16ms로 하였다.

본 구동방법에 의하면, 기생용량 Cgs에 의한 화소전극으로의 전압의 누설은, 다음과 같이해서 영으로 할 수 있다.

제2도의 t=t₃및 t₄에 있어서의 전압의 누설 △V₃. △V₄는

으로 표시된다.

여기서 C=Cgs+CLC+Cadd이며, CLC는 일화소당의 액정의 등가용량을 표시한다.

화소전극에 인가되는 직류전압 성분은 △V₃+△V₄로 표시되므로,

로된다.

여기서 특히 Cadd=(V₁/V₂)·Cgs를 충족하도록 하면, 상기식의 우변=0으로 되어, 화상신호에 의하지 않고, 직류전압성분을 영으로 할 수 있다. 이때에 화소전극(9)에 걸리는 전압은 제7도에 표시한 바와 같은 직류성분이 없는 파형으로 된다.

또, 화소부의 전위변화의 전파에 따른 노이즈 입력의 발생문제에 대해서도, 앞에서 설명한 바와 같은 이유에 의해서 그 악영향을 최소한으로 억제할 수 있다. 본 실시예에서 채용한 선택시간 63μs, 비선택시간 16ms의 경우를 예를들어서 설명한다. 제3도, 제4도의 종래기술에 관한 경우에는, 발생한 노이즈 입력은 앞단계 게이트선이 다음에 선택전위로 될때까지의 16ms 동안 방치되게 된다. 제1도, 제2도의 본 발명에 관한 경우에는 다음단계의 게이트선이 선택되는 63μs 후에는 상기 노이즈 입력에 의한 악영향이 해소된다.

[실시예 2]

이하의 실시예 2~실시예 7은, 부가용량 Cadd(7)의 형성방법에 관한 변형예이다.

제8도는 본 발명의 제2의 실시예에 있어서의 액정표시장치의 일화소분의 평면구조도이다. 본 실시예에서는 실시예 1에 비해서, Cadd(7)를 형성하는 화소전극과 게이트선과의 중첩부분이 넓게 형성되어 있다. 즉, Cadd의 값이 크고, 실시예 1과 마찬가지의 구동을 하였을 경우 역극성의 펄스 V₂의 진폭을 작게할 수 있다.

[실시예 3]

제9도는 본 발명의 제3의 실시예에 있어서의 액정표시장치의 일화소분의 평면구조도이다. 본 실시예에 의하면, 예를 들면 프로세스불균일에 의해서 화소전극의 형성위치가 좌우로 어긋나도, Cgs(6)과 Cadd(7)가 동시에 증가·감소된다. 그 때문에, 실시예 1에서 표시한 직류성분을 영으로 하기위한 조건 Cadd=(V₁/V₂)·Cgs가, 프로세스불균일에 의해서도 변동하기 어렵다고하는 효과가 있다.

[실시예 4]

제10도는 본 발명의 제4의 실시예에 있어서의 액정표시장치의 일화소분의 평면구조도이다. 본 실시예에 의하면, 화소전극의 형성위치가 상하로 어긋나도, Cgs(6)과 Cadd(7)가 동시에 증가·감소하여, 상기 제3의 실시예와 마찬가지의 이유에 의해 마찬가지의 효과를 나타낸다.

또한, 이상의 실시예는, 이하의 점에서 본 발명을 한정하는 것은 아니다. 즉, 게이트전극, 소오스·드레인전극, 게이트절연막, 반도체층의 종류나 패턴형상에는 의존하지 않으며, 또 특히 트랜지스터의 구조에도 의존하지 않고, 화소전극과 소오스·드레인전극과의 적층순서에도 의존하지 않는다. 또 보호막에는 없어도 된다. 또, 제2도에 표시한 구동펄스의 타이밍도, 이것에 한정되지 않은 것은 물론이다. 예를들면 V₃의 펄스타이밍이 t₂의 전후에도 다소 어긋났다고 해도 본 발명의 효과가 크게 손상되는 일은 없다.

[실시예 5]

제11a도, 제11b도는 본 발명의 제5의 실시예를 설명하는 도면이다. 제11a도는 액정표시장치의 일화소분의 평면구조도, 제11b도는 그 A-A'에 따른 단면구조도이다. 제11a도중 (47)은 본 실시예에 관한 화소전극(9)과 다음단계 게이트에 접속된 투명전극(46)과의 중첩부이며, Cadd가 형성되어 있는 부분이다. 이와 같이 본 실시예는, 화소전극과, 다음단계 게이트선에 접속된 투명전극과의 사이에서 부가용량 Cadd를 형성하는 것이다.

본 실시예의 제작프로세서는 하기와 같다. 먼저 유리기판상에 스피터링법에 의해 IPO(Indium Tin Oxide)투명전극을 퇴적하고, 이것을 호트에칭에 의해 가공하여(46)을 형성한다. 이어서 Cr을 스피터법에 의해 1000Å의 두께로 퇴적해서 가공하여 게이트배선을 행한다. 게이트 형성후, 프라즈마 CVD법에 의해 게이트절연막과 용량의 형성용 절연막을 겸하는 SiN막(11)을, 이어서 a-Si의 i층, n층을 각각 250℃, 300℃, 200℃에서 형성한다. 막두께는 각각 3000,2000, 200Å이다. 트랜지스터의 드레인, 소오스전극은 Cr/Al 2층구조를 사용하고, 가공후 화소전극(9)용 ITO를 퇴적, 가공한다. 최후에 트랜지스터의 보호막인 SiN(12)을 플라즈마CVD법에 의해, 두께 5000Å로 형성한다.

본 실시예에서는 게이트선을 Cr단층으로 하였으나, 이것은 Al단층이라도 되고, 2층(예를들면 Cr/Al)이라도 되는 것은 물론이다.

본 실시예에 의한 액정표시장치에 대해서 앞에서 제2도에서 표시한 구동파형을 인가하였을 경우에 실시예 1과 마찬가지의 효과를 얻는 것은 말할것까지도 없다.

본 실시예에 의하면, 화소부에 있어서의 개구율을 저하시키는 일 없이, 즉, 표시장치 표면의 밝기를 저하시키는 일 없이, 액정표시장치의 액정이 병렬로 임의의 크기의 부가용량을 용이하게 형성할 수 있어, 액정유지 특성을 대폭 개선할 수 있다. 프로세스적으로는 용량 형성용 투명전극으로의 접속은 게이트선을 개재해서 행하므로, 전용의 인출선, 단자를 필요로 하지 않는다. 이때문에 타넘는 배선이 불필요하다고 이에 기인되는 결함발생이 없는, 단자를 별도 작성할 필요가 없다. 또한 ITO의 면저항에 대한 제약이 사실상 없어지는 등의 효과가 있다.

[실시예 6]

제12a도는 본 발명의 제6도의 실시예에 있어서의 액정표시장치의 일화소분의 평면도, 제12b도는 그 A-A'단면구조도이다. 본 실시예에 있어서는 상기 실시예 5의 경우와, 투명전극(46)과 Cr 게이트전극의 적층순서가 다르며, 먼저 Cr 게이트전극을 형성하고, 그 위에 축적용량 형성용 투명전극(46)을 형성한다. 절연막은 SOG(Spin on Glass)(16)을 사용하므로서 프로세서의 간소화를 도모하였다.

[실시예 7]

제13도는 본 발명의 제7의 실시예의 액정표시장치의 일화소분의 단면도이다. 축적용량형성용전극(13), 게이트전극(2),(3)을 형성, 가공후, 먼저 SOG 절연막을 1000Å의 두께로 형성한다. SOG의 소성온도는 420℃이다. SOG의 위에 플라즈마 CVD 법에 의해 SiN 막형성, a-Si막의 형성을 행하는 점은 상기 실시예와 마찬가지이다. 이때의 SiN막은 SOG의 막두께가 있으므로 2000A'로 하였다.

본 실시예에 있어서는 Cadd용 투명전극과 플라즈마 CVD법에 의한 SiN 막이 직접 접촉하지 않으므로, SiN 퇴적조건에 대한 제약이 없어지고 양호한 SiN/a-Si 계면을 실현할 수 있다. 절연막이 2층구조이므로 핀호울내성의 향상을 도모할 수 있는 등의 메리트가 있다.

또한, 여기서, SOG 대신, 스퍼터법에 의한 SiO₂등을 사용해도 마찬가지 결과를 얻을 수 있다.

[실시예 8]

본 발명의 제8의 실시예에 의해, 먼저 실시예 1에서 표시한 본 발명에 의한 구동방법을 구현하는데 유효한 구동전압에 대해서 설명한다. 제14도에서는 데이터선 y₁에 인가하는 전압 V(y₁)을 표시하고 있다. 데이터신호전압 V(y₁)는 V_dc를 중심으로 하여 16ms마다 극성을 반전하는 교류신호이고, 제14도에 표시한 것은 최대 진폭 V_max의 신호가 표시장치 전체화면에 인가되게 되는 것이다.

한편, 게이트선에는 앞에서 제2도에 표시한 파형을 추가하나, 제2도중의 V₁과 이 V_max의 크기의 관계에 대해서는, 통상 V₁≥2V_max인 관계를 충족시키도록 한다. 따라서 V_dc의 범위도

을 중심으로

로 설정된다. 보다 엄밀하게는

를 충족시키도록 설정한다. 이와 같이 하는 이유는 신호입력을 충분히 행하기 위해서이다. 여기서 V_t는 TFT의 드레솔드치전압이다.

또한,

로 하면 보다 효과적이다. α(〉0)는 TFT의 서브드레숄드 영역의 영향을 작게하기 위하여 설정한 여유도이며, 이에 의해서 신호유지가 확실한 것으로 된다.

제15도에는 데이터선 y_i에 인가하는 다른 신호파형의 예를 표시한다. 이 경우는, 중간조(中間調)신호를 포함하고, 디스플레이 화면상에서는 여러가지의 휘도표시가 이루어진다. 이 경우에 있어서도 V₁·V_max및 V_dc의 범위는 상기의 관계를 충족시키면 된다는 것은 말할 것도 없다. 이들 전압관계를 가지게 한 다음에 제2도의 게이트선 전압파형을 가했을 경우, 실시예 1중의 식(2)우변에 표시된 것과 같은 전압누설이 화소부에 발생한다. Cadd의 경우는,

로 누설되어 전압량은 크나, 실시예 1의 경우와 같이,

의 경우에는 위의 식 우변 제2항이 통하기 때문에, 누설전압이 상쇄되어 총화 △V 절대치는 작게된다.

이때 아울러서 대향전극의 전압 V_COM의 값을 데이터 교류신호의 중심치 V_dc에 대하여,

로 설정하면, 화소전극·대향전극간에 인가되는 직류전압성분을 영으로 할 수 있다. △V의 크기로서는, ±2V이내로 하는 것이 바람직하며, 보다 한층의 화질향상을 위해서는 ±1V이내로 할 필요가 있다.

여기서 특히

를 충족시키도록 하는일, 위의 식 △V=0으로 되고 V_COM을 조정할 필요없이 데이터교류신호의 중심치 V_dc로 설정하면 된다. 즉,

로 하면 되며 극히 간단한 전압설정조건을 얻을 수 있다. 여기서 δ의 값으로서는 ±2V 정도로 하므로서 눌어붙음, 플리커표시의 균일성 등의 화질을 최적으로 하는 점을 구할 수 있다. 이상의 경우에 화소전극(9)의 전위 V_s는 제16도에 표시한 바와 같이 대향전극(38)의 전압 V_COM을 대략 중심으로한 교류파형으로 된다. 본 실시예의 효과의 일례로서 상기 δ를 변화시켰을 때의 플리컬를 제17도에, 눌어붙는 시간을 제18도에 표시한다. 이들 도면으로부터 명백한 바와 같이 이 예에서는 V_COM-V_dc=δ가-1V 근처에서 플리커, 눌어붙음이 최저로 되어 있는 것을 알 수 있다.

[실시예 9]

본 발명의 제9의 실시예를 제19도를 사용해서 설명한다. 제19도는 TFT 매트릭스 배열전체의 회로구성도이다. 실시예 1의 제5도와 마찬가지로 화소수는 240×480이고 기본구성은 대략 제5도와 마찬가지이나, 게이트선수는 더미케이트선(29) 1개를 포함한 241개인 점이 다르다. 동 도면에 표시된 바와 같이 게이트선 x_i(2)에 의해서 구동되는 화소의 부가용량(7)의 일단부는 다음단계의 게이트선 x_i+1(3)에 접속된다. 단 최하단계의 게이트선 x₂₄₀(28)에 의해서 구동되는 화소의 부가용량의 일단부는 더미게이트선(29)에 접속된다. 본 실시예에 있어서 상기 실시예 1에 표시한 구동을 행하면 최하단계의 화소를 포함한 액정표시장치 전체화면에 걸쳐서 누설전압성분이 저감된 양호한 표시가 가능하게 된다. 본 실시예에 있어서 더미게이트선의 개수는 1개에 한하지 않고 복수개라도 된다. 또 매트릭스의 크기는 이에 한하지 않는다.

[실시예 10]

본 발명의 제10의 실시예는 i번째의 게이트선 x_i와 i+1번째의 게이트선 x_i+1에 인가하는 각각의 전압 V(x+_i), V(x_i+1)의 타이밍에 관한 것이다. 제20도는 제2도에 표시한 게이트구동파형의 변형예를 표시한 것이다. 본 실시예의 경우도 선택시간 t_s=63μs, 비선택시간은 16ms이다. 제20도에 표시한 바와 같이, 게이트선 x_i에 TFT 를 오프하는 전압변화 V₁이 인가되는 것과 다음단계 게이트선 x_i+1의 전압변화 V₁+V₂가 인가되는 타이밍은 후자의 쪽을 t₀정도 지연시키는 편(t₀〉0)이 효과적이다. 왜냐하면, t₀〉0의 경우에는, TFT가 온상태에 있을때에 다음단계의 게이트선으로부터 Cadd를 개재해서 화소부에 보상펄스가 인가되고, 이때, 화소전압은 즉시로 데이터신호로 되돌려지기 때문이다. 제21도에 누설전압 상쇄효과의 상기 t₀(μs) 및 t₀/t_s의 비에 관한 의존성을 나타낸다. 동 도면에서 t₀~2μs(t₀/t_s~0.03)에서 누설전압이 거의 0으로 되어 가장 양호한 0효과를 얻을 수 있는 것을 알 수 있다.

본 발명은 본 실시예에 의해서 한정되지 않는다. 특히 상기 t₀의 값은 게이트 펄스의 상승, 하강의 시정수에 의해서 다르므로 이에 한정되지 않고 여러가지의 경우에서 적당한 t₀을 선택할 수 있다.

Claims

복수의 데이터선과, 상기 복수의 데이터선에 직교하는 복수의 게이트선을 가지고, 상기 데이터선과 상기 게이트선의 각 교점에 화소전극과 상기 화소전극을 구동하는 박막트랜지스터를 형성하여 이루어진 제1의 기판과, 투명도 전체를 형성한 제2의 기판과, 상기 제1의 기판과 제2의 기판의 사이의 액정층으로 이루어진 액정표시 장치로서, 상기 화소전극의 일부와 다음 단계의 게이트선의 일부가 용량성결합을 하고 있고, 또한, 상기 액정표시장치는 상기 박막트랜지스터를 구동하는 게이트구동파형에 있어서의 상기 박막트랜지스터가 오프할 때의 게이트전압변화량 V₁에 대하여, 상기 V₁역방향으로 변화하고, 그 크기가 (v₁+v₂)인 게이트구동파형을 상기 다음 단계 게이트선에 인가하는 수단을 가진(V₁〉0,V₂〉0)인 것을 특징으로 하는 액정표시장치.
제1항에 있어서, 상기 용량성결합의 용량 Cadd, 상기 V₁, 상기 V₂및 상기 박막트랜지스터의 게이트·소오스간 기생용량 Cgs의 각 값이 Cadd
(V₁/V₂)·Cgs인 관계를 충족시키는 것을 특징으로 하는 액정표시장치.
복수의 데이터선과, 상기 복수의 데이터선에 직교하는 복수의 게이트선을 가지고, 상기 데이터선과 상기 게이트선의 각 교점에 화소전극과 상기 화소전극을 구동하는 박막트랜지스터를 형성하여 이루어진 제1의 기판과, 투명도 전체를 형성한 제2의 기판과, 상기 제1의 기판과 제2의 기판의 사이의 액정층으로 이루어진 액정표시장치로서, 제(i)단계의 화소전극의 일부가 제(i+1)단계의 게이트선과 용량성결합을 하고 있으며, 또한, 상기 액정표시장치는 상기(i)단계의 게이트선에 제(i)단계의 박막트랜지스터를 오프시키는 변화량 V₁인 전압을 인가함과 동시에, 이것과 동기해서 제(i+1)단계의 게이트선에 상기 오프시키는 전압과 역방향으로 변화하고 그변화량이 (V₁+V₂)인 전압을 인가하는 전압을 가진 (V₁〉0,₂〉0)것을 특징으로 하는 액정표시장치.
제3항에 있어서, 상기 제(i+1)단계의 게이트선에 인가되는(V₁+V₂)인 변화량의 전압은 상기 제(i)단계의 게이트선에 V₂인 변화량의 전압이 인가되는 것과 동시에 인가되는 것을 특징으로 하는 액정표시장치.
제3항에 있어서, 상기 제(i+1)단계의 게이트선에 인가되는 (V₁+V₂)인 변화량의 전압은, 상기(i)단계의 게이트선에 V₁인 변화량의 전압이 인가되는 것보다 이후이고, 또한 상기 V₁인 변화량의 전압이 인가된 후 상기 박막트랜지스터의 선택시간분만큼 경과하는 것보다 이전에 인가되는 것을 특징으로 하는 액정표시장치.
제1항에 있어서, 상기 용량성 결합의 용량 Cadd, 상기 V₁, 상기 V₂및 상기 박막트랜지스터의 게이트·소오스간 기생용량 Cgs의 각 값이 Cadd
(V₁/V₂)·Cgs인 관계를 충족시키는 것을 특징으로 하는 상기 액정표시장치.
복수의 데이터선과, 상기 복수의 데이터선에 직교하는 복수의 게이트선을 가지고, 상기 데이터선과 상기 게이트선의 각 교점에 화소전극의 상기 화소전극을 구동하는 박막트랜지스터를 형성하여 이루어진 제1의 기판과, 투명도 전체를 형성한 제2의 기판과, 상기 제1의 기판과 제2의 기판의 사이의 액정층으로 이루어진 액정표시장치로서, 상기 액정표시장치는, 상기 화소전극으로의 게이트전압의 누설을 저감시키는 동시에, 상기 누설저감 때에 화소전극에서 발생하는 노이즈를 제거하게 하는 게이트구동파형을 입력하는 수단을 가진 것을 특징으로 하는 액정표시장치.
복수의 데이터선과, 상기 복수의 데이터선에 직교하는 복수의 게이트선을 가지고, 상기 데이터선과, 상기 게이트선의 각 교점에 화소전극과 상기 화소전극을 구동하는 박막트랜지스터를 형성하여 이루어진 제1의 기판과, 투명도 전체를 형성한 제2의 기판과, 상기 제1의 기판과 제2의 기판의 사이의 액정층으로 이루어지고, 제(i)단계의 화소전극의 일부가 제(i+1)단계의 게이트선과 용량성 결합을 하여 이루어진 액정표시장치의 구동방법으로서, 상기 제(i)단계의 게이트선에 제(i)단계의 박막트랜지스터를 오프시키는 변화량 V₁인 전압을 인가함과 동시에, 이것과 동기해서 제(i+1)단계의 게이트선에 상기 오프시키는 전압과 역방향으로 변화하고 그 변화량이 (V₁+V₂)인 전압을 인가(V₁〉0,V₂〉0)하는 것을 특징으로 하는 액정표시장치의 구동방법.
제8항에 있어서, 상기 제(i+1)단계의 게이트선에 인가되는 (V₁+V₂)인 변화량의 전압은 상기 (i)단계의 게이트선에 V₁인 변화량의 전압이 인가되는 것과 동시에 인가되는 것을 특징으로 하는 액정표시장치의 구동방법.
제8항에 있어서, 상기 제(i+1)단계의 게이트선에 인가되는 (V₁+V₂)인 변화량의 전압은, 상기 제(i)단계의 게이트선에 V₁인 변화량의 전압이 인가되는 것보다 이후이고, 또한 상기 V₁인 변화량의 전압이 인가된후, 상기 박막트랜지스터의 선택시간 분만큼 경과하는 것보다 이전에 인가되는 것을 특징으로 하는 액정표시장치의 구동방법.
제8항에 있어서, 상기 용량성 결합의 용량 Cadd, 상기 V₁, 상기 V₂및 상기 박막트랜지스터의 게이트·소오스간 기생용량 Cgs의 각 값이
(V₁/V₂)·Cgs인 관계를 충족시키는 것을 특징으로 하는 액정표시장치의 구동방법.
복수의 데이터선과, 상기 복수의 데이터선에 직교하는 복수의 게이트선을 가지고, 상기 데이터선과 상기 게이트선의 각 교점에 화소전극과 상기 화소전극을 구동하는 박막트랜지스터를 형성하여 이루어진 제1의 기판과, 투명도 전체를 형성한 제2의 기판과, 상기 제1의 기판과 제2의 기판의 사이의 액정층으로 이루어진 액정표시장치의 구동방법으로서, 그 구동파형은 상기 화소전극으로의 게이트전압의 누설을 저감시킴과 동시에, 상기 누설저감 때에 화소전극에서 발생하는 노이즈를 제거하게 하는 게이트구동파형인 것을 특징으로 하는 액정표시장치의 구동방법.