WO2007052408A1

WO2007052408A1 - 表示装置

Info

Publication number: WO2007052408A1
Application number: PCT/JP2006/317530
Authority: WO
Inventors: Toshihiro Yanagi; Kazuhiro Tani
Original assignee: Sharp Kabushiki Kaisha
Priority date: 2005-11-04
Filing date: 2006-09-05
Publication date: 2007-05-10
Also published as: US8411006B2; CN101300619A; CN101300619B; US20090289884A1; CN101944346A; JP4704438B2; JPWO2007052408A1

Abstract

　本発明の目的は、複数の走査信号線駆動回路が設けられた表示装置において表示品位を向上させることである。本発明に係る表示装置は、複数の走査信号線と、複数の映像信号線と、当該走査信号線を駆動するための走査信号を生成する複数の走査信号線駆動回路とを備える表示装置であって、各走査信号線駆動回路は、電位が高電位から、当該高電位と低電位との中間電位まで傾斜するように低下し、その後、当該中間電位から当該高電位まで上昇する電位変化を伴う波形の駆動信号を内部において生成しており、各走査信号線駆動回路同士を接続し、前記駆動信号が印加される信号配線を更に備える。

Description

明細書

表示装置

技術分野

[0001] 本発明は、マトリクス型液晶表示装置等の表示装置および表示方法に係り、特に表示画素ごとにスィッチ素子として例えば薄膜トランジタが配設された液晶表示装置に関するものである。

背景技術

[0002] 液晶表示装置は、テレビやグラフィックディスプレイ等の表示素子として盛んに用いられている。その中でも、特に表示画素毎に薄膜トランジスタ（Thin Film Transistor, 以下、 TFTと称す)等のスィッチ素子が設けられた液晶表示装置は、表示画素数が増大しても隣接表示画素間でのクロストークのない優れた表示画像を得ることができるため、特に注目^^めている。

[0003] このような液晶表示装置は、図 7に示す様に液晶表示パネル 1001及び駆動回路部とからその主要部が構成されており、液晶表示パネルは一対の電極基板間に液晶層が保持され、各電極基板の外表面にはそれぞれ偏光板が貼り付けられている。

[0004] 一方の電極基板である TFTアレイ基板は、ガラスなどの透明な絶縁性基板 1100 上に複数本の信号線 S (1)、 S (2)、〜S (i)、〜S (N)、及び走査信号線 G (1)、 G (2 )〜G (j)、〜G (M)、がマトリクス状に形成されている。そして、これら信号線と走査信号線との交差部ごとに、画素電極 1103に接続された TFTからなるスィッチ素子 110 2が形成されており、これらの上をほぼ全面にわたって覆うように配向膜が設置されて、 TFTアレイ基板が形成されている。

[0005] 一方、他の電極基板である対向基板は、 TFTアレイ基板と同様にガラスなどの透明な絶縁性基板上に、全面にわたって対向電極 1101、配向膜が順次積層されて成つている。そして、このようにして構成される液晶表示パネルの各走査信号線に接続される走査信号線駆動回路 1300、各信号線に接続される信号線駆動回路 1200、及び対向電極に接続される対向電極駆動回路 COMによって上記駆動回路部は構成されている。 [0006] 走査信号線駆動回路 (ゲートドライバ） 1300は、例えば、図 8に示すように、カスケード接続された M個のフリップフロップから成るシフトレジスタ 1003aと、各フリップフ口ップカもの出力に応じて切り替わる選択スィッチ 1003bとによって構成されている。

[0007] 各選択スィッチ 1003bの一方の入力端子 VD1には、 TFT1102 (図 7参照）をオン状態にするに十分なゲートオン電圧をソース一ゲート間に発生させるための電位 Vgh が入力され、他方の入力端子 VD2には、スィッチ素子 1102をオフ状態にするに十分なゲートオフ電圧をソース一ゲート間に発生させるための電位 Vglが入力されている。従って、クロック信号 (GCK)によってデータ信号 (GSP)はフリップフロップを順次転送され、選択スィッチ 1003bへ順次出力される。これに応答して選択スィッチ 100 3bは TFTをオン状態にする Vghの電位を一走査期間だけ選択して走査信号線 110 5に出力した後、走査信号線 1105には TFTをオフ状態にする電位 Vglをそれぞれ出力する。この動作により、信号線駆動回路 1200から各々の信号線 1104 (図 7参照 )に出力された映像信号を、対応した各々の画素に書き込むことが可能となる。

[0008] 図 9は、画素容量 Clcと補助容量 Csとが対向電極駆動回路 COMの対向電位 VC OMに並列に接続されている構成の 1表示画素 P (i, j)の等価回路を示す。図中、 C gdは TFTのゲートドレイン間の寄生容量を示す。

[0009] 図 10は、従来の液晶表示装置の駆動波形図を示している。図 10中、 Vgは 1走査信号線の波形を示し、 Vsは 1信号線の波形を示し、 Vdはドレイン波形を示す。

[0010] ここで、図 7、図 9、及び図 10を参照しながら、従来の駆動方法を説明する。なお、液晶は、焼き付け残像や、表示劣化を防ぐために交流駆動を必要とすることは広く知られており、以下に説明する従来駆動方法も上記交流駆動の 1種であるフレーム反転駆動を用いて説明する。

[0011] 図 10に示すように、第 1フィールド (TF1)で 1表示画素 P (i, j)の TFTのゲート電極 g (i, j) (図 7参照）に走査信号線駆動回路 1300から図 10に示すように電位 Vghが印加されると、この TFTはオン状態となり、信号線駆動回路 1200からの映像信号電圧 Vspが TFTのソース電極、及びドレイン電極を介して画素電極に書き込まれ、次フィールド (TF2)で電位 Vghが印加されるまで画素電極は図 10に示すように画素電位 Vdpを保持する。そして、対向電極は対向電極駆動回路 COMによって所定の対向電位 VCOMに設定されているため、画素電極と対向電極とによって保持される液晶組成物は画素電位 Vdpと対向電位 VCOMとの電位差に応じて応答し、画像表示が行われる。

[0012] 同様に、第 2フィールド (TF2)で 1表示画素 P (i, j)の TFTのゲート電極 g (i, j)に走查信号線駆動回路 1300から図 10に示すように電位 Vghが印加されると、この TFT はオン状態となり、信号線駆動回路 1200からの映像信号電圧 Vsnが画素電極に書き込まれ、画素電位 Vdnを保持し、液晶組成物は画素電位 Vdnと対向電位 VCOM との電位差に応じて応答し、画像表示が行われ、且つ、液晶交流駆動が実現される

[0013] また、図 9に示したように、 TFTのゲートドレイン間には、構成上、寄生容量 Cgd が必然的に形成されるため、図 10に示すように、電位 Vghの立ち下がり時に、画素電位 Vdには寄生容量 Cgdに起因するレベルシフト AVdが生じる。このように TFTに必然的に形成される寄生容量 Cgdに起因して画素電位 Vdに生じるレベルシフト Δν dは、走査信号の非走査時電圧 (TFTのオフ時電圧）を Vglとすると、

AVd=Cgd- (Vgh - Vgl) / (Clc + Cs + Cgd)

となり、表示画像にフリツ力や表示劣化等を生じさせるといった問題を引き起こしてしまうため、一層の高精細、高品位を指向する液晶表示装置にとっては全く好ましくない。

[0014] そこで従来では、例えば対向電極に寄生容量 Cgdに起因するレベルシフト AVdを予め低減させるように対向電位 VCOMにノィァスすることなどが考えられて、る。

[0015] ところで、上記従来の技術では、図 7に示すようにガラスなどの透明な絶縁性基板 1 00上に形成された走査信号線 G (l)、 G (2)、〜G (j)、〜G (M)は、信号伝播遅延のない理想配線で形成することは難しぐある程度信号伝播遅延が生じる信号遅延経路である。

[0016] 図 11は、 1本の走査信号線 G (j)の信号伝播遅延に着目した場合の伝播等価回路である。図 11中、 rgl、 rg2、 rg3、一rgNは、主に、走査信号線を形成する配線材料の抵抗成分、及び配線幅、配線長による抵抗成分を示すものである。また、 cgl、 eg 2、 cg3、一cgNは、構成上、走査信号線と容量結合関係にある各種寄生容量を示すものであり、たとえば、信号線と交差することによって生じるクロス容量などで構成される。このように走査信号線は、分布定数型の信号伝播遅延経路になっている。

[0017] 図 12は、走査信号線に上記走査信号線駆動回路 1300から入力された走査信号 VG (j)が走査信号線の上述した信号伝播遅延特性によりパネル内部でなまって!/、く様子を示したものである。図 12中、波形 Vg (l, j)は走査信号線駆動回路 1300の出力直後の g (l, j)付近の波形であり、波形なまりは殆ど無い。これに対して、同図中、波形 Vg (N, j)は走査信号線終端部 g (N, j)付近の波形で上記走査信号線の信号伝播遅延特性により波形がなまっている。波形なまりにより、単位時間当りの変化量 S yNが発生している。

[0018] また、 TFTは、完全な ONZOFFスィッチではなぐ図 13に示すような V— I特性（ゲート電圧—ドレイン電流特性)をもっている。図 13中、横軸は TFTのゲートに印加される電圧を示し、縦軸はドレイン電流を示す。通常、走査パルスは、 TFTをオン状態にするのに十分な電位 Vghと、 TFTをオフするのに十分な電位 Vglとの 2電位と〖こより構成されているが、図示するように TFTのしきい値 VT力 Vghレベルまでに中間的なオン領域 (リニア領域)が存在する。

[0019] したがって、図 12に示すように、走査信号線駆動回路 1300の出力直後の g (l, j) に位置する画素では、走査信号の Vghから Vglへの立ち下がりが瞬時に立ち下がるので、上記 TFTのリニア領域の特性が影響せず、上述の寄生容量 Cgdに起因して、画素電位 Vd (l, j)に生じるレベルシフト AVd (l)は、 AVd (l) =Cgd' (Vgh—Vgl ) / (Clc + Cs + Cgd)と近似できる。

[0020] ところが、走査信号線終端部 g (N, j)付近に位置する画素では走査信号の立ち下力 Sりがなまっているため、上記 TFTのリニア領域の特性が影響し、走査信号が Vghから TFTのしきい値レベル VT付近まで立ち下がる間は TFTがリニア状態でオンのため寄生容量 Cgdに起因する画素電位 Vdに生じるレベルシフトは発生せず、走査信号が更にしき、値レベル VT付近から Vglに変化する領域にぉ、て、上述した寄生容量 Cgdに起因して画素電位 Vd (N, j)に生じるレベルシフト AVd (N)が発生する。したがって、レベルシフト AVd (N)は、 AVd (N)く Cgd' (Vgh-Vgl) / (Clc + Cs + Cgd)となり、 AVd (l) > AVd (N)を満足する。 [0021] このように、このパネル内での寄生容量 Cgdに起因して画素電位 Vdに生じるレべルシフト AVdのズレは表示面内で均一でなぐ画面の大型化、高精細化によって、無視できなくなる。したがって、従来方式の対向電圧のバイアス方法では表示面内のレベルシフトの不均一を吸収できず、各画素を最適交流駆動できないので、フリツ力の発生や、 DC成分印加による焼き付け残像などの不具合を招来することになる。

[0022] 上記不具合を解消する発明としては、特許文献 1に記載の表示装置が存在する。

以下に、図面を参照しながら当該表示装置について説明する。図 14は、当該表示装置の走査信号線駆動回路 2001の構成を示したブロック図である。図 15 (a)は、走查信号線駆動回路 2001で生成される信号の波形を示した図であり、図 15 (b)は、走査信号線駆動回路 2001から出力される走査信号の波形を示した図である。

[0023] 図 14に示すように、上記走査信号線駆動回路 2001は、一つの表示装置に対して複数個設けられる。走査信号線駆動回路 2001は、内部モジュレーション部 2002および走査信号線駆動部 2003を含む。

[0024] 内部モジュレーション部 2002には、電位 Vghが入力している。内部モジユレーション部 2002は、当該電位 Vghを変調して図 15 (a)に示す鋸歯が上下反転した波形を持つ駆動信号 VMを生成する。走査信号線駆動部 2003は、上記駆動信号 VMから図 15 (b)に示す走査信号 VGを生成する。当該走査信号 VGは、電位 Vglから電位 V ghへと垂直に立ち上がり、電位 Vghを所定期間だけ維持した後、斜め方向に直線的に降下し、最後に略垂直に電位 Vgほで降下する波形を有する。このように、走査信号 VGの立下り部分が傾斜することにより、走査信号 VGの立下り部分の波形がなまりにくくなる。そのため、図 13に示す TFTのリニア領域の特性の影響が、走査信号線駆動回路 1300の出力直後に配置される TFTと走査信号線の終端部に配置される T FTとで略等しくなる。その結果、パネル内での寄生容量 Cgdに起因して画素電位 V dに生じるレベルシフト AVdを表示面内で均一に近づけることが可能となる。

特許文献 1：特表平 10 - 504911号公報

発明の開示

発明が解決しょうとする課題

[0025] し力しながら、上記表示装置では、生成される走査信号 VGの波形が均一にならないという問題が存在する。以下に、図面を参照しながら詳しく説明する。図 16は、上記従来の表示装置の走査信号線駆動回路 2001— 1〜4で生成される駆動信号 VM 1〜4の波形を示した図である。

[0026] 近年、表示装置の大型化及び高精細化が進んでいる。大型化された表示装置において、一つの走査信号線駆動回路により全ての走査信号線を駆動しょうとすると、当該一つの走査信号線駆動回路に全ての各走査信号線が接続される。この場合、走査信号線駆動回路から近!ヽ位置に設けられた走査信号線と、走査信号線駆動回路力遠い位置に設けられた走査信号線との間には走査信号の遅延量に差が生じてしまう。このような遅延は、表示装置の表示品位に悪影響を及ぼす。

[0027] また、走査信号線駆動回路が駆動を受け持つことができる走査線の本数には限りがある。そのため、多数の走査線が存在する高精細化された表示装置では、一つの走査信号線駆動回路により全ての走査線の駆動を受け持つことができない。

[0028] そこで、図 14では、走査信号線駆動回路 2001を複数個設けている。これにより、表示装置の大型化及び高精細化に対応している。具体的には、複数の走査信号線駆動回路 2001を設けることにより、走査信号線駆動回路と各走査信号線との距離のばらつきを小さくすると共に、駆動可能な走査信号線の本数を多くしている。

[0029] ここで、駆動信号 VMは、各内部モジュレーション部 2002において生成されている。当該内部モジュレーション部 2002は、配線やトランジスタ等の電気回路により構成されている。電気回路には、製造ばらつきが存在する。そのため、各内部モジユレ一シヨン部 2002から出力される駆動信号 VMの波形は、図 16に示すように内部モジュレーシヨン部 2002毎に異なる。そして、走査信号 VGの波形も、走査信号線駆動回路 2001毎に異なる。このように、走査信号線 VGが走査信号線駆動回路 2001毎に異なると、 TFTの駆動条件が走査信号線駆動回路 2001毎に異なってしまう。その結果、液晶表示装置の表示品位の低下が発生してしまう。

[0030] そこで、本発明の目的は、複数の走査信号線駆動回路が設けられた表示装置において表示品位を向上させることにある。

課題を解決するための手段

[0031] 第 1の発明は、複数の走査信号線と、複数の映像信号線と、当該走査信号線を駆動するための走査信号を生成する複数の走査信号線駆動回路とを備える表示装置であって、各前記走査信号線駆動回路は、電位が高電位から、当該高電位と低電位との中間電位まで傾斜するように低下し、その後、当該中間電位力当該高電位まで上昇する電位変化を伴う波形の駆動信号を内部において生成しており、各前記走查信号線駆動回路同士を接続し、電位が前記駆動信号の電位となって!ヽる信号配線を更に備える表示装置である。

[0032] 第 2の発明は、第 1の発明に従属する発明であって、前記駆動信号が、電位が高電位から、当該高電位と低電位との中間電位まで傾斜するように低下し、その後、当該中間電位力当該高電位まで上昇する電位変化を伴う波形を一周期に一つずつ含む表示装置である。

[0033] 第 3の発明は、第 2の発明に従属する発明であって、前記走査信号駆動回路には、前記一周期毎に 1つのパルスが含まれる周期信号が入力している表示装置である

[0034] 第 4の発明は、第 3の発明に従属する発明であって、前記周期信号において一周期のうちのパルス以外の期間の長さと、前記駆動信号の前記高電位と前記低電位との前記中間電位まで傾斜するように低下する期間の長さとが、一致している表示装置である。

[0035] 第 5の発明は、第 3の発明に従属する発明であって、前記周期信号は、前記駆動信号の当該高電位と低電位との中間電位まで傾斜するように低下する部分を生成するために、前記走査信号駆動回路に入力している表示装置である。

[0036] 第 6の発明は、第 1の発明から第 5の発明に従属する発明であって、前記高電位から前記中間電位まで傾斜するように低下する前記駆動信号の電位変化は、前記走查信号の高電位と低電位との間の変化の一部を傾斜させるための変化である表示装置である。

[0037] 第 7の発明は、第 1の発明から第 6の発明に従属する発明であって、前記信号配線の電位は、各前記走査信号線駆動回路で生成された駆動信号の電位が平均化された電位である表示装置である。

[0038] 第 8の発明は、第 1の発明から第 7の発明に従属する発明であって、各前記走査信号線駆動回路は、前記高電位の電位を有する信号に基づいて、前記駆動信号を生成する駆動信号生成回路と、前記駆動信号生成回路が生成した前記駆動信号に基づいて、前記走査信号を生成する走査信号生成回路と、前記駆動信号を前記駆動信号生成回路から前記走査信号生成回路へと伝送する内部配線とを含み、各前記内部配線は、前記信号配線により互いに接続されている表示装置である。

発明の効果

[0039] 各走査信号線駆動回路が信号配線により接続されることで、信号配線に印加される駆動信号の電位は、各走査信号線駆動回路で生成された駆動信号の電位が平均ィ匕されたものとなる。これにより、各走査信号線駆動回路で生成された駆動信号の電位のばらつきが抑制される。その結果、各走査信号線駆動回路は、駆動信号を用いて走査信号を生成した場合、走査信号線駆動回路間で波形のばらつきが少ない走查信号を生成することが可能となる。

図面の簡単な説明

[0040] [図 1]本発明の一実施形態に係る液晶表示装置 1の全体構成を示したブロック図である。

[図 2]クロック信号 GCKの波形、周期信号 Stcの波形、中間信号 Vetの波形、駆動信号 VMの波形および走査信号 VGの波形を示した波形図である。

[図 3]走査線駆動回路 300— 1〜3の構成を示したブロック図である。

[図 4]内部モジュレーション部 310— 1の構成を示した回路図である。

[図 5]走査信号線駆動部 315— 1の構成を示したブロック図である。

[図 6]絶縁性基板 100に映像信号駆動回路 200および走査信号線駆動回路 300が実装された例を示した平面図である。

[図 7]従来の液晶表示装置の全体構成を示したブロック図である。

[図 8]従来の走査信号線駆動部 1315の構成を示したブロック図である。

[図 9]画素容量 Clcと補助容量 Csとが対向電極駆動回路 COMの対向電位 VCOM に並列に接続されている構成の 1表示画素 P (i, j)の等価回路を示す回路図である。

[図 10]従来の液晶表示装置の駆動波形を示す波形図である。

[図 11] 1本の走査信号線 G (j)の信号伝播遅延に着目した場合の伝播等価回路図である。

[図 12]走査信号線に上記走査信号線駆動部 1315から入力された走査信号 VG (j) が走査信号線の上述した信号伝播遅延特性によりパネル内部でなまっていく様子を示した波形図である。

[図 13]トランジスタの特性を示したグラフである。

[図 14]従来の表示装置の走査信号線駆動回路 2001の構成を示したブロック図である。

圆 15(a)]走査信号線駆動回路 2001で生成される信号の波形を示した波形図である圆 15(b)]走査信号線駆動回路 2001から出力される走査信号の波形を示した波形図である。

[図 16]従来の表示装置の走査信号線駆動回路 2001— 1〜4で生成される駆動信号 VM1〜4の波形を示した波形図である。

符号の説明

1 揿 tT曰表示装置

100 絶縁性基板

101 対向電極

200 映像信号線駆動回路

300 走査信号線駆動回路

305 信号配線

310 内部モジュレーション部（変調部)

315 走査信号線駆動部

600 コントロール回路

700 フレキシブルプリント基板

750 硬質基板

800 フレキシブルプリント基板

850 硬質基板

COM 対向電極駆動回路発明を実施するための最良の形態

[0042] 以下に、本発明の一実施形態に係る表示装置について説明する。本実施形態に係る表示装置は、行方向に伸びる複数の走査信号線と、列方向に伸びる複数の映像信号線と、走査信号線を駆動するための走査信号を生成する複数の走査信号線駆動回路とを備える液晶表示装置である。このような液晶表示装置において表示品位を向上させることを目的として、本実施形態に係る液晶表示装置では、電位が高電位から、当該高電位と低電位との中間電位まで傾斜するように低下し、その後、当該中間電位力当該高電位まで上昇する電位変化を伴う波形の駆動信号が各走査信号線駆動回路の内部において生成されると共に、各走査信号線駆動回路同士を接続し、電位が駆動信号の電位となって、る信号配線が設けられて、る。

[0043] 上述したように各走査信号線駆動回路が信号配線により接続されることで、信号配線に印加される駆動信号の電位は、各走査信号線駆動回路で生成された駆動信号の電位が平均化されたものとなる。これにより、各走査信号線駆動回路で生成された駆動信号の電位のばらつきが抑制される。その結果、各走査信号線駆動回路は、駆動信号を用いて走査信号を生成した場合、走査信号線駆動回路間で波形のばらつきが少な!/、走査信号を生成することが可能となる。

[0044] (液晶表示装置の全体構成）

以下に本実施形態に係る液晶表示装置の詳細について図面を参照しながら説明する。図 1は、当該液晶表示装置 1の全体構成を示した図である。当該液晶表示装置 1は、絶縁性基板 100、対向電極 101、映像信号線駆動回路 200— 1および 2、走查信号線駆動回路 300— 1〜3、信号配線 305、コントロール回路 600ならびに対向電極駆動回路 COMを備え、フレーム反転駆動を行う表示装置である。なお、当該液晶表示装置 1は、フレーム反転駆動以外の反転駆動を行うものであってもよい。

[0045] 絶縁性基板 100は、ガラス基板により形成されるアクティブマトリクス基板であって、その主面には、映像信号線 S (1)〜S (N)、走査信号線 G (1)〜G (M)および表示画素 P (i, j) (iは 1〜Nの整数、 jは 1〜Mの整数）が形成される。映像信号線 S (1)〜S ( N)は、列方向に伸びるように配置され、映像信号線駆動回路 200— 1または 2により、表示内容に応じた電位を有する映像信号が印加される。走査信号線 G (1)〜G (M )は、行方向に伸びるように配置され、走査信号線駆動回路 300— 1〜3により、走査信号が印加される。なお、冽目の映像信号線を指す場合には、映像信号線 s (i) (iは 1〜Nの整数)とし、映像信号線全般を指す場合には、映像信号線 sと記載する。同様に、 j行目の走査信号線を指す場合には、走査信号線 G (j) (jは 1〜Mの整数）とし、走査信号線全般を指す場合には、走査信号線 Gと記載する。同様に、 i列目 j行目の表示画素を指す場合には、表示画素 P (i, j) (iは 1〜Nの整数、 jは 1〜Mの整数）とし、表示画素を指す場合には、表示画素 Pと記載する。

[0046] 表示画素 P (i, j)は、映像信号線 S (i)と走査信号線 G (j)との交点近傍に配置される。これにより、表示画素 Pは、絶縁性基板 100の主面上にマトリクス状に配置される。各表示画素 P (i, j)は、トランジスタ (TFT) 102および画素電極 103を含む。以下、映像信号線 S (i)と走査信号線 G (j)との交点近傍に配置されるトランジスタ 102をトランジスタ T(i, j)と称す。当該トランジスタ T(i, j)のソースは、対応する映像信号線 S (i )に接続され、当該トランジスタ T(i, j)のゲートは、対応する走査信号線 G (j)に接続される。画素電極 103は、トランジスタ 102のドレインに接続される。

[0047] 対向電極 101は、図示しない対向基板の主面の略全面に亘つて形成され、対向電極駆動回路 COMからの所定の電位を有する対向電圧の印加を受けている。対向電極 101と画素電極 103との間には、液晶層が設けられている。この液晶層は、対向電極 101と画素電極 103との電位差に応じて、その光の透過率が変化するものである。すなわち、表示画素 Pを所望の透過率に設定したい場合には、当該透過率に応じた電位を持った映像信号が映像信号線 Sに印加されると共に、トランジスタ Tを導通させるための走査信号が走査信号線 Gに印加される。これにより、トランジスタ Tを介して画素電極 103が所望の電位に充電され、表示画素 Pにおける透過率が所望の透過率に制御される。

[0048] コントロール回路 600は、図 2に示すような、映像信号線駆動回路 200— 1および 2 ならびに走査信号線駆動回路 300— 1〜3を動作させるためのクロック信号 GCKおよび周期信号 Stcを生成する。ここで、図 2は、クロック信号 GCKの波形、周期信号 S tcの波形、中間信号 Vetの波形、駆動信号 VMの波形および走査信号 VGの波形を示した図である。なお、クロック信号 GCK、周期信号 Stcおよび走査信号 VGの波形の詳細については後述する。

[0049] 映像信号線駆動回路 200— 1および 2は、クロック信号 GCKを用いて、外部から入力してくる映像信号を映像信号線 Sに対して印加する。走査信号線駆動回路 300— 1〜3は、クロック信号 GCKおよび周期信号 Stcを用いて、図 2に示すような、走査信号 VGを生成し、走査信号線 Gに印加する。以下に、当該走査信号線駆動回路 300 1〜3の詳細について図面を参照しながら説明する。

[0050] (走査信号線駆動回路の構成）

図 3は、走査信号線駆動回路 300— 1〜3の構成を示したブロック図である。以下、走査信号線駆動回路 300— 1に注目して説明を行う。

[0051] 走査信号線駆動回路 300— 1は、内部モジュレーション部 310— 1および走査信号線駆動部 315— 1を含む。内部モジュレーション部 310— 1は、電位 Vglおよび周期信号 Stcに基づいて、図 2に示す中間信号 Vetを生成した後、当該中間信号 Vetおよび高電位の電位 Vghに基づいて、図 2に示す駆動信号 VM1を生成する。なお、駆動信号 VM1は、内部モジュレーション部 310— 1が生成した駆動信号 VMを指し、駆動信号 VM2は、内部モジュレーション部 310— 2が生成した駆動信号 VMを指し、駆動信号 VM3は、内部モジュレーション部 310— 3が生成した駆動信号 VMを指す。また、電位 Vglは、トランジスタ 102のゲートに印加された場合に、当該トランジスタ 102を非導通状態に制御できるゲートオフ電圧をソースゲート間に発生させるための電位であり、ここでは一例として接地電位としている。走査信号線駆動部 315 1は、内部モジュレーション部 310—1が生成した駆動信号 VM1に基づいて、図 2 に示す走査信号 VGを生成する。

[0052] 図 4は、上記内部モジュレーション部 310— 1の構成を示した回路図である。当該内部モジュレーション部 310— 1は、抵抗 Rl、 R2、 R3および Rct、オペアンプ OP、コンデンサ Cct、定電流源 letおよびスィッチ SW3を含む。

[0053] 周期信号 Stcは、図 2に示す走査信号 VGの傾斜部分を生成するための傾斜期間制御信号 (充電制御信号および放電制御信号)であり、コンデンサ Cctに並列に接続されたスィッチ SW3の開閉制御を行う。当該周期信号 Stcは、所定期間だけハイレベルになるパルスが一周期に 1つ含まれる波形を有する。ハイレベルであるパルスの期間ではスィッチ SW3が導通状態に制御され、ローレベルであるパルス以外の期間ではスィッチ SW3が非導通状態に制御される。

[0054] 定電流源 letは、抵抗 Retを介してコンデンサ Cctの一端に接続されており、コンデンサ Cctの他端は接地されている。コンデンサ Cctの両端の電圧である中間信号 Vet は、抵抗 R3を介してオペアンプ OPの反転入力端子に接続されている。このオペァンプ OPの反転入力端子と出力端子との間には抵抗 R4が接続されている。

[0055] 上記周期信号 Stcは、図 2に示したように、クロック信号 GCKと同期するように形成されればよぐ例えば、モノマルチバイブレータ等（図示しない）を使用してコントロール回路 600において作成できる。なお、当該周期信号 Stcは、走査信号線駆動回路 300— 1の内部にて生成されてもよい。上記スィッチ SW3は、上記周期信号 Stcがハィレベルの期間中に導通状態になる一方、ローレベルの期間中に非導通状態になる

[0056] 一方、オペアンプ OPの非反転入力端子には抵抗 R2および抵抗 R1の一端がそれぞれ接続されている。抵抗 R2の他端は接地されており、抵抗 R1の他端は電位 Vgh が印加される。この信号電位 Vghは、上記 TFTをオン状態にするのに十分なゲートオン電圧をドレイン一ソース間に発生させるための電位である。オペアンプ OPの出力端子からは、駆動信号 VMが出力される。上述したように駆動信号 VMの傾斜部分および中間信号 Vetの傾斜部分は、周期信号 Stcの低い電位の部分に基づいて生成される。そのため、図 2に示すように、駆動信号 VMの傾斜部分の長さおよび中間信号 Vetの傾斜部分の長さと、周期信号 Stcの電位の低、部分 (パルス以外の期間の部分)の長さとは一致する。

[0057] なお、上記オペアンプ OP、抵抗 Rl、 R2、 R3および R4は減算部を構成するものである。この減算部では、次の減算処理が行われる。

[0058] VM=Vgh- (R2/ (R1 +R2) ) · (1 + (R4/R3) ) - (R4/R3) - Vet

ここで、 R1 =R4、 R2=R3、及び A=R4/R3とすると、

VM=Vgh-A-Vct

となる。

[0059] 図 5は、走査信号線駆動部 315— 1の構成を示した図である。当該走査信号線駆動部 315— 1は、シフトレジスタ 3a、選択スィッチ 3bおよび端子 T1〜T4を含む。

[0060] 端子 T1には、クロック信号 GCKが印加される。端子 Τ2には、データ信号 GSPが印加される。端子 Τ3には、トランジスタ 102のゲートに印加された場合に、当該トランジスタ 102を非導通状態に制御できるゲートオフ電圧をソースゲート間に発生させるための電位 Vglが印加される。端子 T4には、駆動信号 VM1が印加される。シフトレジスタ 3aは、走査信号線 Gの本数に対応する k段のフリップフロップ Fl〜Fkにより構成される。フリップフロップ Fl〜Fk—lは、クロック信号 GCKに基づいて、次段のフリップフロップ F2〜Fkにデータ信号 GSPを転送する。そして、各フリップフロップ Fl〜 Fkは、データ信号 GSPを転送する際に、サンプリングノルスを選択スィッチ 3bに出力する。すなわち、データ信号 GSPの転送にしたがって、上流の選択スィッチ 3bから下流の選択スィッチ 3bへと順番にサンプリングパルスが出力される。なお、フリップフロップ Fl〜Fkを総称する場合には、フリップフロップ Fと記載する。

[0061] 選択スィッチ 3bは、走査信号線 Gに 1対 1対応する数だけ設けられ、サンプリングパルスにしたがって 2つの入力のうちのいずれか一方を選択して出力するスィッチである。当該選択スィッチ 3bの 2つの入力端子には、駆動信号 VM1と電位 Vglとが印加されている。選択スィッチ 3bの出力端子には、走査信号線 Gが 1本ずつ接続されている。選択スィッチ 3bは、サンプリングパルスが出力されてきたときには駆動信号 VM 1を選択し、サンプリングパルスが出力されてきていないときには電位 Vglを選択する。これにより、図 2に示すような駆動信号 VM1の一周期分が切り取られた波形を有する走査信号 VGが生成される。具体的には、当該走査信号 VGは、電位 Vglカゝら電位 Vghへと垂直に立ち上がり、電位 Vghを所定期間だけ維持した後、斜め方向に直線的に降下し、最後に略垂直に電位 Vgほで降下する波形を有する。なお、当該走査信号 VGの傾斜部分の終点の電位は、トランジスタ 102を導通状態にするための閾値電圧を発生させるための電位 VTよりも高、電位であることが望ま U、。

[0062] (信号配線の構成）

ここで、信号配線 305について説明する。本実施形態に係る液晶表示装置 1では、信号配線 305は、図 1に示すように各走査信号線駆動回路 300— 1〜3のそれぞれを接続し、駆動信号 VMが印加される配線である。より具体的には、図 3に示すように、内部モジュレーション部 310— 1と走査信号線駆動部 315 - 1とを接続する内部配線と、内部モジュレーション部 310— 2と走査信号線駆動部 315— 2とを接続する内部配線と、内部モジュレーション部 310— 3と走査信号線駆動部 315— 3とを接続する内部配線とが信号配線 305により接続される。これにより、各内部配線に印加される駆動信号 VM1〜3の波形が平均化される。

[0063] (液晶表示装置の動作）

以上のように構成された本実施形態に係る液晶表示装置の動作について以下に図面を参照しながら説明する。なお、ここでは、走査信号線駆動回路 300— 1〜3の動作に着目して説明を行う。

[0064] 図 2に示すように、周期信号 Stcがローレベルの期間中、図 4に示すスィッチ SW3 は非導通状態に制御され、抵抗 Retを介して定電流源 letからコンデンサ Cctへ電荷が充電される。これにより、中間信号 Vetの電位は、周期信号 Stcがローレベルの期間中、図 2に示すように傾斜して上昇する。

[0065] このとき、減算部においては、中間信号 Vetの電位が A (=R4ZR3)倍されたものが電位 Vghから減算され、図 2に示すように、電位が電位 Vghから、当該 Vghと接地電位 Vglとの中間電位まで傾斜するように低下する傾斜部分の波形が得られる。なお、 Aを変化させることによって、任意の傾き Vslopeで駆動信号 VMを立ち下げることが可能となる。

[0066] これに対して、上記周期信号 Stcがハイレベルの期間中、上記スィッチ SW3は導通状態に制御される。そのため、コンデンサ Cctに充電された電荷は、スィッチ SW3 を介して放電される。これ〖こより、中間信号 Vetの電位は図 2に示すように接地電位になる。このとき、減算部においては、電位 Vghから中間信号 Vetの電位を A (=R4 ZR3)倍されたものが減算される。ただし、中間信号 Vetの電位が接地電位であるため、電位 Vghが、図 2に示すように、駆動信号 VMとして出力される。

[0067] 以上のように、中間信号 Vetは、周期信号 Stcの制御に伴って、最大振幅が Vcth の鋸歯状の波形となる。具体的には、中間信号 Vetは、周期信号 Stcにおいて一周期のうちのパルス以外の期間では電位が上昇し、パルスの期間では接地電位となる波形を有する。また、駆動信号 VMは、鋸歯状の波形を上下反転させた波形となる。具体的には、駆動信号 VMは、電位が高電位から、当該高電位と低電位との中間電位まで傾斜するように低下し、その後、当該中間電位から当該高電位まで上昇する電位変化を伴う波形を一周期に一つずつ含んでいる。駆動信号 VMの傾斜部分の始期と中間信号 Vetの傾斜部分の始期とは一致しており、駆動信号 VMの傾斜部分の終期と中間信号 Vetの傾斜部分の終期とは一致している。なお、当該駆動信号 V Mは、傾斜期間 Tslope、傾斜量 Vslopeの波形となる。この傾斜量 Vslopeは、 Vslop e=Vcth- (R4ZR3)となり抵抗 R4、 R3の設定で容易に調整できる。しカゝも、出力信号 VDlbはオペアンプ OPの出力であるので、インピーダンスが低くなる（次段からォぺアンプ OPを見た場合のインピーダンスが小さくなる）。

[0068] 各内部モジュレーション部（変調部） 310— 1〜3は、図 3の内部配線を介して、生成した駆動信号 VM1〜3を対応する走査信号線駆動部 315— 1〜3に出力する。ここで、各内部配線は信号配線 305により接続されているので、各駆動信号 VM1〜3 の波形は平均化される。すなわち、各走査信号線駆動部 315— 1〜3には、波形が略等しい駆動信号 VM1〜3が入力する。上記駆動信号 VM1〜3が走査信号線駆動部 315— 1〜3に入力すると、走査信号線駆動部 315— 1〜3は、当該駆動信号 V Ml〜3に基づいて、走査信号 Gを生成する。具体的には、図 5に示すシフトレジスタ 3aでは、クロック信号 GCKに基づいて、各フリップフロップ F力次段のフリップフロップにデータ信号 GSPを転送する動作が繰り返される。このデータ信号 GSPの転送に応じて、サンプリングパルス力フリップフロップ F力も選択スィッチ 3bに対して出力される。

[0069] ここで、サンプリングパルスが印加されて!、な!/、選択スィッチ 3bは、電位 Vglを選択し、当該電位 Vglを走査信号線 Gに対して出力する。一方、サンプリングパルスが印カロされている選択スィッチ 3bは、駆動信号 VMを選択し、当該駆動信号 VMを走査信号線 Gに対して出力する。これにより、図 2に示すような走査信号 VGが走査信号線 Gに対して印加されるようになる。

[0070] 以上のように、本実施形態に係る液晶表示装置によれば、走査信号 VGの立下り時に垂直ではなく傾斜するように立ち下がっているので、走査信号 VGの立下り部分の波形がなまりにくくなる。そのため、図 13に示す TFTのリニア領域の特'性の影響が、走査信号線駆動回路 300の出力直後に配置される TFTと走査信号線の終端部に配置される TFTとで略等しくなる。その結果、パネル内での寄生容量 Cgdに起因して画素電位 Vdに生じるレベルシフト AVdを表示面内で均一に近づけることが可能となる。これにより、液晶表示装置の表示領域の右側と左側との間において表示品位に差が出るという問題が解消される。

[0071] また、走査信号線駆動回路 300— 1〜3の内部配線が信号配線 305により接続されているので、当該内部配線に印加されている駆動信号 VM1〜3のそれぞれの波形が平均化される。より具体的には、駆動信号 VM1〜3のそれぞれの傾斜部分の傾きが略等しくなる。ここで、走査信号線駆動部 315— 1〜3は、当該駆動信号 VM1〜 3に基づいて走査信号 VGを生成している。そのため、駆動信号 VM1〜3のそれぞれの傾斜部分の傾きが略等、と、走査信号 VGの傾斜部分の傾きが略等しくなる。これにより、走査信号線駆動回路 300— 1〜3のそれぞれに対応する表示エリア毎に表示品位が異なってしまうという問題が解消される。

[0072] なお、走査信号線駆動回路 300— 1〜3のそれぞれに対応する表示エリア毎に表示品位が異なってしまうという問題は、走査信号線駆動回路 300— 1〜3ごとに別々の内部モジュレーション部 310— 1〜3によって駆動信号 VM1〜3を生成していることに起因しているのであることから、駆動信号 VM1〜3の波形が本実施形態において説明した波形以外のものであっても同様の問題は発生し得る。このような問題は、走査信号線駆動回路 300— 1〜3の内部配線が信号配線 305により接続され、当該内部配線に印加されている駆動信号 VM1〜3のそれぞれの波形が平均化されることによって同じく解消されること〖こなる。

[0073] また、本実施形態に係る液晶表示装置では、シフトレジスタ 3aから出力されるサンプリングパルスを用いて駆動信号 VMの一周期分の波形を切り出して走査信号 Gのパルス波形を生成している力当該駆動信号 VMの利用方法はこれに限らない。駆動信号 VMの傾斜部分が、走査信号 Gの傾斜部分の生成に用いられてさえ、ればよい。

[0074] 本実施形態に係る液晶表示装置では、駆動信号 VMおよび走査信号線 VGは、図 2にお、て直線的に傾斜してヽるが、駆動信号 VMおよび走査信号線 VGの傾斜部分は、直線に限らない。当該傾斜部分は、略直線形状を有していればよい。なお、この略の幅は、駆動信号 VMおよび走査信号線 VGの生成時に生じる遅延程度の幅である。

[0075] なお、本実施形態に係る液晶表示装置は、例えば、携帯電話機や PDA (Personal Digital Assistance)等の小型の液晶表示装置やパソコンのモニターやテレビ等の大型の液晶表示装置である。ただし、本実施形態に係る液晶表示装置は、パソコンのモニターやテレビ等の大型の液晶表示装置であることが望ましい。これは、大型の液晶表示装置の方が小型の液晶表示装置よりも走査信号線 Gが長くなり、走査信号線 Gの両端部間での走査信号 VGの波形のなまりが大きくなり、当該なまりを原因とするレベルシフト Δ Vdのばらつきの表示品位に対する影響が大きくなるからである。

[0076] (実装例）

最後に、本発明に係る液晶表示装置における映像信号線駆動回路 200および走查信号線駆動回路 300の実装例について図面を参照しながら説明する。図 6は、絶縁性基板 100に映像信号線駆動回路 200および走査信号線駆動回路 300が実装された例を示した図である。図 6には、絶縁性基板 100、映像信号線駆動回路 200 1〜2、走査信号線駆動回路 300— 1〜3、フレキシブルプリント基板 700— 1〜2 および 800— 1〜3ならびに硬質基板 750および 850が記載されている。

[0077] 図 6に示す実装例では、映像信号線駆動回路 200— 1〜2および走査信号線駆動回路 300— 1〜3は、それぞれ一つの半導体チップにより構成されている。硬質基板 750は、例えば、榭脂により構成され、主面上に回路が形成された基板である。フレキシブルプリント基板 700— 1〜2は、可撓性性材料により構成され、回路が形成された基板である。当該フレキシブルプリント基板 700— 1の主面上には、映像信号線駆動回路 200— 1が実装されている。また、当該フレキシブルプリント基板 700— 1の一端は硬質基板に実装され、当該フレキシブルプリント基板 700— 2の他端は絶縁性基板 100に実装される。これにより、硬質基板 750に形成された回路と映像信号線駆動回路 200— 1と絶縁性基板 100に形成された回路との間で信号のやり取りを行うことができるようになつている。なお、フレキシブルプリント基板 700— 2については、フレキシブルプリント基板 700— 1と同様であるので説明を省略する。 [0078] 硬質基板 850は、例えば、榭脂により構成され、主面上に回路が形成された基板である。フレキシブルプリント基板 800— 1〜3は、可撓性材料により構成され、回路が形成された基板である。当該フレキシブルプリント基板 800—1の主面上には、走查信号線駆動回路 300— 1が実装されている。また、当該フレキシブルプリント基板 8 00— 1の一端は硬質基板に実装され、当該フレキシブルプリント基板 800— 2の他端は絶縁性基板 100に実装される。これにより、硬質基板 850に形成された回路と走査信号線駆動回路 300— 1と絶縁性基板 100に形成された回路との間で信号のやり取りを行うことができるようになつている。なお、フレキシブルプリント基板 800— 2および 3については、フレキシブルプリント基板 800— 1と同様であるので説明を省略する。

[0079] 上記のように映像信号線駆動回路 200— 1〜2および走査信号線駆動回路 300— 1〜3が実装された液晶表示装置における信号配線 305の構成について説明する。当該信号配線 305は、各走査信号線駆動回路 300— 1〜3を接続する配線である。そのため、信号配線 305は、フレキシブルプリント基板 800— 1〜3のそれぞれに形成され、硬質基板 850の主面上にぉ、て互、に接続されて!、る。

[0080] なお、上記実装例では、映像信号線駆動回路 200— 1〜2および走査信号線駆動回路 300— 1〜3は、それぞれフレキシブルプリント基板 700— 1〜2および 800— 1 〜3に実装されるものとした力映像信号線駆動回路 200— 1〜2および走査信号線駆動回路 300— 1〜3の実装方法はこれに限らない。例えば、映像信号線駆動回路 200— 1〜2および走査信号線駆動回路 300— 1〜3は、絶縁性基板 100に COG ( Chip On Glass)実装されてもよいし、絶縁性基板 100にモノリシックに形成されてもよい。走査信号線駆動回路 300— 1〜3が COG実装されたりモノリシックに形成されたりすると、絶縁性基板 100上におヽて信号配線 305を形成して各走査信号線駆動回路 300— 1〜3を接続することが可能となる。この場合、当該信号配線 305を、絶縁性基板 100の走査信号線 Gや映像信号線 Sと同じ工程により形成できるので、信号配線 305を新たに形成するための工程などが不要になる。

産業上の利用の可能性

[0081] 本発明は、複数の走査信号線駆動回路が設けられた表示装置において表示品位を向上させることを目的としており、表示画素ごとにスィッチ素子として例えば薄膜トランジタが配設された液晶表示装置として有用である。

Claims

請求の範囲

[1] 複数の走査信号線と、複数の映像信号線と、当該走査信号線を駆動するための走查信号を生成する複数の走査信号線駆動回路とを備える表示装置であって、各前記走査信号線駆動回路は、電位が高電位から、当該高電位と低電位との中間電位まで傾斜するように低下し、その後、当該中間電位から当該高電位まで上昇する電位変化を伴う波形の駆動信号を内部において生成しており、

各前記走査信号線駆動回路同士を接続し、電位が前記駆動信号の電位となっている信号配線を更に備える、表示装置。

[2] 前記駆動信号は、電位が高電位から、当該高電位と低電位との中間電位まで傾斜するように低下し、その後、当該中間電位力当該高電位まで上昇する電位変化を伴う波形を一周期に一つずつ含むことを特徴とする、請求項 1に記載の表示装置。

[3] 前記走査信号駆動回路には、前記一周期毎に 1つのパルスが含まれる周期信号が入力して、ることを特徴とする、請求項 2に記載の表示装置。

[4] 前記周期信号において一周期のうちのパルス以外の期間の長さと、前記駆動信号の前記高電位と前記低電位との前記中間電位まで傾斜するように低下する期間の長さとは、一致していることを特徴とする、請求項 3に記載の表示装置。

[5] 前記周期信号は、前記駆動信号の当該高電位と低電位との中間電位まで傾斜するように低下する部分を生成するために、前記走査信号駆動回路に入力していることを特徴とする、請求項 3に記載の表示装置。

[6] 前記高電位から前記中間電位まで傾斜するように低下する前記駆動信号の電位変化は、前記走査信号の高電位と低電位との間の変化の一部を傾斜させるための変化であることを特徴とする、請求項 1に記載の表示装置。

[7] 前記信号配線の電位は、各前記走査信号線駆動回路で生成された駆動信号の電位が平均化された電位であることを特徴とする、請求項 1に記載の表示装置。

[8] 各前記走査信号線駆動回路は、前記高電位の電位を有する信号に基づ!、て、前記駆動信号を生成する駆動信号生成回路と、前記前記駆動信号生成回路が生成した前記駆動信号に基づいて、前記走査信号を生成する走査信号生成回路と、前記駆動信号を前記駆動信号生成回路から前記走査信号生成回路へと伝送する内部配線とを含み、各前記内部配線は、前記信号配線により互いに接続されていることを特徴とする、請求項 1に記載の表示装置。

入力されるゲートオン電圧及びゲートオフ電圧を用いて走査信号線に対して走査信号を出力して前記走査信号線を駆動する走査信号線駆動回路を複数備えた表示装置において、

前記各走査信号線駆動回路は、前記ゲートオン電圧を変調して出力する変調部と、前記変調部の出力電圧と前記ゲートオフ電圧とを前記走査信号線に対して選択的に出力する走査信号線駆動部とを備え、

前記各走査信号線駆動回路における変調部の出力は互いに接続されていることを特徴とする表示装置。