JP3229156B2 - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JP3229156B2 JP3229156B2 JP05609195A JP5609195A JP3229156B2 JP 3229156 B2 JP3229156 B2 JP 3229156B2 JP 05609195 A JP05609195 A JP 05609195A JP 5609195 A JP5609195 A JP 5609195A JP 3229156 B2 JP3229156 B2 JP 3229156B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- crystal display
- signal
- display device
- period
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3674—Details of drivers for scan electrodes
- G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
- G09G3/3659—Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0876—Supplementary capacities in pixels having special driving circuits and electrodes instead of being connected to common electrode or ground; Use of additional capacitively coupled compensation electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/06—Details of flat display driving waveforms
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/06—Details of flat display driving waveforms
- G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3614—Control of polarity reversal in general
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Liquid Crystal Display Device Control (AREA)
- Liquid Crystal (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【産業上の利用分野】この発明は液晶表示装置に係り、
特に液晶表示パネルを駆動する駆動回路に関する。
特に液晶表示パネルを駆動する駆動回路に関する。
【０００２】
【従来の技術】近年、液晶表示装置は高解像度化（多画
素化）が進み、駆動周波数が高速化してきている。この
ような状況の中で、駆動用ＩＣを低電圧化して高速信号
に対応させることを目的として、コモン電極を画像の極
性と反対に振るコモン反転駆動（特開昭５５−２８６４
９号公報）や、電源電圧を画像の極性に同期してシフト
する電源レベルシフト駆動（特願平４−４８３１３号に
係る出願）が提案されている。
素化）が進み、駆動周波数が高速化してきている。この
ような状況の中で、駆動用ＩＣを低電圧化して高速信号
に対応させることを目的として、コモン電極を画像の極
性と反対に振るコモン反転駆動（特開昭５５−２８６４
９号公報）や、電源電圧を画像の極性に同期してシフト
する電源レベルシフト駆動（特願平４−４８３１３号に
係る出願）が提案されている。
【０００３】しかし、コモン反転駆動は、大容量のコモ
ンを水平駆動周波数（１５から３０マイクロ秒）で駆動
しなければなにないため、消費電力が増大する。また、
電源レベルシフト駆動は、大容量の電源容量を駆動しな
ければならないため、強力な駆動回路が新たに必要にな
る他、ドット反転など高速に電源を駆動しなければなら
ない駆動には適用が難しく、現在のところ信号線反転駆
動に限って行われている。この信号線反転駆動は、大画
面化したときにコモンの抵抗が増大するために生じる横
クロストークが発生しにくい特徴を持つが、ＴＦＴ（Th
in Film Transistor：薄膜トランジスタ）のリークによ
る縦クロストークは発生し易いため、ＴＦＴ特性に対す
る要求仕様が厳しくなる。
ンを水平駆動周波数（１５から３０マイクロ秒）で駆動
しなければなにないため、消費電力が増大する。また、
電源レベルシフト駆動は、大容量の電源容量を駆動しな
ければならないため、強力な駆動回路が新たに必要にな
る他、ドット反転など高速に電源を駆動しなければなら
ない駆動には適用が難しく、現在のところ信号線反転駆
動に限って行われている。この信号線反転駆動は、大画
面化したときにコモンの抵抗が増大するために生じる横
クロストークが発生しにくい特徴を持つが、ＴＦＴ（Th
in Film Transistor：薄膜トランジスタ）のリークによ
る縦クロストークは発生し易いため、ＴＦＴ特性に対す
る要求仕様が厳しくなる。
【０００４】さらに、このような問題点を解決する方法
として、電源は一定にして駆動用ＩＣ内部にスイッチを
設けてフィールド毎に駆動する信号線を切り替える方法
（特開平３−５１８８７号公報）が提案されている。し
かし、このような方法を用いても、信号線反転とライン
反転を組み合わせることで高画質化ができるドット反転
駆動を実現する場合、１ライン毎極性を反転しなければ
ならないために消費電力が増大する。
として、電源は一定にして駆動用ＩＣ内部にスイッチを
設けてフィールド毎に駆動する信号線を切り替える方法
（特開平３−５１８８７号公報）が提案されている。し
かし、このような方法を用いても、信号線反転とライン
反転を組み合わせることで高画質化ができるドット反転
駆動を実現する場合、１ライン毎極性を反転しなければ
ならないために消費電力が増大する。
【０００５】消費電力化する別の方法として駆動周波数
を下げる方法としてマルチフィールド駆動法（特願平２
−６９７０５号に係る出願：以下、ＭＦ駆動法と称す
る）が提案されている。このＭＦ駆動法の概念図を図７
に示す。
を下げる方法としてマルチフィールド駆動法（特願平２
−６９７０５号に係る出願：以下、ＭＦ駆動法と称す
る）が提案されている。このＭＦ駆動法の概念図を図７
に示す。
【０００６】まず、第ｍフレーム表示時の駆動法を説明
する。最初のＴｓ／３期間（Ｔｓは各ＴＦＴが画像信号
をサンプリングする周期）には、図７の（ａ）に示すよ
うに１、４、…、Ｎ、Ｎ＋３、Ｎ＋６、…ラインのゲー
ト線を駆動すると共に、奇数番目の信号線には正極性、
偶数番目の信号線には負極性の画像信号というように信
号線反転駆動を行う。次のＴｓ／３期間には図７の
（ｂ）に示すように２、５、…、Ｎ＋１、Ｎ＋４、Ｎ＋
７、…ライン、次のＴｓ／３期間には図７の（ｃ）に示
すように３、６、…、Ｎ＋２、Ｎ＋５、Ｎ＋８、…ライ
ンを駆動する。次のＴｆ／３期間には駆動するラインは
元に戻って、図７の（ｄ）に示すように１、４、…、
Ｎ、Ｎ＋３、Ｎ＋６、…ラインのゲート線を駆動する
が、（ａ）とは極性が逆の駆動を行うことで液晶の交流
駆動を実現している。その後は図７の（ｂ）、（ｃ）の
極性を逆にしただけなので説明は省略する。
する。最初のＴｓ／３期間（Ｔｓは各ＴＦＴが画像信号
をサンプリングする周期）には、図７の（ａ）に示すよ
うに１、４、…、Ｎ、Ｎ＋３、Ｎ＋６、…ラインのゲー
ト線を駆動すると共に、奇数番目の信号線には正極性、
偶数番目の信号線には負極性の画像信号というように信
号線反転駆動を行う。次のＴｓ／３期間には図７の
（ｂ）に示すように２、５、…、Ｎ＋１、Ｎ＋４、Ｎ＋
７、…ライン、次のＴｓ／３期間には図７の（ｃ）に示
すように３、６、…、Ｎ＋２、Ｎ＋５、Ｎ＋８、…ライ
ンを駆動する。次のＴｆ／３期間には駆動するラインは
元に戻って、図７の（ｄ）に示すように１、４、…、
Ｎ、Ｎ＋３、Ｎ＋６、…ラインのゲート線を駆動する
が、（ａ）とは極性が逆の駆動を行うことで液晶の交流
駆動を実現している。その後は図７の（ｂ）、（ｃ）の
極性を逆にしただけなので説明は省略する。
【０００７】以上のような駆動を行った場合、フリッカ
成分がどの様になるかを解析する。まず、フリッカの発
生原因として次の３つが考えられる。 （１）オン電流不足 （２）ＴＦＴの突き抜け電圧 （３）ＴＦＴのオフ電流 このうちの（１）、（２）は液晶表示パネルのアレイ構
造や突き抜け補正駆動によって対応可能であるが、
（３）については、ＭＦ駆動が原理的にＴＦＴの保持時
間を通常駆動よりも長くするものであることを考える
と、ＴＦＴの光リークなどを含めたオフ特性が完全でな
い限り、この特性が通常より大きくフリッカ特性に影響
を与えることが考えられる。従って（３）の要因を中心
に解析する。
成分がどの様になるかを解析する。まず、フリッカの発
生原因として次の３つが考えられる。 （１）オン電流不足 （２）ＴＦＴの突き抜け電圧 （３）ＴＦＴのオフ電流 このうちの（１）、（２）は液晶表示パネルのアレイ構
造や突き抜け補正駆動によって対応可能であるが、
（３）については、ＭＦ駆動が原理的にＴＦＴの保持時
間を通常駆動よりも長くするものであることを考える
と、ＴＦＴの光リークなどを含めたオフ特性が完全でな
い限り、この特性が通常より大きくフリッカ特性に影響
を与えることが考えられる。従って（３）の要因を中心
に解析する。
【０００８】いま、画素の電位変動波形を図８（ａ）に
示すように近似する。つまり、正極性で駆動している時
は保持特性が良いのでＶP の変動、負極性で駆動してい
る時は保持特性が悪いのでＶN （＞ＶP ）だけ１サンプ
ルホールドする期間（Ｔｓ）に電位変化を生じていると
する。このとき輝度ｉ（ｔ）は次式で与えられる。
示すように近似する。つまり、正極性で駆動している時
は保持特性が良いのでＶP の変動、負極性で駆動してい
る時は保持特性が悪いのでＶN （＞ＶP ）だけ１サンプ
ルホールドする期間（Ｔｓ）に電位変化を生じていると
する。このとき輝度ｉ（ｔ）は次式で与えられる。
【０００９】
【数１】
【００１０】実際の透過率変化は液晶の応答特性を上記
変動に周波数軸上で掛け合わせる必要があるが、応答特
性は電位レベルに依存する複雑な特性であるので、ここ
では画素の電位変動のみを輝度変化として解析する。こ
れをフーリエ変換すると次式が得られる。
変動に周波数軸上で掛け合わせる必要があるが、応答特
性は電位レベルに依存する複雑な特性であるので、ここ
では画素の電位変動のみを輝度変化として解析する。こ
れをフーリエ変換すると次式が得られる。
【００１１】
【数２】 ここで、フリッカとして重要な基本成分のみを考える
と、ｋ＝１として、次式が得られる。
と、ｋ＝１として、次式が得られる。
【００１２】
【数３】
【００１３】すなわち、各画素はフリッカ成分として、
図８の（ｂ）に示すようなＦ１なるスペクトルを持って
いることになる。このフリッカ成分を除去するための方
法として次のようなものが挙げられる。
図８の（ｂ）に示すようなＦ１なるスペクトルを持って
いることになる。このフリッカ成分を除去するための方
法として次のようなものが挙げられる。
【００１４】（１）輝度変化ｉ（ｔ）自身を高周波数に
する （２）隣接している画素により補償する 通常、画像信号が高速化することから（１）の方法はあ
まり使われていない。ライン反転（コモン反転）や信号
線反転は（２）の方法において２画素で補償するもので
ある。この場合について詳しく説明する。まず、どの方
法でも隣接画素は逆極性の信号が入力されているので、
２画素の平均輝度ｉa （ｔ）は次式で表わされる。
する （２）隣接している画素により補償する 通常、画像信号が高速化することから（１）の方法はあ
まり使われていない。ライン反転（コモン反転）や信号
線反転は（２）の方法において２画素で補償するもので
ある。この場合について詳しく説明する。まず、どの方
法でも隣接画素は逆極性の信号が入力されているので、
２画素の平均輝度ｉa （ｔ）は次式で表わされる。
【００１５】
【数４】 これをフーリエ変換すると次式が得られる。
【００１６】
【数５】
【００１７】従って、Ｉa （ω0 ）＝０となり、フリッ
カ成分を完全に除去することができる。以上は補償画素
が２画素の場合であるが、補償画素をＮ画素まで広げた
とき、隣接するＮ画素の平均輝度ｉa （ｔ）及びフーリ
エ変換Ｉa （ω）は次式で表わされる。
カ成分を完全に除去することができる。以上は補償画素
が２画素の場合であるが、補償画素をＮ画素まで広げた
とき、隣接するＮ画素の平均輝度ｉa （ｔ）及びフーリ
エ変換Ｉa （ω）は次式で表わされる。
【００１８】
【数６】
【００１９】３画素でフリッカ成分を補償する場合を例
に取って、以下説明する。図９に上記式（６）から求め
られる３画素それぞれの透過率変化ｉ（ｔ）を実線、一
点鎖線、破線で示し、この時の全体の透過率変化ｉa
（ｔ）として示した。また、周波数スペクトルを図１０
に示す。
に取って、以下説明する。図９に上記式（６）から求め
られる３画素それぞれの透過率変化ｉ（ｔ）を実線、一
点鎖線、破線で示し、この時の全体の透過率変化ｉa
（ｔ）として示した。また、周波数スペクトルを図１０
に示す。
【００２０】図９から明らかなように、互いに補償され
る画素の透過率変化ｉ（ｔ）が同じであれば元々２Ｔｓ
であったフリッカ成分を、３画素補償により２Ｔｓ／
３、つまり、Ｔｓが５０ｍＳである場合（画面の書き換
え周波数２０Ｈｚ）、その１／３周期である１／３０秒
にすることができるため、フリッカとして視認され難く
くなる。さらにこれと、信号反転又はライン反転等を組
み合わせることにより、その倍の１／６０秒周期とする
ことができ、フリッカが視認されなくなる。これは周波
数スペクトルでみれば、式（７）から明らかなように、
各画素のスペクトルの位相がそれぞれ１２０度ずれてい
るためにベクトル的に加算されてその成分がなくなるこ
とを意味している。この原理を利用すると、３、５、
７、…、２Ｎ＋１、…画素、つまり奇数画素で補償する
ことも同様に可能であり、補償できる画素数が多い程、
駆動周波数を低くできるため、消費電力を低減できる。
る画素の透過率変化ｉ（ｔ）が同じであれば元々２Ｔｓ
であったフリッカ成分を、３画素補償により２Ｔｓ／
３、つまり、Ｔｓが５０ｍＳである場合（画面の書き換
え周波数２０Ｈｚ）、その１／３周期である１／３０秒
にすることができるため、フリッカとして視認され難く
くなる。さらにこれと、信号反転又はライン反転等を組
み合わせることにより、その倍の１／６０秒周期とする
ことができ、フリッカが視認されなくなる。これは周波
数スペクトルでみれば、式（７）から明らかなように、
各画素のスペクトルの位相がそれぞれ１２０度ずれてい
るためにベクトル的に加算されてその成分がなくなるこ
とを意味している。この原理を利用すると、３、５、
７、…、２Ｎ＋１、…画素、つまり奇数画素で補償する
ことも同様に可能であり、補償できる画素数が多い程、
駆動周波数を低くできるため、消費電力を低減できる。
【００２１】ＭＦ駆動の解析を基に、実際のパネルを用
いてフリッカの低減効果の実験を行った。今回は基礎実
験ということでＮ＝１つまりサブフィールド数３で、 （１）通常駆動（６０Ｈｚ） （２）さらに駆動周波数をさげた場合（２０Ｈｚ） （３）ＭＦ駆動（Ｎ＝１） について、透過率５０％のグレイレベルを表示し、フォ
トディテクタで透過率の時間的変化を検出した。検出さ
れた時間はＦＦＴアナライザで周波数成分ら変換され、
基本波である２０、４０、６０Ｈｚ成分がどの程度ある
かを解析、評価した。通常駆動、２０Ｈｚ駆動、ＭＦ駆
動（Ｎ＝１）について、フリッカ成分の平均輝度に対す
る相対レベルを測定した結果を表１に示す。
いてフリッカの低減効果の実験を行った。今回は基礎実
験ということでＮ＝１つまりサブフィールド数３で、 （１）通常駆動（６０Ｈｚ） （２）さらに駆動周波数をさげた場合（２０Ｈｚ） （３）ＭＦ駆動（Ｎ＝１） について、透過率５０％のグレイレベルを表示し、フォ
トディテクタで透過率の時間的変化を検出した。検出さ
れた時間はＦＦＴアナライザで周波数成分ら変換され、
基本波である２０、４０、６０Ｈｚ成分がどの程度ある
かを解析、評価した。通常駆動、２０Ｈｚ駆動、ＭＦ駆
動（Ｎ＝１）について、フリッカ成分の平均輝度に対す
る相対レベルを測定した結果を表１に示す。
【００２２】
【表１】
【００２３】この表１により、以下のことが判明した。 （１）２０Ｈｚに駆動周波数を落とした場合はフリッカ
成分として２０、４０、６０、８０Ｈｚ成分が予想通り
生じていること （２）ＭＦ駆動では予想通り２０Ｈｚ成分が消え、３倍
の６０Ｈｚ成分に変換されていること （３）６０Ｈｚ成分についても、通常駆動とＭＦ駆動は
同レベルであり、フリッカによる画質劣化は殆ど通常駆
動と同じであること 以上のように、ＭＦ駆動は面フリッカについては非常に
有効な手段であるが、画像信号の保持時間が大幅に長く
なるため、表１に示したように、１画素毎（通常は１ラ
イン毎）のフリッカ成分が大きくなる。その結果、フィ
ールド毎に生じる横縞が視認され、静止画の画質劣化を
引き起こすという問題がある。
成分として２０、４０、６０、８０Ｈｚ成分が予想通り
生じていること （２）ＭＦ駆動では予想通り２０Ｈｚ成分が消え、３倍
の６０Ｈｚ成分に変換されていること （３）６０Ｈｚ成分についても、通常駆動とＭＦ駆動は
同レベルであり、フリッカによる画質劣化は殆ど通常駆
動と同じであること 以上のように、ＭＦ駆動は面フリッカについては非常に
有効な手段であるが、画像信号の保持時間が大幅に長く
なるため、表１に示したように、１画素毎（通常は１ラ
イン毎）のフリッカ成分が大きくなる。その結果、フィ
ールド毎に生じる横縞が視認され、静止画の画質劣化を
引き起こすという問題がある。
【００２４】
【発明が解決しようとする課題】以上のように、従来の
液晶表示装置では、各画素に設けられたスイッチ素子の
オフ特性が不十分であるために、さらに光によってリー
ク電流が増加するために、クロストークやフリッカが増
大し、画質が劣化するという問題があった。
液晶表示装置では、各画素に設けられたスイッチ素子の
オフ特性が不十分であるために、さらに光によってリー
ク電流が増加するために、クロストークやフリッカが増
大し、画質が劣化するという問題があった。
【００２５】また、消費電力を低減できるＭＦ駆動法で
は、静止画を表示する場合に保持時間がさらに長くなる
ために、ラインフリッカが増大してライン障害となり、
画質が低下していた。
は、静止画を表示する場合に保持時間がさらに長くなる
ために、ラインフリッカが増大してライン障害となり、
画質が低下していた。
【００２６】この発明は上記のような事情を考慮してな
されたものであり、消費電力が少なく、フリッカの少な
い画像を再現できる液晶表示装置を提供することを目的
とする。
されたものであり、消費電力が少なく、フリッカの少な
い画像を再現できる液晶表示装置を提供することを目的
とする。
【００２７】
【課題を解決するための手段】この発明の液晶表示装置
は、水平方向に沿って配置された複数のアドレス線と、
垂直方向に沿って配置された複数の信号線との各交差部
に画素がそれぞれ配置され、これらの各画素が液晶表示
素子、この液晶表示素子を選択するために所定のアドレ
ス線に接続されたスイッチ素子と、一端が対応する画素
内の上記液晶表示素子に接続され、他端が上記とは異な
るアドレス線に接続された電荷保持用のキャパシタとか
ら構成され、上記アドレス線の選択時信号に応じて上記
スイッチ素子がオンしている期間に上記信号線の画像信
号が上記液晶表示素子に書き込まれるアクティブマトリ
ックス型の液晶表示装置であって、前記スイッチ素子が
オフしている期間に時間的に同一方向に値が変化する補
正電圧を、補正信号を用いて前記異なるアドレス線に生
成し、この補正電圧を前記電荷保持用のキャパシタを介
して前記液晶表示素子に供給する補正手段を具備したこ
とを特徴とする。
は、水平方向に沿って配置された複数のアドレス線と、
垂直方向に沿って配置された複数の信号線との各交差部
に画素がそれぞれ配置され、これらの各画素が液晶表示
素子、この液晶表示素子を選択するために所定のアドレ
ス線に接続されたスイッチ素子と、一端が対応する画素
内の上記液晶表示素子に接続され、他端が上記とは異な
るアドレス線に接続された電荷保持用のキャパシタとか
ら構成され、上記アドレス線の選択時信号に応じて上記
スイッチ素子がオンしている期間に上記信号線の画像信
号が上記液晶表示素子に書き込まれるアクティブマトリ
ックス型の液晶表示装置であって、前記スイッチ素子が
オフしている期間に時間的に同一方向に値が変化する補
正電圧を、補正信号を用いて前記異なるアドレス線に生
成し、この補正電圧を前記電荷保持用のキャパシタを介
して前記液晶表示素子に供給する補正手段を具備したこ
とを特徴とする。
【００２８】
【作用】この発明によれば、クロストークやフリッカの
原因となるスイッチ素子のリーク電流特性が同じでも、
電荷保持用のキャパシタを通じて画素に補正電圧を供給
することによりフリッカを低減することができるため、
画素における信号保持期間を長くする（駆動周波数を下
げる）ことによって低消費電力化する方法やリーク特性
の悪いデバイスを用いても、画質の劣化を抑えることが
できる。
原因となるスイッチ素子のリーク電流特性が同じでも、
電荷保持用のキャパシタを通じて画素に補正電圧を供給
することによりフリッカを低減することができるため、
画素における信号保持期間を長くする（駆動周波数を下
げる）ことによって低消費電力化する方法やリーク特性
の悪いデバイスを用いても、画質の劣化を抑えることが
できる。
【００２９】
【実施例】以下、図面を参照してこの発明の液晶表示装
置を実施例により説明する。図１はこの発明に係る液晶
表示装置をｎ：ｍマルチフィールド処理機能を有すもの
に実施したこの発明の第１の実施例による全体の構成を
示すブロック図である。
置を実施例により説明する。図１はこの発明に係る液晶
表示装置をｎ：ｍマルチフィールド処理機能を有すもの
に実施したこの発明の第１の実施例による全体の構成を
示すブロック図である。
【００３０】この実施例の液晶表示装置は、アクティブ
マトリックス型液晶表示パネル11、ゲート線ドライバ1
2、信号線ドライバ13及びｎ：ｍマルチフィールド処理
回路14とから構成されている。
マトリックス型液晶表示パネル11、ゲート線ドライバ1
2、信号線ドライバ13及びｎ：ｍマルチフィールド処理
回路14とから構成されている。
【００３１】上記ｎ：ｍマルチフィールド処理機能と
は、低消費電力化可能な駆動法として知られている前記
のＭＦ駆動において、１フレームをｎ個のサブフィール
ド群に分割し、ｍ個のサブフィールド群について画像を
表示する機能をいう。
は、低消費電力化可能な駆動法として知られている前記
のＭＦ駆動において、１フレームをｎ個のサブフィール
ド群に分割し、ｍ個のサブフィールド群について画像を
表示する機能をいう。
【００３２】図２は上記液晶表示パネル11の詳細な構成
を示す回路図である。この液晶表示パネル11は、水平方
向に沿って配置された複数のゲート線（アドレス線）21
と垂直方向に沿って配置された複数の信号線22との各交
差部に画素23がそれぞれ配置され、これらの各画素23が
液晶セル24と、この液晶セル24を選択するためのＴＦＴ
（Thin Film Transistor：薄膜トランジスタ）25と、各
液晶セル24と前ラインのゲート線との間に接続された電
圧保持用のキャパシタ26とから構成されたアクティブマ
トリックス型の液晶表示パネルである。
を示す回路図である。この液晶表示パネル11は、水平方
向に沿って配置された複数のゲート線（アドレス線）21
と垂直方向に沿って配置された複数の信号線22との各交
差部に画素23がそれぞれ配置され、これらの各画素23が
液晶セル24と、この液晶セル24を選択するためのＴＦＴ
（Thin Film Transistor：薄膜トランジスタ）25と、各
液晶セル24と前ラインのゲート線との間に接続された電
圧保持用のキャパシタ26とから構成されたアクティブマ
トリックス型の液晶表示パネルである。
【００３３】上記ゲート線ドライバ12は上記液晶表示パ
ネル11の複数のゲート線21を選択駆動するものであり、
また上記ｎ：ｍマルチフィールド処理回路14は入力画像
信号をサブサンプリンクすることによって入力画像信号
をＭＦ駆動用に信号変換する。さらに上記信号線ドライ
バ13は、ｎ：ｍマルチフィールド処理回路14で変換され
た信号を上記液晶表示パネル11の複数の信号線22に選択
的に供給する。
ネル11の複数のゲート線21を選択駆動するものであり、
また上記ｎ：ｍマルチフィールド処理回路14は入力画像
信号をサブサンプリンクすることによって入力画像信号
をＭＦ駆動用に信号変換する。さらに上記信号線ドライ
バ13は、ｎ：ｍマルチフィールド処理回路14で変換され
た信号を上記液晶表示パネル11の複数の信号線22に選択
的に供給する。
【００３４】図３は上記ゲート線ドライバ12の内部構成
の一部を液晶表示パネル11の一部と共に示す回路図であ
る。上記ゲート線ドライバ12にはシフトレジスタ31が設
けられていると共に、液晶表示パネル11内の各ゲート線
21に対応してドライバ回路32がそれぞれ設けられてい
る。
の一部を液晶表示パネル11の一部と共に示す回路図であ
る。上記ゲート線ドライバ12にはシフトレジスタ31が設
けられていると共に、液晶表示パネル11内の各ゲート線
21に対応してドライバ回路32がそれぞれ設けられてい
る。
【００３５】上記各ドライバ回路32は選択時及び非選択
時に対応する各ゲート線21に信号を供給するためのもの
であり、それぞれ、一方入力端に上記シフトレジスタ31
の対応する出力（ＶCOFFi 、ＶCOFF(i+1) 、…）が供給
され他方入力端にイネーブル信号ＶOEが供給されたＡＮ
Ｄゲート33と、このＡＮＤゲート33の出力を反転するイ
ンバータ34と、対応するゲート線21の選択時に供給すべ
き選択時信号ＶONが供給されるノードと対応するゲート
線21との間に接続され、上記ＡＮＤゲート33の出力で導
通制御されるスイッチ35と、コンデンサ36及びバッファ
37とから構成されたサンプルホールド回路38と、対応す
るゲート線21の非選択時に供給すべき補正信号ＶOFF が
供給されるノードと上記サンプルホールド回路38の入力
との間に接続され、上記シフトレジスタ31の対応する出
力（ＶCOFFi 、ＶCOFF(i+1) 、…）で導通制御されるス
イッチ39と、上記サンプルホールド回路38の出力と対応
するゲート線21との間に接続され、上記インバータ34の
出力（ＶCONi、ＶCON(i+1)、…）で導通制御されるスイ
ッチ40とから構成されている。
時に対応する各ゲート線21に信号を供給するためのもの
であり、それぞれ、一方入力端に上記シフトレジスタ31
の対応する出力（ＶCOFFi 、ＶCOFF(i+1) 、…）が供給
され他方入力端にイネーブル信号ＶOEが供給されたＡＮ
Ｄゲート33と、このＡＮＤゲート33の出力を反転するイ
ンバータ34と、対応するゲート線21の選択時に供給すべ
き選択時信号ＶONが供給されるノードと対応するゲート
線21との間に接続され、上記ＡＮＤゲート33の出力で導
通制御されるスイッチ35と、コンデンサ36及びバッファ
37とから構成されたサンプルホールド回路38と、対応す
るゲート線21の非選択時に供給すべき補正信号ＶOFF が
供給されるノードと上記サンプルホールド回路38の入力
との間に接続され、上記シフトレジスタ31の対応する出
力（ＶCOFFi 、ＶCOFF(i+1) 、…）で導通制御されるス
イッチ39と、上記サンプルホールド回路38の出力と対応
するゲート線21との間に接続され、上記インバータ34の
出力（ＶCONi、ＶCON(i+1)、…）で導通制御されるスイ
ッチ40とから構成されている。
【００３６】次にこの実施例の液晶表示装置の動作を図
４の波形図を用いて説明する。なおこの図４では、３：
１マルチフィールド処理を行う場合の信号波形例が示さ
れている。すなわち、この場合には３個のサブフィール
ド毎に選択されるゲート線の位置が異なり、始めのサブ
フィールドでは１、４、７、１０、…ラインのゲート線
が選択され、次のサブフィールドでは２、５、８、…ラ
インのゲート線が選択され、さらに次のサブフィールド
では３、６、９、…ラインのゲート線が選択される。従
って、３個のサブフィールドで全てのゲート線が選択さ
れることになる。
４の波形図を用いて説明する。なおこの図４では、３：
１マルチフィールド処理を行う場合の信号波形例が示さ
れている。すなわち、この場合には３個のサブフィール
ド毎に選択されるゲート線の位置が異なり、始めのサブ
フィールドでは１、４、７、１０、…ラインのゲート線
が選択され、次のサブフィールドでは２、５、８、…ラ
インのゲート線が選択され、さらに次のサブフィールド
では３、６、９、…ラインのゲート線が選択される。従
って、３個のサブフィールドで全てのゲート線が選択さ
れることになる。
【００３７】まず、ゲート線21がゲート線ドライバ12内
の対応するドライバ回路32により駆動される選択期間で
は、対応する信号線22の画像信号がＴＦＴ25を介して液
晶セル24に書き込まれる。例えば、シフトレジスタ31か
らの出力ＶCOFF(i+1) が“Ｈ”レベルでイネーブル信号
ＶOEが“Ｈ”レベルのとき、ＡＮＤゲート33の出力が
“Ｈ”レベルとなり、スイッチ35がオン状態になる。こ
のスイッチ35がオンすることにより、選択時信号ＶONが
対応するゲート線21（図３中のＧ(i+1) ）に出力され、
このゲート線21に接続された１ライン分の画素23内の各
ＴＦＴ25が導通する。そして、このとき、各信号線22に
供給される画像信号がこれら１ライン分の画素23の各Ｔ
ＦＴ25を介して各液晶セル24にＶP として書き込まれ
る。そして、これら選択された１ラインの画素23が次に
選択されるのは２フィールド期間後であるため、各液晶
セル24に書き込まれた画像信号ＶP は、図４に示すよう
に画像信号を保持している期間にＴＦＴ25を介してリー
クする。
の対応するドライバ回路32により駆動される選択期間で
は、対応する信号線22の画像信号がＴＦＴ25を介して液
晶セル24に書き込まれる。例えば、シフトレジスタ31か
らの出力ＶCOFF(i+1) が“Ｈ”レベルでイネーブル信号
ＶOEが“Ｈ”レベルのとき、ＡＮＤゲート33の出力が
“Ｈ”レベルとなり、スイッチ35がオン状態になる。こ
のスイッチ35がオンすることにより、選択時信号ＶONが
対応するゲート線21（図３中のＧ(i+1) ）に出力され、
このゲート線21に接続された１ライン分の画素23内の各
ＴＦＴ25が導通する。そして、このとき、各信号線22に
供給される画像信号がこれら１ライン分の画素23の各Ｔ
ＦＴ25を介して各液晶セル24にＶP として書き込まれ
る。そして、これら選択された１ラインの画素23が次に
選択されるのは２フィールド期間後であるため、各液晶
セル24に書き込まれた画像信号ＶP は、図４に示すよう
に画像信号を保持している期間にＴＦＴ25を介してリー
クする。
【００３８】そこでこの発明では、この保持期間に、コ
ンデンサ26を介して１ライン前のゲート線21から補正信
号を液晶セル24に与えることによって画像信号の補正を
行うようにしている。つまり、基本的にそのフィールド
で駆動するゲート線（この実施例では３ライン毎）は駆
動するが、駆動しないゲート線についてはそのゲート線
に、液晶セル24の保持電圧が正極性であれば正極性の、
負極性であれば負極性の補正信号を供給する。つまり、
液晶セル24の保持電圧が正極性であればリークは負極性
方向に生じ、負極性であればリークは正極性方向に生じ
るので、その逆方向に補正を行う。また、このリークは
通常、液晶表示パネルの画面位置に依存して変化するの
で、この実施例で用いるゲート線ドライバ12には、図４
の波形図のＶOFF で示すように画面位置に応じて値が異
なる補正信号が供給される。つまり、画面が下側であれ
ばある程リークが大きくなるので、その分、補正電圧の
値が大きくなっている。
ンデンサ26を介して１ライン前のゲート線21から補正信
号を液晶セル24に与えることによって画像信号の補正を
行うようにしている。つまり、基本的にそのフィールド
で駆動するゲート線（この実施例では３ライン毎）は駆
動するが、駆動しないゲート線についてはそのゲート線
に、液晶セル24の保持電圧が正極性であれば正極性の、
負極性であれば負極性の補正信号を供給する。つまり、
液晶セル24の保持電圧が正極性であればリークは負極性
方向に生じ、負極性であればリークは正極性方向に生じ
るので、その逆方向に補正を行う。また、このリークは
通常、液晶表示パネルの画面位置に依存して変化するの
で、この実施例で用いるゲート線ドライバ12には、図４
の波形図のＶOFF で示すように画面位置に応じて値が異
なる補正信号が供給される。つまり、画面が下側であれ
ばある程リークが大きくなるので、その分、補正電圧の
値が大きくなっている。
【００３９】いま、ある１フィールド期間（Ｔｆ）の始
めに、ゲート信号Ｇ(i+1) が供給されるゲート線21に接
続された１ライン分の画素23に対して正極性の画像信号
の書き込みが行われたとする。そして、次の１フィール
ド期間内にシフトレジスタ31の出力ＶCOFFiが“Ｈ”レ
ベルになるとスイッチ39が導通し、補正信号ＶOFF がサ
ンプルホールド回路38に供給され、サンプリングされ
る。この場合、補正信号ＶOFF は図４に示されるよう
に、画面位置に従って値が変化するものにされている。
そして、図４で示したゲート線は画面最下部付近の場合
について示している。そして、この期間ではインバータ
34の出力である信号ＶCONiは“Ｌ”レベルのままなの
で、スイッチ40は閉じられたままであり、サンプルホー
ルド回路38で補正信号ＶOFF をサンプリングして生成さ
れた補正電圧が、ゲート信号Ｇｉが供給されるゲート線
21に出力される。そしてこの補正電圧は画素23内のキャ
パシタ26を介して液晶セル24に供給されるので、この画
素23における画像信号は図４に示すように一時的に上昇
（降下）し、再びリークによって低下（上昇）してい
く。さらに次の１フィールド期間内にシフトレジスタ31
の出力ＶCOFFiが再び“Ｈ”レベルになるとスイッチ39
が導通し、上記と同様に補正信号ＶOFF がサンプルホー
ルド回路38に供給され、サンプリングされる。この期間
でもインバータ34の出力である信号ＶCONiは“Ｌ”レベ
ルのままなので、スイッチ40は閉じられたままであり、
サンプルホールド回路38でサンプリングされた補正電圧
が、ゲート信号Ｇｉが供給されるゲート線21に出力さ
れ、キャパシタ26を介して液晶セル24に供給される。従
って、この画素23における画像信号は図４に示すように
再び一時的に上昇（降下）し、再びリークによって低下
（上昇）していく。従って各画素の輝度変化は、図４に
示すように各フィールド期間の最初では高く、そのフィ
ールド期間内で時間の経過に伴って低下していく。
めに、ゲート信号Ｇ(i+1) が供給されるゲート線21に接
続された１ライン分の画素23に対して正極性の画像信号
の書き込みが行われたとする。そして、次の１フィール
ド期間内にシフトレジスタ31の出力ＶCOFFiが“Ｈ”レ
ベルになるとスイッチ39が導通し、補正信号ＶOFF がサ
ンプルホールド回路38に供給され、サンプリングされ
る。この場合、補正信号ＶOFF は図４に示されるよう
に、画面位置に従って値が変化するものにされている。
そして、図４で示したゲート線は画面最下部付近の場合
について示している。そして、この期間ではインバータ
34の出力である信号ＶCONiは“Ｌ”レベルのままなの
で、スイッチ40は閉じられたままであり、サンプルホー
ルド回路38で補正信号ＶOFF をサンプリングして生成さ
れた補正電圧が、ゲート信号Ｇｉが供給されるゲート線
21に出力される。そしてこの補正電圧は画素23内のキャ
パシタ26を介して液晶セル24に供給されるので、この画
素23における画像信号は図４に示すように一時的に上昇
（降下）し、再びリークによって低下（上昇）してい
く。さらに次の１フィールド期間内にシフトレジスタ31
の出力ＶCOFFiが再び“Ｈ”レベルになるとスイッチ39
が導通し、上記と同様に補正信号ＶOFF がサンプルホー
ルド回路38に供給され、サンプリングされる。この期間
でもインバータ34の出力である信号ＶCONiは“Ｌ”レベ
ルのままなので、スイッチ40は閉じられたままであり、
サンプルホールド回路38でサンプリングされた補正電圧
が、ゲート信号Ｇｉが供給されるゲート線21に出力さ
れ、キャパシタ26を介して液晶セル24に供給される。従
って、この画素23における画像信号は図４に示すように
再び一時的に上昇（降下）し、再びリークによって低下
（上昇）していく。従って各画素の輝度変化は、図４に
示すように各フィールド期間の最初では高く、そのフィ
ールド期間内で時間の経過に伴って低下していく。
【００４０】ここで、各画素23に設けられたＴＦＴ25と
しては一般にｎチャネルのものが使用されるが、このｎ
チャネルのＴＦＴがｐチャネルのＴＦＴで近似できると
すると、保持時の画素電圧Ｖｓは、ＴＦＴのドレイン電
圧Ｖｄ、ゲート電圧Ｖｇ、しきい値電圧をＶｔとすると
次式で与えられる。
しては一般にｎチャネルのものが使用されるが、このｎ
チャネルのＴＦＴがｐチャネルのＴＦＴで近似できると
すると、保持時の画素電圧Ｖｓは、ＴＦＴのドレイン電
圧Ｖｄ、ゲート電圧Ｖｇ、しきい値電圧をＶｔとすると
次式で与えられる。
【００４１】 Ｖｓ＝Ｖｄ＋２（Ｖｏ−Ｖｄ）（Ｖｄ＋Ｖｔ−Ｖｇ）Ｐ／｛（Ｖｏ−Ｖｄ） （１−Ｐ）＋２（Ｖｄ＋Ｖｔ−Ｖｇ）｝ … （８） ここで、Ｃｔは各画素23を構成する液晶セル24の容量Ｃ
LCD とキャパシタ26の容量Ｃｓとの和であり、Ｖｏは液
晶セル24に記憶される画像信号の初期値であり、また、 Ｐ＝ｅｘｐ｛βαｔ／Ｃｔ） α＝−２（Ｖｄ＋Ｖｔ−Ｖｇ） β＝（Ｗ／Ｌ）Ｃμ／２ （ＷはＴＦＴのチャネル幅、Ｌはチャネル長、Ｃはゲー
ト容量、μはキャリアの移動度）である。
LCD とキャパシタ26の容量Ｃｓとの和であり、Ｖｏは液
晶セル24に記憶される画像信号の初期値であり、また、 Ｐ＝ｅｘｐ｛βαｔ／Ｃｔ） α＝−２（Ｖｄ＋Ｖｔ−Ｖｇ） β＝（Ｗ／Ｌ）Ｃμ／２ （ＷはＴＦＴのチャネル幅、Ｌはチャネル長、Ｃはゲー
ト容量、μはキャリアの移動度）である。
【００４２】ここで、ＴＦＴにおけるリーク電流が小さ
いと仮定すると、βαｔ／Ｃｔはほぼ０となるので、Ｐ
はほぼ１−βαｔ／Ｃｔとなる。また、このとき、 （Ｖｏ−Ｖｄ）（１−Ｐ）＜＜２（Ｖｄ＋Ｖｔ−Ｖｇ） … （９） となるので、この関係を（８）式に代入すると次式が得
られる。
いと仮定すると、βαｔ／Ｃｔはほぼ０となるので、Ｐ
はほぼ１−βαｔ／Ｃｔとなる。また、このとき、 （Ｖｏ−Ｖｄ）（１−Ｐ）＜＜２（Ｖｄ＋Ｖｔ−Ｖｇ） … （９） となるので、この関係を（８）式に代入すると次式が得
られる。
【００４３】 Ｖｇ＝Ｖｄ＋（Ｖｏ−Ｖｄ）（１−βαｔ／Ｃｔ） … （１０） 従って、リークにより変化する電圧ΔＶは次式で与えら
れる。 ΔＶ＝（Ｖｏ−Ｖｄ）βαｔ／ＣｔＴｓ … （１１） （Ｔｓは保持期間） いま補正電圧をＶｃｇとすると、 Ｖｃｇ（Ｃｓ／Ｃｔ）＝ΔＶ＝（Ｖｏ−Ｖｄ）βαｔ／ＣｔＴｓ … （１２） Ｖｃｇ＝（Ｖｏ−Ｖｄ）βαｔ／ＣｓＴｓ … （１３） という関係が成立するような補正電圧を加えれば完全に
リークの補正を行うことができる。上記（１３）式にお
いて電圧に依存しない部分をγとすると、上記（１３）
式は次のように書き直すことができる。
れる。 ΔＶ＝（Ｖｏ−Ｖｄ）βαｔ／ＣｔＴｓ … （１１） （Ｔｓは保持期間） いま補正電圧をＶｃｇとすると、 Ｖｃｇ（Ｃｓ／Ｃｔ）＝ΔＶ＝（Ｖｏ−Ｖｄ）βαｔ／ＣｔＴｓ … （１２） Ｖｃｇ＝（Ｖｏ−Ｖｄ）βαｔ／ＣｓＴｓ … （１３） という関係が成立するような補正電圧を加えれば完全に
リークの補正を行うことができる。上記（１３）式にお
いて電圧に依存しない部分をγとすると、上記（１３）
式は次のように書き直すことができる。
【００４４】 Ｖｃｇ＝−γ（Ｖｏ−Ｖｄ）（Ｖｄ＋Ｖｔ−Ｖｇ）ｔ … （１４） （γ＝（２β／Ｃｓ）Ｔｓ） 従って、信号線22の電圧Ｖｄに応じて上記補正電圧を先
のＶOFF として加えれば、リーク電流を完全に補正する
ことができる。ここで、ゲート線21から１ラインの全て
の画素に同じ値の補正電圧を供給するために、１ライン
全ての画素23内のＴＦＴ24のリーク特性が一定でなけれ
ば、全てを完全に補正することはできない。しかし、リ
ークがグレイ表示で目立ち易く、高周波の多いパターン
では目立たないことを考えれば、この問題点は上記実施
例の液晶表示装置における画質向上効果にそれ程、影響
を与えない。
のＶOFF として加えれば、リーク電流を完全に補正する
ことができる。ここで、ゲート線21から１ラインの全て
の画素に同じ値の補正電圧を供給するために、１ライン
全ての画素23内のＴＦＴ24のリーク特性が一定でなけれ
ば、全てを完全に補正することはできない。しかし、リ
ークがグレイ表示で目立ち易く、高周波の多いパターン
では目立たないことを考えれば、この問題点は上記実施
例の液晶表示装置における画質向上効果にそれ程、影響
を与えない。
【００４５】このように上記実施例によれば、画素に記
憶された画素信号ＶP は図４に示すように１フィールド
毎に変化する。その結果、輝度も同様に、あたかも１フ
ィールド毎駆動しているように変化する。
憶された画素信号ＶP は図４に示すように１フィールド
毎に変化する。その結果、輝度も同様に、あたかも１フ
ィールド毎駆動しているように変化する。
【００４６】このようにすると、従来ではリークの周期
が６Ｔｆであったものが、６Ｔの周期の成分がほとんど
なくなり、その代わり周期Ｔｆのフリッカが増加する。
しかし、このフリッカは通常、６０Ｈｚとなり、視覚し
にくいだけではなく、液晶の応答特性も大幅に悪くなる
ので（１０Ｈｚに対して１／１０以下）全く問題になら
ない。つまり、上記実施例では保持された画像信号のリ
ークを減らすだけではなく、その変化の周波数を上げる
ことにより最終的な輝度変化を減少させるという効果も
得ることができ、全体としては従来のように単にデバイ
スの特性を向上させることによるリークの低減に比べ
て、格段にフリッカ低減効果がある。
が６Ｔｆであったものが、６Ｔの周期の成分がほとんど
なくなり、その代わり周期Ｔｆのフリッカが増加する。
しかし、このフリッカは通常、６０Ｈｚとなり、視覚し
にくいだけではなく、液晶の応答特性も大幅に悪くなる
ので（１０Ｈｚに対して１／１０以下）全く問題になら
ない。つまり、上記実施例では保持された画像信号のリ
ークを減らすだけではなく、その変化の周波数を上げる
ことにより最終的な輝度変化を減少させるという効果も
得ることができ、全体としては従来のように単にデバイ
スの特性を向上させることによるリークの低減に比べ
て、格段にフリッカ低減効果がある。
【００４７】なお、上記実施例では図４のゲート信号Ｇ
ｉに示されるように、補正電圧成分はその値が段階的に
変化する場合について説明したが、これは値が直線的に
変化するようにしても良いことはもちろんである。
ｉに示されるように、補正電圧成分はその値が段階的に
変化する場合について説明したが、これは値が直線的に
変化するようにしても良いことはもちろんである。
【００４８】次にこの発明の第２の実施例を説明する。
この実施例はゲート線の駆動は第１の実施例と同様に３
本に１本ずつインターレースで行うが、画像信号の極性
は第１の実施例とは異なりフィールド毎に変化させる場
合を示している。
この実施例はゲート線の駆動は第１の実施例と同様に３
本に１本ずつインターレースで行うが、画像信号の極性
は第１の実施例とは異なりフィールド毎に変化させる場
合を示している。
【００４９】このように駆動すると、ある画素に着目し
た時、リークが発生する信号線と画素との間に電位差が
生じるのは１フィールド毎である。つまり、図５に示す
ように、画面下部では最初の１フィールド期間が逆極性
（リーク大）、次の１フィールド期間では同極性（リー
ク小）、最後の１フィールド期間では逆極性（リーク
大）となり、最初と最後の１フィールド期間で画素信号
にそれぞれリークが生じている。従って、このリーク量
に合わせて、補正信号も１ライン毎にそのラインが信号
線に対して同極性が逆極性かによって値を変える必要が
ある。つまり、駆動する前の１フィールドが同極性であ
れば補正を加える必要はなく、逆極性であれば最大の補
正を加えるようにする。これは駆動ラインに合わせて補
正信号ＶOFF の値をもっと短い周期で変化させることに
より実現できる。
た時、リークが発生する信号線と画素との間に電位差が
生じるのは１フィールド毎である。つまり、図５に示す
ように、画面下部では最初の１フィールド期間が逆極性
（リーク大）、次の１フィールド期間では同極性（リー
ク小）、最後の１フィールド期間では逆極性（リーク
大）となり、最初と最後の１フィールド期間で画素信号
にそれぞれリークが生じている。従って、このリーク量
に合わせて、補正信号も１ライン毎にそのラインが信号
線に対して同極性が逆極性かによって値を変える必要が
ある。つまり、駆動する前の１フィールドが同極性であ
れば補正を加える必要はなく、逆極性であれば最大の補
正を加えるようにする。これは駆動ラインに合わせて補
正信号ＶOFF の値をもっと短い周期で変化させることに
より実現できる。
【００５０】次にこの発明の第３の実施例を説明する。
この実施例は通常の駆動（６０Ｈｚノンインターレース
駆動）を行う場合であり、図６の波形図に示すように、
ある１フィールド期間においてゲート線を選択駆動して
からそのフィールド期間の周期の半分の時間が経過した
後、または、より短い時間周期で補正信号を印加するこ
とにより、フリッカの周期を１／２以下にすると共に、
振幅も１／２以下にするようにしたものである。
この実施例は通常の駆動（６０Ｈｚノンインターレース
駆動）を行う場合であり、図６の波形図に示すように、
ある１フィールド期間においてゲート線を選択駆動して
からそのフィールド期間の周期の半分の時間が経過した
後、または、より短い時間周期で補正信号を印加するこ
とにより、フリッカの周期を１／２以下にすると共に、
振幅も１／２以下にするようにしたものである。
【００５１】なお、この発明は上記各実施例に限定され
るものではなく種々の変形が可能であることはいうまで
もない。例えば上記各実施例では各画素に設けられた電
圧保持用のキャパシタがゲート線に接続されている場合
について説明したが、これはこのキャパシタがゲート線
とは別に設けられた独立した配線に接続された構造のも
のにも実施することができることはもちろんである。ま
た、補正信号の値は、ＴＦＴに当たる光量、ＴＦＴを駆
動する周期に応じ、絶対値と周期のうちの少なくとも１
つが変化するようにしてもよい。
るものではなく種々の変形が可能であることはいうまで
もない。例えば上記各実施例では各画素に設けられた電
圧保持用のキャパシタがゲート線に接続されている場合
について説明したが、これはこのキャパシタがゲート線
とは別に設けられた独立した配線に接続された構造のも
のにも実施することができることはもちろんである。ま
た、補正信号の値は、ＴＦＴに当たる光量、ＴＦＴを駆
動する周期に応じ、絶対値と周期のうちの少なくとも１
つが変化するようにしてもよい。
【００５２】
【発明の効果】以上説明したようにこの発明によれば、
リーク特性が同じでも、フリッカ量を低減できるだけで
はなく、フリッカの周波数を上げることができために、
単にリークを減らすこと以上に液晶の応答性が悪い分、
目に視覚される前にローパスフィルタ効果がかかりフリ
ッカをさらに減らすことができる液晶表示装置を提供す
ることができる。
リーク特性が同じでも、フリッカ量を低減できるだけで
はなく、フリッカの周波数を上げることができために、
単にリークを減らすこと以上に液晶の応答性が悪い分、
目に視覚される前にローパスフィルタ効果がかかりフリ
ッカをさらに減らすことができる液晶表示装置を提供す
ることができる。
【図１】この発明の第１の実施例による液晶表示装置の
ブロック図。
ブロック図。
【図２】図１の液晶表示装置の液晶表示パネルの詳細な
構成を示す回路図。
構成を示す回路図。
【図３】図１の液晶表示装置のゲート線ドライバの内部
構成の一部を液晶表示パネルの一部と共に示す回路図。
構成の一部を液晶表示パネルの一部と共に示す回路図。
【図４】第１の実施例による液晶表示装置の信号波形
図。
図。
【図５】この発明の第２の実施例による液晶表示装置の
信号波形図。
信号波形図。
【図６】この発明の第３の実施例による液晶表示装置の
信号波形図。
信号波形図。
【図７】ＭＦ駆動法の概念を示す図。
【図８】画素の電位変動波形及びフリッカ成分を示す
図。
図。
【図９】ＭＦ駆動時のフリッカ成分を示す図。
【図１０】輝度変化の周波数スペクトルを示す図。
11…アクティブマトリックス型液晶表示パネル、12…ゲ
ート線ドライバ、13…信号線ドライバ、14…ｎ：ｍマル
チフィールド処理回路、21…ゲート線（アドレス線）、
22…信号線、23…画素、24…液晶セル、25…ＴＦＴ、26
…電圧保持用のキャパシタ、31…シフトレジスタ、32…
ドライバ回路、33…ＡＮＤゲート、34…インバータ、3
5，39，40…スイッチ、37…サンプルホールド回路。
ート線ドライバ、13…信号線ドライバ、14…ｎ：ｍマル
チフィールド処理回路、21…ゲート線（アドレス線）、
22…信号線、23…画素、24…液晶セル、25…ＴＦＴ、26
…電圧保持用のキャパシタ、31…シフトレジスタ、32…
ドライバ回路、33…ＡＮＤゲート、34…インバータ、3
5，39，40…スイッチ、37…サンプルホールド回路。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G02F 1/133 550 G09G 3/36
Claims (6)
- 【請求項１】 水平方向に沿って配置された複数のアド
レス線と、垂直方向に沿って配置された複数の信号線と
の各交差部に画素がそれぞれ配置され、これらの各画素
が液晶表示素子、この液晶表示素子を選択するために所
定のアドレス線に接続されたスイッチ素子と、一端が対
応する画素内の上記液晶表示素子に接続され、他端が上
記とは異なるアドレス線に接続された電荷保持用のキャ
パシタとから構成され、上記アドレス線の選択時信号に
応じて上記スイッチ素子がオンしている期間に上記信号
線の画像信号が上記液晶表示素子に書き込まれるアクテ
ィブマトリックス型の液晶表示装置であって、 前記スイッチ素子がオフしている期間に時間的に同一方
向に値が変化する補正電圧を、補正信号を用いて前記異
なるアドレス線に生成し、この補正電圧を前記電荷保持
用のキャパシタを介して前記液晶表示素子に供給する補
正手段を具備したことを特徴とする液晶表示装置。 - 【請求項２】 前記補正電圧は値が段階的に変化するよ
うに構成されていることを特徴とする請求項１に記載の
液晶表示装置。 - 【請求項３】 前記補正電圧は値がほぼ直線的に変化す
るように構成されていることを特徴とする請求項１に記
載の液晶表示装置。 - 【請求項４】 前記補正電圧の値は、前記信号線に供給
される画像信号の極性、信号レベル及び画素の画面内位
置のうちの少なくとも１つに応じて変化するように構成
されている請求項１に記載の液晶表示装置。 - 【請求項５】 前記補正電圧の変化が生じる周期が、前
記スイッチ素子を駆動する信号の周期のほぼ１／（整
数）であることを特徴とする請求項１ないし４のいずれ
か１つに記載の液晶表示装置。 - 【請求項６】 前記アドレス線を駆動するドライバ回路
を有し、このドライバ回路は前記補正信号の値を保持し
前記補正電圧として出力するサンプルホールド回路を含
んでいることを特徴とする請求項１ないし５のいずれか
１つに記載の液晶表示装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05609195A JP3229156B2 (ja) | 1995-03-15 | 1995-03-15 | 液晶表示装置 |
| US08/615,161 US5748169A (en) | 1995-03-15 | 1996-03-12 | Display device |
| KR1019960006798A KR100209543B1 (ko) | 1995-03-15 | 1996-03-14 | 액정 표시 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05609195A JP3229156B2 (ja) | 1995-03-15 | 1995-03-15 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08254685A JPH08254685A (ja) | 1996-10-01 |
| JP3229156B2 true JP3229156B2 (ja) | 2001-11-12 |
Family
ID=13017436
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05609195A Expired - Fee Related JP3229156B2 (ja) | 1995-03-15 | 1995-03-15 | 液晶表示装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5748169A (ja) |
| JP (1) | JP3229156B2 (ja) |
| KR (1) | KR100209543B1 (ja) |
Families Citing this family (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3471152B2 (ja) * | 1995-11-30 | 2003-11-25 | アルプス電気株式会社 | 液晶表示素子および液晶表示素子の駆動方法 |
| JP3037886B2 (ja) * | 1995-12-18 | 2000-05-08 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 液晶表示装置の駆動方法 |
| JPH1078592A (ja) * | 1996-09-03 | 1998-03-24 | Semiconductor Energy Lab Co Ltd | アクティブマトリクス表示装置 |
| TW500939B (en) * | 1998-01-28 | 2002-09-01 | Toshiba Corp | Flat display apparatus and its display method |
| JP3406508B2 (ja) | 1998-03-27 | 2003-05-12 | シャープ株式会社 | 表示装置および表示方法 |
| JP2001013912A (ja) * | 1999-06-30 | 2001-01-19 | Fujitsu Ltd | 容量性負荷の駆動方法及び駆動回路 |
| TW586102B (en) * | 2000-02-23 | 2004-05-01 | Chi Mei Optoelectronics Corp | Flicker compensation device of LCD panel |
| JP2001283254A (ja) * | 2000-03-31 | 2001-10-12 | Mitsubishi Electric Corp | ３次元グラフィックス描画装置およびその方法 |
| KR100361466B1 (ko) * | 2000-09-02 | 2002-11-20 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 및 그의 구동방법 |
| EP1600930B1 (en) * | 2000-10-04 | 2008-12-17 | Panasonic Corporation | Display driving method |
| GB0216904D0 (en) * | 2002-07-20 | 2002-08-28 | Koninkl Philips Electronics Nv | Active matrix liquid crystal display device |
| JPWO2004040545A1 (ja) * | 2002-10-29 | 2006-03-02 | 東芝松下ディスプレイテクノロジー株式会社 | 平面表示装置 |
| JP4487024B2 (ja) * | 2002-12-10 | 2010-06-23 | 株式会社日立製作所 | 液晶表示装置の駆動方法および液晶表示装置 |
| US7046262B2 (en) * | 2003-03-31 | 2006-05-16 | Sharp Laboratories Of America, Inc. | System for displaying images on a display |
| JP4596797B2 (ja) * | 2004-03-10 | 2010-12-15 | 三洋電機株式会社 | 液晶表示装置及びその制御方法 |
| JP4667904B2 (ja) * | 2005-02-22 | 2011-04-13 | 株式会社 日立ディスプレイズ | 表示装置 |
| US20070018917A1 (en) * | 2005-07-15 | 2007-01-25 | Seiko Epson Corporation | Electronic device, method of driving the same, electro-optical device, and electronic apparatus |
| TW200719310A (en) * | 2005-08-05 | 2007-05-16 | Sony Corp | Display device |
| CN101300619B (zh) * | 2005-11-04 | 2010-11-17 | 夏普株式会社 | 显示装置 |
| US8791645B2 (en) * | 2006-02-10 | 2014-07-29 | Honeywell International Inc. | Systems and methods for controlling light sources |
| KR101579842B1 (ko) * | 2008-10-30 | 2015-12-24 | 삼성디스플레이 주식회사 | 게이트 라인 구동 방법, 이를 수행하기 위한 게이트 구동회로 및 이를 구비한 표시 장치 |
| JP2010197417A (ja) * | 2009-02-23 | 2010-09-09 | Toppoly Optoelectronics Corp | ディスプレイ装置及びこれを備える電子機器 |
| JP2011039403A (ja) * | 2009-08-17 | 2011-02-24 | Toppoly Optoelectronics Corp | ディスプレイ装置及びこれを有する電子機器 |
| KR101541474B1 (ko) * | 2009-12-25 | 2015-08-03 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 액정 표시 장치의 구동 방법 |
| US9230994B2 (en) | 2010-09-15 | 2016-01-05 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| JP5818722B2 (ja) * | 2012-03-06 | 2015-11-18 | 株式会社ジャパンディスプレイ | 液晶表示装置、表示駆動方法、電子機器 |
| WO2014084153A1 (en) | 2012-11-28 | 2014-06-05 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| KR102060627B1 (ko) * | 2013-04-22 | 2019-12-31 | 삼성디스플레이 주식회사 | 표시 장치 및 그 구동 방법 |
| CN104517583A (zh) * | 2015-01-15 | 2015-04-15 | 京东方科技集团股份有限公司 | 一种显示面板及其驱动方法和显示装置 |
| CN106023934B (zh) * | 2016-07-26 | 2018-07-17 | 京东方科技集团股份有限公司 | 一种显示装置及其驱动方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02123327A (ja) * | 1988-11-01 | 1990-05-10 | Sharp Corp | 強誘電性液晶の駆動方法 |
| US5088806A (en) * | 1990-01-16 | 1992-02-18 | Honeywell, Inc. | Apparatus and method for temperature compensation of liquid crystal matrix displays |
| JP3061833B2 (ja) * | 1990-03-22 | 2000-07-10 | 株式会社東芝 | 液晶表示装置 |
| US5489918A (en) * | 1991-06-14 | 1996-02-06 | Rockwell International Corporation | Method and apparatus for dynamically and adjustably generating active matrix liquid crystal display gray level voltages |
-
1995
- 1995-03-15 JP JP05609195A patent/JP3229156B2/ja not_active Expired - Fee Related
-
1996
- 1996-03-12 US US08/615,161 patent/US5748169A/en not_active Expired - Lifetime
- 1996-03-14 KR KR1019960006798A patent/KR100209543B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08254685A (ja) | 1996-10-01 |
| KR100209543B1 (ko) | 1999-07-15 |
| US5748169A (en) | 1998-05-05 |
| KR960035405A (ko) | 1996-10-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3229156B2 (ja) | 液晶表示装置 | |
| US5844534A (en) | Liquid crystal display apparatus | |
| KR100748840B1 (ko) | 액정표시장치와 그 구동방법 | |
| JP3333138B2 (ja) | 液晶表示装置の駆動方法 | |
| JP3451717B2 (ja) | アクティブマトリクス表示装置及びその駆動方法 | |
| KR100240130B1 (ko) | 액티브매트릭스형 액정표시장치 및 그 구동방법 | |
| JP4330059B2 (ja) | 液晶表示装置及びその駆動制御方法 | |
| US8421729B2 (en) | Liquid crystal display and driving method thereof | |
| EP1187087A1 (en) | Active matrix display apparatus and method for driving the same | |
| US20030227428A1 (en) | Display device and method for driving the same | |
| US8552953B2 (en) | Display device | |
| US20090027322A1 (en) | Display Apparatus and Driving Method Thereof | |
| KR0171956B1 (ko) | 액정표시장치의 교류화구동방법 및 그것을 사용한 액정표시장치 | |
| JPH09258169A (ja) | アクティブマトリクス型液晶表示装置 | |
| US20050001806A1 (en) | Display device and driving method therefore | |
| US8115716B2 (en) | Liquid crystal display device and its drive method | |
| US6288697B1 (en) | Method and circuit for driving display device | |
| JPH07306397A (ja) | 表示装置および液晶表示装置 | |
| JP3182350B2 (ja) | 液晶表示装置の駆動法 | |
| JP3281159B2 (ja) | 液晶表示装置 | |
| JP4198027B2 (ja) | 液晶表示装置の駆動方法 | |
| JP3272898B2 (ja) | 液晶表示装置 | |
| KR100483531B1 (ko) | 이중게이트신호전압을가지는액정표시장치용구동회로 | |
| JPH07199156A (ja) | 液晶表示装置 | |
| JPH07199157A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070907 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080907 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080907 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090907 Year of fee payment: 8 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090907 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090907 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100907 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100907 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110907 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120907 Year of fee payment: 11 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120907 Year of fee payment: 11 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120907 Year of fee payment: 11 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120907 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130907 Year of fee payment: 12 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |