JPH07306397A

JPH07306397A - 表示装置および液晶表示装置

Info

Publication number: JPH07306397A
Application number: JP7052301A
Authority: JP
Inventors: Haruhiko Okumura; 治彦奥村; Takeshi Ito; 伊藤　　剛
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1994-03-16
Filing date: 1995-03-13
Publication date: 1995-11-21

Abstract

(57)【要約】【目的】現実の映像期間以外の期間を帰線期間以上に
拡張し、この期間に所望の処理を行うことのできる表示
装置を提供すること。【構成】画素選択用のスイッチ素子を有する表示装置
において、１フレームの画像信号をｎ（ｎは３以上の奇
数）対ｍ（ｍはｎ以下の任意の数）にインターレース処
理するインターレース処理手段と、このインターレース
処理された画像信号に従い、前記画素選択用のスイッチ
素子を駆動して画像を表示をする画像表示手段と、複数
の画素に対応する画像信号を表示した後、次の画素に対
応する画像信号を表示するまでの期間内に、前記インタ
ーレース処理手段と前記画像表示手段との間の接続を断
つとともに、前記画像表示手段に対して表示以外の処理
を行う映像期間外処理手段とを備えたことを特徴とす
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、画像表示期間以外の期
間を拡張した液晶表示装置などの表示装置に関する。

【０００２】

【従来の技術】

（１）液晶表示装置は、薄型であるとともに低電圧駆動
が可能であることから、腕時計や電卓などの表示装置と
してだけでなく、ワードプロセッサーやパーソナルコン
ピューターのディスプレイなどにも用いられるようにな
った。さらに、ユーザーの操作性を高めるために、液晶
ディスプレイ上からペンで指示することにより入力する
ペン入力機能を備えた情報機器が提供されている。

【０００３】しかしながら、表示画素の容量変化などの
物理量を検出して指示位置を特定する方式のペン入力機
能では、液晶ディスプレイ上のペンで指示された位置の
検出などの処理は、映像期間以外の短いブランキング期
間に実行せざるを得ない。このためペン入力処理を早い
速度で実行する必要があり、大きな消費電力を費やして
いた。また、処理時間が短いために、位置検出精度や操
作性の点で十分な性能の処理を行うことができなかっ
た。

【０００４】（２）一方、近年、液晶ディスプレイは高
解像度化（多画素化）が進み、駆動周波数が高速化して
きている。このような状況の中、駆動ＩＣを低電圧化し
て高速信号に対応させることを目的として、コモン電極
を画像の極性と反対に振るコモン反転駆動（例えば特開
昭５６−１２４９２８に開示された方式）や電源電圧を
画像の極性に同期してシフトする電源レベルシフト駆動
（例えば低電圧駆動，１９９３年テレビジョン学会年次
大会講演予稿集，ｐｐ３７−３８，１９９３に開示され
た方式）が提案されている。しかし、コモン反転駆動
は、大容量のコモンを水平駆動周期（１５から３０マイ
クロ秒）で駆動しなければならないため、消費電力が増
大する。また、電源レベルシフト駆動は、大容量の電源
容量を駆動しなければならないため、強力な駆動回路が
新たに必要になる。またこれはドット反転など高速に電
源を駆動しなければならない駆動には適用が難しく、現
在のところ信号線反転駆動に限って行われている。信号
線反転駆動は、大画面化したときにコモンの抵抗が増大
するために生じる横クロストークが発生しにくい特徴を
持つが、ＴＦＴのリークによる縦クロストークは発生し
やすいため、ＴＦＴ特性に対する要求仕様が厳しくな
る。

【０００５】さらに、このような問題点を解決する方法
として、電源は一定にして駆動ＩＣ内部にスイッチを設
けてフィールドごと駆動する信号線を切り替える方法
（例えば特開平３−５１８８７に開示された方法）が提
案されている。しかし、このような方法を用いても、信
号線反転とライン反転を組み合わせることで高画質化が
できるドット反転駆動を実現する場合、１ライン毎極性
を反転しなければならないため消費電力が増大する。

【０００６】ここで、駆動回路（モジュール回路）の消
費電力がどの様な要因で決まるかを検討する。ここで
は、消費電力は、直流的に流れるバイアス電流による消
費電力は含めないものとする。

【０００７】駆動回路は基本的に、信号線駆動回路、バ
ッファー回路、制御信号発生回路、コモン駆動回路、ゲ
ート線駆動回路に分けられる。以下、それぞれについて
詳細に述べる。

【０００８】ｉ）信号線駆動回路信号線駆動回路は、信号線を駆動するための駆動ＩＣで
デジタル方式とアナログ方式に分けられるが、ＯＡ画像
がデジタルであることから整合性の良いデジタル方式に
ついて消費電力を検討する。

【０００９】デジタル方式の駆動ＩＣは、基本的に信号
のサンプリング時間を決めるシフトレジスタ、デジタル
信号をラッチするラッチ回路、デジタル信号をアナログ
信号に変換するＤ／Ａ変換回路、信号線を駆動する出力
バッファからなる。ここで、消費電力を決める要因は、
ラッチ回路と出力バッファーであるので、この２つのみ
考える。

【００１０】ラッチ回路の最大消費電力Ｐ₁は、画像信
号に関する入力等価容量をＣ₁、サンプリングクロック
に関する入力等価容量をＣ_ck、画像のサンプリング周波
数をｆ_s、ラッチ回路電源電圧をＶ₁でそれぞれ表すと
以下のようになる。

【００１１】Ｐ₁＝（Ｃ₁＋２Ｃ_CK）＊ｆ_s／２＊Ｖ₁ ² …（１）出力バッファーの最大消費電力Ｐ_obは、信号線容量をＣ
_S、水平駆動周波数をｆ_h、水平の画素数をＮ_h、信号
線電圧をＶ_sでそれぞれ表すと以下のようになる。

【００１２】Ｐ_Ob＝Ｎ_h＊Ｃ_s＊ｆ_h＊Ｖ_s ²／２ …（２） ii）バッファー回路バッファー回路は、入力のデジタル信号を受けてノイズ
除去や波形整形をして信号線駆動回路に安定な信号を供
給する部分で、省略される場合もあるが基本的に必要で
あるので考慮しておく。バッファー回路の最大消費電力
Ｐ_bは、クロックｆ_sに関する回路の入力等価容量をを
Ｃ_bc、画像信号に関する回路の入力等価容量をＣ_bp、バ
ッファ回路の電源電圧をＶ_bでそれぞれ表すと以下のよ
うになる。

【００１３】Ｐ_b＝（２Ｃ_bc＋Ｃ_bp）＊ｆ_s／２＊Ｖ_b ² …（３） iii ）制御信号発生回路制御信号発生回路は、基本的にゲートアレイ化してお
り、信号により内部の周波数が異なるが主に画像のサン
プリングクロックｆ_sに関係する消費電力が重要なファ
クターと考えられる。ゲートアレイ全体の最大消費電力
Ｐ_gaは、クロックｆ_sに関する回路の等価内部容量をＣ
_gac、画像信号に関する回路の入力等価容量をＣ_gap、
ゲートアレイの電源電圧をＶ_gaでそれぞれ表すと以下の
ようになる。

【００１４】Ｐ_ga＝（２Ｃ_gac＋Ｃ_gap）＊ｆ_s／２＊Ｖ_ga ² …（４） iv）コモン駆動回路コモン駆動回路は、コモン容量Ｃ_cを駆動するためのも
ので、コモン駆動回路の最大消費電力Ｐ_Cは、コモンの
駆動周波数をｆ_c、コモン駆動回路の電源電圧をＶ_Cで
表すと以下のようになる。なお、コモン反転の場合、ｆ
_cは水平駆動周波数ｆ_hの半分である。

【００１５】Ｐ_c＝Ｃ_c＊ｆ_c＊Ｖ_C ² …（５）ｖ）ゲート線駆動回路ゲート線駆動回路は、ゲート線の容量Ｃ_gを駆動するた
めのもので、ゲート線駆動回路の最大消費電力Ｐ_gは、
ゲート線の駆動周波数をｆ_g、ゲート線駆動回路の電源
電圧をＶ_gで表すと以下のようになる。なお、ゲート線
の駆動周波数ｆ_gは、通常、水平駆動周波数ｆ_hであ
る。

【００１６】Ｐ_g＝Ｃ_g＊ｆ_h＊Ｖ_g ² …（６） vi）回路全体の消費電力Ｐ_all 以上より回路全体の消費電力Ｐ_allは、以下のようにな
る。

【００１７】Ｐ_all＝Ｐ₁＋Ｐ_ob＋Ｐ_b＋Ｐ_ga＋Ｐ_C＋Ｐ_g ＝（Ｃ₁＋２Ｃ_CK）＊ｆ_s／２＊Ｖ₁ ²＋Ｎ_h＊Ｃ_S＊ｆ_h＊Ｖ_S ²／２＋（２Ｃ_bc＋Ｃ_bp）＊ｆ_s／２＊Ｖ_b ²＋（２Ｃ_gac＋Ｃ_gap）＊ｆ_S／２＊Ｖ_ga ²＋Ｃ_c＊ｆ_c＊Ｖ_c ²＋Ｃ_g＊ｆ_h＊Ｖ_g ² ここで、コモンは一定電圧でＮ_h＊Ｃ_s>>Ｃ_gとする
と、Ｐ_all＝（Ｃ₁＋２Ｃ_ck＋２Ｃ_bc＋Ｃ_bp＋２Ｃ_gac＋Ｃ_gap）＊（ｆ_s／２）＊Ｖ²＋Ｎ_h＊Ｃ_s＊（ｆ_h／２）＊Ｖ² ＝Ｐ_all（Ｃ、ｆ、Ｖ） …（７）となり、容量Ｃと駆動周波数ｆ（水平周波数と画像のク
ロック周波数）とデイジタル系の電源電圧Ｖの関数とな
る。

【００１８】ここで、容量Ｃはデバイス構造、電圧Ｖは
プロセスおよび液晶のＶ−Ｔ特性などＩＣおよび液晶パ
ネル構造で決まってしまう。しかし周波数ｆは画像の水
平走査周波数やフリッカ特性などシステム及び画質から
決まってくるもので、駆動法により下げることが可能で
ある。ただ、通常駆動周波数を下げると、ＴＦＴのオフ
リーク電流が同じでも、保持時間が長くなるため画素電
位の低下が大きくなる。このためフリッカ成分は増大す
ると共に、フリッカ成分の周波数も下がってしまうた
め、フリッカがより視覚され易くなり、大幅な画素劣化
を引き起こす。

【００１９】そこで、１枚のフィールド画像を奇数枚の
サブフィールドに分割することにより、駆動周波数を下
げるマルチフィールド駆動法（以下、ＭＦ駆動法と呼
ぶ）が例えば特願平２−６９７０６に開示されている。
このＭＦ駆動法の概念図を、図２３（ａ）〜（ｆ）に示
す。

【００２０】まず、第ｍフレーム表示時の駆動法を説明
する。最初のＴ_f／３期間には、図２３（ａ）に示すよ
うに１、４、…、Ｎ、Ｎ＋３、Ｎ＋６、…ラインのゲー
ト線を駆動すると共に、奇数番目の信号線には正極性、
偶数番目の信号線には負極性の画像信号というように信
号線反転駆動を行う。つぎのＴ_f／３期間には（ｂ）に
示すように２、５、…、Ｎ＋１、Ｎ＋４、Ｎ＋７、…ラ
イン、つぎのＴ_r／３期間には（ｃ）に示すように３、
６、…、Ｎ＋２、Ｎ＋５、Ｎ＋８、…ラインを駆動す
る。次のＴ_f／３期間には駆動するラインは、元に戻っ
て、（ｄ）に示すように１、４、…、Ｎ、Ｎ＋３、Ｎ＋
６、…ラインであるが、（ａ）とは極性が逆の駆動を行
うことで液晶の交流駆動を実現している。その後の
（ｅ），（ｆ）は、（ｂ），（ｃ）をそれぞれ逆極性に
しただけであるので説明は省略する。

【００２１】以上のような駆動を行った場合、フリッカ
成分がどの様になるかを解析する。

【００２２】まず、フリッカーの原因としては、オン電
流不足、ＴＦＴの突き抜け電圧、ＴＦＴのＯＦＦ電流が
考えられる。オン電流不足やＴＦＴの突き抜け電圧につ
いては、アレイ構造や突き抜け補正駆動によって対応可
能であるが、ＴＦＴのＯＦＦ電流については、ＭＦ駆動
が原理的にＴＦＴの保持時間を通常駆動より長くするも
のであることを考えると、ＴＦＴの光リークなどを含め
たＯＦＦ特性が完全でない限り、この特性が通常より大
きくフリッカ特性に影響を与えると考えられる。

【００２３】そこで、ＴＦＴのＯＦＦ電流の要因を中心
に解析する。

【００２４】まず、画素の電位変動波形を、図２４
（ａ）に示すように近似する。つまり、正極性で駆動し
ている時は保持がよいのでＶ_Pの変動、負極性で駆動し
ているときは保持が悪いのでＶ_N（＞Ｖ_p）だけ１フィ
ールドの間に電位変化を生じているとする。この時、電
位ｉ（ｔ）は、以下のようになる。

【００２５】

【数１】

【００２６】実際の透過率変化は、周波数軸上で液晶の
応答特性を上記変動と掛け合わせる必要があるが応答特
性は電位レベルに依存する複雑な特性であるので、ここ
では画素の電位変動のみを輝度変化として解析する。

【００２７】これをフーリエ展開すると、以下のように
なる。

【００２８】

【数２】

【００２９】ここで、フリッカとして重要な基本波成分
（３０Ｈｚ）のみ考えると、ｋ＝１として以下のように
なる。

【００３０】

【数３】

【００３１】すなわち、各画素はフリッカ成分として図
２４（ｂ）に示すようなＦ₃₀なるスペクトルを持ってい
ることになる。このフリッカ成分を除去する方法とし
て、次の２つの方法が考えられる。

【００３２】方法１）輝度変化ｉ（ｔ）自身を高周波に
する。方法２）隣接している画素により補償する。

【００３３】通常、画像信号が高速化することから方法
１はあまり使われていない。ライン反転（コモン反転）
や信号線反転は方法２において２画素で補償するもので
ある。次に、後者の方法２の場合について詳しく説明す
る。

【００３４】まず、どの方式でも隣接画素は逆極性の信
号が入力されているので、２画素の平均輝度ｉ_a（ｔ）
は次式で表される。

【００３５】

【数４】

【００３６】これを、フーリエ変換して、Ｉ_a（ω）＝Ｉ（ω）（１−ｅｘｐ（ｊωπ／ω₀）） …（１２）となる。したがって、Ｉ_a（ｗ₀）＝０となり、フリッ
カ成分を完全に除去することができる。

【００３７】以上は補償画素が２画素の場合であるが、
補償画素をＮ画素まで広げたＭＦ駆動法では、この時隣
接するＮ画素の平均ｉ_a（ｔ）及びフーリエ変換Ｉ
_a（ω）は、

【数５】

【００３８】である。

【００３９】３画素でフリッカ成分を補償する場合を例
に取って、以下説明する。図２５に式（８）から求めら
れる３画素それぞれの透過率変化ｉ（ｔ）を実線、一点
鎖線、点線で示し、この時の全体の透過率変化をｉ
_a（ｔ）として示した。また、周波数スペクトルを図２
６に示す。図２６から明らかなように、互いに補償され
る画素の透過率変化ｉ（ｔ）が同じであればもともと２
Ｔ_f（Ｔ_f：フィールド周期＝１／６０秒）であったフ
リッカ成分を、３画素補償により２Ｔ_f／３、つまり１
／３周期である１／９０秒にすることができる。したが
ってフリッカとして視覚されなくなる。これは、周波数
スペクトルでみれば、式（１３）から明らかなように各
画素のスペクトルの位相がそれぞれ１２０度ずれている
ためにベクトル的に加算されその成分がなくなることを
意味している。この原理を利用すると、３、５、７、
…、２Ｎ＋１、…画素つまり、奇数画素で補償すること
も同様に可能であり、補償できる画素数が多いほど駆動
周波数を小さくできるため、消費電力を低減できる。

【００４０】一般に、ＭＦ駆動の消費電力Ｐ_MFは、消費
電力を決める関係式（７）より、Ｐ_MF＝（Ｃ₁＋２Ｃ_CK＋２Ｃ_bc＋Ｃ_bp＋２Ｃ_gac＋Ｃ_gap） ×｛ｆ_s／２（２Ｎ＋１）｝＊Ｖ² ＋Ｎ_h＊Ｃ_s＊｛ｆ_h／２（２Ｎ＋１）｝＊Ｖ² ＝Ｐ_all／（２Ｎ＋１） …（１５）が得られる。

【００４１】この式から明らかなように、モジュール回
路の駆動周波数に依存する消費電力を１／（２Ｎ＋１）
に減少させることができるため、大幅に消費電力を低減
することができる。

【００４２】ＭＦ駆動の解析結果を基に、実際のパネル
を用いてフリッカの低減効果の実験を行った。今回は基
礎実験ということでＮ＝１つまりサブフィールド数３
で、１）通常駆動（６０Ｈｚ）２）単に駆動周波数を下げた場合（２０Ｈｚ駆動）３）ＭＦ駆動（Ｎ＝１）について、透過率５０％のグレイレベルを表示し、フォ
トディテクターで透過率の時間変化を検出する。検出さ
れた時間変化はＦＦＴアナライザーで周波数成分に変換
され、基本波である２０、４０、６０Ｈｚ成分がどの程
度あるかを解析、評価する。

【００４３】通常駆動、２０Ｈｚ駆動、ＭＦ駆動（Ｎ＝
１）について、フリッカ成分の平均輝度に対する相対レ
ベルを測定した結果を表１に示す。表１より、以下のこ
とがわかった。

【００４４】１）２０Ｈｚに駆動周波数を落とした場合
はフリッカ成分として２０、４０、６０、８０…が予想
通り生じていること。２）ＭＦ駆動により予想通り２０Ｈｚ成分が消え、３倍
の６０Ｈｚ成分に変換されていること。３）６０Ｈｚ成分についても、通常駆動とＭＦ駆動が同
レベルであり、フリッカによる画質劣化は殆ど通常駆動
と同じであること。

【００４５】

【表１】

【００４６】以上示したように、ＭＦ駆動法は、面フリ
ッカについては非常に有効な方法であるが、保持時間が
大幅に大きくなるため、表１に示したように、１画素毎
（通常は１ライン毎）のフリッカ成分が大きくなる。そ
のため、フィールド毎に生じる横縞が視認され静止画の
画質劣化を引き起こす。

【００４７】さらに、静止画においても、画像に相関が
ないような高精細な画像においては、各フリッカ成分が
補償されなくなり、そのフリッカ成分のうち、正極性と
負極性の差によって生じる新たなキャリアが空間周波数
軸上に発生し、それによって折り返し歪が生じることが
実験より明らかになった。この折り返し歪は、静止した
ものではなく動くものであるため、非常に視覚され易
く、大幅に画質劣化を生じさせている。

【００４８】以上のように、従来の液晶表示装置では、
消費電力が増大したり、横クロストークや縦クロストー
クなどにより画質が劣化するという問題があった。ま
た、消費電力を低減できるＭＦ駆動法では、静止画では
保持時間が長いためにラインフリッカが増大しライン妨
害となったり、高周波成分を多く含む画像においては正
極性と負極性との保持特性の差によって生じるキャリア
で高周波成分が折り返し歪となって、画質が大幅に劣化
していた。また、通常このような劣化を補正する期間と
しては、画像の表示されていない期間であるブランキン
グ期間（帰線期間）を用いていたが、この期間は映像期
間の１０％程度の短いものであるため、補正の効果が不
十分であった。

【００４９】

【発明が解決しようとする課題】以上説明したように、
ペン入力や画質改善のための補正処理などの表示画素や
駆動回路等を利用する所望の処理を行おうとすると、画
像の表示されていない短い期間であるブランキング期間
（帰線期間）を用いたり、画素表示期間を短くする必要
がある。また、駆動周波数が大きくなったり、消費電力
を多く費やしたり、十分な内容の処理ができないなどの
問題点があった。

【００５０】本発明は、上記事情に鑑みなされたもので
あり、現実の映像期間以外の期間を帰線期間以上に拡張
し、この期間に所望の処理を行うことのできる表示装置
および液晶表示装置を提供することを目的とする。

【００５１】

【課題を解決するための手段】本発明（請求項１）は、
画素選択用のスイッチ素子を有する表示装置において、
１フレームの画像信号をｎ（ｎは３以上の奇数）対ｍ
（ｍはｎ以下の任意の数）にインターレース処理するイ
ンターレース処理手段と、このインターレース処理され
た画像信号に従い、前記画素選択用のスイッチ素子を駆
動して画像を表示をする画像表示手段と、複数の画素に
対応する画像信号を表示した後、次の画素に対応する画
像信号を表示するまでの期間内に、前記インターレース
処理手段と前記画像表示手段との間の接続を断つととも
に、前記画像表示手段に対して表示以外の処理を行う映
像期間外処理手段とを備えたことを特徴とする。

【００５２】好ましくは、前記画像表示手段に対して映
像期間外に行う処理は、画質を改善するために各画素に
補正信号を印加する処理であることを特徴とする。

【００５３】また、好ましくは、前記画像表示手段に対
して映像期間外に行う処理は、操作者が入力ペンで液晶
パネルを指示した位置を検出するペン入力処理であるこ
とを特徴とする。

【００５４】また、好ましくは、前記画像表示手段に対
して映像期間外に行う処理は、前記画像選択用スイッチ
素子をオフしたままで、前記画像表示手段に供給される
電源と前期画像表示手段内の回路の一部または全部との
接続を切る電力制御手段によるものであることを特徴と
する。

【００５５】また、好ましくは、本発明（請求項５）
は、前記インターレース処理された画像信号をｎ／ｍ倍
速変換する倍速変換手段と、このｎ／ｍ倍速変換された
画像信号に従い、前記画素選択用のスイッチ素子を駆動
して画像を表示をする画像表示手段と、１フレームの画
像信号を表示した後、次の画像信号を表示するまでの期
間内に、前記倍速変換手段と前記画像表示手段との間の
接続を断つとともに、前記画像表示手段に対して所望の
処理を行う映像期間外処理手段とをさらに備えたことを
特徴とする。

【００５６】また、好ましくは、前記電力制御手段によ
り、前記電源と前記画像表示手段との接続が切れている
期間に、前記画像表示手段の出力をハイインピーダンス
にすることを特徴とする。

【００５７】また、好ましくは、前記画像表示手段に供
給される電源との接続を切る前記画像表示手段内の回路
は信号線駆動回路に含まれる階調発生回路であることを
特徴とする。

【００５８】また、好ましくは、前記画像表示手段に供
給される電源との接続を切る前記画像表示手段内の回路
は信号線ドライバーに用いられるバイアス電流回路であ
ることを特徴とする。

【００５９】また、好ましくは、前記表示装置は、液晶
からなる画素をマトリックス上に配列した液晶表示装置
であり、一画素ごとに画素選択用に設けたスイッチ素子
を経由して画素に画像信号を供給する複数の信号線と、
前記スイッチ素子の導通を制御する複数のゲート線と、
前記画素と対向して共通の電圧を印加するコモン電極か
らなることを特徴とする。

【００６０】また、好ましくは、前記表示装置は、蛍光
体からなる画素をマトリックス上に配列したプラズマ表
示装置であり、前記画素と組み合わせて電圧を印加され
る複数のアノード電極および複数のカソード電極とから
なり、前記スイッチ素子を経由して、前記複数のアノー
ド電極とカソード電極の一方に画像信号が供給され、他
方に走査信号が供給されることを特徴とする。

【００６１】また、好ましくは、前記表示装置は、１枚
のフィールド画像を奇数枚のサブフィールド画像に分割
することにより、駆動周波数を下げるマルチフィールド
駆動法を適用したものであることを特徴とする。

【００６２】また、好ましくは、前記画像表示手段に対
して映像期間外に行う処理は、正極性の保持特性と負極
性の保持特性を等しくするように、画素の部分に負極性
の信号を入力する処理であることを特徴とする。

【００６３】また、好ましくは、前記画像表示手段に対
して映像期間外に行う処理は、前記コモン電極に印加す
る共通の電圧と同等の電圧を信号線に印加する処理であ
ることを特徴とする。

【００６４】また、好ましくは、前記画像表示手段に対
して映像期間外に行う処理は、操作者がペン入力するこ
とにより、液晶の静電容量が変化することを検出する処
理であることを特徴とする。

【００６５】また、本発明（請求項１５）は、１画素毎
に画素選択用のスイッチ素子を有する液晶表示装置にお
いて、１フレームの画像信号をｎ（ｎは３以上の奇数）
対ｍ（ｍはｎ以下の任意の数）にインターレース処理す
るインターレース処理手段と、このインターレース処理
された画像信号に従い、前記画素選択用のスイッチ素子
を駆動して画像を表示をする画像表示手段と、１走査線
に対応する画像信号を表示した後、次の走査線に対応す
る画像信号を表示するまでの期間内に、前記インターレ
ース処理手段と前記画像表示手段との間の接続を断つと
ともに、前記画像表示手段に対して表示以外の処理を行
う映像期間外処理手段とを備えたことを特徴とする。

【００６６】好ましくは、前記画像表示手段に対して映
像期間外に行う処理は、画質を改善するために各画素に
補正信号を印加する処理であることを特徴とする。

【００６７】また、好ましくは、前記画像表示手段に対
して映像期間外に行う処理は、操作者が入力ペンで液晶
パネルを指示した位置を検出するペン入力処理であるこ
とを特徴とする。

【００６８】また、好ましくは、前記液晶表示装置は液
晶からなる画素をマトリックス上に配列した液晶表示装
置であり、前記スイッチ素子を経由して画素に画像信号
を供給する複数の信号線と、前記スイッチ素子の導通を
制御する複数のゲート線と、前記画素と対向して共通の
電圧を印加するコモン電極からなることを特徴とする。

【００６９】また、好ましくは、前記液晶表示装置は、
１枚のフィールド画像を奇数枚のサブフィールド画像に
分割することにより、駆動周波数を下げるマルチフィー
ルド駆動法を適用したものであることを特徴とする。

【００７０】また、好ましくは、前記画像表示手段に対
して映像期間外に行う処理は、正極性の保持特性と負極
性の保持特性を等しくするように、画素の部分に負極性
の信号を入力する処理であることを特徴とする。

【００７１】また、好ましくは、前記画像表示手段に対
して映像期間外に行う処理は、前記コモン電極に印加す
る共通の電圧と同等の電圧を信号線に印加する処理であ
ることを特徴とする。

【００７２】また、好ましくは、前記画像表示手段に対
して映像期間外に行う処理は、操作者がペン入力するこ
とにより、液晶の静電容量が変化することを検出する処
理であることを特徴とする。

【００７３】

【作用】本発明（請求項１，１５）では、インターレー
ス処理手段が１フレームの画像信号をｎ（ｎは３以上の
奇数）対ｍ（ｍはｎ以下の任意の数）にインターレース
する結果、画像信号を表示するのに要する期間が短縮さ
れ、複数の画素（あるいは１走査線）に対応する画像信
号を表示した後、次の画素（あるいは走査線）に対応す
る画像信号を表示するまでの映像期間以外の期間は従来
に比較して非常に長く拡張される。

【００７４】従って、映像期間外処理手段は、この拡張
された映像期間以外の自由に使える期間を利用し、この
期間内に、前記インターレース処理手段と前記画像表示
手段との間の接続を断ったうえで、前記画像表示手段に
対して所望の処理（例えば、操作者が入力ペンで液晶パ
ネルを指示することにより発生した容量などの物理量の
変化の検出）を行うことができる。

【００７５】また、本発明（請求項５）では、インター
レース処理手段が１フレームの画像信号をｎ（ｎは３以
上の奇数）対ｍ（ｍはｎ以下の任意の数）にインターレ
ースし、次に、倍速変換手段がこのインターレース処理
された画像信号をｎ倍速変換する結果、画像信号を表示
するのに要する期間が短縮され、１フレームの画像信号
を表示した後、次のフレームの画像信号を表示するまで
の映像期間以外の期間は従来に比較して非常に長く拡張
される。

【００７６】従って、映像期間外処理手段は、この拡張
された映像期間以外の自由に使える期間を利用し、この
期間内に、前記倍速変換手段と前記画像表示手段との間
の接続を断ったうえで、前記画像表示手段に対して所望
の処理（例えば、操作者が入力ペンで液晶パネルを指示
することにより発生した容量などの物理量の変化の検
出）を行うことができる。

【００７７】ここで、映像期間外の処理としては画像劣
化の補正や入力ペンの検出に限られるものでなく、この
期間を利用して画素選択用のスイッチ素子をオフしたま
まで、回路に供給される電源をオフして消費電力の低減
をはかることも実施される。

【００７８】また、本発明は、ＴＦＴやＴＦＤの液晶表
示装置だけでなく、液晶自体にメモリ性を有する強誘電
液晶や反誘電液晶、メモリ性を有する動作をするプラズ
マデイスプレイ（ＰＤＰ）やメモリ素子を内蔵した真空
マイクロ表示装置などメモリ性を有する表示装置全般に
適用できる。

【００７９】また、信号線に画像信号が入力されている
期間が大幅に短くなるため、クロストークやフリッカ等
の画素電圧変化によって現れる現象を大幅に改善するこ
とができる。

【００８０】

【実施例】以下、図面を参照しながら実施例を説明す
る。

【００８１】（第１の実施例）本発明の第１の実施例に
係る液晶表示装置について説明する。図１には、同実施
例の液晶表示装置の要部構成を示す。この液晶表示装置
は、ｎ：１インターレース処理部２、ｎ倍速変換処理部
４、切替回路６、処理回路８、信号線駆動回路１０、ゲ
ート線駆動回路１２、液晶表示パネル１４を備えてい
る。ｎの値は、２以上の任意の整数であり、本実施例で
はｎ＝３とした場合の構成について説明する。

【００８２】また、本実施例の液晶表示装置は、１枚の
フィールド画像を奇数枚のサブフィールドに分割するこ
とにより、駆動周波数を下げるマルチフィールド駆動法
を適用したものであるが、このマルチフィールド駆動法
は良く知られているので、その詳細な説明は省略する。

【００８３】さらに、処理回路８によって行われる処理
内容は、どのような内容のものであっても良いが、本実
施例では従来技術で問題となっていた表示画像の劣化を
改善するための補正処理を行う場合を例として説明す
る。

【００８４】上記構成において、まず、マルチフィール
ド駆動法を適用した公知の回路によって、１フレーム分
の画像信号入力Ｓ０が３：１インターレース処理部２に
与えられる。なお、図２中において、Ｐ１は１，４，
…，３ｍ−２，…ラインのゲート線のいずれかに対応す
る信号部分、Ｐ２は２，５，…，３ｍ−１，…ラインの
ゲート線のいずれかに対応する信号部分、Ｐ３は３，
６，…，３ｍ，…ラインのゲート線のいずれかに対応す
る信号部分を表すものとする。

【００８５】この３：１インターレース処理部２では、
１枚のフィールドに対応する入力画像信号Ｓ０ごとに、
３：１インターレース処理を施し、駆動周波数を１／３
に落とした信号Ｓ１を得る。その際、図２のように、最
初の１枚のフィールドに対応する入力画像信号Ｓ０から
はＰ１に該当する信号部分を抽出し、次のフィールドに
対応する入力画像信号Ｓ０からはＰ２に該当する信号部
分を抽出し、その次の１枚のフィールドに対応する入力
画像信号Ｓ０からはＰ３に該当する信号部分を抽出し、
以上を順次繰り返す。

【００８６】次に、３倍速変換処理部４によって、信号
Ｓ１を３倍速変換し、信号Ｓ２を得る。３倍速変換処理
部４は、例えばフィールドメモリを用いて構成すること
ができる。この場合、フレーム容量の１／３のメモリ容
量で可能である。

【００８７】この信号Ｓ２を、切替信号Ｃによって制御
される切替回路６と公知の技術を用いて構成した信号線
駆動回路１０および公知の技術を用いて構成したゲート
線駆動回路１２を用いて、Ｐ１〜Ｐ３の画像表示位置に
従って３ライン毎に、液晶表示パネル１４の該当する画
素に書き込む。

【００８８】このようにすれば、１枚のフィールドの画
像信号が画素に書き込まれた後、次のフィールドの画像
信号が信号が書き込まれるまで、図２のように画像を表
示しない未使用の期間Ｆが生じる。

【００８９】このように、本実施例によれば、映像期間
以外の期間を帰線期間に比較して極めて長く拡張するこ
とができる。そして、この期間を用いて、所望の処理を
行うことができる。

【００９０】次に、上記の期間Ｆを用いて行う補正処理
について説明する。ここでは、処理回路８は、補正信号
を発生する機能を有する補正信号発生回路であるものと
する。

【００９１】この補正処理では、正極性の保持特性と負
極性の保持特性を等しくするように、画素の部分に負極
性の信号Ｓ３を入力する。つまり、正極性の画素は保持
特性が良いので、信号線電圧としては負極性でも問題は
ないが、負極性の画素は保持特性が悪いので，なるべく
同じ極性の電圧であることが保持特性上望まれる。この
ように正極性と負極性の保持特性を合わせるのは、この
差で通常はフリッカが発生するからだけではなく、従来
例で説明したような低消費電力駆動（ＭＦ駆動）を行う
場合に、高周波成分を多く含む様な画像が表示される
と、折り返し歪を生じさせるキャリアが生じるが、この
主な発生要因が極性による保持特性の差であることに起
因する。つまり、折り返し歪を抑えるためには、保持特
性自体を良くするのではなく、保持特性の極性依存性を
なくすことがもっとも効果的である。そこで、処理回路
８で図２の信号Ｓ３の様な負極性の一定電圧を発生さ
せ、信号Ｓ２および信号Ｓ３を入力とする切換回路６を
制御して信号Ｓ４を得る。

【００９２】この負極性のレベルについては、クロスト
ークが生じ易い１０％レベルの画像信号や透過率が急峻
に変化する５０％レベルの信号に対してクロストークが
少ない様に決めるのが望ましい。また、この実施例のよ
うに、補正電圧が一定値の場合は、高速で画像信号を書
き込む分の消費電力の増大を補正部分で減らすことがで
きる。つまり、補正電圧を１度信号線に書き込んで信号
線の容量で保持するか、もしくは１水平周波数以上のあ
る周期で信号線ドライバーを駆動して信号線に新たに補
正電圧を書き込めば良いので、補正している間はほぼ信
号処理系の動作（クロック）を止めることができること
になり、平均としては補正を行なわない場合の３：１イ
ンターレースによる消費電力と同等になり、低消費電力
化が可能となる。

【００９３】また、クロストークの低減に対しては、ク
ロストークの生じる電圧が信号線にかかっている期間が
短ければ短いほど良い。つまり、本実施例の駆動方法
は、画像信号が信号線にかかっている期間は従来の１／
３であるのでクロストーク量も１／３程度になる。この
ようにクロストークが減少すると、画素容量を減少させ
ることができ、その分、保持容量による開口率低下を改
善でき、開口率を向上させることができる。

【００９４】この例では、入力画像信号を３：１にイン
ターレース化したが、通常のノンインターレース信号で
もＮ：１のインターレース信号でも、Ｎ：Ｍ（Ｍ＜Ｎ）
でも、本発明の要旨を逸脱しない範囲で変えることがで
きる。

【００９５】（第２の実施例）次に、本発明の第２の実
施例に係る液晶表示装置について説明する。本実施例の
液晶表示装置は、図３に示すように、第１の実施例で説
明した図１の液晶表示装置の構成からｎ倍速変換回路４
を削除し、ｎ：１インターレース処理部２の出力を倍速
変換せずに切替回路６に与える構成を有している。すな
わち、本実施例の液晶表示装置は、ｎ：１インターレー
ス処理部２、切替回路６、処理回路８、信号線駆動回路
１０、ゲート線駆動回路１２、液晶表示パネル１４を備
えている。ｎの値は、２以上の任意の整数であり、本実
施例ではｎ＝３とした場合の構成について説明する。

【００９６】また、本実施例の液晶表示装置は、１枚の
フィールド画像を奇数枚のサブフィールドに分割するこ
とにより、駆動周波数を下げるマルチフィールド駆動法
を適用したものであるが、このマルチフィールド駆動法
は良く知られているので、詳細な説明は省略する。

【００９７】さらに、処理回路８によって行われる処理
内容は、どのような内容のものであっても良い。

【００９８】上記構成において、まず、マルチフィール
ド駆動法を適用した公知の回路によって、１フレーム分
の画像信号入力Ｓ０が３：１インターレース処理部２に
与えられる。なお、図４中において、Ｐ１は１，４，
…，３ｍ−２，…ラインのゲート線のいずれかに対応す
る信号部分、Ｐ２は２，５，…，３ｍ−１，…ラインの
ゲート線のいずれかに対応する信号部分、Ｐ３は３，
６，…，３ｍ，…ラインのゲート線のいずれかに対応す
る信号部分を表すものとする。

【００９９】この３：１インターレース処理部２では、
１枚のフィールドに対応する入力画像信号Ｓ０ごとに、
３：１インターレース処理を施し、駆動周波数を１／３
に落とした信号Ｓ１を得る。その際、図３のように、最
初の１枚のフィールドに対応する入力画像信号Ｓ０から
はＰ１に該当する信号部分を抽出し、次のフィールドに
対応する入力画像信号Ｓ０からはＰ２に該当する信号部
分を抽出し、その次の１枚のフィールドに対応する入力
画像信号Ｓ０からはＰ３に該当する信号部分を抽出し、
以上を順次繰り返す。

【０１００】この信号Ｓ１を、切替信号Ｃによって制御
される切替回路６と公知の技術を用いて構成した信号線
駆動回路１０および公知の技術を用いて構成したゲート
線駆動回路１２を用いて、Ｐ１〜Ｐ３の画像表示位置に
従って３ライン毎に、液晶表示パネル１４の該当する画
素に書き込む。

【０１０１】このようにすれば、１ラインの画像信号が
画素に書き込まれた後、次のラインの画像信号が信号が
書き込まれるまで、通常の水平部ブランキング期間より
大幅に長い未使用の期間Ｆ´が生じる。この期間を用い
て、所望の処理を行うことができる。

【０１０２】例えば、上記未使用の期間Ｆ´を用いて、
第１の実施例と同様の補正処理を行う場合、図３のよう
な信号Ｓ４が信号線駆動回路４に与えられる。

【０１０３】この例では、入力信号を３：１にインター
レース化したが、通常のノンインターレース信号でも
Ｎ：１のインターレース信号でも、Ｎ：Ｍ（Ｍ＜Ｎ）で
も、本発明の要旨を逸脱しない範囲で変えることができ
る。

【０１０４】（第３の実施例）次に、本発明の第３の実
施例に係る液晶表示装置について説明する。図５に、第
３の実施例を示す。本実施例は、第１の実施例および第
２の実施例において所望の処理として前述したような補
正処理を行う場合の補正信号Ｓ３の電圧として、コモン
電極２４に印加するコモン電圧Ｖcom と同等の電圧を信
号線２２，２３に印加する。

【０１０５】これにより、画素２０−信号線２２，２３
間の横電界によるディスクリネーション（ｄｉｓｃｌｉ
ｎａｔｉｏｎ）が減少し、現在デイスクリネーションを
ブラックマトリックスによって隠している部分を少なく
することができ、開口率を向上させることができる。

【０１０６】ここで、第１〜第３の実施例において、前
述したように処理回路８として補正信号を発生する機能
を有する補正信号発生回路を用いて補正処理を行った場
合は、ＴＦＴやＴＦＤなどの画素スイッチの保持時間が
長くなるような場合のフリッカの増大を抑えることがで
き、また、正極性と負極性の保持特性が同じになるよう
に補正する期間を設け、その補正期間を画像入力期間と
同等かそれ以上にすることにより、正極性と負極性の画
素信号差によって生じるキャリアの発生を抑え、折り返
し歪を低減することができる。また、画像の違いによる
クロストーク量の変化を画像入力期間を短くすることや
それと同等かそれ以上の補正期間を設けることなどによ
り大幅に低減することができるため、高画質な液晶表示
装置を実現することができる。

【０１０７】なお、以上説明した第１〜第３の実施例に
おいて、所望の処理として補正処理を行う場合、補正信
号Ｓ３の電圧は一定レベルにしているが、補正電圧を画
像に応じて変え、あるいは入力信号依存性を持たせて変
化させることもできる。また、補正期間は、従来は画像
信号を駆動している期間に比べて、非常に小さかったが
（例えば垂直ブランキング期間）、補正効果を上げるた
めに画像駆動時間と同等もしくはそれ以上に設定するの
が望ましい。

【０１０８】（第４の実施例）次に、本発明の第４の実
施例に係る液晶表示装置について説明する。本実施例の
液晶表示装置は、第１の実施例または第２の実施例で説
明した、画像表示をしない未使用の期間Ｆまたは期間Ｆ
´に行う所望の処理として、ペン入力処理を行うもので
ある。

【０１０９】図６には、本実施例の液晶表示装置の要部
構成を示す。この液晶表示装置は、第１の実施例の期間
Ｆを利用する場合は、ｎ：１インターレース処理部２、
ｎ倍速変換処理部４、信号線駆動回路３０、ゲート線駆
動回路３２、液晶表示パネル３４、第１の容量変位検出
回路（以下、第１検出回路と言う）３６、第２の容量変
位検出回路（以下、第２検出回路と言う）３８を用いて
構成する。一方、第２の実施例の期間Ｆ´を利用する場
合は、ｎ：１インターレース処理部２、信号線駆動回路
３０、ゲート線駆動回路３２、液晶表示パネル３４、第
１検出回路３６、第２検出回路３８を用いて構成する。

【０１１０】第１および第２の実施例と異なり、図６の
構成では切替回路６を用いていないのは、切替回路の機
能に該当する手段を信号線駆動回路３０内に設けてある
からである。

【０１１１】また、本実施例では、液晶表示パネル３４
上のペン指示の位置を液晶表示パネル３４に関する物理
量の変位として検出する方式を用いているため、第１お
よび第２の実施例の処理回路８の代りに検出回路３６，
３８を利用している。なお、上記期間Ｆまたは期間Ｆ´
において処理回路８および切替回路６を用いて液晶表示
パネル３４に信号を与え、この信号をペンで検出する方
式を適用することも可能である。

【０１１２】ここで、図７には、信号線駆動回路３０、
ゲート線駆動回路３２、液晶表示パネル３４、第１検出
回路３６、第２検出回路３８のより詳細な構成例を示
す。信号線駆動回路３０はシフトレジスタ３８，サンプ
リング・スイッチ素子４２，バッファ４０，コンデンサ
４１およびスイッチ３９からなり、ゲート線駆動回路３
２はバッファ４３およびスイッチ４３からなり、同様の
構成を有する第１検出回路３６および第２検出回路３８
は差動増幅器５０，コンデンサ５１，スイッチ素子５２
およびシフトレジスタ５３からなる。

【０１１３】まず、上記構成において、第１の実施例ま
たは第２の実施例で説明したように、ｎ：１インターレ
ース処理部２，ｎ倍速変換処理部４および切替回路６に
よって、またはｎ：１インターレース処理部２および切
替回路６によって、画像表示をしない未使用の期間Ｆま
たは期間Ｆ´が設けられる。この場合の動作は、第１の
実施例および第２の実施例の説明から明らかであるの
で、その詳細な説明は省略する。

【０１１４】次に、この期間Ｆまたは期間Ｆ´を利用し
てペン入力処理を行う。このペン入力処理について説明
する。ペン入力の原理としては、液晶の静電容量がセル
ギャップに依存して変化することから、ペンで押された
部分（例えば図７のＡと記された点線の領域）において
だけ静電容量（４７，４９）が変化するので、その容量
変化を検出することによりペンの位置を検出するもので
ある。具体的には液晶の誘電率をε、静電容量Ｃ、セル
ギャップｄ、面積Ｓとすると、Ｃ＝εＳ／ｄとなる。

【０１１５】図７では、液晶ディスプレイは信号線２０
とゲート線２１が直行して配置されているので、それぞ
れの容量変化による電圧変化を検出する検出回路３６，
３８を各信号線、ゲート線毎に設け、その交点からペン
が入力されている位置Ａを特定する。ただし、押されて
いる１点Ａのみ静電容量が変化するのではなく、その点
Ａを中心にしてある程度広い範囲で静電容量が変化する
ので、その最大値を検出する方法が好ましい。

【０１１６】まず、画像を表示している期間では、信号
線駆動回路３０のＳ／Ｈ用スイッチ４２はパルスＳＴＨ
によって駆動されるシフトレジスタ３８の出力によって
ｏｎ−ｏｆｆが繰り返され、各容量４１には画像信号Ｖ
_DINのうちの指定されるサンプル位置に応じた電位が保
持される。そして、スイッチ３９によって一斉にあるい
は画素ごとに逐次その出力が、ゲート線駆動回路３２の
スイッチ４４によって選択されたゲート線２１上の該当
する画素に書き込まれる。この出力の書き込みは、全て
の画素に対して行われる。

【０１１７】そして、全ての画素への書き込みが完了し
た後の期間Ｆまたは１画素への書き込みが完了した後の
期間Ｆ´に検出回路３８が動作する。まず、各信号線２
０の寄生容量４７に書き込まれた電荷は検出用の容量５
１に移されて電圧に変換される。そして、スイッチ５２
はパルスＤＳＴＨによって駆動されるシフトレジスタ５
３の出力によってｏｎ−ｏｆｆが繰り返され、各信号線
２０に対応する上記電圧が逐次検出され、シリアルな出
力信号Ｖout1として出力される。

【０１１８】一方、ゲート線２１についても、上記期間
Ｆまたは期間Ｆ´に検出回路３６が動作する。まず、各
ゲート信号線２１の寄生容量４９に書き込まれた電荷は
検出用の容量に移されて電圧に変換される。そして、信
号線の場合と同様に各ゲート線２１に対応する上記電圧
が逐次検出され、シリアルな出力信号Ｖout2として出力
される。

【０１１９】次に、実際の検出方法を説明する。押され
ている点における容量変化を△Ｃ、押されている信号線
またはゲート線の容量（例えば容量４７）をＣsel 、押
されていない信号線またはゲート線の容量をＣnsel（例
えば容量５４）とすると、Ｃsel ＝Ｃnsel＋△Ｃとなる。

【０１２０】従って、押される前の電圧をＶnselとする
と、押されたときの電圧Ｖsel は電荷保存の法則によ
り、Ｖsel ＝Ｖnsel・Ｃnsel／（Ｃnsel＋△Ｃ）となり、電圧が変化する。この電圧変化を検出すること
により、場所が特定できる。変化した電圧群の中で、最
も電圧変化の大きい部分（図８中のＮ）がペンの縦方向
の位置となる。同様に、ゲート線方向にも行うことによ
って点として検出される。

【０１２１】この例では、検出回路と駆動回路を別々に
示したが、同じＩＣの中でも、その機能があれば良い。

【０１２２】このように、本発明をペン入力機能に適用
した場合は、従来用いていたブランキング期間より大幅
に拡張された期間を利用して、低速に長い時間かけてペ
ン入力処理をすることができる。従って、消費電力の削
減を図ることができるとともに、ＥＭＩ対策としても有
利である。

【０１２３】また、処理期間を長く取れるので、指示位
置を特定する処理を精密に行って指示位置検出精度の向
上を図り、あるいは操作者のペン入力に対する操作性を
高めた入力処理を行うことができる。

【０１２４】（第５の実施例）次に、本発明の第５の実
施例に係る液晶表示装置について説明する。図９および
図１０に第５の実施例を示す。本実施例では、ゲート回
路１０２により３：１インターレース状に、入力信号Ｓ
１を制御信号Ｓ３のハイレベルの間だけ抜き出す。図１
０に示すように信号１、４、７、…を抜き出したあと、
間引いた信号Ｓ２を信号線ドライバー１０に入力してシ
リアル−パラレル変換を行う。これにより１水平期間だ
けＳ３より遅れた信号Ｓ４で選択されたゲート走査信号
Ｇ１に同期して画素に書き込まれる。

【０１２５】信号が画素に書きこまれたあとは、次の信
号が書きこまれるまではなにに使っても構わない。この
例では、従来例で説明した信号線駆動回路に含まれる階
調発生回路のバイアス電流などの静的に消費されている
電力を対象とする。この電力は信号の書き込みが行われ
ていないときでも消費されているので、この電流を減ら
すために、供給される電源をカットする回路を設け、書
き込み信号に同期して制御する。ここで、オペアンプ１
２０は、Ｖ１，Ｖ２，…，Ｖｋを出力とする階調発生回
路の要素回路であって、オペアンプ１２０の静的電流Ｉ
１を制御するためにオペアンプ１２０の電源供給端子と
電源の間にスイッチＳＷ１を設けている。制御信号Ｓ４
によりこのスイッチＳＷ１をｏｎ／ｏｆｆ制御すること
により、階調電圧Ｖ１からＶｋを作成しているオペアン
プを信号線を駆動している期間（Ｓ４がハイレベルの期
間）だけ動作させる。

【０１２６】このようにすると、静的電流Ｉ１の波形で
示したように、必要なときだけ、静的電流（バイアス電
流）が流れ、必要なくなると。電流が流れなくなるので
動作しなくなる。この結果、静的電流も動的電流と同様
にＩMF ＝Ｉst／（２Ｎ＋１）と１／（２Ｎ＋１）にすることができる。ここで、ＩMF
はＭＦ駆動の静的電流、（２Ｎ＋１）はインターレース
比である。

【０１２７】本実施例では、電源側だけに電流をカット
するスイッチを設けたが、グランド側や両方につけても
良い。本実施例では、入力信号を３：１のインターレー
ス比としたが、Ｎ：１のインターレース信号でも、２Ｎ
＋１：１の奇数インターレース信号でも良い。

【０１２８】図１１は画素を駆動していない期間に、電
源を切るだけでは、出力信号が変化して、その分消費電
力が増加してしまう問題を出力にスイッチＳＷ２を設け
ることにより解決している。

【０１２９】（第６の実施例）次に、本発明の第６の実
施例に係る液晶表示装置について説明する。ＭＦ駆動を
行う場合、非選択期間中においては、階調信号を出力す
る必要がない。ゆえに、その期間中は階調信号用ＯＰア
ンプＩＣに電力を送る必要がないため、図１２のＤＣ／
ＤＣコンバータ２００を動作させなくても良い。具体的
には、非選択期間中、ＤＣ／ＤＣコンバータ２００内の
インダクタンスＬへの入力を制御もしくはスイッチのコ
ントロール方式を可変式にすることによって実施する。

【０１３０】図１３は、ＤＣ／ＤＣコンバータの基本図
である。上記方式を実施するためには、基本的に、次の
２方式によって行う。

【０１３１】１）インダクタンスＬへの入力を制御する
場合は、図１４に示すスイッチＳＷ１１をコントロール
する。

【０１３２】２）インダクタンスＬに蓄積したエネルギ
ーを容量Ｃと負荷に送るスイッチＳＷ１２をコントロー
ルする。

【０１３３】上記１の方式において、ＳＷ１１をコント
ロールする信号（以下、ＯＥＳＷ）は、走査線のＯＮ／
ＯＦＦを制御する信号（以下、ＯＥＦ）を元に作られ
る。具体的には、１ライン分の信号が信号線ドライバー
１０内に蓄積された後、次の走査期間に信号電圧を出力
する構成においては、ＯＥＳＷはＯＥＦより１水平期間
だけシフトした信号波形になっている。また、この場
合、ＳＷ１１をコントロールしてインダクタンスＬに印
加する電圧を制御するのであるが、完全にハイインピー
ダンス状態にする構成と、異なる電圧間（選択時の電圧
より非選択時の電圧を低くする）でスイッチングする構
成とが考えられる。

【０１３４】上記２の方式においては、ＳＷ１２のコン
トロール方式として、図１５に示すように、（ａ）ＯＮ
／ＯＦＦする時間のデューティー比を変える方式と、
（ｂ）デューティー比は一定であるがスイッチ自体をＯ
Ｎ／ＯＦＦして出力電圧をコントロールする方式が考え
られる。つまり、平滑された出力電圧が、選択期間では
所望の電圧レベルになっており、非選択期間では低消費
電力状態となる電圧レベルになっている。具体的には、
選択期間中のＯＮ／ＯＦＦ回数と非選択期間中のＯＮ／
ＯＦＦ回数が異なることによって実施する。

【０１３５】これらスイッチのＯＮ／ＯＦＦ時間につい
ては、ＤＣ／ＤＣコンバータの立ち上がり時間を考慮に
入れて設定する。

【０１３６】以上の方式において、負荷への出力電圧を
安定にし、負荷回路内の容量成分での電荷の充放電によ
る消費電力の増加を防ぐため、ＤＣ／ＤＣコンバータの
出力段にスイッチもしくはそれに相当する方式を備え付
ける。具体的には、図１６に示すように、ダイオード、
非線形抵抗もしくはスイッチ素子２３０と、容量Ｃによ
って制御する。このスイッチ素子２３０においては、Ｓ
Ｗ１３，ＳＷ１４を同時に、もしくは、非選択期間はＳ
Ｗ１４をＯＦＦしてからＳＷ１３をＯＦＦし、選択期間
はＳＷ１３をＯＮしてからＳＷ１４をＯＮする構成をと
る。

【０１３７】この他の方法として、駆動によって異なる
ＤＣ／ＤＣコンバータを２段設けてもよい。つまり、図
１７に示すように、通常駆動（６０Ｈｚ駆動）用のＤＣ
／ＤＣコンバータ２４１とＭＦ駆動用のＤＣ／ＤＣコン
バータ２４３を２つ用意しておき、選択された駆動に合
せてその間で切り換えられる方法をとる。これによっ
て、低消費電力駆動用に効率が最適設計されたＤＣ／Ｄ
Ｃコンバータを選択できるようになるため、低消費電力
駆動法を効果的に実施できる。

【０１３８】以上によって、ＤＣ／ＤＣコンバータのＯ
ＦＦＳＥＴ量として消費されている発信回路部での消費
電力についても低減が可能となる。

【０１３９】（第７の実施例）次に、本発明の第７の実
施例に係る液晶表示装置について説明する。第７の実施
例を図１８および図１９に示す。この例ではＤ／Ａ変換
内臓の信号線ドライバーなどに用いられる出力バッファ
のバイアス電流を、画像の書換が行われていない期間は
オフする実施例を示している。通常バイアス電流Ｉｓは
２０から３０マイクロアンペア程度であるが、信号線分
必要であり、合計するとＶＧＡレベルで約２０００倍の
４０から６０ミリアンペアとなり、５Ｖとしても２００
ｍＷから３００ｍＷとなってしまう。ここでは、第１の
実施例と同様に、３：１のインターレース信号Ｖｉ（図
９，１１，１２のＳ２に該当）が入力された場合につい
て説明する。通常バイアス電流を減らすために、パネル
容量ＣｐをプリチャージするトランジスタＴｒ１を設
け、容量を駆動する前にＶｐなる電圧にチャージアップ
する。その後、Ｖｉが書き込まれ、３水平走査期間（３
Ｈ期間）保持される。しかし、Ｖｉを容量にチャージす
る期間は通常１Ｈ期間で十分なため、後２Ｈ期間は無駄
に電力を消費することになる。そこで、本実施例では、
バイアス電流を決めているＶｓｃをこの２Ｈ期間下げ、
バイアス電流をカットするとともに、プリチャージ用の
Ｔｒ１をｏｎにして、出力電圧を安定させることと次に
書き込まれる信号に備えたプリチャージを同時に行う。

【０１４０】このような動作を行うために追加する回路
はほとんどなく、コストアップ及び、チップ面積の増加
はほとんどない。また、本実施例により、静的消費電力
を第５の実施例と同様に１／（２Ｎ＋１）とすることが
できる。また、電源オフの期間は、従来は画像信号を駆
動している期間に比べて、非常に小さかったが（たとえ
ば垂直ブランキング期間）、本発明では低消費電力効果
をあげるために、画像駆動時間と同等もしくはそれ以上
とできる。

【０１４１】（第８の実施例）次に、本発明の第８の実
施例に係る液晶表示装置について説明する。本発明をプ
ラズマデイスプレイ（ＰＤＰ）に適用した実施例を図２
０、図２１、および図２２に示す。

【０１４２】図２０は、ＤＣ型ＰＤＰの構造図で、上下
のガラス基板に平行して配線されたアノード電極３０
１，３０２とカソード電極３０４があり、その間に、プ
ラズマガスが封入されている。発光原理としては、アノ
ード・カソード間に電圧がかかると放電が発生し、蛍光
体３１１〜３１３に当たって光が発生する。

【０１４３】図２１では、表示信号を３：１にインター
レース変換し、それを、３倍速で読みだして表示信号が
パネルを駆動している期間を１／３に圧縮する。表示の
ための駆動を行っていない期間は、カソード電極３０４
とアノード電極３０１，３０２にそれぞれ特有の信号を
入力することにより、ペン入力位置を検出可能とするも
のである。

【０１４４】基本的に表示信号は８ビットであるが、こ
れがインターフェース回路３３１で各ビット分離され、
各ビットごとシリアルに表示信号としてパネル３３９に
入力される。表示信号を駆動している期間は、カソード
電極には走査パルスが印加され、それに同期してアノー
ド電極から表示信号と発光を持続させるためのサステイ
ンパルスが印加される（つまりメモリ性を持つことにな
る）。その結果、各画素３４１に表示信号が書き込ま
れ、サステインパルスが印加されている期間、その状態
が保たれる。このサステインパルスが印加されている期
間は、各ビットで異なっており、パルス幅変調を受けて
その平均輝度として視覚される。一方、表示信号を駆動
していない期間は、カソード電極は電圧を印加する必要
はないが、ペン入力を検出する期間として用いる。つま
り、カソード電極としては、その電極特有の電圧、位
相、波形（シリアルなアドレス信号：走査線４８０本な
ら、９ビットのデータなど）または、それらの組み合わ
せ信号を入力する。たとえばこの例では、各電極に位相
の異なるパルスで発光の起こらない程度の振幅の電圧を
加え、この位相変化をペン（図２１の３３４）に内蔵し
た検出器で、アノード電極とペンの間の寄生容量を通じ
て検出する。

【０１４５】各電極には位相の異なったパルスが印加さ
れるので、どのカソード電極であるかはその位相を検出
することにより容易に認識することができる。また、ア
ドレス方向の検出は、アノード電極から、同様に表示信
号が来ていない期間に、そのアドレス特有の電圧、位
相、波形またはそれらの組み合わせ信号を入力する。こ
れも同様に、発光が発生しない（つまり表示に影響がな
い）レベルであることはいうまでもない。このパルスも
同様に、ペンに内蔵された検出回路により検出され、入
力されているペンの位置が精度よく判別できる。このと
きアドレス方向か、カソード方向か区別するために、ア
ノードに加える信号とカソードに加える信号の振幅パル
ス幅など何らかの特徴を信号に付加しておかなければな
らない。

【０１４６】この実施例のように、表示信号を駆動して
いる期間と同等、またはそれ以上の期間ペン検出用の信
号を印加できるので、検出用の信号が低周波になり、位
相や周波数変化が検出し易くなる。また、表示とペン入
力がシリアルにできるので制御や検出用の信号処理を特
別な回路の付加無しに同じＣＰＵでできる。また、検出
用の信号を逆に高速にすれば、ブランキング期間に検出
する方法に比べ、検出期間が長いため、１フィールド期
間に何度もペン入力を検出でき、高速にペン入力を検出
することができる。通常検出速度は１００回／秒と言わ
れており、フィールド周波数より早く検出する必要があ
り、この方法はそれを実現できる。このとき、３ライン
に１ラインは検出できない期間ができるが、通常高速で
動く場合のペンの動きは滑らかであるので、周辺の画素
で補間することが可能であり、できない場合でもこのラ
インだけブランキングで検出した後、補間することによ
り対応可能である。さらに、ペン入力期間だけ、インタ
ーレース走査比を大きくとれば、補間するライン数を小
さくすることができ検出処理が容易になる。

【０１４７】この実施例では、ＤＣ型ＰＤＰの実施例を
説明したが、ＡＣ型ＰＤＰでもメモリ性を有する限りそ
のほかの表示装置にも適用できる。

【０１４８】また、本発明は上述した各実施例に限定さ
れるものではなく、その要旨を逸脱しない範囲で、種々
変形して実施することができる。

【０１４９】

【発明の効果】本発明（請求項１，１５）によれば、１
フレームの画像信号をｎ（ｎは３以上の奇数）対ｍ（ｍ
はｎ以下の任意の数）にインターレースするので、画像
信号を画像表示手段にて表示するのに要する期間が短縮
され、１画素に対応する画像信号を表示した後、次の画
素に対応する画像信号を表示するまでの映像期間以外の
期間は従来に比較して非常に長く拡張される。

【０１５０】この拡張された映像期間以外の自由に使え
る期間を利用し、この期間内に、画像信号の画像表示手
段への入力を断ったうえで、前記画像表示手段に対して
所望の処理を行うことができる。

【０１５１】また、本発明（請求項５）によれば、１フ
レームの画像信号をｎ（ｎは３以上の奇数）対ｍ（ｍは
ｎ以下の任意の数）にインターレースし、続けてｎ倍速
変換するので、画像信号を画像表示手段にて表示するの
に要する期間が短縮され、１フレームの画像信号を表示
した後、次のフレームの画像信号を表示するまでの映像
期間以外の期間は従来に比較して非常に長く拡張され
る。

【０１５２】この拡張された映像期間以外の自由に使え
る期間を利用し、この期間内に、画像信号の画像表示手
段への入力を断ったうえで、画像表示手段に対して所望
の処理を行うことができる。

【図面の簡単な説明】

【図１】本発明の第１の実施例の要部構成を示すブロッ
ク図

【図２】本発明の第２の実施例の駆動信号電圧及びタイ
ミングチャートを示した図

【図３】本発明の第２の実施例の要部構成を示すブロッ
ク図

【図４】本発明の第２の実施例の駆動信号電圧及びタイ
ミングチャートを示した図

【図５】本発明の第３の実施例を示す図

【図６】本発明の第４の実施例の概略構成を示す図

【図７】本発明の第４の実施例の要部をさらに詳しく示
す図

【図８】本発明の第５の実施例における位置検出の原理
を説明するための図

【図９】本発明の第５の実施例の構成を示した図

【図１０】本発明の第５の実施例の駆動信号電圧及びタ
イミングチャートを示す図

【図１１】本発明の第５の実施例の変形例の構成を示す
図

【図１２】本発明の第６の実施例の要部構成を示すブロ
ック図

【図１３】ＤＣ／ＤＣコンバータの基本構成を示す図

【図１４】ＤＣ／ＤＣコンバータの制御方式を説明する
ための構成図

【図１５】ＤＣ／ＤＣコンバータの制御方式を説明する
ための波形図

【図１６】ＤＣ／ＤＣコンバータの制御方式を説明する
ための他の構成図

【図１７】２種類のＤＣ／ＤＣコンバータを切換えて使
う一例を示す図

【図１８】本発明の第７の実施例の回路構成を示す図

【図１９】本発明の第７の実施例の駆動信号を示す図

【図２０】本発明の第８の実施例のＤＣ型ＰＤＰの構造
を示す図

【図２１】本発明の第８の実施例の回路構成を示す図

【図２２】本発明の第８の実施例の駆動信号電圧及びタ
イミングチャートを示す図

【図２３】従来の駆動法の概略を説明するため表示装置
画素の図

【図２４】従来の駆動法におけるフリッカ波形の近似図

【図２５】従来の駆動法におけるフリッカ補償効果を説
明するための図

【図２６】従来の駆動法におけるフリッカのスペクトル
を示す図

【符号の説明】

２…ｎ：１インターレース処理部、４…ｎ倍速変換処理
部、６…切替回路、８…処理回路、１０，３０…信号線
駆動回路、１２，３２…ゲート線駆動回路、１４，３４
…液晶表示パネル、３６，３８，３３３検出回路、１０
２…ゲート回路、１０３…走査間引き制御回路、１０４
…一走査遅延回路、１２０…オペアンプ、ＳＷ１，ＳＷ
２…スイッチ、２００，２４１，２４３…ＤＣ／ＤＣコ
ンバータ、３０１，３０２，３０３…アノード電極、３
０４…カソード電極、３１１〜３１３…蛍光体、３３１
…インターフェース回路、３３２…カソード・ドライ
バ、３３４…ペン、３３５，３３６，３３７，３３８…
アノード・ドライバ、３３９…パネル、３４０…ディス
プレイ、３４１…画素

Claims

【特許請求の範囲】

【請求項１】画素選択用のスイッチ素子を有する表示装
置において、１フレームの画像信号をｎ（ｎは３以上の奇数）対ｍ
（ｍはｎ以下の任意の数）にインターレース処理するイ
ンターレース処理手段と、このインターレース処理された画像信号に従い、前記画
素選択用のスイッチ素子を駆動して画像を表示をする画
像表示手段と、複数の画素に対応する画像信号を表示した後、次の画素
に対応する画像信号を表示するまでの期間内に、前記イ
ンターレース処理手段と前記画像表示手段との間の接続
を断つとともに、前記画像表示手段に対して表示以外の
処理を行う映像期間外処理手段とを備えたことを特徴と
する表示装置。
【請求項２】前記画像表示手段に対して映像期間外に行
う処理は、画質を改善するために各画素に補正信号を印
加する処理であることを特徴とする請求項１に記載の表
示装置。
【請求項３】前記画像表示手段に対して映像期間外に行
う処理は、操作者が入力ペンで液晶パネルを指示した位
置を検出するペン入力処理であることを特徴とする請求
項１に記載の表示装置。
【請求項４】前記画像表示手段に対して映像期間外に行
う処理は、前記画像選択用スイッチ素子をオフしたまま
で、前記画像表示手段に供給される電源と前期画像表示
手段内の回路の一部または全部との接続を切る電力制御
手段によるものであることを特徴とする請求項１に記載
の表示装置。
【請求項５】前記インターレース処理された画像信号を
ｎ／ｍ倍速変換する倍速変換手段と、このｎ／ｍ倍速変換された画像信号に従い、前記画素選
択用のスイッチ素子を駆動して画像を表示をする画像表
示手段と、１フレームの画像信号を表示した後、次の画像信号を表
示するまでの期間内に、前記倍速変換手段と前記画像表
示手段との間の接続を断つとともに、前記画像表示手段
に対して所望の処理を行う映像期間外処理手段とをさら
に備えたことを特徴とする請求項１に記載の表示装置。
【請求項６】前記電力制御手段により、前記電源と前記
画像表示手段との接続が切れている期間に、前記画像表
示手段の出力をハイインピーダンスにすることを特徴と
する請求項４に記載の表示装置。
【請求項７】前記画像表示手段に供給される電源との接
続を切る前記画像表示手段内の回路は信号線駆動回路に
含まれる階調発生回路であることを特徴とする請求項４
に記載の表示装置。
【請求項８】前記画像表示手段に供給される電源との接
続を切る前記画像表示手段内の回路は信号線ドライバー
に用いられるバイアス電流回路であることを特徴とする
請求項４に記載の表示装置。
【請求項９】前記表示装置は、液晶からなる画素をマト
リックス上に配列した液晶表示装置であり、一画素ごとに画素選択用に設けたスイッチ素子を経由し
て画素に画像信号を供給する複数の信号線と、前記スイッチ素子の導通を制御する複数のゲート線と、前記画素と対向して共通の電圧を印加するコモン電極か
らなることを特徴とする請求項５に記載の表示装置。
【請求項１０】前記表示装置は、蛍光体からなる画素を
マトリックス上に配列したプラズマ表示装置であり、前記画素と組み合わせて電圧を印加される複数のアノー
ド電極および複数のカソード電極とからなり、前記スイッチ素子を経由して、前記複数のアノード電極
とカソード電極の一方に画像信号が供給され、他方に走
査信号が供給されることを特徴とする請求項５に記載の
表示装置。
【請求項１１】前記表示装置は、１枚のフィールド画像
を奇数枚のサブフィールド画像に分割することにより、
駆動周波数を下げるマルチフィールド駆動法を適用した
ものであることを特徴とする請求項９に記載の表示装
置。
【請求項１２】前記画像表示手段に対して映像期間外に
行う処理は、正極性の保持特性と負極性の保持特性を等
しくするように、画素の部分に負極性の信号を入力する
処理であることを特徴とする請求項９に記載の表示装
置。
【請求項１３】前記画像表示手段に対して映像期間外に
行う処理は、前記コモン電極に印加する共通の電圧と同
等の電圧を信号線に印加する処理であることを特徴とす
る請求項９に記載の表示装置。
【請求項１４】前記画像表示手段に対して映像期間外に
行う処理は、操作者がペン入力することにより、液晶の
静電容量が変化することを検出する処理であることを特
徴とする請求項９に記載の表示装置。
【請求項１５】１画素毎に画素選択用のスイッチ素子を
有する液晶表示装置において、１フレームの画像信号をｎ（ｎは３以上の奇数）対ｍ
（ｍはｎ以下の任意の数）にインターレース処理するイ
ンターレース処理手段と、このインターレース処理された画像信号に従い、前記画
素選択用のスイッチ素子を駆動して画像を表示をする画
像表示手段と、１走査線に対応する画像信号を表示した後、次の走査線
に対応する画像信号を表示するまでの期間内に、前記イ
ンターレース処理手段と前記画像表示手段との間の接続
を断つとともに、前記画像表示手段に対して表示以外の
処理を行う映像期間外処理手段とを備えたことを特徴と
する液晶表示装置。
【請求項１６】前記画像表示手段に対して映像期間外に
行う処理は、画質を改善するために各画素に補正信号を
印加する処理であることを特徴とする請求項１５に記載
の液晶表示装置。
【請求項１７】前記画像表示手段に対して映像期間外に
行う処理は、操作者が入力ペンで液晶パネルを指示した
位置を検出するペン入力処理であることを特徴とする請
求項１５に記載の液晶表示装置。
【請求項１８】前記液晶表示装置は液晶からなる画素を
マトリックス上に配列した液晶表示装置であり、前記スイッチ素子を経由して画素に画像信号を供給する
複数の信号線と、前記スイッチ素子の導通を制御する複数のゲート線と、前記画素と対向して共通の電圧を印加するコモン電極か
らなることを特徴とする請求項１５に記載の液晶表示装
置。
【請求項１９】前記液晶表示装置は、１枚のフィールド
画像を奇数枚のサブフィールド画像に分割することによ
り、駆動周波数を下げるマルチフィールド駆動法を適用
したものであることを特徴とする請求項１５に記載の液
晶表示装置。
【請求項２０】前記画像表示手段に対して映像期間外に
行う処理は、正極性の保持特性と負極性の保持特性を等
しくするように、画素の部分に負極性の信号を入力する
処理であることを特徴とする請求項１８に記載の液晶表
示装置。
【請求項２１】前記画像表示手段に対して映像期間外に
行う処理は、前記コモン電極に印加する共通の電圧と同
等の電圧を信号線に印加する処理であることを特徴とす
る請求項１８に記載の液晶表示装置。
【請求項２２】前記画像表示手段に対して映像期間外に
行う処理は、操作者がペン入力することにより、液晶の
静電容量が変化することを検出する処理であることを特
徴とする請求項１８に記載の液晶表示装置。