JPH05216007A - 液晶素子およびその駆動方法 - Google Patents

Abstract

(57)【要約】 【目的】 液晶単位セルを安定して高速駆動できるよう
にする。 【構成】 液晶材料の層と、能動素子を備えた単位セル
の複数と、を有するアクティブマトリクス型の液晶素子
において、液晶材料の光学的状態を決定する信号を供給
するための信号線を前記信号が前記単位セルに供給され
る期間以外の期間中、前記信号線を基準電位に保持する
回路を設ける。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、フラットパネルディス
プレイ、プロジェクションテレビ、ビデオレコーダー等
の映像情報処理装置等に用いられる液晶素子およびその
駆動方法に関する。

【０００２】

【従来の技術】従来より、液晶素子とりわけアクティブ
素子を画素スイッチとして用いたアクティブマトリクス
液晶表示素子は、主としてツイストネマチック（ＴＮ）
液晶を採用して広く応用されている。そして、フラット
パネルディスプレイとして、あるいは、プロジェクショ
ンテレビとして商品化されてきた。薄膜トランジスタ
（ＴＦＴ）やダイオード素子、および、ＭＩＭ（メタル
・インシュレータ・メタル）素子などに代表される上記
アクティブマトリクス素子は、そのスイッチング特性に
より、比較的応答の遅い上記ＴＮ液晶に対し実質ライン
選択周期より長い間電圧印加状態を保持することにより
液晶の光学スイッチ応答を助け、また、上記ＴＮ液晶な
どのようにメモリ性（自己保持性）がない液晶に対し
て、上記電圧印加状態保持により１フレーム間の実質的
メモリ状態をもたらすものである。あるいは、各ライン
間、画素間に対して原理的にはクロストークを与えず、
良好な表示特性を与える特徴がある。

【０００３】近年では、上記ＴＮ液晶に対して、数桁応
答速度の速い強誘電液晶（ＦＬＣ）もその開発が進み、
これを用いた表示パネルやライトバルブなども発表され
ている。ここで、ＦＬＣを前記アクティブマトリクス素
子により駆動することにより更に良好な表示素子を得る
可能性がある。ＦＬＣと前記ＴＦＴを組み合わせた例と
しては、Ｕ．Ｓ．Ｐ．４，８４０，４６２や“Ｐｒｏｃ
ｅｅｄｉｎｇ ｏｆｔｈｅ ＳＩＤ，ｖｏｌ．３０，１
９８９「Ｆｅｒｒｏｅｌｅｃｔｌｉｃ Ｌｉｑｕｉｄ−
Ｃｒｙｓｔａｌ Ｖｉｄｅｏ Ｄｉｓｐｌａｙ」”など
に示されているものがある。

【０００４】図１は、このような従来のアクティブマト
リクス液晶素子の回路を示す。

【０００５】図１に示される素子の駆動装置は、共通電
極（電位をＶ_COMとする）と各画素電極の間に液晶材料
を封入した液晶セル７０１と画素ＴＦＴ７０２とからな
る画素部、映像信号配線部（以下、信号配線という）７
０３、ラインバッファ７０４、シフトパルススイッチ７
０８、水平シフトレジスタ７０５、ゲート信号配線（以
下、ゲート配線という）７１１および、垂直シフトレジ
スタ７０６から構成されており、記録信号は、信号入力
端７０７から、タイミングをずらして順次各画素あるい
は、各ラインに転送されていく。

【０００６】図２は、この従来のアクティブマトリクス
液晶表示素子の駆動パルスタイミングを示す。図では、
線順次駆動方法について示してある。液晶に記録される
べき映像信号Ｓ_VIは、その映像信号の周波数に同期した
出力を出す水平シフトレジスタ７０５によって駆動する
シフトパルススイッチ７０８を介して、バッファ７０４
に１ライン分が記録される。あるｎ行目のラインの全画
素の映像信号がラインバッファ７０４に記録された後、
信号φ_Tによってオンされた、ラインバッファ７０４の
出力スイッチ７１０と、垂直シフトレジスタ７０６から
の信号Ｓ２によってオンされた画素スイッチ７０２とを
通してそのラインの各液晶セル７０１に画素映像信号Ｖ
_PENが記録される。各液晶セルへの信号転送は、一般に
は、水平走査期間中のブランキング期間中に、あるライ
ンに対して一括になされる。上述のタイミングにより、
各ラインに、順次画素映像信号Ｖ_PEN ，Ｖ_PEN+1…が記
録されていく。

【０００７】このように転送される信号電圧に対して、
セルを構成する液晶分子が動くことで、別にクロスポラ
ライザの関係で設けた偏向板の方向により、液晶セルの
透過率が変化する。この様子を図３に示す。

【０００８】図３で横軸に示した信号電圧値Ｖ _SIGは、
用いる液晶によって、その内容が異なることが知られて
いる。例えば、ＴＮ液晶を用いた場合は、その値は、実
効電圧値（Ｖ_rms）として定義される。この値の定性的
な説明は、図４（ａ）で示される。すなわち、液晶にＤ
Ｃ信号が長時間印加され続けるのを防止するため、１フ
レーム毎にその信号電圧の極性を変えて信号が印加され
るが、液晶自身は、図中の斜線部分で示したＡＣ電圧成
分に対応して動作するのである。したがって、実効電圧
Ｖ_rmsは、２フレーム分の時間をｔ_F、液晶に転送される
信号電圧をＶ_LC（ｔ）とすると、数１式で表わされる。

【０００９】

【数１】 また、上記ＦＬＣの場合は、一般には、ＤＣ電圧駆動で
ある。例えば、ＦＬＣとして、双安定状態を持つもの
（このような液晶の具体例は、カイラルスメチック液晶
であり、カイラルスメチックＣ相（ＳｍＣ＊）またはＨ
相（ＳｍＨ＊）、更にＳｍＩ＊、ＳｍＦ＊、ＳｍＧ＊等
のカイラルスメチック液晶が適している）を用いた場
合、図４（ｂ）のような駆動波形となる。すなわち、信
号電圧Ｖ_LC（ｔ）としては、信号を書き込む前に、双安
定状態の内の一方の状態に一度リセットし（Ｖ_R）、そ
の後、書き込み電圧信号（Ｖ_W）を印加するものが用い
られる。図３の透過率に寄与する信号電圧Ｖ _SIGは、や
はり斜線で示されている。ＴＮ液晶とは異なり、書き込
み電圧のＤＣ成分がそのまま信号電圧Ｖ _SIGとなる。

【００１０】しかし、従来のこのような構成では、液晶
セルに蓄積された信号電圧は、上述のタイミングで信号
を転送するとすると、大きくは次の２つの理由により、
信号電圧が変動してしまうことが知られている。

【００１１】第１の理由としては、各画素スイッチを駆
動するための、ゲート配線７１１の電圧変化による液晶
電圧のふられが挙げられる。液晶セルの容量をＣ_LC、画
素ＴＦＴ７０２のゲート・ドレイン間容量をＣ_GD、ゲー
ト配線７１１の電圧変化分（画素ＴＦＴをＯＮ−ＯＦＦ
するためのゲート電圧の振幅）をΔＶ_Gとすると、液晶
電圧のふられΔＶ_LC1は、数２式で表わされる。

【００１２】

【数２】 第２の理由としては、各液晶セルに映像信号Ｖ_LC（ｔ）
を転送する信号配線７０３の電圧変化による液晶電圧の
ふられが挙げられる。液晶セルの容量をＣ_LC、各画素電
極と信号配線との間の寄生容量をＣ_DS、信号配線７０３
の電圧変化（各ライン或いは、各画素の映像信号電圧）
をΔＶ_Sとすると、液晶電圧のふられΔＶ_LC2は数３式で
表わされる。

【００１３】

【数３】 上記第１の、ゲート配線７１１の電圧変化による液晶電
圧の変化ΔＶ_LC1を図５に、第２の信号配線の電圧変化
による液晶電圧の変化ΔＶ_LC2を図６および図７に、そ
れぞれ示す。

【００１４】図５から明らかなように、第１の理由によ
る電圧変化ΔＶ_LC1は、液晶セルに印加される電圧を常
に負側に変化させる。この結果、電圧変化ΔＶ_LC1は、
液晶セルに、常に直流電圧成分が印加されたのと同じ状
態を生じさせ、特に、液晶材料としてＴＮ型液晶を用い
る場合には、この直流電圧成分による液晶分子の焼き付
きの原因になる。また、上記数２式において、容量Ｃ_GD
がプロセスの不安定性などによりばらついたとすると、
その電圧ふられ量ΔＶ_LC1そのものがばらつくことにな
る。液晶表示素子によりある階調表示をしようとした場
合、そのばらつき量が、１階調表示するために必要な電
圧範囲（振幅３Ｖで６４階調出そうとすると、１階調当
たり約４７ｍＶ）を超えるようなことがあると、もはや
その階調性は崩れてしまう。

【００１５】この電圧変化ΔＶ_LC1に対して、特に、直
流電圧成分の除去に対しては、幾つかの提案がなされて
いる。例えば、一般に良く行われている方法として、Ｔ
Ｎ型液晶を用いる場合、その液晶容量と並列に補助容量
を設け、見掛け上セル容量を大きくすることで、数２式
の分母を大きくし、振られを小さくする方法である。ま
た、他には、１つの画素に複数のＴＦＴを設け、それぞ
れのＴＦＴの配置を工夫することで振られを見えにくく
する提案もなされている。また、ふられ量のばらつきに
関しては、画素ＴＦＴの構造を、従来良く用いられてい
るアモルファスシリコンを用いた逆スタガー型ＴＦＴか
ら、多結晶シリコンを用いたプレーナ型ＴＦＴを用い、
ＴＦＴのソース・ドレイン形成工程に、ＩＣプロセスで
用いられているイオン注入工程を導入することで、素子
間の寄生容量のばらつきを抑える試みもなされている。

【００１６】一方、第２の理由による電圧変化ΔＶ_LC2
によれば、ある画素に着目すると、その画素に信号電圧
が印加され、液晶セルにある電荷が充電されたとして
も、同一信号配線により信号が他の画素に転送される
と、上述の数３式にしたがってその画素の信号電荷が変
化することになる。上述のような回路構成では、信号を
転送する信号配線７０３に寄生容量Ｃ_sが存在し、現実
には、この寄生容量は、画素部の液晶容量の数百倍から
数千倍にもなる。このような系においては、バッファ部
から液晶セルに信号電圧を転送する場合、この寄生容量
に蓄積した信号電圧は殆ど減衰せずに、信号配線部の電
圧はそのとき転送されてきた信号電圧に常に固定される
と考えてよい。次に他の画素へ転送するために、新たに
信号電圧が転送されてくると、同様の理由により、信号
配線部の電圧が変化する。このような電圧変化がどのよ
うな場合に問題になるかを更に詳細に検討する。

【００１７】例えば、解りやすいように、画面全体で、
ある水平ラインだけ黒表示（信号レベルの絶対値は、最
小値）で、他のラインは白表示（信号レベルの絶対値は
最大値）とする。この場合、黒表示をしていなければい
けない、あるラインの信号レベルは、他のラインへの信
号転送の際、上記数３式にしたがって、常に、信号レベ
ルが振られることになる。その様子を図６および図７に
示す。図６は、第２の理由による電圧変化ΔＶ_LC2がＦ
ＬＣの場合において問題となることを示し、図７はＴＮ
型液晶の場合において問題となることを示す。

【００１８】図７では、入力映像信号Ｖ_Iのうちｎライ
ン目だけが黒表示で、残りはすべて白表示の場合を示し
ている。図７から明らかなように、ｎライン目の画素映
像信号Ｖ_LCnは上述数３式により、ΔＶ_LC2だけ信号レベ
ルが変化し、その結果、上記数１式で示した実効電圧Ｖ
_rmsが変化し、もはや黒レベルを維持できなくなる。す
なわち上記数１式は、下記数４式のように変化してしま
い、実効電圧Ｖ_rmsが変化する。

【００１９】

【数４】 図６のＦＬＣの場合においては、あるライン（ｎライ
ン）のある画素に書き込まれた電圧Ｖ_LCnが、その後の
別のラインのゲート信号Ｓ２_n+1 ，Ｓ２_n+2 ，Ｓ２
_n+3…による画素映像信号の書込みにより変化する様子
を示している。その結果、本来のレベルを表示していな
ければいけないあるラインの表示レベルは、上記数３式
に従う電圧変化ΔＶ_LC2により別の信号レベルまで徐々
に変化し、もはや、本来のレベルを維持できなくなって
しまう。

【００２０】この現象を数値的に解析すると、以下の様
になる。例えば、信号配線７０３材料としてＡｌ（アル
ミニウム）を用い、配線幅を３μｍ、配線厚を０．５μ
ｍ、画素電極サイズを３０μｍ×３０μｍ、１５０μｍ
×１５０μｍ液晶セルのギャップを６μｍ、液晶の誘電
率を５．０、信号配線とゲート配線の層間絶縁膜の誘電
率を３．９、その膜厚を０．５μｍ、信号配線と画素電
極との間の距離を３μｍ、液晶の駆動電圧を最大±５．
０［Ｖ］とする。このような系に対して、寄生容量Ｃ_DS
および液晶セルの容量Ｃ_LCを計算し、上記数３式に代入
すると、画素サイズ１５０μｍ×１５０μｍにおいて
は、数５式で示される値だけ画素電圧が変化する。

【００２１】

【数５】 そして、ＴＮ液晶のように実効電圧駆動の場合は、上記
数４式にしたがって実効電圧Ｖ_rmsが変化し、また、Ｆ
ＬＣのようにＤＣ電圧駆動の場合、この電圧変化がその
まま液晶の信号電圧の変化につながる。

【００２２】このような電圧変化は、通常のテレビ映像
信号の様にその信号レベルがリニアに変化する場合は更
に複雑である。しかしながら、いずれにしても、他の画
素に信号が転送され、その信号レベルが注目する画素の
信号レベルと異なれば、上記数３式にしたがってその画
素の信号レベルは変化する。そして、その変化は他の画
素の信号レベルに近づく方向に作用することから、その
結果、画素間、或いはライン間の映像ににじみが生じ、
映像の境界が不明瞭になってくる。このにじみは、画面
上では、縦縞のスミアとして現れ、画質を著しく損ねる
結果となる。

【００２３】更に、画素サイズ３０μｍ×３０μｍにお
いては、上述の白黒表示において、数６式で示される結
果が得られ、画素サイズが小さくなり表示素子が高精細
になるにつれて、第２の理由による電圧変化ΔＶ_LC2が
無視できなくなるほど大きくなることがわかる。

【００２４】

【数６】 というこれは、画素サイズが小さくなっても信号配線と
各画素電極間の寄生容量Ｃ_DSは、液晶容量Ｃ_LCの減少分
ほど小さくならないため、液晶容量Ｃ_LCが小さくなった
分、Ｃ_DSの影響が見えやすくなるためである。

【００２５】第２の理由による電圧変化ΔＶ_LC2分をゼ
ロにするには、Ｃ_DSをゼロにすることがまず考えられる
が、基本的に上述の回路構成をとる限り、どんなに微細
に構成しても絶対にゼロにはならない。次に考えられる
ことは、信号線の電圧変化そのものを小さくすることで
ある。このためには、全容量に対する信号線の寄生容量
Ｃ_sの割合を小さくすることである。しかしながら、信
号線の寄生容量そのものは、配線の幅を狭くすることで
ある程度小さくなるが、それでも、液晶側の容量
（Ｃ_DS、Ｃ_LC）に比べればまだはるかに大きいはずであ
る（やはり、数百倍から数千倍になるだろう）。また、
Ｃ_DSも、画素部の構成や大きさが決まればある程度決定
されるので、この容量を大きくすることも不可能であ
る。

【００２６】そこでさらに、液晶容量Ｃ_LCを大きくする
方向が考えられる。このために、現状のＴＮ型液晶セル
構成に見られる様に、液晶容量Ｃ_LCと並列にＣ_LCに比べ
容量の大きな補助容量を形成することが考えられる。し
かしながら、数百倍から数千倍のＣ_Sの影響を見えなく
するためには、その容量と同程度かそれ以上の補助容量
を付加する必要があり、そのような大きな補助容量を付
けることは、とりもなおさず、画素部への信号転送の負
荷が増大することになる。しかし、画素数が多くなっ
て、１ライン当たりにかけられる時間が短くなると、い
たずらに負荷容量を大きく形成することはできない。

【００２７】すなわち、今後、急速に普及すると考えら
れるハイビジョン用ディスプレイの様に、高精細かつ高
速の駆動が要求されるものについて、前記第２の理由に
よる電圧変化ΔＶ_LC2の問題がますます顕著に現れてく
るものと考えられる。

【００２８】一方メモリ性を有する液晶を表示装置に用
いる場合を例にとって説明する。この場合、２つの光学
的安定状態の内どちらか一方が黒、もう一方が白となる
ように、例えば液晶の光軸と偏向板の光軸とを合わせて
構成する。そして、表示素子が白となる電圧を光学情報
記録信号、表示素子が黒となる電圧をリセット信号と呼
ぶ。双安定状態を有するＦＬＣを駆動する場合は、各画
素において、記録信号アクセスの前に、必ず黒（リセッ
ト）信号を入力して、前アクセス時の記録をリセットす
る必要がある。

【００２９】しかし、現実には、寄生容量Ｃｓは、画素
部の液晶容量の数百倍から数千倍にもなり、容量的に
は、バッファ７０４の容量と同程度かそれ以上となって
しまう。それ故、信号入力端７０７から入力された信号
電圧（光学情報記録信号、リセット信号）は、バッファ
部容量と配線部寄生容量の２つを充放電しながら転送さ
れることになり、配線部の抵抗とあいまって、素子の信
号転送能力を低下させる。しかも、表示素子が大型化、
高精細化してくるにつれて、これらは顕著になってく
る。

【００３０】また、従来の駆動方法では、以下のような
問題点が生じていた。

【００３１】図７の駆動法を用いると、画素電極の電圧
は信号電圧によって変化するが、液晶の共通電極の電位
に対して必ず正であり、液晶セルに常に直流電圧成分が
印加された状態と同じである。特に液晶材料としてＴＮ
型液晶を用いる場合にはこの直流成分は液晶分子の焼き
付きの原因となる。

【００３２】この直流電圧成分の除去に対しては、いく
つかの提案がなされている。例えば、一般によく行なわ
れている方法として、前述の図４（ａ）に示したよう
な、信号電圧を印加する１フレーム反転駆動法がある。
Ｎ回目の信号電圧は共通電極の電位に対して正の方向に
なるように印加し、（Ｎ＋１）回目の信号電圧は逆に負
の方向になるように印加する、というように１フレーム
ごとに共通電極電位Ｖ_COMに対する信号電圧の極性を反
転させることで、液晶セルに印加される直流電圧成分を
相殺し、液晶分子の焼き付きを防止する駆動法である。

【００３３】同様の効果をねらったものとして、１Ｈ
（１水平走査）期間ごとの反転駆動法、１画素ごとの反
転駆動法などもある。しかし、このような方法といえど
も、新たに以下のような問題点が生じていた。

【００３４】Ｎ回目に画素電極に印加される信号電圧を
Ｖ_N 、Ｎ＋１回目に印加される信号電圧を−Ｖ_(N+1)と
すると、Ｎ＋１回目の信号印加時には画素ＴＦＴ１０２
のソース・ドレイン間に（Ｖ_N＋Ｖ_(N+1)）なるバイアス
が加わる。つまり、信号電圧の最大振幅がＶ_MAXである
とすると、先に説明したような反転駆動を行なった場
合、画素ＴＦＴ１０２のソース・ドレイン間には最大２
Ｖ_MAXのバイアスが印加されることになり、ＴＦＴ１０
２には当然それ以上のオン時ソース・ドレイン間耐圧が
要求されることになる。

【００３５】耐圧条件を緩和する手段のひとつとして、
信号電圧の最大振幅を下げることが考えられるが、今
後、急速に普及すると考えられるハイビジョン用ディス
プレイのように高精細が要求されるものに対して、同手
段は図３からもわかるように階調の確保を困難にする方
向であり、望ましくない。

【００３６】また、耐圧条件緩和の別の手段として、Ｌ
ＤＤ構造（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）
のような高耐圧構造のＭＯＳトランジスタを画素スイッ
チ１０２として用いることも考えられるが、現在提案さ
れているこれら高耐圧型のＭＯＳトランジスタは耐圧の
向上と引き換えに、ソース・ドレインに直列に付加され
る抵抗の増大によるｇｍの低下という問題点を持ってい
る。先に言及したように、今後液晶パネルにはハイビジ
ョンディスプレイのように、ますます高速駆動が要求さ
れるようになり、画素スイッチＴＦＴにもより大きなｇ
ｍが求められる。また、上記のような高耐圧構造のＭＯ
Ｓトランジスタは、プロセスが煩雑であり、製造コスト
も高くなってしまう。

【００３７】同様の問題は、ＴＮ液晶の場合に限られず
ＦＬＣをアクティブマトリクス素子を用いて図４（ｂ）
に示すような波形で駆動する場合にも生じる。

【００３８】本発明の目的は、液晶単位セルを高速で駆
動できる高精細の液晶素子およびその駆動方法を提供す
ることにある。

【００３９】本発明の別の目的は、寄生容量によるリセ
ット動作への悪影響を防止できる液晶素子およびその駆
動方法を提供することにある。

【００４０】本発明の他の目的は、簡単な構造の能動素
子を画素スイッチに用いても、従来より高速で駆動でき
る液晶素子およびその駆動方法を提供することにある。

【００４１】本発明の更に別の目的は、単位セルに印加
される情報信号電圧の変動を抑制できる液晶素子および
その駆動方法を提供することにある。

【００４２】

【課題を解決するための手段】本発明の目的は、液晶材
料の層と、能動素子を備えた単位セルの複数と、を有す
るアクティブマトリクス型の液晶素子において、液晶材
料の光学的状態を決定する信号を供給するための信号線
を前記信号が前記単位セルに供給される期間以外の期間
中、前記信号線を基準電位に保持する回路が設けられて
いることを特徴とする液晶素子により達成される。

【００４３】また、本発明の目的は、液晶材料の層と、
能動素子を備えた単位セルの複数と、を有するアクティ
ブマトリクス型の液晶素子において、液晶の光学的状態
を決定する時系列信号を前記単位セルに供給する回路で
あって、前記時系列信号のうち、第１の信号が前記単位
セルに供給された後であって、該第１の信号に続く第２
の信号が前記単位セルに供給される前に、前記単位セル
の電位を基準電位に保持する回路が設けられていること
を特徴とする液晶素子により達成される。

【００４４】更に、本発明の目的は、少なくとも２つの
安定状態を有する液晶材料の層と、能動素子を備えた単
位セルの複数と、を有するアクティブマトリクス型の液
晶素子において、液晶材料の光学的状態を決定する時系
列信号を共通信号線から前記単位セルに供給する回路
と、前記時系列信号のうち、第１の信号が前記単位セル
に供給された後であって、該第１の信号に続く第２の信
号が前記単位セルに供給される前に、前記単位セルの電
位を基準電位に保持する回路が設けられ、前記単位セル
の電位を基準電位に保持するための基準電圧を供給する
基準電圧供給線を、前記共通信号線とは別に設けたこと
を特徴とする液晶素子により達成される。

【００４５】そして、本発明の目的は、液晶材料の層
と、能動素子を備えた単位セルの複数と、を有するアク
ティブマトリクス型の液晶素子の駆動方法において、液
晶材料の光学的状態を決定する信号を供給するための信
号線を前記信号が前記単位セルに供給される期間以外の
期間中、前記信号線を基準電位に保持することを特徴と
する液晶素子の駆動方法により達成される。

【００４６】また、本発明の目的は、液晶材料の層と、
能動素子を備えた単位セルの複数と、を有するアクティ
ブマトリクス型の液晶素子の駆動方法において、液晶の
光学的状態を決定する時系列信号のうち第１の信号を前
記単位セルに供給された後であって、前記時系列信号の
うち前記第１の信号に続く第２の信号が前記単位セルに
供給される前に、前記単位セルの電位を基準電位に保持
することを特徴とする液晶素子の駆動方法により達成さ
れる。

【００４７】更に、本発明の目的は、少なくとも２つの
安定状態を有する液晶材料の層と、能動素子を備えた単
位セルの複数と、を有するアクティブマトリクス型の液
晶素子の駆動方法において、液晶材料の光学的状態を決
定する時系列信号を共通信号線から前記単位セルに供給
し、前記時系列信号のうち、第１の信号が前記単位セル
に供給された後であって、該第１の信号に続く第２の信
号が前記単位セルに供給される前に、前記単位セルを前
記共通信号線とは別に設けられている基準電圧供給線に
接続することにより、該単位セルを基準電位に保持する
ことを特徴とする液晶素子の駆動方法により達成され
る。

【００４８】本発明に用いられる液晶材料は単安定状態
を有するものであっても、少なくとも２つの安定状態を
有するものであってもよい。前者の代表例はネマチック
液晶であり、具体的にはツイステットネマチック液晶、
スーパーツイステットネマチック液晶等が挙げられる。
後者の代表例は強誘電性液晶であり、好ましくはカイラ
ルスメックチック液晶が挙げられる。具体的にはカイラ
ルスメックチックＣ相（ＳｍＣ＊）、ＳｍＨ＊、ＳｍＩ
＊、ＳｍＦ＊、ＳｍＧ＊の相状態のものが挙げられる。

【００４９】そして、本発明に用いられる単位セルや信
号線を基準電位に保つための基準電圧を供給する手段と
しては、外部電源より、該電圧を供給するためのバスラ
イン（電源線）、または外部電源からの電源電圧値を降
圧して基準電圧を発生する半導体集積回路内部の基準電
圧源およびそれに接続する配線等が挙げられる。

【００５０】

【実施例】実施例１ 図８は本発明の一実施例に係るアクティブマトリクス液
晶素子の駆動回路を示す。

【００５１】図中、１０１は液晶セルに対応する容量、
１０２は液晶セル１０１に信号電圧を印加するための選
択スイッチとしての画素ＴＦＴ、１０３は信号配線、１
０４はトランスファゲート、１０５はバッファ容量、１
０６は外部信号パルスを対応するバッファ容量１０５に
蓄積するスイッチングＴＦＴ、１０７はスイッチングＴ
ＦＴ１０６をパルス駆動するための選択信号を順次出力
する水平シフトレジスタ、１０８は画素ＴＦＴ１０２を
駆動するための選択信号を順次出力する垂直シフトレジ
スタである。

【００５２】駆動回路はこれらに加え、さらに、信号線
の電圧を固定するためのバイアス電源に接続され、信号
配線１０３を一定の電圧に保持するための保持用信号線
１０９、および、保持用信号線１０９と記録用信号配線
１０３とを選択的に接続するためのスイッチングＴＦＴ
１１０によって構成されている。

【００５３】次に、この回路により、ＴＮ型液晶を用い
たアクティブマトリクス型素子を線順次駆動する場合の
動作を説明する。

【００５４】上記構成において、１ライン分の映像信号
Ｓ_VIが信号入力端子１１１から順次入力されると、その
映像信号の周波数に同期したパルスによって駆動してい
る水平シフトジスタ１０７によりスイッチングＴＦＴ１
０６が順次オンされることによってそのラインの各画素
の映像信号が順次バッファ容量１０５に転送される。次
に、この信号は、そのラインの最終ビットのバッファ容
量１０５への信号転送が終了した後であって次のライン
の映像信号が信号入力端１１１に入力される前の期間、
すなわちいわゆるブランキング期間に、トランスファゲ
ート１０４および画素ＴＦＴ１０２が同時にオンされる
ことにより、そのラインの各画素の液晶セル１０１に転
送される。この映像信号の各画素への転送は、ブランキ
ング期間の一部を使って行われる。そして、残ったブラ
ンキング期間を使って、信号配線１０３の電圧を一定値
に保持する動作が行われる。

【００５５】この動作は、トランスファゲート１０４お
よび画素ＴＦＴ１０２がオフした後、スイッチングＴＦ
Ｔ１１０をオンすることによって行う。スイッチングＴ
ＦＴ１１０がオンしている期間は、信号配線１０３に寄
生している寄生容量を充電するのに充分な時間以上で、
かつ、ブランキング期間が終了する以前の時間以内にオ
フする。この動作の結果、信号配線１０３は、次の映像
信号が転送されるまで、すなわち次の水平走査期間のブ
ランキング期間の開始まで、保持信号線１０９で固定さ
れた電圧に保持される。

【００５６】例えば、ハイビジョンＴＶの映像信号にお
いては、１水平走査期間は約２９μｓｅｃであり、その
うちブランキング期間は約３μｓｅｃである。したがっ
て、トランスファゲート１０４および画素ＴＦＴ１０２
がオンして映像信号が各画素に転送される時間、およ
び、信号配線１０３の電圧を一定値にするためスイッチ
ングＴＦＴ１１０がオンする時間は、共に約１μｓｅｃ
くらいとなろう。したがって、信号配線１０３の電圧
は、水平走査期間の１／２９の時間だけ映像信号電圧に
設定されるが、残りの２８／２９の時間は常に一定電圧
に保持されることになる。このような動作を繰り返すこ
とで、信号配線１０３の電圧Ｖ_Sは、映像信号電圧が異
なっても、全表示期間の殆どすべての期間、一定電圧に
保持されることになる。

【００５７】図９は、上述の動作タイミングを示す。図
中、Ｓ_VIはＮ行目および（Ｎ＋１）行目の映像信号を示
し、同図φ_Tおよびφ_V1〜φ_Vnはそれぞれトランスファ
ゲート１０４および画素ＴＦＴ１０２のゲート入力信
号、Ｓ３はスイッチングＴＦＴ１１０のゲート入力信
号、Ｖ_PENおよびＶ_PEN+1はそれぞれＮ行目および（Ｎ＋
１）行目の画素の信号電圧、Ｖ_Sは信号配線１０３の電
圧を示している。図からも明らかなように、信号配線の
電圧Ｖ_Sは、ブランキング期間Ｔ_Bの一部を除き、常に一
定電位Ｖ_RESに保持されていることが解る。

【００５８】上述の動作タイミングの場合、信号配線１
０３の電位Ｖ_Sが変化する期間は、たかだか１μｓｅｃ
程度であり、このくらいの時間では、液晶分子がその電
圧変化に追従することはない。したがって、液晶分子に
とって考えなくてはいけない信号配線１０３の電圧は、
常に保持用信号線１０９により供給される一定保持電圧
値Ｖ_RESと考えればよい。そして、信号配線１０３の電
圧変化ΔＶ_Sが一定値となれば、上述の数３式により、
画素ＴＦＴ１０２がオフしているところの液晶容量１０
１の電圧の変化ΔＶ_LC2は、常に一定値となる。このと
き、実際に液晶にかかる実効電圧Ｖ_rmsは、数７式のよ
うに表わされる。

【００５９】

【数７】 しかしながら、従来と異なる点は、従来は、あるＶ_LCが
与えられても、実効電圧Ｖ_rmsは、他の画素信号の値に
よって、常に変化してしまったのに対し、本実施例で
は、ある与えられた信号電圧Ｖ_LCに対する実効電圧Ｖ
_rmsの値が、常に１対１に決まるという点である。した
がって、実効電圧Ｖ_rms一透過率曲線は、ΔＶ_LC2の寄与
分だけもともとの曲線からずれるが、１対１の対応とな
り、その特性から表示素子としての特性を決めても良
い。或いは、このずれそのものをなくし、もともとの設
計通りの表示素子を実現するためには、上記数７式から
明らかなように、もともとの信号電圧Ｖ_LCを調整するこ
とで対応可能である。

【００６０】この結果、画素の信号電圧が、同一信号配
線１０３に接続する他の画素への信号によって、ふられ
て縦縞のスミアを生じることはなくなり、画質はより優
れたものとなる。

【００６１】例えば、上述の数値例で示すような各信号
のタイミングにおいて、ある液晶容量１０１のもともと
の信号電圧を０［Ｖ］、信号配線１０３の保持電圧Ｖ
_RESを０［Ｖ］と設定すると、その液晶容量の電圧は次
に別の値の信号電圧が印加されるまで０［Ｖ］のまま維
持される。

【００６２】また、上記数値例において、保持電圧を注
目する液晶容量１０１の信号電圧値（＝０［Ｖ］）以外
の値、例えば、信号電圧の最大値（＝５［Ｖ］）と最小
値（＝０［Ｖ］）のちょうど中間の値（＝２．５
［Ｖ］）に設定したとすると、液晶容量１０１の信号電
圧の変化ΔＶ_LC2は、１５０μｍセルの場合、数８式で
示す値となる。

【００６３】

【数８】 また、信号電圧の最大値（＝５［Ｖ］）に設定した場合
は、数９式で示す値となる。

【００６４】

【数９】 したがって、この信号電圧変化ΔＶ_LC2を考慮した表示
素子をあらかじめ設計すれば良いことになる。或いは、
この電圧変化ΔＶ_LC2は、他の画素の信号電圧がいかな
る値であっても一定であることから、この信号電圧の変
化ΔＶ_LC2を打ち消すような電圧値に、もともとの映像
信号電圧を変えればよい。例えば、保持電圧を２．５
［Ｖ］に設定した場合は、画素の信号電圧を０［Ｖ］に
なるようにするには、もともとの信号電圧Ｖ_LCは、−
０．２０［Ｖ］に設定すれば良い。また、保持電圧を５
［Ｖ］に設定した場合は、画素の信号電圧を０［Ｖ］に
なるようにするには、もともとの信号電圧は、−０．４
［Ｖ］に設定すれば良い。すなわち、もともとの信号電
圧Ｖ_LCは、上記（数１式における実効電圧Ｖ_rmsと上記
数４式における実効電圧Ｖ_rmsとが同じになるように、
もともとの信号電圧Ｖ_LCを設定すれば良い。

【００６５】以上の議論で明らかなように、ΔＶ_LC2が
一定値となるように設定することだけで、各画素の信号
電圧が、他の画素の信号電圧に左右されることなく、表
示素子としての性能、特に、縦縞のスミアはほとんどな
くなる。

【００６６】ちなみに、本実施例の駆動回路および画素
数３６０×４８０（×３、ＲＧＢ）の液晶パネルを用
い、保持電圧を０［Ｖ］としてＮＴＳＣ映像信号により
映像表示を行ったところ、縦方向の画素のにじみは全く
観察されなかった。ただし、このときの駆動電圧は±５
〜０［Ｖ］であり、１フレーム毎に信号電圧の極性を反
転させるフレーム反転駆動方法をとった。また、映像入
力信号は、上記数７式に基づき、あらかじめ補正をかけ
て入力した。

【００６７】さらに駆動電圧を±８〜０［Ｖ］とし、上
記数７式に基づく補正を行わなかった以外は、同様にし
て駆動したところ、駆動電圧の振幅が大きくなる他は、
上述の場合と大きな差は認められなかった。

【００６８】また、駆動電圧を±５〜０［Ｖ］、保持電
圧Ｖ_RESを２．５［Ｖ］さらには５［Ｖ］とし上記数７
式に基づく補正を行った場合も同様の効果が得られた。

【００６９】実施例２ 図１０は本発明の第２の実施例の係る駆動回路における
動作タイミングを示す。駆動回路の構成は、実施例１の
場合と同様であり、ここでも、映像信号の各画素への転
送は、ブランキング期間の一部を使って行われるが、信
号配線１０３の電圧を一定値に保持する動作は、ブラン
キング期間以外の１水平走査期間をも使用して行う点が
異なる。すなわち、トランスファゲート１０４および画
素ＴＦＴ１０２がＯＦＦした後、スイッチングＴＦＴ１
１０をオンし、そして信号配線１０３に寄生している寄
生容量を充電するのに充分な時間以上で、かつ、次のラ
インの信号が各画素の転送される以前の時間以内にＯＦ
Ｆするようにしている。

【００７０】この方法により、実施例１の場合と同様の
液晶パネルを同様の条件（ただし、駆動電圧は±５〜０
［Ｖ］、保持電圧が０［Ｖ］、入力信号の補正有り）で
駆動したところ、同様の効果が得られた。

【００７１】実施例３ 図１１は本発明の第３の実施例に係る順次駆動アクティ
ブマトリクス素子の駆動回路を示す。実施例１において
は、アクティブマトリクスの駆動方法として、各水平ラ
イン毎の線順次駆動法を用いたが、ここでは、各画素毎
の順次駆動法を用いる。

【００７２】この駆動回路は、図８に示す構成におい
て、トランスファゲート１０４およびバッファ容量１０
５を介さず各液晶セル１０１に直接順次信号電圧を供給
するようにし、その代わりにこの供給タイミングに応じ
て順次スイッチングＴＦＴ１１０を駆動するための第２
の水平シフトレジスタ３１２を設けるようにしたもので
ある。

【００７３】この構成において、１ライン分の映像信号
Ｓ_VIが信号入力端１１１から順次入力されると、その映
像信号の周波数に同期したパルスによって駆動している
第１の水平シフトレジスタ１０７によってオンするスイ
ッチングＴＦＴ１０６、および垂直シフトレジスタ１０
８によってオンする画素ＴＦＴ１０２を介し、そのライ
ンの各画素の映像信号が、その水平ラインの全画素に順
次転送される。その後、各画素に信号を転送するために
オンしていたＴＦＴ１０６，１０２は、信号転送終了後
オフし、代わって、第２のシフトレジスタ３１２によっ
てスイッチングＴＦＴ１１０がオンし、各垂直ライン信
号配線１０３が一定の保持電圧に保持される。例えば、
ＮＴＳＣ−ＴＶの映像信号においては、１水平走査期間
は約６３μｓｅｃであり、水平ラインの画素数を４８０
本とすると、１画素当たりの信号パルス幅は、約１００
ｎｓｅｃである。したがって信号配線１０３の電圧は、
水平走査期間の１／６３０の時間だけ映像信号電圧に設
定されるが、残りの６２９／６３０の時間は常に一定電
圧に保持されることになる。このような動作を繰り返す
ことで、信号配線１０３の電圧は、映像信号電圧が異な
っても、全表示期間の殆どすべての期間一定電圧に保持
されることになる。

【００７４】図１２は上述の動作タイミングを示す。図
中、Ｓ_VIはＮ行目および（Ｎ＋１）行目の映像信号を示
し、φ_V1〜φ_Vnは画素ＴＦＴ１０２のゲート入力信号、
φ_HR1〜φ_HRmはスイッチングＴＦＴ１１０のゲート入力
信号、Ｖ_PEN ，Ｖ_PEN+1はそれぞれＮ行目および（Ｎ＋
１）行目の画素の信号電圧、Ｖ_Sは信号配線１０３の電
圧を示している。図からも明らかなように、信号配線１
０３の電圧は、水平走査期間の一部を除き、常に一定電
位に保持されていることが解る。

【００７５】この結果、実施例１で述べたのと同様の理
由により、各画素の信号電圧が、他の画素の信号電圧に
左右されることなく、表示素子としての性能、特に、縦
縞のスミアの防止が図られる。

【００７６】本実施例の駆動回路および駆動方法によ
り、実施例１の場合と同様の液晶パネルを同様の条件
（ただし、駆動電圧は±５〜０［Ｖ］、保持電圧は０
［Ｖ］、入力信号の補正有り）で駆動したところ、同様
の効果が得られた。

【００７７】実施例４ 実施例１〜３においては、各信号配線１０３の電圧を一
定電圧に保持するときは、各画素のＴＦＴ１１０はオフ
している場合について述べた。しかし、本実施例におけ
るように各画素のＴＦＴ１１０をオンさせた状態で信号
配線１０３と一定電圧に保持する駆動方法もある。例え
ば、先述のＦＬＣのようなメモリ性を有する液晶材料を
用いる場合、新たな信号電圧を書き込む前に、そこまで
の光学状態を決定している信号を一度リセットしてやる
必要がある。この液晶リセット信号は、通常すべての画
素に対して同一の信号レベルが設定される。したがっ
て、この液晶リセット信号電圧を、信号配線の保持電圧
値として併用することもできる。

【００７８】この駆動方法においても図８に示す駆動回
路を用いることができ、上記実施例１〜３の場合と異な
るのは、画素のＴＦＴ１０２（信号φ_V1〜φ_Vn）が映像
信号を転送するときと保持電圧（リセット信号）を転送
するときの計２回オンすることであって、他は同様にし
て考えることができる。

【００７９】図１３は本実施例に係る動作タイミングを
示す。同図からも明らかなように、信号配線の電圧Ｖ_S
は、ブランキング期間の一部をのぞき、常に一定電位に
保持されていることが解る。

【００８０】この方法により、図８に示す駆動回路を用
いて画素数３６０×４８０（×３、ＲＧＢ）の液晶パネ
ルを保持電圧（液晶セルリセット電圧）を−７［Ｖ］と
して駆動し、ＮＴＳＣ映像信号による映像表示を行った
ところ、縦方向の画像のにじみは全く観察されなかっ
た。ちなみに、このときの液晶素子の駆動条件は、駆動
電圧は、映像表示用＋７〜０［Ｖ］、リセット用が−７
［Ｖ］であった。また映像入力信号は、上記数７式に基
づき、あらかじめ補正をかけて入力している。

【００８１】なお、各画素あるいは各ラインの光学情報
記録直前に保持信号を与えるといったアクセスタイミン
グは、上述各実施例に限定されるものでなく、使用する
液晶材料の応答性により適宜選択することが可能であ
る。例えば、使用する液晶の応答性が悪い場合、光学情
報信号を記録するラインについて、その記録アクセスタ
イミングで、何ラインか前に保持信号を印加しておき
て、十分な時間を取ることも可能である。

【００８２】また、画素数や映像信号基準についても上
述の例に限定されることはなく、これまでの議論から、
ＥＤＴＶ、ＨＤＴＶ等に対応する表示素子においても有
効であることは言うまでもない。

【００８３】更に言えば、本発明においても、上述の議
論から明らかなように、実際には、信号電圧が各画素に
転送される期間だけは、上述第２の理由による信号電圧
の振られは起こっている。したがって、この信号転送期
間の振られをも考慮した議論も必要である。これは、表
示素子にある階調性を持たせることを要求した場合、１
フレーム期間中のこの信号転送期間中の振られ量の総和
が実効電圧に与える影響が１階調以上あると、その階調
性が崩れてしまうことになるからである。先に示したよ
うに、ＴＮ液晶の駆動に寄与する実効電圧Ｖ_rmsは、数
１０式で表される。

【００８４】

【数１０】 ここで、走査線本数をＮ本、表示階調数をｎ階調、階調
表示をするための実効電圧の最大値をＶ_{rms ・MAX}、最小
値をＶ_rms・_MIN、信号転送期間をｔ_S、各信号転送期間
中の振られ量をΔＶ_LC2（ｔ）、１水平走査期間をｔ^Hと
すると、上記の考え方から、信号転送期間ｔ_Sは数１１
式を満足するものではならないことが解る。

【００８５】

【数１１】 数１１式を解くことにより、１水平走査期間ｔ_Hと信号
転送期間ｔ_Sとの最小デューディ比が求まる。したがっ
て、本発明においても、この最小デューディ比は、常に
考慮されるべきものである。

【００８６】例えば、信号配線１０３の材料としてＡｌ
（アルミニウム）を用い、配線幅を３μｍ、配線厚を
０．５μｍとする。また、画素電極サイズを３０μｍ×
３０μｍ、１５０μｍ×１５０μｍ液晶セルのギャップ
を６μｍ、液晶の誘電率が５．０、信号配線とゲート配
線の層間絶縁膜の誘電率が３．９、その膜厚を０．５μ
ｍ、信号配線と画素電極の間の距離を３μｍ、液晶の駆
動電圧を最大±５．０［Ｖ］、そして、信号線の保持電
圧を０［Ｖ］であるとする。このような系に対して、２
５６階調表示を行おうとした場合、それぞれの画素サイ
ズにおける最小デューディ比は、３０μｍ×３０μｍ液
晶セルの場合で約７５．１、１５０μｍ×１５０μｍ液
晶セルの場合で約３８．８となる。

【００８７】以上説明したように本実施例１〜４によれ
ば、信号線の電圧を、各画素に記録信号電圧を印加して
いる期間を除くほぼ全期間において一定の電圧に保持す
るようにしたため、各画素に印加された記録信号電圧
は、他の画素に印加される記録信号電圧に左右されるこ
とがなくなり、縦縞が現われるスミヤが防止され、ハイ
ビジョンＴＶなど高精細でかつ高速な駆動を要する装置
に適した駆動を行うことができる。したがって、高速動
作が可能なアクティブマトリクス液晶ディスプレイを提
供することができ、これにより、高精細な直視型フラッ
トディスプレイやプロジェクションディスプレイを形成
することができる。もちろん、各画素毎にカラーフィル
タを設け、また、本発明の駆動方法や装置を適用した液
晶素子を複数個使用し、それぞれに対してカラー光投射
を行なうことで、透過型、または、反射型の高精細なフ
ラットカラーテレビあるいはプロジェクションカラーテ
レビを構成することもできる。

【００８８】実施例５ 図１４は本発明の実施例５に係るアクティブマトリクス
液晶素子の駆動回路の回路図である。図中、１０１は液
晶セルによる容量、１０２はその液晶セルに信号電圧を
印加するための画素ＴＦＴ、１０３は各画素の液晶セル
に印加する信号電圧が供給される信号配線、１０５はバ
ッファ容量、１０６は外部信号パルスＳ_VIを対応するバ
ッファ容量１０５に蓄積するためのスイッチングＴＦ
Ｔ、１０７はスイッチングＴＦＴ１０６をパルス駆動す
るための水平シフトレジスタ、１０４はバッファ容量１
０５に蓄積された外部信号パルスＳ_VIを信号配線１０３
に供給するトランスファゲート、１０８は画素ＴＦＴ１
０２を駆動するための垂直シフトレジスタ、１０９はリ
セット用固定バイアス電源に接続されたリセット用信号
線、１１０はリセット用信号線１０９と記録信号配線１
０３とが電気的にショートするのを防止するためのスイ
ッチングＴＦＴである。

【００８９】図１５は、この構成において、任意のライ
ンのある画素部に信号Ｖ_LCを印加するための具体的なパ
ルスタイミングの一例を示すタイミングチャートであ
る。この場合、有効走査期間Ｔ_Eとブランキング期間Ｔ_B
とからなる水平走査期間中のブランキング期間Ｔ_B内に
リセット信号の印加と光学情報信号の記録との両方を行
うことができるようになっている。ブランキング期間Ｔ
_Bは２分割され、第１の期間Ｔ_B1はリセット用信号Ｖ_RES
を印加するための期間であり、第２の期間Ｔ_B2は光学情
報信号Ｖ_INを印加するための期間である。ブランキング
期間Ｔ_B内にリセット信号Ｖ_Rと光学情報信号Ｖ_INの２種
類の信号が信号配線１０３を伝達していくことになる
が、双方の信号の切りわけをスイッチングＴＦＴ１１０
によるオン・オフ制御により行なっている。垂直シフト
レジスタ１０８からの信号φ_V1により画素ＴＦＴ１０２
のオン・オフ制御が行われ、信号φ_RESによりスイッチ
ングＴＦＴ１１０のオン・オフ制御が行われ、そして信
号φ_Tによりトランスファゲート１０４のオン・オフ制
御が行われる。

【００９０】これによれば、例えばＨＤ対応のテレビデ
ィスプレイでは１水平ラインに付き約２０００個の画素
を駆動する必要があるが、ブランキング期間Ｔ_Bの第１
の期間Ｔ_B1にすべてのＴＦＴを１種類のパルスによって
同時駆動することで、１水平ラインの一括リセットが可
能である。

【００９１】上述のような回路構成および各部の信号タ
イミングによってアクティブマトリクス液晶表示素子を
駆動することにより、リセット信号Ｖ_RESは、バッファ
容量１０５を介することなく、信号配線１０３に現実的
に存在する寄生容量１１１を充電するだけで各画素に信
号を印加することができるため、高速のリセットが可能
となる。

【００９２】なお、各画素あるいは各ラインの光学情報
記録直前にリセット信号を与えるといったアクセスタイ
ミングは、上述した図１５で示されるものに限定される
ものでなく、使用する液晶材料の応答性により適宜リセ
ットのタイミングを選択することが可能である。例え
ば、使用する液晶の応答性が悪い場合、光学情報信号を
記録するラインについて、その記録アクセスタイミング
で、何ラインか前にリセット信号を印加しておき、十分
な時間を取ることも可能である。

【００９３】以上説明したように本実施例５によれば、
リセット信号を、独立に設けられたリセット用電圧電源
から、各画素ごとの記録信号電圧を供給する経路とは別
個の経路を介して記録信号線に供給するようにしたた
め、記録信号と同様にしてバッファ容量を介してリセッ
ト信号を供給していた従来に比べ、高速で画素のリセッ
トを行うことができる。

【００９４】したがって、高速動作が可能なアクティブ
マトリクス液晶ディスプレイを提供することができ、こ
れにより、高精細な直視型フラットディスプレイやプロ
ジェクションディスプレイを形成することができる。も
ちろん、各画素毎にカラーフィルタを設けたり、また、
本発明による液晶素子を複数個使用し、それぞれに対し
てカラー光投射を行なうことで、透過型または反射型の
高精細なフラットカラーテレビあるいはプロジェクショ
ンカラーテレビを構成することもできる。

【００９５】実施例６ 図１６は本発明の実施例６に係るアクティブマトリクス
素子の駆動回路を示す。図中、１０１は液晶セルをそれ
による容量として表わしている。１０２はその液晶セル
１０１に信号電圧を印加するための画素ＴＦＴ、１０３
は記録信号配線、１０４はトランスファゲート、１０５
はバッファ容量、１０６は外部信号パルスを対応するバ
ッファ容量に蓄積するスイッチングＴＦＴ、１０７はス
イッチングＴＦＴ１０６をパルス駆動するための水平シ
フトレジスタ、１０８は画素ＴＦＴ１０２を駆動するた
めの垂直シフトレジスタ、１１０は垂直シフトレジスタ
１０８の出力で画素ＴＦＴ１０２を駆動するためのゲー
ト信号配線、１０９は図示しない画素電位リセット電源
に接続されたリセット線、１１０は記録信号配線１０３
とリセット線１０９とを選択的に接続するリセット用の
スイッチングＴＦＴである。

【００９６】具体的な動作として、ＴＮ型液晶を用いた
アクティブマトリクス型素子の駆動において、１フレー
ム反転の線順次駆動について図１７を参照しながら説明
する。

【００９７】１ライン分の映像信号が信号入力端子１１
２から順次入力される。その映像信号の周波数に同期し
たパルスによって駆動している水平シフトレジスタ１０
７によってオンするスイッチングＴＦＴ１０６によって
各画素の映像信号をバッファ容量１０５に転送する。ラ
インの最終ビットのバッファ容量１０５への信号転送が
終了した（図のｔ₁）後、次のラインの映像信号が信号
入力端１１２に入力される前の、スイッチングＴＦＴ１
０６がオフしている、いわゆるブランキング期間
（Ｔ_B）に、トランスファゲート１０４をオフしたまま
スイッチングＴＦＴ１１０および画素ＴＦＴ１０２を同
時にオンさせ（ｔ₂）、画素電極の電位を信号電圧から
画素リセット電圧Ｖ_RESへとリセットする。リセット電
圧Ｖ_RESは信号電圧の最大値Ｖ_MAXとその反転電圧ーＶ
_MAXの間の電圧、一般にその中間の電圧に設定される。
この各画素のリセット動作は、ブランキング期間の一部
を使って行なわれる。リセット期間、すなわちスイッチ
ングＴＦＴ１１０のオンしている期間（ｔ_R＝ｔ₃−
ｔ₂）は、信号配線１０３の寄生容量Ｃｓと、リセット
を行なう画素の画素容量１０１を充電するのに充分な時
間以上であれば良い。スイッチングＴＦＴ１１０をオフ
した後の残ったブランキング期間にトランスファゲート
１０４をオンさせ（ｔ₄）、各ビットのバッファ容量に
転送された信号を各画素に転送し、かつブランキング期
間の終了以前に画素ＴＦＴ１０２およびトランスファゲ
ート１０４をオフさせる（ｔ₅）。この動作の結果、画
素電極の電位は現在のフレームの信号電圧から次のフレ
ームの反転した信号電圧に変化する間に一度リセットさ
れるので、画素ＴＦＴ１０２に加わるオン時ソース・ド
レイン間バイアスは最大でもＶ_MAXとなる。

【００９８】上述の動作タイミングを図１７に示した。
図１７中Ｓ_VIはＮ行目および（Ｎ＋１）行目の映像信号
を示し、φ_RESおよびφ_V1〜φ_Vnはそれぞれスイッチン
グＴＦＴ１１０および画素ＴＦＴ１０２のゲート入力信
号、φ_Tはトランスファゲート１０４の入力信号、Ｖ_PE
は実線がＮ行目、破線が（Ｎ＋１）行目の画素の信号電
圧を示している。図からも明らかなように、画素電極の
電位が、信号電圧から次の反転の信号電圧に変化する間
に一度リセット電圧Ｖ_RESに保持され、画素ＴＦＴ１０
２に加わるオン時ソース・ドレイン間バイアスが緩和さ
れていることが解る。

【００９９】次にこのような状況下での信号電圧の変化
を考える。画素電圧がリセットレベルに保持される期間
をｔ_Rとするとｔ_Rはブランキング期間内におさまるμｓ
ｅｃオーダーの時間であり、このくらいの時間では液晶
分子がその電圧変化に追従することはない。この時リセ
ット電位をＶ_RESとすると実際に液晶にかかる実効電圧
Ｖ_rmsは先に示した数１式より次の数１２式ように表わ
せる。

【０１００】

【数１２】 従って、実効電圧（Ｖ_rms）ー透過率（Ｔ）曲線は実効
電圧Ｖ_rmsの寄与分だけもともとの曲線からずれるが１
フレーム期間に対して十分無視できるようｔ_Rを設定す
れば、画像への影響はない。例えばハイビジョンＴＶの
映像信号において、１フレーム期間は約３３ｍｓｅｃで
あり、そのうち１ブランキング期間は約３μｓｅｃであ
る。そのうち画素をリセットするための期間は１μｓｅ
ｃ程度で足りる。従って、画素電極の電位は、１フレー
ム期間の２／３３０００の時間だけリセット電位Ｖ_RES
に設定されるが残りの３２９９８／３３０００の時間は
常に信号電圧Ｖ_LCに保持されることになり、画素への影
響はきわめて小さい。

【０１０１】また、上記で示した通りＶ_RESの寄与分だ
け実効電圧（Ｖ_rms）ー透過率（Ｔ）曲線はもとの曲線
からずれるが、リセット電圧Ｖ_RESおよびリセット時間
ｔ_Rが一定であれば、ある与えられたＶ_LCに対するＶ_rms
の値は常に１対１に決まる。従って、その特性から表示
素子としての特性を決めてもよい。あるいは、このずれ
そのものをなくすることも、もともとの信号電圧Ｖ_LCを
調整することで対応可能である。

【０１０２】このように画素ＴＦＴに印加されるバイア
ス電圧が低減する結果、同一信号配線に接続する他の画
素への信号にその画素の信号電圧が振られて縦縞のスミ
アを生じることはなくなり、画質はより優れたものとな
る。

【０１０３】実施例７ 図１８は、図１６の回路の実施例７の動作タイミングを
示す。この第２の動作例では、映像信号のバッファ容量
１０５への転送が終了しスイッチングＴＦＴ１０６がオ
フした（ｔ₁）後、トランスファゲート１０４をオフし
たままスイッチングＴＦＴ１１０および画素ＴＦＴ１０
２を同時にオンさせて（ｔ₂）画素電極の電位を信号電
圧から画素リセット電圧へとリセットし、さらに画素Ｔ
ＦＴ１０２をオンしたままスイッチングＴＦＴ１１０を
オフし（ｔ₃）、トランスファゲート１０４をオンさせ
て（ｔ₄）各ビットのバッファ容量１０５に転送された
信号を各画素１０１に転送するまでは実施例１と同様に
動作する。しかし、ここでは、各画素１０１への信号転
送後、画素ＴＦＴ１０２をオフする際（ｔ₅）、トラン
スファゲート１０４を同時にオフするのではなく、トラ
ンスファゲート１０４をオンしたまま再度スイッチング
ＴＦＴ１１０をオンする（ｔ₅）。これにより、バッフ
ァ容量１０５もリセット電圧Ｖ_RESにリセットする。

【０１０４】前記実施例６のタイミングでは、バッファ
容量１０５には１フレームごとに反転した信号が信号入
力端１１２からスイッチングＴＦＴ１０６を通して入力
されるが、その時にスイッチングＴＦＴ１０６にも従来
例の画素ＴＦＴ１０２と同様に最大２Ｖ_MAXのオン時ソ
ースドレイン間バイアスが印加されることになる。しか
し、上述した図１８のタイミングを用いれば、バッファ
容量１０５の電位が信号電圧から次の反転した信号電圧
に変化する間にリセットされるので、画素ＴＦＴ１０２
のみならず、スイッチングＴＦＴ１０６に要求されるソ
ース・ドレイン間オン時耐圧条件をも緩和することが可
能となる。バッファ容量１０５をリセットするためにス
イッチングＴＦＴ１１０がオンしている期間は、信号配
線１０３の寄生容量とバッファ容量１０５を充電するの
に充分な時間以上であれば良い。ブランキング期間の終
了以前にスイッチングＴＦＴ１１０とトランスファゲー
ト１０４をオフさせ、次の１Ｈ期間に入る。この動作の
結果、画素ＴＦＴ１０６に加わるオン時ソース・ドレイ
ン間バイアス条件も緩和される。

【０１０５】図１８中、Ｓ_VIはＮ行目および（Ｎ＋１）
行目の映像信号を示し、φ_RESおよびφ_V1〜φ_Vnはそれ
ぞれスイッチングＴＦＴ１１０および画素ＴＦＴ１０２
のゲート入力信号、φ_Tはトランスファゲート入力信
号、Ｖ_PEは実線がＮ行目、点線が（Ｎ＋１）行目の画素
の信号電圧を示している。図からも明らかなように、画
素電極の電位が信号電圧から次の反転の信号電圧に変化
する間に一度リセット電圧に保持され、画素ＴＦＴ１０
２のみならずスイッチングＴＦＴ１０６に加わるオン時
ソース・ドレイン間バイアスが緩和されていることが解
る。

【０１０６】実施例８ 図１９は、図１６の回路の実施例８の動作タイミングを
示す。この例では、一ライン分の映像信号のバッファ容
量１０５への転送が終了しスイッチングＴＦＴ１０６が
オフした（ｔ₁）後のブランキング期間（Ｔ_B）に、トラ
ンスファゲート１０４をオフしたまま画素ＴＦＴ１０２
をオンさせる（ｔ₂）。スイッチングＴＦＴ１１０は水
平走査期間中からオンしており、画素電極の電位を信号
電圧から画素リセット電圧Ｖ_RESへとリセットする。リ
セット電圧Ｖ_RESは信号電圧の最大値Ｖ_MAXとその反転電
圧−Ｖ_MAXの間の電圧、一般にその中間の電圧に設定さ
れる。この各画素のリセット動作は、ブランキング期間
の一部を使って行われる。スイッチングＴＦＴ１１０の
オンしている期間は、信号配線１０３に寄生容量Ｃｓ
と、リセットを行う画素容量１０１を充電するのに充分
な時間以上であれば良い。スイッチングＴＦＴ１１０が
オフした（ｔ₃）後の残ったブランキング期間に画素Ｔ
ＦＴ１０２をオンしたままトランスファゲート１０４を
オンさせ（ｔ₄）、各ビットのバッファ容量１０５に転
送された信号を各画素１０１に転送する。転送後、トラ
ンスファゲート１０４をオンしたまま画素ＴＦＴ１０２
をオフして（ｔ₅）再度スイッチングＴＦＴ１１０をオ
ンし（ｔ₆）、バッファ容量１０５の電位もリセット電
圧にリセットする。ブランキング期間終了以前にトラン
スファーゲート１０４をオフさせる（ｔ₇）。スイッチ
ングＴＦＴ１１０は引き続き１水平走査時間の間オンさ
せておき、信号線１０３の電圧を一定値に保持する動作
を行なう。

【０１０７】図１９中、Ｓ_VIはＮ行目および（Ｎ＋１）
行目の映像信号を示し、φ_RESおよびφ_V1〜φ_Vnはそれ
ぞれスイッチングＴＦＴ１１０および画素ＴＦＴ１０２
のゲート入力信号、φ_Tはトランスファゲート入力信
号、Ｖ_PEは実線がＮ行目、破線が（Ｎ＋１）行目の画素
の信号電圧を示している。図からも明らかなように、画
素電極の電位が、信号電圧から次の反転の信号電圧に変
化する間に一度リセット電圧に保持され、画素ＴＦＴ１
０２のみならずスイッチングＴＦＴ１０６に加わるオン
時ソース・ドレイン間バイアスが緩和されていることが
解る。

【０１０８】本実施例ではＴＦＴの耐圧条件を緩和する
ばかりでなく前述した信号電圧の変動を抑制できる。

【０１０９】つまり、同一信号配線に接続する他の画素
への信号にその画素の信号電圧が振られて縦縞のスミア
を生じることはなくなり画質はより優れたものとなる。

【０１１０】実施例９ 図２０に、本発明の実施例９に係るアクティブマトリク
ス素子の駆動回路を示した。図２０の回路は、図１６の
ものに対し、バッファ容量１０５をリセットするための
第２のリセット回路を付加したものである。この第２の
リセット回路は、前画素電位をリセットするためのリセ
ット回路と同様のものであり、蓄積容量電位リセット電
源に接続されたリセット線５１２、および該リセット線
５１２が記録信号配線１０３とを選択的に接続するスイ
ッチングＴＦＴ５１３によって構成されている。

【０１１１】具体的な動作として、ＴＮ型液晶を用いた
アクティブマトリクス型素子の駆動において、１フレー
ム反転の線順次駆動について図２１を参照しながら説明
する。

【０１１２】１ライン分の映像信号が信号入力端１１２
から順次入力される。その映像信号の周波数に同期した
パルスによって駆動している水平シフトレジスタ１０７
によってオンするスイッチングＴＦＴ１０６によって各
画素の映像信号をバッファ容量１０５に転送する。ライ
ンの最終ビットのバッファ容量への信号転送が終了した
（図２１のｔ₁）後、次のラインの映像信号が信号入力
端１１２に入力される前のいわゆるブランキング期間
（Ｔ_B）に、画素ＴＦＴ１０２をオンする（ｔ₂）。スイ
ッチングＴＦＴ１１０は水平走査期間中からオンしてお
り、画素電極の電位を信号電圧から画素リセット電圧Ｖ
_RESへとリセットする。リセット電圧は信号電圧の最大
値Ｖ_MAXとその反転電圧−Ｖ_MAXの間の電圧、一般にその
中間の電圧に設定される。この各画素のリセット動作
は、ブランキング期間の一部を使って行なわれる。スイ
ッチングＴＦＴ１１０のオンしている期間は、信号配線
１０３に寄生する容量Ｃｓと、リセットを行う画素の画
素容量１０１を充電するのに充分な時間以上であれば良
い。スイッチングＴＦＴ１１０がオフした（ｔ₃）後の
残ったブランキング期間にトランスファゲート１０４を
オンさせ（ｔ₄）、各ビットのバッファ容量１０５に転
送された信号を各画素に転送する。転送後、画素ＴＦＴ
１０２およびトランスファゲート１０４をオフする（ｔ
₅ ，ｔ₇）。その後、スイッチングＴＦＴ５１３をオン
して（ｔ₈）バッファ容量１０５の電位もリセットす
る。さらに、ＴＦＴ５１３をオフした（ｔ₉）後スイッ
チングＴＦＴ１１０をオンする（ｔ₁₀）。

【０１１３】本回路構成の場合、画素１０１および信号
線１０３のリセットに用いるスイッチングＴＦＴ１１０
と蓄積容量１０５のリセットに用いるＴＦＴ５１３が別
個に設けられているので、画素容量１０１および蓄積容
量１０５をリセットするためのＴＦＴの負担が軽くな
り、より高速なリセットを行なうことができる。

【０１１４】本実施例の動作タイミングを図２１に示し
た。図２１中、Ｓ_VIはＮ行目および（Ｎ＋１）行目の映
像信号を示し、φ_RESおよびφ_V1〜φ_Vnはそれぞれスイ
ッチングＴＦＴ１１０および画素ＴＦＴ１０２のゲート
入力信号、φ_Tはトランスファゲート１０４の入力信
号、Ｖ_PEは実線がＮ行目、破線が（Ｎ＋１）行目の画素
の信号電圧を示している。φ_CTRはスイッチングＴＦＴ
５１３のゲート入力信号を示している。図からも明らか
なように、画素電極の電位が信号電圧から次の反転の信
号電圧に変化する間に一度リセット電圧に保持され、画
素ＴＦＴ１０２のみならずスイッチングＴＦＴ１０６に
加わるオン時ソース・ドレイン間バイアスが緩和されて
いることが解る。

【０１１５】実施例１０ 図２２は、図２０の回路の動作タイミングを示す。この
図２０の回路に対する第２の動作は、図１の回路に対す
る図３の動作に対応するもので、図１８の動作における
バッファ容量１０５リセット動作をスイッチングＴＦＴ
１１０に代えてスイッチングＴＦＴ５１３に担わせたも
のである。

【０１１６】図２０および図２２を参照して、この動作
例では、１ライン分の映像信号が信号入力端１１２から
順次入力される。その映像信号の周波数に同期したパル
スによって駆動している水平シフトレジスタ１０７によ
ってオンするスイッチングＴＦＴ１０６によって各画素
の映像信号をバッファ容量１０５に転送する。ラインの
最終ビットのバッファ容量への信号転送が終了した（ｔ
₁）後、次のラインの映像信号が信号入力端１１２に入
力される前のいわゆるブランキング期間（Ｔ_B）に、ト
ランスファゲート１０４をオフしたままスイッチングＴ
ＦＴ１１０および画素ＴＦＴ１０２を同時にオンさせる
（ｔ₂）。これにより、画素電極の電位が信号電圧から
画素リセット電圧Ｖ_RESへとリセットされる。さらに画
素ＴＦＴ１０２をオンしたままスイッチングＴＦＴ１１
０をオフして（ｔ₃）トランスファゲート１０４をオン
させ（ｔ₄）、各ビットのバッファ容量１０５に転送さ
れた信号を各画素１０１に転送する。各画素１０１への
信号転送後、画素ＴＦＴ１０２をオフし（ｔ₅）、スイ
ッチングＴＦＴ５１３をオンする（ｔ₈）。これによ
り、バッファ容量１０５と寄生容量１１３がリセット線
５１２の電位である蓄積容量電位にリセットされる。さ
らに、残りのブランキング期間（ｔ_B）内にトランスフ
ァゲート１０４およびスイッチングＴＦＴ５１３をオフ
する（ｔ₇’，ｔ₉）。

【０１１７】本実施例においても、第４の実施例と同様
に、画素容量１０１および蓄積容量１０５をリセットす
るためのＴＦＴの負担が軽くなり、より高速なリセット
を行なうことができるとともに、画素ＴＦＴ１０２およ
びスイッチングＴＦＴ１０６に加わるオン時ソース・ド
レイン間バイアスが緩和される。

【０１１８】実施例１１ 上述の実施例６〜１０では、アクティブマトリクスの駆
動方法として各水平ラインごとの線順次駆動を与えた
が、各画素ごとの線順次駆動においても同様に駆動でき
る。

【０１１９】図２３に本実施例に基づく順次駆動アクテ
ィブマトリクス素子の駆動回路を示した。図２３中、１
０１は液晶セルによる容量、１０２はその液晶セル１０
１に信号電圧を印加するための画素ＴＦＴ、１０３は信
号配線、１０４は外部信号パルスを対応する液晶セル容
量に蓄積するスイッチングＴＦＴ、１０７はスイッチン
グＴＦＴ１０４をパルス駆動するための第１の水平シフ
トレジスタ、１０８は画素ＴＦＴを駆動するための垂直
シフトレジスタである。さらに、１０９は画素電位リセ
ット電源に接続されたリセット線、１１０はリセット線
１０９と記録信号配線１０３とを選択的に接続するスイ
ッチングＴＦＴ、８１０はスイッチングＴＦＴ１１０を
駆動するための第２の水平シフトレジスタである。

【０１２０】次に図２４を参照しながら図２３の回路の
動作を説明する。

【０１２１】まず、垂直シフトレジスタ１０８によって
選択されたラインの画素ＴＦＴ１０２をオンする（図２
４のｔ₁₁）。次に、第２のシフトレジスタ８１０によっ
てスイッチングＴＦＴ１１０が順次オンし（ｔ₁₂）、画
素１０１の電位はリセット電位Ｖ_RESにリセットされ
る。リセット後ＴＦＴ１１０はオフし（ｔ₁₃）、代わっ
て１ライン分の映像信号が信号入力端１１２から順次入
力され、その映像信号の周波数に同期したパルスによっ
て駆動している第１の水平シフトレジスタ１０７によっ
てオンするスイッチングＴＦＴ１０４によって、各画素
の映像信号を或る水平ラインの全画素に順次転送する
（ｔ₁₄〜ｔ₁₅）。

【０１２２】本実施例の動作タイミングを図２４に示し
た。図２４中、Ｓ_VIはＮ行目および（Ｎ＋１）行目の映
像信号を示し、φ_V1〜φ_Vn、φ_HRI〜φ_HRmおよびφ_HT1
〜φ_HTmはそれぞれ画素ＴＦＴ１０２、スイッチングＴ
ＦＴ１１０およびトランスファゲート１０４のゲート入
力信号、Ｖ_PEは実線がＮ行目、破線が（Ｎ＋１）行目の
画素の信号電圧を示している。図２３、２４からも明ら
かなように、画素電極の電位が、信号電圧から次の反転
の信号電圧に変化する間に一度リセット電圧に保持さ
れ、画素ＴＦＴ１０２に加わるオン時ソース・ドレイン
間バイアスが緩和されていることが解る。

【０１２３】以上説明したように、実施例６乃至１１に
よれば、表示のデバイス構造に大きな負担をかけること
なく、高精細でかつ高速な駆動が可能なアクティブマト
リクス型液晶表示素子およびこれを用いたアクティブマ
トリクス液晶ディスプレイを提供することができ、これ
により、高精細な直視型フラットディスプレイやプロジ
ェクションディスプレイが形成できる。もちろん、各画
素ごとにカラーフィルターを設けたり、また、本発明の
駆動方法を用いた液晶素子を複数個使用し、それぞれに
対して、カラーテレビあるいはプロジェクションカラー
テレビを構成することができる。

【０１２４】図２５は本発明の液晶素子を有する情報信
号処理システムを示すブロック図である。１は画像を表
示するための液晶素子、２は液晶素子の駆動を制御する
駆動制御回路であり、前述してきたリセット信号
φ_RES、リセット用基準電圧Ｖ_RES、転送信号φ_T、映像
信号Ｓ_VI、シフトレジスタ駆動用のクロック信号φ_CLK
を出力する。３は画像情報を担持したオリジナルＯＲＬ
より画像情報を光電変換素子７により読取る画像入力回
路、４は記録媒体ＲＣＭに記録ヘッド８を介して情報を
記録する情報記録回路である。ここで記録ヘッド８とは
記録媒体ＲＣＭが紙やプラスチックシートである場合に
はインクジェット記録ヘッドやサーマルヘッドであり、
記録媒体ＲＣＭが磁気テープや光ディスク、磁気ディス
クである場合には磁気ヘッドや光ヘッドが用いられる。
５は通信回路であり、回路ＮＴを通じて外部と通信を行
なう。６は以上説明した回路を制御する制御回路であ
り、周知の中央演算装置ＣＰＵを含んでいる。

【０１２５】図２６は液晶素子を示しており、１０はメ
インフレーム、１１は垂直シフトレジスタ１０８を含む
半導体集積回路、１２は水平シフトレジスタやバッファ
回路、リセット回路等を含む半導体集積回路である。１
３は液晶表示部であり一対の基板間に液晶材料の層を有
している。そのうち一方の基板上には、マトリクス配線
１０３、１１１と能動素子１５と個別画素電極１４とが
形成されている。

【０１２６】

【発明の効果】以上説明した本発明によれば、高速駆動
が行なえ、スミアが抑制された液晶素子を安価に提供す
ることができる。

【図面の簡単な説明】

【図１】 従来のアクティブマトリクス液晶表示素子の
回路構成図である。

【図２】 図１に示す素子の駆動方法を説明するための
タイミングチャートである。

【図３】 液晶表示素子の信号電圧と透過率との関係を
示すグラフである。

【図４】 従来の駆動信号の一例を説明するためのタイ
ミングチャートである。

【図５】 従来の液晶表示素子の画素に印加される電圧
の変動の様子を説明するためのタイミングチャートであ
る。

【図６】 従来の液晶表示素子の画素に印加される電圧
の変動の様子を説明するためのタイミングチャートであ
る。

【図７】 従来の駆動信号の別の例を説明するためのタ
イミングチャートである。

【図８】 本発明の実施例１、２および４による液晶表
示素子の回路構成図である。

【図９】 実施例１による液晶表示素子の駆動方法を説
明するためのタイミングチャートである。

【図１０】 実施例２による液晶表示素子の駆動方法を
説明するためのタイミングチャートである。

【図１１】 本発明の実施例３による液晶表示素子の回
路構成図である。

【図１２】 実施例３による液晶表示素子の駆動方法を
説明するためのタイミングチャートである。

【図１３】 実施例４による液晶表示素子の駆動方法を
説明するためのタイミングチャートである。

【図１４】 本発明の実施例５による液晶表示素子の回
路構成図である。

【図１５】 実施例５による液晶表示素子の駆動方法を
説明するためのタイミングチャートである。

【図１６】 本発明の実施例６乃至８による液晶表示素
子の回路構成図である。■

【図１７】 実施例６による液晶表示素子の駆動方法を
説明するためのタイミングチャートである。

【図１８】 実施例７による液晶表示素子の駆動方法を
説明するためのタイミングチャートである。

【図１９】 実施例８による液晶表示素子の駆動方法を
説明するためのタイミングチャートである。

【図２０】 本発明の実施例９および１０による液晶表
示素子の回路構成図である。

【図２１】 実施例９による液晶表示素子の駆動方法を
説明するためのタイミングチャートである。

【図２２】 実施例１０による液晶表示素子の駆動方法
を説明するためのタイミングチャートである。

【図２３】 本発明の実施例１１による液晶表示素子の
回路構成図である。

【図２４】 実施例１１による液晶表示素子の駆動方法
を説明するためのタイミングチャートである。

【図２５】 本発明による液晶素子を説明するための模
式図である。

【図２６】 液晶素子を示す外観図である。

【符号の説明】

１０１：液晶セル、１０２：画素ＴＦＴ、１０３：記録
信号配線、１０４：トランスファゲート、１０５：バッ
ファ容量、１０６スイッチングＴＦＴ、１０７：水平シ
フトレジスタ、１０８：垂直シフトレジスタ、１０９：
リセット線、１１０：ゲート信号配線、１１２：信号入
力端子。

Claims (35)

【特許請求の範囲】
1. 【請求項１】 液晶材料の層と、能動素子を備えた単位
   セルの複数と、を有するアクティブマトリクス型の液晶
   素子において、 液晶材料の光学的状態を決定する信号を供給するための
   信号線を前記信号が前記単位セルに供給される期間以外
   の期間中、前記信号線を基準電位に保持する回路が設け
   られていることを特徴とする液晶素子。
2. 【請求項２】 前記信号線の電位を基準電位に保持する
   ための基準電圧を供給する基準電圧供給線を、前記信号
   を供給する信号供給線とは別に設けたことを特徴とする
   請求項１に記載の液晶素子。
3. 【請求項３】 前記回路は各単位セル毎に時系列的に前
   記信号を供給することを特徴とする請求項１に記載の液
   晶素子。
4. 【請求項４】 前記回路は複数の単位セルに接続された
   各行毎に時系列的に前記信号を供給することを特徴とす
   る請求項１に記載の液晶素子。
5. 【請求項５】 前記信号線の電位を基準電位に保持する
   ための基準電圧は、前記信号の最大電圧値と最小電圧値
   の略２分の１の電圧値であることを特徴とする請求項１
   に記載の液晶素子。
6. 【請求項６】 前記信号線の電位を基準電位に保持する
   ための基準電圧は、前記信号の最大電圧値または前記信
   号の最小電圧値のいずれか一方と同じ電圧値であること
   を特徴とする請求項１に記載の液晶素子。
7. 【請求項７】 前記信号線には前記信号を一旦蓄積する
   蓄積容量が設けられ、該蓄積容量と前記能動素子との間
   にはそれらを電気的に接続するスイッチが設けられてい
   ることを特徴とする請求項１に記載の液晶素子。
8. 【請求項８】 前記信号線の電位を基準電位に保持する
   ための基準電圧を供給する基準電圧供給線は、別の回路
   に設けられた電源と接続されていることを特徴とする請
   求項１に記載の液晶素子。
9. 【請求項９】 前記液晶材料は、ネマッチック液晶であ
   ることを特徴とする請求項１に記載の液晶素子。
10. 【請求項１０】 前記液晶材料は、強誘電性液晶である
    ことを特徴とする請求項１に記載の液晶素子。
11. 【請求項１１】 液晶材料の層と、能動素子を備えた単
    位セルの複数と、を有するアクティブマトリクス型の液
    晶素子において、 液晶の光学的状態を決定する時系列信号を前記単位セル
    に供給する回路であって、前記時系列信号のうち、第１
    の信号が前記単位セルに供給された後であって、該第１
    の信号に続く第２の信号が前記単位セルに供給される前
    に、前記単位セルの電位を基準電位に保持する回路が設
    けられていることを特徴とする液晶素子。
12. 【請求項１２】 前記単位セルの電位を基準電位に保持
    するための基準電圧供給線を、前記時系列信号を供給す
    る信号供給線とは別に設けたことを特徴とする請求項１
    １に記載の液晶素子。
13. 【請求項１３】 前記回路は各単位セル毎に時系列的に
    前記信号を供給することを特徴とする請求項１１に記載
    の液晶素子。
14. 【請求項１４】 前記回路は複数の単位セルに接続され
    た各行毎に時系列的に前記信号を供給することを特徴と
    する請求項１１に記載の液晶素子。
15. 【請求項１５】 前記単位セルの電位を基準電位に保持
    するための基準電圧は、前記信号の最大電圧値と最小電
    圧値の略２分の１の電圧値であることを特徴とする請求
    項１１に記載の液晶素子。
16. 【請求項１６】 前記単位セルの電位を基準電位に保持
    するための基準電圧は、前記信号の最大電圧値または前
    記信号の最小電圧値のいずれか一方と同じ電圧値である
    ことを特徴とする請求項１１に記載の液晶素子。
17. 【請求項１７】 前記信号線には前記信号を一旦蓄積す
    る蓄積容量が設けられ、該蓄積容量と前記能動素子との
    間にはそれらを電気的に接続するスイッチが設けられて
    いることを特徴とする請求項１１に記載の液晶素子。
18. 【請求項１８】 前記単位セルの電位を基準電位に保持
    するための基準電圧を供給する基準電圧供給線は、別の
    回路に設けられた電源と接続されていることを特徴とす
    る請求項１に記載の液晶素子。
19. 【請求項１９】 前記液晶材料は、ネマッチック液晶で
    あることを特徴とする請求項１１に記載の液晶素子。
20. 【請求項２０】 前記液晶材料は、強誘電性液晶である
    ことを特徴とする請求項１１に記載の液晶素子。
21. 【請求項２１】 少なくとも２つの安定状態を有する液
    晶材料の層と、能動素子を備えた単位セルの複数と、を
    有するアクティブマトリクス型の液晶素子において、 前記材料の光学的状態を決定する時系列信号を共通信号
    線から前記単位セルに供給する回路と、 前記時系列信号のうち、第１の信号が前記単位セルに供
    給された後であって、該第１の信号に続く第２の信号が
    前記単位セルに供給される前に、前記単位セルの電位を
    基準電位に保持する回路が設けられ、 前記単位セルの電位を基準電位に保持するための基準電
    圧を供給する基準電圧供給線を、前記共通信号線とは別
    に設けたことを特徴とする液晶素子。
22. 【請求項２２】 前記回路は薄膜トランジスタを有する
    ことを特徴とする請求項２１に記載の液晶素子。
23. 【請求項２３】 前記回路は各単位セル毎に時系列的に
    前記信号を供給することを特徴とする請求項２１に記載
    の液晶素子。
24. 【請求項２４】 前記回路は複数の単位セルに接続され
    た各行毎に時系列的に前記信号を供給することを特徴と
    する請求項２１に記載の液晶素子。
25. 【請求項２５】 前記単位セルの電位を基準電位に保持
    するための基準電圧は、前記信号の最大電圧値と最小電
    圧値の略２分の１の電圧値であることを特徴とする請求
    項２１に記載の液晶素子。
26. 【請求項２６】 前記単位セルの電位を基準電位に保持
    するための基準電圧は、前記信号の最大電圧値または前
    記信号の最小電圧値のいずれか一方と同じ電圧値である
    ことを特徴とする請求項２１に記載の液晶素子。
27. 【請求項２７】 前記単位セルに接続された複数の信号
    線には前記信号を一旦蓄積する蓄積容量が設けられ、該
    蓄積容量と前記能動素子との間にはそれらを電気的に接
    続するスイッチが設けられていることを特徴とする請求
    項２１に記載の液晶素子。
28. 【請求項２８】 前記単位セルの信号線の電位を基準電
    位に保持するための基準電圧を供給する基準電圧供給線
    は、別の回路に設けられた電源と接続されていることを
    特徴とする請求項２１に記載の液晶素子。
29. 【請求項２９】 前記液晶材料は、スメクチック液晶で
    あることを特徴とする請求項２１に記載の液晶素子。
30. 【請求項３０】 前記液晶材料は、強誘電性液晶である
    ことを特徴とする請求項２１に記載の液晶素子。
31. 【請求項３１】 液晶材料の層と、能動素子を備えた単
    位セルの複数と、を有するアクティブマトリクス型の液
    晶素子の駆動方法において、 液晶材料の光学的状態を決定する信号を供給するための
    信号線を前記信号が前記単位セルに供給される期間以外
    の期間中、前記信号線を基準電位に保持することを特徴
    とする液晶素子の駆動方法。
32. 【請求項３２】 液晶材料の層と、能動素子を備えた単
    位セルの複数と、を有するアクティブマトリクス型の液
    晶素子の駆動方法において、 液晶の光学的状態を決定する時系列信号のうち第１の信
    号を前記単位セルに供給された後であって、前記時系列
    信号のうち前記第１の信号に続く第２の信号が前記単位
    セルに供給される前に、前記単位セルの電位を基準電位
    に保持することを特徴とする液晶素子の駆動方法。
33. 【請求項３３】 少なくとも２つの安定状態を有する液
    晶材料の層と、能動素子を備えた単位セルの複数と、を
    有するアクティブマトリクス型の液晶素子の駆動方法に
    おいて、 液晶材料の光学的状態を決定する時系列信号を共通信号
    線から前記単位セルに供給し、 前記時系列信号のうち、第１の信号が前記単位セルに供
    給された後であって、該第１の信号に続く第２の信号が
    前記単位セルに供給される前に、前記単位セルを前記共
    通信号線とは別に設けられている基準電圧供給線に接続
    することにより、該単位セルを基準電位に保持すること
    を特徴とする液晶素子の駆動方法。
34. 【請求項３４】 請求項１、１１および２１に記載の液
    晶素子と、該素子の駆動を制御する命令を発生する回路
    を有することを特徴とする装置。
35. 【請求項３５】 請求項３１ないし３３に記載の駆動方
    法を実行する命令を発生する回路を有することを特徴と
    する装置。