JP3628676B2 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP3628676B2
JP3628676B2 JP2002313514A JP2002313514A JP3628676B2 JP 3628676 B2 JP3628676 B2 JP 3628676B2 JP 2002313514 A JP2002313514 A JP 2002313514A JP 2002313514 A JP2002313514 A JP 2002313514A JP 3628676 B2 JP3628676 B2 JP 3628676B2
Authority
JP
Japan
Prior art keywords
scanning signal
voltage
signal line
gate
scanning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2002313514A
Other languages
English (en)
Other versions
JP2003208141A (ja
Inventor
俊洋 柳
秀樹 森井
英利 宮田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2002313514A priority Critical patent/JP3628676B2/ja
Publication of JP2003208141A publication Critical patent/JP2003208141A/ja
Application granted granted Critical
Publication of JP3628676B2 publication Critical patent/JP3628676B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、マトリクス型液晶表示装置等の表示装置および表示方法に係り、特に表示画素ごとにスイッチ素子として例えば薄膜トランジタが配設された液晶表示装置等の表示装置および表示方法に関するものである。
【0002】
【従来の技術】
液晶表示装置は、テレビやグラフィックディスプレイ等の表示素子として盛んに用いられている。その中でも、特に表示画素毎に薄膜トランジスタ(Thin Film Transistor、以下、TFTと称す)等のスイッチ素子が設けられた液晶表示装置は、表示画素数が増大しても隣接表示画素間でのクロストークのない優れた表示画像を得ることができるため、特に注目を集めている。
【0003】
このような液晶表示装置は、図9に示す様に液晶表示パネル1及び駆動回路部とからその主要部が構成されており、液晶表示パネルは一対の電極基板間に液晶組成物が保持され、各電極基板の外表面にはそれぞれ偏光板が貼り付けられている。
【0004】
一方の電極基板であるTFTアレイ基板は、ガラスなどの透明な絶縁性基板100上に複数本の信号線S(1)、S(2)、…S(i)、…S(N)、及び走査信号線G(1)、G(2)…G(j)、…G(M)、がマトリクス状に形成されている。そして、これら信号線と走査信号線との交差部ごとに、画素電極103に接続されたTFTからなるスイッチ素子102が形成されており、これらの上をほぼ全面にわたって覆うように配向膜が設置されて、TFTアレイ基板が形成されている。
【0005】
一方、他の電極基板である対向基板は、TFTアレイ基板と同様にガラスなどの透明な絶縁性基板上に、全面にわたって対向電極101、配向膜が順次積層されて成っている。そして、このようにして構成される液晶表示パネルの各走査信号線に接続される走査信号線駆動回路300、各信号線に接続される信号線駆動回路200、及び対向電極に接続される対向電極駆動回路COMによって上記駆動回路部は構成されている。
【0006】
走査信号線駆動回路(ゲートドライバ)300は、例えば、図10に示すように、カスケード接続されたM個のフリップフロップから成るシフトレジスタ部3aと、各フリップフロップからの出力に応じて切り替わる選択スイッチ3bとによって構成されている。
【0007】
各選択スイッチ3bの一方の入力端子VD1には、TFT102(図9参照)をオン状態にするに十分なゲートオン電圧Vghが入力され、他方の入力端子VD2には、TFT102をオフ状態にするに十分なゲートオフ電圧Vglが入力されている。従って、クロック信号(SCK)によってデータ信号(GSP)はフリップフロップを順次転送され、選択スイッチ3bへ順次出力される。これに応答して選択スイッチ3bはTFTをオン状態にするVghの電圧を一走査期間(TH)選択して走査信号線105に出力した後、走査信号線105にはTFTをオフ状態にするVgl電圧をそれぞれ出力する。この動作により、信号線駆動回路200から各々の信号線104(図9参照)に出力された映像信号を、対応した各々の画素に書き込むことが可能となる。
【0008】
図11は、画素容量C1cと補助容量Csとが対向電極駆動回路COMの対向電位VCOMに並列に接続されている構成の1表示画素P(i,j)の等価回路を示す。図中、CgdはTFTのゲート−ドレイン間の寄生容量を示す。
【0009】
図12は、従来の液晶表示装置の駆動波形図を示している。図12中、Vgは1走査信号線の波形を示し、Vsは1信号線の波形を示し、Vdはドレイン波形を示す。
【0010】
ここで、図9、図11、及び図12を参照しながら、従来の駆動方法を説明する。なお、液晶は、焼き付け残像や、表示劣化を防ぐために交流駆動を必要とすることは広く知られており、以下に説明する従来駆動方法も上記交流駆動の1種であるフレーム反転駆動を用いて説明する。
【0011】
図12に示すように、第1フィールド(TF1)で1表示画素P(i,j)のTFTのゲート電極g(i,j)(図9参照)に走査信号線駆動回路300から図12に示すように走査電圧Vghが印加されると、このTFTはオン状態となり、信号線駆動回路200からの映像信号電圧VspがTFTのソース電極、及びドレイン電極を介して画素電極に書き込まれ、次フィールド(TF2)で走査電圧Vghが印加されるまで画素電極は図12に示すように画素電位Vdpを保持する。そして、対向電極は対向電極駆動回路COMによって所定の対向電位VCOMに設定されているため、画素電極と対向電極とによって保持される液晶組成物は画素電位Vdpと対向電位VCOMとの電位差に応じて応答し、画像表示が行われる。
【0012】
同様に、第2フィールド(TF2)で1表示画素P(i,j)のTFTのゲート電極g(i,j)に走査信号線駆動回路300から図12に示すように走査電圧Vghが印加されると、このTFTはオン状態となり、信号線駆動回路200からの映像信号電圧Vsnが画素電極に書き込まれ、画素電位Vdnを保持し、液晶組成物は画素電位Vdnと対向電位VCOMとの電位差に応じて応答し、画像表示が行われ、且つ、液晶交流駆動が実現される。
【0013】
また、図11に示したように、TFTのゲート−ドレイン間には、構成上、寄生容量Cgdが必然的に形成されるため、図12に示すように、走査電圧Vghの立ち下がり時に、画素電位Vdには寄生容量Cgdに起因するレベルシフトΔVdが生じる。このようにTFTに必然的に形成される寄生容量Cgdに起因して画素電位Vdに生じるレベルシフト△Vdは、走査信号の非走査時電圧(TFTのオフ時電圧)をVglとすると、
△Vd=Cgd・(Vgh−Vgl)/(C1c+Cs+Cgd)
となり、表示画像にフリッカや表示劣化等を生じさせるといった問題を引き起こしてしまうため、一層の高精細、高品位を指向する液晶表示装置にとっては全く好ましくない。
【0014】
そこで従来では、例えば対向電極に寄生容量Cgdに起因するレベルシフトΔVdを予め低減させるように対向電位VCOMにバイアスすることなどが考えられている。
【0015】
【発明が解決しようとする課題】
しかしながら、上記従来の技術では、図9に示すようにガラスなどの透明な絶縁性基板100上に形成された走査信号線G(1)、G(2)、…G(j)、…G(M)は、信号遅延伝播のない理想配線で形成することは難しく、ある程度信号伝播遅延が生じる信号遅延経路である。
【0016】
図14は、1本の走査信号線G(j)の信号伝播遅延に着目した場合の伝播等価回路である。図14中、rg1、rg2、rg3、…rgNは、主に、走査信号線を形成する配線材料の抵抗成分、及び配線幅、配線長による抵抗成分を示すものである。また、cg1、cg2、cg3、…cgNは、構成上、走査信号線と容量結合関係にある各種寄生容量を示すものであり、たとえば、信号線と交差することによって生じるクロス容量などで構成される。このように走査信号線は、分布定数型の信号遅延伝播経路になっている。
【0017】
図15は、走査信号線に上記走査信号線駆動回路300から入力された走査信号VG(j)が走査信号線の上述した信号遅延伝播特性によりパネル内部でなまっていく様子を示したものである。図15中、波形Vg(1,j)は走査信号線駆動回路300の出力直後のg(1,j)付近の波形であり、波形なまりは殆ど無い。これに対して、同図中、波形Vg(N,j)は走査信号線終端部g(N,j)付近の波形で上記走査信号線の信号遅延伝播特性により波形がなまっている。波形なまりにより、単位時間当りの変化量SyNが発生している。
【0018】
また、TFTは、完全なON/OFFスイッチではなく、図13に示すようなV−I特性(ゲート電圧−ドレイン電流特性)をもっている。図13中、横軸はTFTのゲートに印加される電圧を示し、縦軸はドレイン電流を示す。通常、走査パルスは、TFTをオン状態にするのに十分な電圧レベルVghと、TFTをオフするのに十分なVglとの2電圧レベルとにより構成されているが、図示するようにTFTのしきい値VTからVghレベルまでに中間的なオン領域(リニア領域)が存在する。
【0019】
したがって、図15に示すように、走査信号線駆動回路300の出力直後のg(1,j)に位置する画素では、走査信号のVghからVglへの立ち下がりが瞬時に立ち下がるので、上記TFTのリニア領域の特性が影響せず、上述の寄生容量Cgdに起因して、画素電位Vd(1,j)に生じるレベルシフト△Vd(1)は、△Vd(1)=Cgd・(Vgh−Vgl)/(C1c+Cs+Cgd)と近似できる。
【0020】
ところが、走査信号線終端部g(N,j)付近に位置する画素では走査信号の立ち下がりがなまっているため、上記TFTのリニア領域の特性が影響し、走査信号がVghからTFTのしきい値レベルVT付近まで立ち下がる間はTFTがリニア状態でオンのため寄生容量Cgdに起因する画素電位Vdに生じるレベルシフトは発生せず、走査信号が更にしきい値レベルVT付近からVglに変化する領域において、上述した寄生容量Cgdに起因して画素電位Vd(N,j)に生じるレベルシフトΔVd(N)が発生する。したがって、レベルシフトΔVd(N)は、△Vd(N)<Cgd・(Vgh−Vgl)/(C1c+Cs+Cgd)となり、ΔVd(1)>△Vd(N)を満足する。
【0021】
このように、このパネル内での寄生容量Cgdに起因して画素電位Vdに生じるレベルシフト△Vdのズレは表示面内で均一でなく、画面の大型化、高精細化によって、無視できなくなる。したがって、従来方式の対向電圧のバイアス方法では表示面内のレベルシフトの不均一を吸収できず、各画素を最適交流駆動できないので、フリッカの発生や、DC成分印加による焼き付け残像などの不具合を招来することになる。
【0022】
本発明は、上記従来の問題点に鑑みなされたものであって、その目的は、寄生容量に起因して生じる画素電位の変動に伴うフリッカ等の発生を十分に低減させ、高精細、高品位な表示画像が得られる表示装置を提供することにある。
【0023】
また、本発明の他の目的は、ガラスなどの透明な絶縁性基板上に形成された配線は、信号遅延のない理想配線経路でなく、ある程度信号遅延が生じる信号遅延経路であるため、そのことによって生じる表示不均一をキャンセルし、且つ、寄生容量に起因して画素電位に生じるレベルシフトを小さく均一にし、高品位な表示画像が得られる表示装置を提供することにある。
【0024】
【課題を解決するための手段】
請求項1に係る発明の表示装置は、上記課題を解決するために、複数の画素電極と、前記画素電極のそれぞれに接続されたスイッチ素子と、前記画素電極にスイッチ素子を介してデータ信号を供給する映像信号線と、前記映像信号線に交差して設けられ前記スイッチ素子に接続された複数の走査信号線と、前記スイッチ素子のオン状態およびオフ状態を決める走査信号を前記スイッチ素子に供給するように前記走査信号線に出力して前記走査信号線を駆動する駆動回路とを備える表示装置において、以下の措置を講じている。
【0025】
即ち、上記表示装置においては、前記駆動回路は、前記走査信号の立ち下がりを制御し、前記立ち下がりを1水平期間以内に終了させ、前記スイッチ素子は、ゲートが前記走査信号線に、ソースが前記映像信号線に、ドレインが前記画素電極にそれぞれ接続された薄膜トランジスタであり、前記走査信号は、前記薄膜トランジスタをオン状態にするゲートオン電圧と、オフ状態にするゲートオフ電圧とからなり、前記駆動回路は、1走査期間に同期した充電制御信号および放電制御信号を出力する制御部と、前記充電制御信号を受けると充電を行なって傾斜制御電圧を出力する一方、前記放電制御信号を受けると放電により該傾斜制御電圧をゼロにする傾斜電圧制御部と、前記充電時に前記ゲートオン電圧から前記傾斜制御電圧の所定数倍の電圧を差し引いたものをゲートオン電圧として出力する一方、前記放電時に前記ゲートオン電圧をそのまま出力する減算部とを備えている。
【0026】
上記の発明によれば、走査信号が駆動回路によって走査信号線に対して出力されるが、この際、該走査信号の立ち下がりが上記駆動回路によって制御されるようになっている。
【0027】
一般に、スイッチ素子の1つである薄膜トランジスタのゲート−ドレイン間には、その構成故に、寄生容量コンデンサが形成される。この際、従来のように走査信号が急峻に立ち下がると、薄膜トランジスタは瞬時のオフ状態になり、走査信号の立ち下がり分(走査電圧から非走査電圧を差し引いたもの)、寄生容量コンデンサの影響を受け画素電極の電位はその分だけ低下するので、画素電極の電位(以下、画素電位と称す)に重大なレベルシフトが生じてしまう。このように、画素電位にレベルシフトが生じると、表示画像にフリッカや表示劣化をもたらすことになる。
【0028】
しかしながら、上記表示装置によれば、走査信号の立ち下がりが制御されるので、該走査信号を急峻に立ち下がらないように制御することが可能となる。これにより、上記寄生容量コンデンサに起因する画素電位のレベルシフトは低減される。
【0029】
また、走査信号である、ゲートオン電圧は、次のようにして生成、制御される。即ち、1走査期間に同期した充電制御信号および放電制御信号は、制御部によって傾斜電圧制御部へ出力される。放電制御信号を受けると、傾斜電圧制御部は充電動作を停止すると共に、上記傾斜制御電圧を放電によりゼロにする。この放電に伴って、減算部からは上記ゲートオン電圧が、減算されずにそのまま、走査信号線に印加され、薄膜トランジスタはオン状態になる。
【0030】
これに対して、充電制御信号を受けると、傾斜電圧制御部は次の放電制御信号を受けるまでの間、充電動作を行ない、傾斜制御電圧を減算部へ出力する。この充電に伴って、上記ゲートオン電圧から上記傾斜制御電圧の所定数倍の電圧が減算されたものが減算部から上記走査信号線に印加される。この印加によって、上記の閾値電圧より小さくなると、薄膜トランジスタはオフ状態になる。
【0031】
以上のようにして、走査期間毎に、充電、放電のタイミングや、放電量を制御することによって、任意の立ち下がり傾斜を備えた走査信号を出力することが可能となる。
【0032】
請求項2に係る発明の表示装置は、上記課題を解決するために、請求項1の発明において、前記駆動回路は、前記走査信号線が備える信号遅延伝達特性に基づいて、前記走査信号の前記走査信号線上の位置に応じた波形なまりの差が小さくなるような傾斜で前記走査信号が立ち下がるように制御するようになっている。
【0033】
上記の発明によれば、請求項1の発明に係る作用に加えて、走査信号は、走査信号線の信号遅延伝達特性に基づいて、その立ち下がりが駆動回路によって制御される。この制御の結果、上記走査信号は、上記走査信号線上の位置に無関係に、略同じ傾斜で立ち下がることになる。
【0034】
従来のように走査信号が急峻に立ち下がると、走査信号線の備える信号遅延伝達特性により走査信号線上の位置により立ち下がりの傾斜が変化する。立ち下がりの急峻な走査信号線始端付近では画素電位のレベルシフトが大きくなる一方、立ち下がりのなまった走査線終端付近では画素電位のレベルシフトは小さくなる。このように、一般に、画素電位におけるレベルシフトは走査信号線上(表示面内)で均一ではない。レベルシフトの不均一性は、特に、画面の大型化及び画面の高精細化が要求される場合には無視できなくなる。
【0035】
しかしながら、上記の発明によれば、走査信号線上であれば、どこでも、走査信号の立ち下がりの傾斜を略同じに揃えることが可能となるので、走査信号線の備える信号遅延伝達特性を無視でき、表示面内でレベルシフト量の分布が発生しなくなり、各画素電位のレベルシフトが略均一になる。
【0036】
請求項3に係る発明の表示装置は、上記課題を解決するために、請求項1の発明において、前記スイッチ素子は、ゲートが前記走査信号線に、ソースが前記映像信号線に、ドレインが前記画素電極にそれぞれ接続された薄膜トランジスタであり、前記駆動回路は、前記薄膜トランジスタのゲート電圧−ドレイン電流特性に基づいて、前記走査信号の立ち下がりの傾斜を制御するようになっている。
【0037】
上記の発明によれば、請求項1の発明に係る作用に加えて、走査信号の立ち下がりの傾斜は、薄膜トランジスタの電圧−電流特性に基づいて、駆動回路によって制御される。
【0038】
ところで、薄膜トランジスタは、閾値電圧がゲートに印加されるとオン状態へ移行し、該閾値電圧よりも高い所定のオン電圧が印加されると安定してオン状態となる一方、ゲート電圧が上記の閾値以下に低下した場合にオフ状態へ移行する。加えて、上記の閾値電圧から上記オン電圧までの範囲にある電圧がゲートに印加されると、上記の薄膜トランジスタのドレイン電流(オン抵抗)は、ゲート電圧に依存し、リニアに変化する(つまり、2値状態におけるオン状態ではなく、薄膜トランジスタは中間的なオン状態(アナログ的にゲート電圧によりドレイン電流が変化する))。
【0039】
上記走査信号の立ち下がりが従来のように急峻である場合、薄膜トランジスタのゲート電圧−ドレイン電流特性に無関係に、上述のように、寄生容量コンデンサに起因する画素電位のレベルシフトが生じてしまう。
【0040】
ところが、上記の発明によれば、薄膜トランジスタの上記リニアに変化する領域に影響を受けるように、上記走査信号の立ち下がりの傾斜を制御することが可能となる。このように制御すれば、走査信号の立ち下がりは傾斜すると共に、薄膜トランジスタのオンからオフへの状態変化も上記電圧−電流特性に基づいてリニアに変化するので、寄生容量コンデンサに起因する画素電位のレベルシフトは確実に低減される。
【0041】
以上のように、走査信号は立ち下がる初期の間、薄膜トランジスタはまだオフではない中間的なオン状態にあり、ソースからの信号を薄膜トランジスタを介して画素電極に伝達でき、画素電位のレベルシフトが発生しない。走査信号が立ち下がると後半の変化分に関してのみ画素電位のレベルシフトが発生するが、その量は小さい。
【0042】
請求項4に係る発明の表示装置は、上記課題を解決するために、請求項2の発明において、前記スイッチ素子は、ゲートが前記走査信号線に、ソースが前記映像信号線に、ドレインが前記画素電極にそれぞれ接続された薄膜トランジスタであり、前記駆動回路は、更に、前記薄膜トランジスタのゲート電圧−ドレイン電流特性に基づいて、前記走査信号の立ち下がりの傾斜を制御するようになっている。
【0043】
上記の発明によれば、請求項2の発明に係る作用に加えて、請求項3の作用のように、薄膜トランジスタの上記リニアに変化する領域に影響を受けるように、上記走査信号の立ち下がりの傾斜を制御することが可能となり、このように制御すれば、走査信号の立ち下がりは傾斜すると共に、薄膜トランジスタのオンからオフへの状態変化も上記電圧−電流特性に基づいてリニアに変化するので、寄生容量コンデンサに起因する画素電位のレベルシフトは確実に低減される。
【0044】
即ち、請求項4の発明によれば、走査信号線上であれば、どこでも、走査信号の立ち下がりの傾斜を略同じに揃えることが可能となるので、各画素電位のレベルシフトが略均一になると共に、該レベルシフト自体が小さくなる。
【0045】
以上のように、走査信号の立ち下がる後半の変化分に関してのみ画素電位のレベルシフトが発生するが、その量は小さく且つ表示面内でレベルシフト分布が発生しない。
【0046】
請求項5に係る発明の表示装置は、上記課題を解決するために、請求項1ないし4のいずれかの発明において、前記傾斜電圧制御部は、定電流源と、該定電流源からの電流によって充電されるコンデンサと、該コンデンサの充電電圧を放電するためのスイッチとを有し、前記制御部よりの前記充電制御信号に基づいて、前記スイッチがオフとなり、前記定電流源からの充電が行われると共に、前記制御部よりの前記放電制御信号に基づいて、前記スイッチがオンとなり、前記コンデンサの放電が行われる構成であることを特徴としている。
【0047】
請求項6に係る発明の表示装置は、上記課題を解決するために、請求項1ないし5のいずれかの発明において、前記減算部は、非反転入力端子に一定電圧が入力されるオペアンプと、前記オペアンプの反転入力端子に入力抵抗として接続された第1の抵抗と、前記オペアンプの出力端子と反転入力端子との間にフィードバック抵抗として接続された第2の抵抗とを有し、前記傾斜電圧制御部の出力電圧が、前記第1の抵抗の前記反転入力端子側とは反対側の一端に入力されることを特徴としている。
【0048】
また、他の第1の表示装置は、複数の画素電極と、前記画素電極のそれぞれに接続されたスイッチ素子と、前記画素電極にスイッチ素子を介してデータ信号を供給する映像信号線と、前記映像信号線に交差して設けられ前記スイッチ素子に接続された複数の走査信号線と、前記スイッチ素子のオン状態およびオフ状態を決める走査信号を前記スイッチ素子に供給するように前記走査信号線に出力して前記走査信号線を駆動する駆動回路とを備える表示装置において、前記駆動回路は、前記走査信号の立ち下がりを制御し、前記立ち下がりを1水平期間以内に終了させるようになっている。
【0049】
上記の発明によれば、走査信号が駆動回路によって走査信号線に対して出力されるが、この際、該走査信号の立ち下がりが上記駆動回路によって制御されるようになっている。
【0050】
一般に、スイッチ素子の1つである薄膜トランジスタのゲート−ドレイン間には、その構成故に、寄生容量コンデンサが形成される。この際、従来のように走査信号が急峻に立ち下がると、薄膜トランジスタは瞬時のオフ状態になり、走査信号の立ち下がり分(走査電圧から非走査電圧を差し引いたもの)、寄生容量コンデンサの影響を受け画素電極の電 位はその分だけ低下するので、画素電極の電位(以下、画素電位と称す)に重大なレベルシフトが生じてしまう。このように、画素電位にレベルシフトが生じると、表示画像にフリッカや表示劣化をもたらすことになる。
【0051】
しかしながら、上記表示装置によれば、走査信号の立ち下がりが制御されるので、該走査信号を急峻に立ち下がらないように制御することが可能となる。これにより、上記寄生容量コンデンサに起因する画素電位のレベルシフトは低減される。
【0052】
また、第2の表示装置は、他の第1の表示装置において、前記駆動回路は、前記走査信号線が備える信号遅延伝達特性に基づいて、前記走査信号が前記走査信号線上の位置に無関係に略同じ傾斜で立ち下がるように制御するようになっている。
【0053】
上記の発明によれば、他の第1の表示装置に係る作用に加えて、走査信号は、走査信号線の信号遅延伝達特性に基づいて、その立ち下がりが駆動回路によって制御される。この制御の結果、上記走査信号は、上記走査信号線上の位置に無関係に、略同じ傾斜で立ち下がることになる。
【0054】
従来のように走査信号が急峻に立ち下がると、走査信号線の備える信号遅延伝達特性により走査信号線上の位置により立ち下がりの傾斜が変化する。立ち下がりの急峻な走査信号線始端付近では画素電位のレベルシフトが大きくなる一方、立ち下がりのなまった走査線終端付近では画素電位のレベルシフトは小さくなる。このように、一般に、画素電位におけるレベルシフトは走査信号線上(表示面内)で均一ではない。レベルシフトの不均一性は、特に、画面の大型化及び画面の高精細化が要求される場合には無視できなくなる。
【0055】
しかしながら、上記の発明によれば、走査信号線上であれば、どこでも、走査信号の立ち下がりの傾斜を略同じに揃えることが可能となるので、走査信号線の備える信号遅延伝達特性を無視でき、表示面内でレベルシフト量の分布が発生しなくなり、各画素電位のレベルシフトが略均一になる。
【0056】
また、他の第3の表示装置は、他の第1の表示装置において、前記スイッチ素子は、ゲートが前記走査信号線に、ソースが前記映像信号線に、ドレインが前記画素電極にそれぞれ接続された薄膜トランジスタであり、前記駆動回路は、前記薄膜トランジスタのゲート電圧−ドレイン電流特性に基づいて、前記走査信号の立ち下がりの傾斜を制御するようになっている。
【0057】
上記の発明によれば、他の第1の表示装置に係る作用に加えて、走査信号の立ち下がりの傾斜は、薄膜トランジスタの電圧−電流特性に基づいて、駆動回路によって制御される。
【0058】
ところで、薄膜トランジスタは、閾値電圧がゲートに印加されるとオン状態へ移行し、該閾値電圧よりも高い所定のオン電圧が印加されると安定してオン状態となる一方、ゲート電圧が上記の閾値以下に低下した場合にオフ状態へ移行する。加えて、上記の閾値電圧から上記オン電圧までの範囲にある電圧がゲートに印加されると、上記の薄膜トランジスタのドレイン電流(オン抵抗)は、ゲート電圧に依存し、リニアに変化する(つまり、2値状態におけるオン状態ではなく、薄膜トランジスタは中間的なオン状態(アナログ的にゲート電圧によりドレイン電流が変化する))。
【0059】
上記走査信号の立ち下がりが従来のように急峻である場合、薄膜トランジスタのゲート電圧−ドレイン電流特性に無関係に、上述のように、寄生容量コンデンサに起因する画素電位のレベルシフトが生じてしまう。
【0060】
ところが、上記の発明によれば、薄膜トランジスタの上記リニアに変化する領域に影響を受けるように、上記走査信号の立ち下がりの傾斜を制御することが可能となる。このように制御すれば、走査信号の立ち下がりは傾斜すると共に、薄膜トランジスタのオンからオフへの状態変化も上記電圧−電流特性に基づいてリニアに変化するので、寄生容量コンデンサに起因する画素電位のレベルシフトは確実に低減される。
【0061】
以上のように、走査信号は立ち下がる初期の間、薄膜トランジスタはまだオフではない中間的なオン状態にあり、ソースからの信号を薄膜トランジスタを介して画素電極に伝達でき、画素電位のレベルシフトが発生しない。走査信号が立ち下がると後半の変化分に関してのみ画素電位のレベルシフトが発生するが、その量は小さい。
【0062】
また、他の第4の表示装置は、他の第2の表示装置において、前記スイッチ素子は、ゲートが前記走査信号線に、ソースが前記映像信号線に、ドレインが前記画素電極にそれぞれ接続された薄膜トランジスタであり、前記駆動回路は、更に、前記薄膜トランジスタのゲート電圧−ドレイン電流特性に基づいて、前記走査信号の立ち下がりの傾斜を制御するようになっている。
【0063】
上記の発明によれば、他の第2の表示装置に係る作用に加えて、他の第3の表示装置の作用のように、薄膜トランジスタの上記リニアに変化する領域に影響を受けるように、上記走査信号の立ち下がりの傾斜を制御することが可能となり、このように制御すれば、走査信号の立ち下がりは傾斜すると共に、薄膜トランジスタのオンからオフへの状態変化も上記電圧−電流特性に基づいてリニアに変化するので、寄生容量コンデンサに起因する画素電位のレベルシフトは確実に低減される。
【0064】
即ち、他の第4の表示装置によれば、走査信号線上であれば、どこでも、走査信号の立ち下がりの傾斜を略同じに揃えることが可能となるので、各画素電位のレベルシフトが略均一になると共に、該レベルシフト自体が小さくなる。
【0065】
以上のように、走査信号の立ち下がる後半の変化分に関してのみ画素電位のレベルシフトが発生するが、その量は小さく且つ表示面内でレベルシフト分布が発生しない。
【0066】
また、他の第5の表示装置は、他の第1ないし第4の表示装置において、前記スイッチ素子は、ゲートが前記走査信号線に、ソースが前記映像信号線に、ドレインが前記画素電極にそれぞれ接続された薄膜トランジスタであり、前記走査信号は、前記薄膜トランジスタをオン状態にするゲートオン電圧と、オフ状態にするゲートオフ電圧とからなり、前記駆動回路は、カスケード接続され、前記データ信号が入力される複数のフリップフロップからなるシフトレジスタ部と、前記ゲートオフ電圧の立ち下がりの傾斜を制御する傾斜制御部と、前記の各フリップフロップからの出力に応じて前記ゲートオン電圧と前記ゲートオフ電圧とを切り替えるスイッチ部とからなる。
【0067】
上記の発明によれば、データ信号が上記シフトレジタ部に入力されると、所定のクロック信号に基づいて各フリップフロップから信号切り替えの信号が出力される。この出力信号に基づいて、スイッチ部は、ゲートオン電圧と上記ゲートオフ電圧とを切り替えて出力するが、この際、ゲートオフ電圧は傾斜制御部によってその立ち下がりが制御された後、ゲートオフ電圧として上記スイッチ部から出力される。このように、上記発明によれば、従来の駆動回路(ゲートドライバ)に傾斜制御部を追加するだけで、他の第1ないし第4のそれぞれの表示装置に係る作用が奏される。
【0068】
また、他の第6の表示装置は、他の第1ないし第4のそれぞれの表示装置において、前 記スイッチ素子は、ゲートが前記走査信号線に、ソースが前記映像信号線に、ドレインが前記画素電極にそれぞれ接続された薄膜トランジスタであり、前記走査信号は、前記薄膜トランジスタをオン状態にするゲートオン電圧と、オフ状態にするゲートオフ電圧とからなり、前記駆動回路は、1走査期間に同期した放電制御信号を出力する制御部と、通常は前記ゲートオン電圧を生成する一方、前記放電制御信号を受けると前記ゲートオン電圧を放電する駆動電圧生成部とを備えている。
【0069】
上記の発明によれば、ゲートオン電圧は、次のようにして生成、及び制御される。即ち、1走査期間に同期した放電制御信号は、制御部によって駆動電圧生成部へ出力される。通常は(上記放電制御信号がノンアクティブな場合)上記ゲートオン電圧を生成する。このゲートオン電圧が走査信号線に印加されると、薄膜トランジスタはオン状態になる。
【0070】
これに対して、放電制御信号を受けると、その期間だけ、駆動電圧生成部は上記ゲートオン電圧を放電させる。この放電に伴って、該ゲートオン電圧は減少する。
【0071】
以上のようにして、走査期間毎に、放電のタイミングや、放電量を制御することによって、任意の立ち下がり傾斜を備えた走査信号を出力することが可能となる。
【0072】
また、第1の表示方法として、複数の画素電極にデータ信号を映像信号線を介して供給し、該映像信号線に交差した走査信号線を介して走査信号を供給して駆動し、表示を行う表示方法において、前記駆動の際に、前記走査信号の立ち下がりを制御し、前記立ち下がりを1水平期間以内に終了させる表示方法が考えられる。
【0073】
上記の発明によれば、走査信号が走査信号線に対して出力されて駆動されるが、この際、走査信号の立ち下がりが制御される。
【0074】
一般に、駆動に際して、寄生容量コンデンサが問題となる。この際、従来のように走査信号線が急峻に立ち下がると、薄膜トランジスタは瞬時のオフ状態になり、走査信号の立ち下がり分(走査電圧から非走査電圧を差し引いたもの)、寄生容量コンデンサの影響を受け画素電極の電位はその分だけ低下するので、画素電位にレベルシフトが生じてしまう。このように、画素電位にレベルシフトが生じると、表示画像にフリッカや表示劣化をもたらすことになる。
【0075】
しかしながら、上記表示方法によれば、走査信号の立ち下がりが制御されるので、該走査信号を急峻に立ち下がらないように制御することが可能となる。これにより、上記寄生容量コンデンサに起因する画素電位のレベルシフトは低減される。
【0076】
また、第2の表示方法として、第1の表示方法において、前記駆動の際に、前記走査信号線が備える信号遅延伝達特性に基づいて、前記走査信号が前記走査信号線上の位置に無関係に略同じ傾斜で立ち下がるように制御する表示方法が考えられる。
【0077】
上記の発明によれば、第1の表示方法に係る作用に加えて、駆動の際に、走査信号は、走査信号線の信号遅延伝達特性に基づいて、その立ち下がりが制御される。この制御の結果、上記走査信号は、上記走査信号線上の位置に無関係に、略同じ傾斜で立ち下がることになる。
【0078】
一般に、画素電位におけるレベルシフトは走査信号線上(表示面内)で均一ではない。レベルシフトの不均一性は、特に、画面の大型化及び画面の高精細化が要求される場合には無視できなくなる。
【0079】
しかしながら、上記の発明によれば、走査信号線上であれば、どこでも、走査信号の立ち下がりの傾斜を略同じに揃えることが可能となるので、各画素電位のレベルシフトが略均一になる。
【0080】
また、第3の表示方法として、第1の表示方法において、前記駆動の際に、前記映像信号と前記走査信号線との交差部に設けられた複数の薄膜トランジスタのゲート電圧−ドレイン電流特性に基づいて、前記走査信号の立ち下がりの傾斜を制御する表示方法が考えられる。
【0081】
上記の発明によれば、第1の表示方法に係る作用に加えて、駆動の際に、走査信号の立ち下がりの傾斜は、薄膜トランジスタの電圧−電流特性に基づいて、制御される。
【0082】
ところで、薄膜トランジスタは、閾値電圧がゲートに印加されるとオン状態へ移行し、該閾値電圧よりも高い所定のオン電圧が印加されると安定してオン状態となる一方、ゲート電圧が上記の閾値以下に低下した場合にオフ状態へ移行する。加えて、上記の閾値電圧から上記オン電圧までの範囲にある電圧がゲートに印加されると、上記の薄膜トランジスタのドレイン電流(オン抵抗)は、ゲート電圧に依存し、リニアに変化する(つまり、2値状態におけるオン状態ではなく、薄膜トランジスタは中間的なオン状態(アナログ的にゲート電圧によりドレイン電流が変化する))。
【0083】
上記走査信号の立ち下がりが従来のように急峻である場合、薄膜トランジスタのゲート電圧−ドレイン電流特性に無関係に、上述のように、寄生容量コンデンサに起因する画素電位のレベルシフトが生じてしまう。
【0084】
ところが、上記の発明によれば、薄膜トランジスタの上記リニアに変化する領域に影響を受けるように、上記走査信号の立ち下がりの傾斜を制御することが可能となる。このように制御すれば、走査信号の立ち下がりは傾斜すると共に、薄膜トランジスタのオンからオフへの状態変化も上記電圧−電流特性に基づいてリニアに変化するので、寄生容量コンデンサに起因する画素電位のレベルシフトは確実に低減される。
【0085】
また、第4の表示方法として、第2の表示方法において、前記駆動の際に、更に、前記映像信号と前記走査信号線との交差部に設けられた複数の薄膜トランジスタのゲート電圧−ドレイン電流特性に基づいて、前記走査信号の立ち下がりの傾斜を制御する表示方法が考えられる。
【0086】
上記の発明によれば、第2の表示方法に係る作用に加えて、第3の表示方法の作用のように、薄膜トランジスタの上記リニアに変化する領域に影響を受けるように、上記走査信号の立ち下がりの傾斜を制御することが可能となり、このように制御すれば、走査信号の立ち下がりは傾斜すると共に、薄膜トランジスタのオンからオフへの状態変化も上記電圧−電流特性に基づいてリニアに変化するので、寄生容量コンデンサに起因する画素電位のレベルシフトは確実に低減される。
【0087】
即ち、第4の表示方法によれば、走査信号線上であれば、どこでも、走査信号の立ち下がりの傾斜を略同じに揃えることが可能となるので、各画素電位のレベルシフトが略均一になると共に、該レベルシフトが小さくなる。
【0088】
また、第5の表示方法として、第1ないし第4のそれぞれの表示方法において、前記供給される走査信号の立ち下がり波形が一定の変化量の傾斜で変化する表示方法が考えられる。
【0089】
また、第6の表示方法として、第5の表示方法において、前記走査信号線の入力付近の走査信号の立ち下がり波形の傾斜と、終端付近の走査信号の立ち下がり波形の傾斜とが、略同じ傾斜である表示方法が考えられる。
【0090】
【発明の実施の形態】
本発明は、液晶表示装置等の表示装置において、ガラスなどの透明な絶縁性基板上に形成された配線が、寄生的に発生する信号遅延伝播特性に影響されないように変化する入力信号を入力することに配線上の任意の場所で入力波形と同等の波形を得ることが可能となり信号変化による影響が同じになることに基づいてなされたものである。
【0091】
また、本発明は、上記配線に接続された薄膜トランジスタ等のスイッチ素子のON/OFF特性によっては、上記入力波形及び配線上の任意の場所での波形の変化が緩やかになれば、寄生容量に起因して生じるレベルシフトの大きさを小さくできることに基づいてなされたものである。
【0092】
参考形態としての実施の形態1〕
図1及び図2を参照しながら、本発明に係る実施の形態1について以下に説明す。なお、図1中、GCKは、クロック信号を表す。
【0093】
図1及び図2に本実施の形態に係る走査信号線駆動回路の出力波形VG(j−1)、VG(j)、VG(j+1)及び、走査信号線入力付近の走査波形Vg(1,j)、走査信号線終端付近の走査信号線波形Vg(N,j)、各々の画素電位Vd(1,j)、Vd(N,j)を示す。走査信号線駆動回路の出力波形VG(j)においては、走査電圧Vghから非走査電圧Vglへの立ち下がり波形は、図1に示すように、単位時間当たりの変化量Sxのスロープ(傾斜)で変化する。
【0094】
本実施の形態によれば、複数の画素電極にデータ信号を映像信号線を介して供給し、該映像信号線に交差した走査信号線を介して走査信号を供給して駆動し、表示を行う表示方法において、上記駆動の際に、上記走査信号の立ち下がりが制御されるが、この立ち下がりは、上記変化量Sxを任意に設定することによって可能となる。
【0095】
このように上記変化量Sxを適切に設定することによって、走査信号線の入力付近、及び終端付近でもその立ち下がり波形の変化量Sx1、及びSxNは、走査信号線波形Vg(1,j)、及びVg(N,j)のように走査信号線が寄生的に所有している信号遅延伝播特性の影響を受けずにほぼ同じになった(図1及び図2参照)。このことにより、走査信号線に寄生的に存在する寄生容量Cgdに起因して画素電位Vdに生じるレベルシフトは、表示面内で略均一になる。これにより、例えば寄生容量Cgdに起因するレベルシフト△Vdを予め低減させるように対向電極に対向電位VCOMをバイアスする等の従来方法によって、十分にフリッカを低減させ、焼き付け残像等の表示不具合のない表示装置を実現できた。
【0096】
上記のように立ち下がり波形の変化量Sx1、及びSxNを走査線上の位置に関係なくほぼ同じにするためには、上記立ち下がりの制御が、走査信号線が備える信号遅延伝達特性に基づいて行われればよい。このように制御すれば、走査信号線上であれば、どこでも、走査信号の立ち下がりの傾斜を略同じに揃えることが可能となるので、各画素電位のレベルシフトが略均一になる。
【0097】
上記信号遅延伝播特性に基づいて上記立ち下がりの制御を行う代わりに、上記薄膜トランジスタのゲート電圧−ドレイン電流特性に基づいて、上記走査信号の立ち下がりの傾斜を制御するようにしてもよい。薄膜トランジスタは、閾値電圧からオン電圧までの範囲にある電圧がゲートに印加されると、上記の薄膜トランジスタのドレイン電流(オン抵抗)は、ゲート電圧に依存し、リニアに変化する(つまり、2値状態におけるオン状態ではなく、薄膜トランジスタは中間的なオン状態(アナログ的にゲート電圧により、ドレイン電流が変化する))。
【0098】
この場合、上記走査信号の立ち下がりが従来のように急峻である場合、薄膜トランジスタのゲート電圧−ドレイン電流特性に無関係に、上述のように、寄生容量コンデンサに起因する画素電位のレベルシフトが生じてしまうが、本実施の形態によれば、薄膜トランジスタの上記リニアに変化する領域に影響を受けるように、上記走査信号の立ち下がりの傾斜を制御することが可能となる。このように制御すれば、走査信号の立ち下がりは傾斜すると共に、薄膜トランジスタのオンからオフへの状態変化も上記電圧−電流特性に基づいてリニアに変化するので、寄生容量コンデンサに起因する画素電位のレベルシフトは確実に低減される。
【0099】
上記の信号遅延伝播特性と、薄膜トランジスタのゲート電圧−ドレイン電流特性との双方に基づいて、上記走査信号の立ち下がりの傾斜を制御することが、より好ましい。この場合、走査信号線上であれば、どこでも、走査信号の立ち下がりの傾斜を略同じに揃えることが可能となるので、各画素電位のレベルシフトが略均一になると共に、該レベルシフト自体が小さくなる。
【0100】
また、図2の電圧レベルVTは、図13で示したTFTの閾値電圧であるが、走査信号が走査電圧VghからTFTの閾値電圧VTまで立ち下がる期間はTFTがオン状態にあり、寄生容量Cgdに起因する上記レベルシフトは殆ど発生せず、TFTがオフ状態になる走査信号線変化量(VT−Vgl)の影響により寄生容量Cgdに起因するレベルシフトが発生する。
【0101】
本実施の形態によれば、VT−Vgl<Vgh−Vglであるので、寄生容量Cgdに起因するレベルシフトの表示面内の不均一をキャンセルするだけでなく、寄生容量Cgdに起因するレベルシフト量自体を小さくすることが可能になった。
【0102】
ここで、従来技術における走査信号線駆動回路付近の画素の寄生容量Cgdに起因して画素電位Vdに生じるレベルシフト量を△Vd(1)とし、終端付近の画素のレベルシフト量をΔVd(N)、本実施の形態に係る走査信号線駆動回路付近の画素のレベルシフト量を△Vdx(1)とし、終端付近の画素のレベルシフト量をΔVdx(N)とする。この場合、上述のように 立ち下がり波形の変化量Sx1、及びSxNは、走査信号線が寄生的に所有している信号遅延伝播特性の影響を受けずにほぼ同じであるので、寄生的に存在する寄生容量Cgdに起因して画素電位Vdに生じるレベルシフトは、表示面内で略均一になり、ΔVdx(1)=△Vdx(N)<△Vd(N)<△Vd(1)という関係を満足する。
【0103】
従って、例えば対向電極に寄生容量Cgdに起因するレベルシフトを予め低減させるように対向電位VCOMにバイアスする等の従来方法によっても、そのバイアスレベルを小さくでき、フリッカを低減させ、焼き付け残像等の表示不具合を解決すると共に低消費電力な表示装置を実現できる。
【0104】
参考形態としての実施の形態2〕
図3を参照しながら、本発明に係る実施の形態2について以下に説明す。説明の便宜上、図10で示す部材と同じ機能を有する部材に対して同じ参照符号を付記する。
【0105】
本発明に係る実施の形態2においては、図3に示すように、走査信号線駆動回路は、図10に示した従来の走査信号線駆動回路と同様に、カスケード接続されたM個のフリップフロップ(F1、F2、…、Fj、…、FM)から成るシフトレジスタ部3aと、各フリップフロップからの出力に応じて切り替わる選択スイッチ3bとを有している。各選択スイッチ3bの一方の入力端子VD1には、TFTをオン状態にするに十分なゲートオン電圧のVghと、もう一方の入力端子VD2にはTFTをオフ状態にするに十分なゲートオフ電圧Vglが入力されている。各スイッチ3bのコモン端子は走査信号線105に接続されている。
【0106】
従って、クロック信号GCKによってデータ信号GSPはフリップフロップを順次転送され、選択スイッチ3bを介して順次出力される。これに応答して選択スイッチ3bはTFTをオン状態にするVghの電圧を一走査期間(TH)選択して走査信号線105に出力した後、走査信号線105にはTFTをオフ状態にするVgl電圧をそれぞれ出力する。
【0107】
本実施の形態2においては、図3に示すように、従来のゲートドライバの出力段に、出力信号(ゲートオフ電圧Vgl)の立ち下がりスピードを制御できるスルーレイトコントロール素子SC(傾斜制御部)を追加することにより、図1及び図2と同様に、各々の走査信号線に出力される走査信号の立ち下がり傾斜を制御できることを特徴としている。
【0108】
各選択スイッチ3bと入力端子VD2との間に設けられたスルーレイトコントロール回路SCは、等価的には、ゲートドライバの各出力のインピーダンスを制御する出力インピーダンス制御素子であり、走査信号線に出力されるゲートオフ電圧の立ち下がり(以下、走査信号線の立ち下がりと称す)時のみに出力インピーダンスを増加させ、ゲートドライバの出力波形そのものをなまらせ、走査信号線そのものの伝達特性での波形のなまりによる、表示パネル面内での立ち下がりスピードの違いを相殺させることによって、上述した寄生容量Cgdの影響によるレベルシフト△Vの発生を抑制し旦つ表示パネル全面でそのレベルシフト量を同じにすることが可能である。
【0109】
なお、スルーレイトコントロール回路SCは、出力インピーダンスを可変し、立ち下がりスピードを可変できれば特に限定されるものではなく、例えば、MOSトランジスタ素子のゲート電圧を制御することによってインピーダンスを調整する一般的な制御技術で実現してもよい。
【0110】
また、本実施の形態では走査信号線立ち下がり時のみに出力インピーダンスを増加させ立ち下がり波形のみをなまらせたが、使用するパネル構造によっては、走査信号線立ち下がり後のゲートオフ電圧Vglの出力期間中のインピーダンスが高くてもクロストーク等の別の表示不具合が発生しなければ、走査信号線立ち下がり時のみだけでなく、出力インピーダンスを増加させたままでもよい。
【0111】
参考形態としての実施の形態3〕
上述の実施の形態2においては、走査信号線駆動回路(ゲートドライバ)の中に走査信号の立ち下がりスピード(傾斜)を制御するスルーレイトコントロール素子SCを従来の構成に追加した場合を説明した。しかし、この場合、ゲートドライバに、スルーレイトコントロール素子SCを別途設けることが必要であり、従来の一般的な安価なゲートドライバをそのまま流用することができないので、経済的ではない。
【0112】
そこで、本実施の形態3においては、従来の安価な汎用ゲートドライバを使用した場合について、図4及び図5を参照しながら、以下に説明する。
【0113】
従来のゲートドライバは、図10を参照しながら既に説明したように、ゲートオン電圧のVghとゲートオフ電圧のVglが入力され、クロック信号GCKによって順次走査オン電圧Vghを順次一走査期間(TH)選択して走査信号線105に出力した後、走査信号線105にはTFTをオフ状態にするVgl電圧をそれぞれ出力するものである。これに対して、本実施の形態3においては、図4に示すような回路を採用しており、該回路の出力が、走査信号線駆動回路のVgh電圧として使用される。
【0114】
本実施の形態に係る走査信号線駆動回路は、図4に示すように、主として、充・放電を行うための抵抗Rcnt及びCcntと、この充・放電を制御するためのインバータINVと、充・放電を切り替えるためのスイッチSW1及びスイッチSW2とから構成されている。
【0115】
上記スイッチSW1の一方の端子には信号電圧Vddが印加される。この信号電圧Vddは、上記TFTをオン状態にするのに十分なレベルVghを有する直流電圧である。このスイッチSW1の他方の端子は、抵抗Rcntの一端に接続されると共にコンデンサCcntの一端にも接続される。上記抵抗Rcntの他端は、上記スイッチSW2を介して接地されている。このスイッチSW2の開閉制御は、上記インバータINVを介して入力されるStc信号(図5参照)に基づいて行われる。このStc信号は、1走査期間に同期しており、上記スイッチSW1の開閉制御も行う。このStc信号は、図5に示すように、クロック信号(GCK)と同期するように形成されればよく、例えばモノマルチバイブレータ等(図示しない)を使用して構成できる。
【0116】
これらスイッチSW1及びSW2の開閉動作については、後述するが、Stc信号がハイレベルの場合にスイッチSW1が閉状態となり、このとき、スイッチSW2にはインバータINVを介してローレベルが印加されるのでスイッチSW2は開状態となる。これに対して、Stc信号がローレベル(放電制御信号)の場合にスイッチSW1が開状態となり、このとき、スイッチSW2にはインバータINVを介してハイレベルが印加されるのでスイッチSW2は閉状態となる。つまり、図4の構成において、スイッチSW1及びSW2は、ハイアクティブな素子である。
【0117】
本回路で生成された出力信号VD1aは、図10に示す走査信号線駆動回路300の入力端子VD1に接続されている。上記Stc信号は、図5に示すように、ゲート立ち下がり期間を制御するタイミング信号であり、1走査期間(TH)と同周期の信号である。
【0118】
上記構成によれば、Stc信号がハイレベルの期間、上記スイッチSW1は閉状態になると共にスイッチSW2は開状態となるので、出力信号VD1aはレベルVghの電圧として図10に示す走査信号線駆動回路300の入力端子VD1へ出力される。これに対して、Stc信号がローレベルの期間、スイッチSW1は開状態となると共にスイッチSW2は閉状態となり、Ccntに蓄えられた電荷がRcntを介して放電されて徐々に電圧レベルが下がっていく。その結果、出力信号VD1aは、図5に示すようなノコギリ波状となる。
【0119】
図4の回路で生成された出力信号VD1a(図5参照)を走査信号線駆動回路300の入力端子VD1へ送ると、図5のVG(j)に示すような、走査信号線立ち下がりが傾斜を持った波形を容易に生成することが可能になる。この傾斜波形の傾斜時間は、Stc信号のL期間にて調整され、傾斜量Vslopeは図4の抵抗Rcnt及びコンデンサCcntを可変してその時定数を調整することによって可能であり、駆動する表示パネル毎に最適化すれば良い。
【0120】
図6は、本実施の形態を対角13.3インチXGA(解像度1024*RGB*768)に適用した場合の寄生容量Cgdに起因するレベルシフトの走査線上の位置に対する測定結果を示す。図6から明らかなように、本実施の形態によれば、表示パネル内のレベルシフト△Vdの傾斜分布(不均一さ)は完全になくなり、また、△Vdの大きさ自体も小さくなっていることがわかる。
【0121】
図5に示したように、VG(j)において、立ち下がりの波形はVghからVglの全レベルの立ち下がりにおいて傾斜させる必要はない。つまり、図6は、TFTのオン領域でのゲート立ち下がり傾斜が、表示面内のレベルシフト△Vdのばらつきに重要であることを示している。言い換えれば、いったんTFTがオフ領域にはいるとゲート立ち下がりのスピードに依存しない。よって、このような若干の立ち下がり波形の形成で十分な効果が得られる。
【0122】
〔実施の形態4〕
上述の実施の形態3では、走査信号線立ち下がりの傾斜時間が、Stc信号のL期間にて調整され、傾斜量Vslopeが抵抗Rcnt及びコンデンサCcntを可変してその時定数を調整することによって、その立ち下がりスピードを制御した。しかしながら、さらに大型表示装置の場合、走査信号線と信号線の各交差部の寄生容量や表示状態で、走査信号線の保持電荷の大きさが異なり、自然放電による方式では、立ち下がりスピードが安定せず本来の目的とは別に、表示ノイズの発生等の新たな問題を招来する場合がある。本実施の形態は、このような不具合を解決するものである。以下に詳細に説明する。
【0123】
図7は本実施の形態の走査信号線駆動回路の要部を示し、その主要部の波形を図8に示す。図7の信号Stcは、傾斜期間制御信号(充電制御信号、及び放電制御信号)であり、コンデンサCctに並列に接続されたスイッチSW3の開閉制御を行う。定電流源Ictは抵抗Rctを介してコンデンサCctの一端に接続されており、コンデンサCctの他端は接地されている。コンデンサCctの両端の電圧Vctは、抵抗R3を介してオペアンプOPの反転入力端子に接続されている。このオペアンプOPの反転入力端子と出力端子との間には抵抗R4が接続されている。
【0124】
上記Stc信号は、図5に示したように、クロック信号(GCK)と同期するように形成されればよく、例えばモノマルチバイブレータ等(図示しない)を使用して構成できる。上記スイッチSW3は、上記Stc信号がハイレベルの期間中に閉状態になる一方、ローレベルの期間中に開状態になる。
【0125】
一方、オペアンプOPの非反転入力端子には抵抗R2及び抵抗R1の一端がそれぞれ接続されている。抵抗R2の他端は接地されており、抵抗R1の他端は信号電圧Vddが印加される。この信号電圧Vddは、上記TFTをオン状態にするのに十分なレベルVghを有する直流電圧である。オペアンプOPの出力端子からは、出力信号VD1bが、走査信号として、図10に示す走査信号線駆動回路300の入力端子VD1へ送られる。
【0126】
上記オペアンプOP、抵抗R1、R2、R3、及びR4は減算部を構成するものである。この減算部では、次の減算処理が行われる。
【0127】
VD1b=Vdd・(R2/(R1+R2))・(1+(R4/R3)) − (R4/R3)・Vct
ここで、R1=R4、R2=R3、及びA=R4/R3とすると、VD1b=Vdd−A・Vctとなる。
【0128】
図8を参照しながら、図7に示す回路の動作を以下に説明する。
【0129】
上記Stc信号がローレベルの期間中、上記スイッチSW3は開状態になるので、抵抗Rctを介して定電流源IctからコンデンサCctへ充電され、電圧Vctは図8に示すようにノコギリ波状に変化する。減算部においては、電圧VctをA(=R4/R3)倍されたものが信号電圧Vddから減算され、図8に示すように、出力信号VD1bとして出力される(VghからVslopeで減少する)。したがって、Aを変化させることによって、任意のVslopeで出力信号VD1bを立ち下げることが可能となる。
【0130】
これに対して、上記Stc信号がハイレベルの期間中、上記スイッチSW3は閉状態になるので、コンデンサCctに充電された電荷は、スイッチSW3を介して放電され、コンデンサCctの両端の電圧Vctは図8に示すようにゼロになる。減算部においては、信号電圧Vddから電圧VctをA(=R4/R3)倍されたものが減算されるが、電圧Vctがゼロゆえ、信号電圧Vddが、図8に示すように、出力信号VD1bとして出力される。
【0131】
以上のように、電圧Vctは、信号Stcの制御に伴って、最大振幅がVcthのノコギリ波となり、出力信号VD1bは傾斜期間Ts1ope、傾斜量Vslopeの波形となるが、この傾斜量Vslopeは、Vslope=Vcth・(R4/R3)となり抵抗R4、R3の設定で容易に調整できる。しかも、出力信号VD1bはオペアンプOPの出力であるので、インピーダンスが低くなる(次段からオペアンプOPを見た場合のインピーダンスが小さくなる)。
【0132】
本実施の形態によれば、どのような液晶表示装置の場合であっても、各々の装置に適合した最適な立ち下がり特性を備えた走査信号用スロープ波形を作り出すことが可能となる。
【0133】
なお、上記実施の形態2乃至4においては、上記実施の形態1で説明したように、上記のように立ち下がり波形の変化量を走査線上の位置に関係なくほぼ同じにするためには、上記立ち下がりの制御が、走査信号線が備える信号遅延伝達特性に基づいて行われれることが好ましい。また、上記信号遅延伝播特性に基づいて上記立ち下がりの制御を行う代わりに、上記薄膜トランジスタのゲート電圧−ドレイン電流特性に基づいて、上記走査信号の立ち下がりの傾斜を制御するようにしてもよい。更に、上記の信号遅延伝播特性と、薄膜トランジスタのゲート電圧−ドレイン電流特性との双方に基づいて、上記走査信号の立ち下がりの傾斜を制御することが、より好ましい。
【0134】
以上のように、本発明の表示装置は、走査信号線と、前記走査信号線にゲート電極が接続された薄膜トランジスタと前記薄膜トランジスタのソース電極に接続された映像信号線と、前記薄膜トランジスタのドレイン電極に接続された画素電極と、前記画素電極と前記走査信号線との間に形成された付加容量素子と、前記ドレイン電極と対向電極との間に形成された液晶容量素子とからなる画素において、走査信号線に書き込みパルスの走査レベルから非走査レベルヘの状態変化が任意に傾斜をもち緩やかであることを特徴としている。この場合、書き込みパルスの走査レベルから非走査レベルヘの状態変化が、該走査信号線の信号遅延伝達特性を考慮した、任意傾斜であることが好ましい。
【0135】
上記表示装置において、書き込みパルスの走査レベルから非走査レベルヘの状態変化が、上記薄膜トランジスタのV−I特性を考慮して任意の傾斜をもち緩かであることが好ましい。
【0136】
また、上記構成において、書き込みパルスの走査レベルから非走査レベルヘの状態変化が、上記走査信号線の信号遅延伝達特性と、該薄膜トランジスタのV−I特性の双方を考慮して任意の傾斜をもち緩やかであることが好ましい。
【0137】
本発明の他の表示装置は、複数の画素電極と、対応する画素電極にデータ信号を供給するための映像信号線と、これに直交するする走査信号線とを備え、その各交点にスイッチ素子を備え、該走査信号線に供給されるスイッチ素子を制御するための走査信号により該画素電極にデータ信号を供給する表示装置であって、該走査信号の走査信号が走査レベルから非走査レベルヘの状態変化が任意に傾斜をもち緩やかであることを特徴としている。
【0138】
上記走査線駆動回路から該複数のスイッチ素子までの信号伝送経路は、信号遅延伝達特性を有するものであることが好ましい。上記複数のスイッチ素子のスイッチ特性は、完全なオン、オフの2値の特性でなく中間的な導通状態が存在することが好ましい。
【0139】
また、本発明の更に他の表示装置は、複数の画素電極と、対応する画素電極にデータ信号を供給するための映像信号線と、これに直交するする走査信号線と、該走査信号線を駆動するための走査信号線駆動回路とを備え、その交点に薄膜トランジスタを形成した表示装置であって、走査信号の出力状態変化の速さを任意に調整できる機能を有する走査線駆動回路を備えたことを特徴としている。
【0140】
この場合、走査信号のレベル変化の速さが、該走査信号線の信号遅延伝達特性を考慮したものであることが好ましい。また、走査信号のレベル変化の速さが、、該薄膜トランジスタのV−I特性を考慮したものであることも好ましい。走査信号のレベル変化の速さが、該走査信号練の信号遅延伝達特性と、該薄膜トランジスタのV−I特性の双方を考慮したものであることが更に好ましい。
【0141】
本発明の他の表示装置は、複数の画素電極と、対応する画素電極にデータ信号を供給するための映像信号線と、これに直交するする走査信号線と、該走査信号練を駆動するための走査信号線駆動回路とを備え、その交点に薄膜トランジスタを形成した表示装置であって、走査線駆動回路に入力される電圧が、ノコギリ波状のものであることを特徴としている。
【0142】
この場合、走査線駆動回路に入力される電圧は、間欠的なノコギリ波状のものであることが好ましい。これらノコギリ波状の電圧の傾斜は、走査信号線の信号遅延伝達特性を考慮したものであることが好ましい。これらノコギリ波状の電圧の傾斜は、薄膜トランジスタのV−I特性を考慮したものであることが好ましく、走査信号線の信号遅延伝達特性と、薄膜トランジスタのV−I特性との双方を考慮したものであることがより好ましい。
【0143】
上記本発明によれば、走査線駆動回路の走査信号の立ち下がり波形が、出力する走査線の信号遅延伝播特性の影響を見かけ上、小さくでき、走査線上の各々の場所での立ち下がりスピードが同じになることにより、寄生容量Cgdに起因して画素電位Vdに生じるレベルシフト△Vdの大きさを表示面内で均一にすることができる。
【0144】
さらに、走査信号の立ち下がり波形が、緩やかなため、TFTのリニアオン領域特性を有効に利用でき、寄生容量Cgdに起因して画素電位Vdに生じるレベルシフト△Vdの大きさ自体を小さくできる。その結果、画素電位に寄生的に生じるレベルシフトを面内で均一旦つ小さくすることができ、フリッカ、焼き付け残像等の発生を十分に低減させ、高精細、高品位な表示装置が得られる。
【0145】
以上のように、本発明によれば、液晶表示装置のその構造上からくる寄生容量による画素電位に生じるレベルシフト量を面内で均一にすること、及び/又は該レベルシフト量自体を小さくすることが可能となるので、フリッカのない、また焼き付け残像等のない低消費電力の表示装置を実現できる。即ち、表示品位、及び信頼性をはるかに向上させた表示装置及び表示方法が実現でき、本発明によって得られた効果は極めて大きい。
【0146】
また、液晶表示装置の交流駆動には信号線の極性をフレーム毎に切り替えるフレーム反転駆動や、1水平信号毎に切り替えるライン反転駆動、画素毎に切り替えるドット反転駆動など多種多様存在するが、本発明はこれらの駆動方法に依存することなく、各々の駆動方法に有効であることは言うまでもない。
【0147】
【発明の効果】
請求項1に係る発明の表示装置は、以上のように、複数の画素電極と、前記画素電極のそれぞれに接続されたスイッチ素子と、前記画素電極にスイッチ素子を介してデータ信号を供給する映像信号線と、前記映像信号線に交差して設けられ前記スイッチ素子に接続された複数の走査信号線と、前記スイッチ素子のオン状態およびオフ状態を決める走査信号を前記スイッチ素子に供給するように前記走査信号線に出力して前記走査信号線を駆動する駆動回路とを備える表示装置において、前記駆動回路は、前記走査信号の立ち下がりを制御し、前記立ち下がりを1水平期間以内に終了させ、前記スイッチ素子は、ゲートが前記走査信号線に、ソースが前記映像信号線に、ドレインが前記画素電極にそれぞれ接続された薄膜トランジスタであり、前記走査信号は、前記薄膜トランジスタをオン状態にするゲートオン電圧と、オフ状態にするゲートオフ電圧とからなり、前記駆動回路は、1走査期間に同期した充電制御信号および放電制御信号を出力する制御部と、前記充電制御信号を受けると充電を行なって傾斜制御電圧を出力する一方、前記放電制御信号を受けると放電により該傾斜制御電圧をゼロにする傾斜電圧制御部と、前記充電時に前記ゲートオン電圧から前記傾斜制御電圧を差し引いたものをゲートオン電圧として出力する一方、前記放電時に前記ゲートオン電圧をそのまま出力する減算部とを備えている。
【0148】
それゆえ、走査信号を急峻に立ち下がらないように制御することが可能となり、これにより、上記寄生容量コンデンサに起因する画素電位のレベルシフトが低減されるので、表示画像にフリッカや表示劣化(焼き付け残像等の表示不具合を含む)が生じることを回避できる。この結果、高精細且つ高品位な表示装置を提供できるという効果を奏する。
【0149】
また、走査期間毎に、充電、放電のタイミングや、放電量を制御することによって、任意の立ち下がり傾斜を備えた走査信号を出力することができると共に、大型表示装置に適用した場合でも、立ち下がりスピードが安定し、従来発生していた表示ノイズ等の新たな問題の発生を確実に回避できるという効果を併せて奏する。
【0150】
請求項2に係る発明の表示装置は、以上のように、請求項1の発明において、前記駆動回路は、前記走査信号線が備える信号遅延伝達特性に基づいて、前記走査信号の前記走査信号線上の位置に応じた波形なまりの差が小さくなるような傾斜で前記走査信号が立ち下がるように制御するようになっている。
【0151】
それゆえ、請求項1の発明に係る効果に加えて、走査信号線上であれば、どこでも、走査信号の立ち下がりの傾斜を略同じに揃うので、各画素電位のレベルシフトを略均一にできる。レベルシフトの均一性により、特に、画面の大型化及び画面の高精細化に対応可能となるという効果を併せて奏する。
【0152】
請求項3に係る発明の表示装置は、以上のように、請求項1の発明において、前記スイッチ素子は、ゲートが前記走査信号線に、ソースが前記映像信号線に、ドレインが前記画素電極にそれぞれ接続された薄膜トランジスタであり、前記駆動回路は、前記薄膜トランジスタのゲート電圧−ドレイン電流特性に基づいて、前記走査信号の立ち下がりの傾斜を制御するようになっている。
【0153】
それゆえ、請求項1の発明に係る効果に加えて、薄膜トランジスタの上記リニアに変化する領域に影響を受けるように、上記走査信号の立ち下がりの傾斜を制御することが可能となる。このように制御すれば、走査信号の立ち下がりは傾斜すると共に、薄膜トランジスタのオンからオフへの状態変化も上記電圧−電流特性に基づいてリニアに変化するので、寄生容量コンデンサに起因する画素電位のレベルシフトを確実に低減することが可能となるという効果を併せて奏する。
【0154】
請求項4に係る発明の表示装置は、以上のように、請求項2の発明において、前記スイッチ素子は、ゲートが前記走査信号線に、ソースが前記映像信号線に、ドレインが前記画素電極にそれぞれ接続された薄膜トランジスタであり、前記駆動回路は、更に、前記薄膜トランジスタのゲート電圧−ドレイン電流特性に基づいて、前記走査信号の立ち下がりの傾斜を制御するようになっている。
【0155】
それゆえ、請求項2の発明に係る効果に加えて、請求項3の効果のように、薄膜トランジスタの上記リニアに変化する領域に影響を受けるように、上記走査信号の立ち下がりの傾斜を制御することが可能となり、このように制御すれば、走査信号の立ち下がりは傾斜すると共に、薄膜トランジスタのオンからオフへの状態変化も上記電圧−電流特性に基づいてリニアに変化するので、寄生容量コンデンサに起因する画素電位のレベルシフト自体を確実に低減することができる。
【0156】
即ち、請求項4の発明によれば、走査信号線上であれば、どこでも、走査信号の立ち下がりの傾斜を略同じに揃えることが可能となるので、各画素電位のレベルシフトが略均一になると共に、上記リニアに変化する領域を利用するので、レベルシフト自体を小さくできると共に、低消費電力な表示装置を実現できるという効果を併せて奏する。
【0157】
他の第1の表示装置は、以上のように、複数の画素電極と、前記画素電極のそれぞれに接続されたスイッチ素子と、前記画素電極にスイッチ素子を介してデータ信号を供給する映像信号線と、前記映像信号線に交差して設けられ前記スイッチ素子に接続された複数の走査信号線と、前記スイッチ素子のオン状態およびオフ状態を決める走査信号を前記スイッチ素子に供給するように前記走査信号線に出力して前記走査信号線を駆動する駆動回路とを備える表示装置において、前記駆動回路は、前記走査信号の立ち下がりを制御し、前記立ち下がりを1水平期間以内に終了させるようになっている。
【0158】
それゆえ、走査信号を急峻に立ち下がらないように制御することが可能となり、これにより、上記寄生容量コンデンサに起因する画素電位のレベルシフトが低減されるので、表示画像にフリッカや表示劣化(焼き付け残像等の表示不具合を含む)が生じることを回避できる。この結果、高精細且つ高品位な表示装置を提供できるという効果を奏する。
【0159】
他の第2の表示装置は、以上のように、他の第1の表示装置において、前記駆動回路は、前記走査信号線が備える信号遅延伝達特性に基づいて、前記走査信号が前記走査信号線上の位置に無関係に略同じ傾斜で立ち下がるように制御するようになっている。
【0160】
それゆえ、他の第1の表示装置に係る効果に加えて、走査信号線上であれば、どこでも、走査信号の立ち下がりの傾斜を略同じに揃うので、各画素電位のレベルシフトを略均一にできる。レベルシフトの均一性により、特に、画面の大型化及び画面の高精細化に対応可能となるという効果を併せて奏する。
【0161】
他の第3の表示装置は、以上のように、他の第1の表示装置において、前記スイッチ素子は、ゲートが前記走査信号線に、ソースが前記映像信号線に、ドレインが前記画素電極にそれぞれ接続された薄膜トランジスタであり、前記駆動回路は、前記薄膜トランジスタのゲート電圧−ドレイン電流特性に基づいて、前記走査信号の立ち下がりの傾斜を制御するようになっている。
【0162】
それゆえ、他の第1の表示装置に係る効果に加えて、薄膜トランジスタの上記リニアに変化する領域に影響を受けるように、上記走査信号の立ち下がりの傾斜を制御することが可能となる。このように制御すれば、走査信号の立ち下がりは傾斜すると共に、薄膜トランジスタのオンからオフへの状態変化も上記電圧−電流特性に基づいてリニアに変化するので、寄生容量コンデンサに起因する画素電位のレベルシフトを確実に低減することが可能となるという効果を併せて奏する。
【0163】
他の第4の表示装置は、以上のように、他の第2の表示装置において、前記スイッチ素子は、ゲートが前記走査信号線に、ソースが前記映像信号線に、ドレインが前記画素電極にそれぞれ接続された薄膜トランジスタであり、前記駆動回路は、更に、前記薄膜トランジスタのゲート電圧−ドレイン電流特性に基づいて、前記走査信号の立ち下がりの傾斜を制御するようになっている。
【0164】
それゆえ、他の第2の表示装置に係る効果に加えて、他の第3の表示装置の効果のように、薄膜トランジスタの上記リニアに変化する領域に影響を受けるように、上記走査信号の立ち下がりの傾斜を制御することが可能となり、このように制御すれば、走査信号の立ち下がりは傾斜すると共に、薄膜トランジスタのオンからオフへの状態変化も上記電圧−電流特性に基づいてリニアに変化するので、寄生容量コンデンサに起因する画素電位のレベルシフト自体を確実に低減することができる。
【0165】
即ち、他の第4の表示装置によれば、走査信号線上であれば、どこでも、走査信号の立ち下がりの傾斜を略同じに揃えることが可能となるので、各画素電位のレベルシフトが略均一になると共に、上記リニアに変化する領域を利用するので、レベルシフト自体を小さくできると共に、低消費電力な表示装置を実現できるという効果を併せて奏する。
【0166】
他の第5の表示装置は、以上のように、他の第1ないし第4のそれぞれの表示装置において、前記スイッチ素子は、ゲートが前記走査信号線に、ソースが前記映像信号線に、ドレインが前記画素電極にそれぞれ接続された薄膜トランジスタであり、前記走査信号は、前記薄膜トランジスタをオン状態にするゲートオン電圧と、オフ状態にするゲートオフ電圧とからなり、前記駆動回路は、カスケード接続され、前記データ信号が入力される複数のフリップフロップからなるシフトレジスタ部と、前記ゲートオフ電圧の立ち下がりの傾斜を制御する傾斜制御部と、前記の各フリップフロップからの出力に応じて前記ゲートオン電圧と前記ゲートオフ電圧とを切り替えるスイッチ部とからなる。
【0167】
それゆえ、従来の駆動回路(ゲートドライバ)に傾斜制御部を追加するという簡単な構成で、他の第1ないし第4のそれぞれの表示装置に係る効果を確実に奏する。
【0168】
他の第6の表示装置は、以上のように、他の第1ないし第4のそれぞれの表示装置において、前記スイッチ素子は、ゲートが前記走査信号線に、ソースが前記映像信号線に、ドレインが前記画素電極にそれぞれ接続された薄膜トランジスタであり、前記走査信号は、前記薄膜トランジスタをオン状態にするゲートオン電圧と、オフ状態にするゲートオフ電圧とからなり、前記駆動回路は、1走査期間に同期した放電制御信号を出力する制御部と、通常は前記ゲートオン電圧を生成する一方、前記放電制御信号を受けると前記ゲートオン電圧を放電する駆動電圧生成部とを備えている。
【0169】
それゆえ、他の第1ないし第4のそれぞれの表示装置に係る効果に加えて、走査期間毎に、放電のタイミングや、放電量を制御することにより、任意の立ち下がり傾斜を備えた走査信号を出力することができると共に、従来の安価な汎用ゲートドライバを使用できるのでコスト低減が可能となるという効果を併せて奏する。
【0170】
第1の表示方法は、以上のように、複数の画素電極にデータ信号を映像信号線を介して供給し、該映像信号線に交差した走査信号線を介して走査信号を供給して駆動し、表示を行う表示方法において、前記駆動の際に、前記走査信号の立ち下がりを制御し、前記立ち下がりを1水平期間以内に終了させる。
【0171】
それゆえ、走査信号の立ち下がりが制御されるので、該走査信号を急峻に立ち下がらないように制御することが可能となる。これにより、上記寄生容量コンデンサに起因する画素電位のレベルシフトは低減されるので、表示画像にフリッカや表示劣化(焼き付け残像等の表示不具合を含む)が生じることを回避できる。この結果、高精細且つ高品位な表示装置を提供できるという効果を奏する。
【0172】
第2の表示方法は、以上のように、第1の表示方法において、前記駆動の際に、前記走査信号線が備える信号遅延伝達特性に基づいて、前記走査信号が前記走査信号線上の位置に無関係に略同じ傾斜で立ち下がるように制御する。
【0173】
それゆえ、第1の表示方法に係る効果に加えて、走査信号線上であれば、どこでも、走査信号の立ち下がりの傾斜を略同じに揃うので、各画素電位のレベルシフトを略均一にできる。レベルシフトの均一性により、特に、画面の大型化及び画面の高精細化に対応可能となるという効果を併せて奏する。
【0174】
第3の表示方法は、以上のように、第1の表示方法において、前記駆動の際に、前記映像信号と前記走査信号線との交差部に設けられた複数の薄膜トランジスタのゲート電圧−ドレイン電流特性に基づいて、前記走査信号の立ち下がりの傾斜を制御する。
【0175】
それゆえ、第1の表示方法に係る効果に加えて、薄膜トランジスタの上記リニアに変化する領域に影響を受けるように、上記走査信号の立ち下がりの傾斜を制御することが可能となる。このように制御すれば、走査信号の立ち下がりは傾斜すると共に、薄膜トランジスタのオンからオフへの状態変化も上記電圧−電流特性に基づいてリニアに変化するので、寄生容量コンデンサに起因する画素電位のレベルシフト自体を確実に低減することができるという効果を併せて奏する。
【0176】
第4の表示方法は、以上のように、第2の表示方法において、前記駆動の際に、更に、前記映像信号と前記走査信号線との交差部に設けられた複数の薄膜トランジスタのゲート電圧−ドレイン電流特性に基づいて、前記走査信号の立ち下がりの傾斜を制御する。
【0177】
それゆえ、第2の表示方法に係る効果に加えて、第3の表示方法の効果のように、薄膜トランジスタの上記リニアに変化する領域に影響を受けるように、上記走査信号の立ち下がりの傾斜を制御することが可能となり、このように制御すれば、走査信号の立ち下がりは傾斜するとともに、薄膜トランジスタのオンからオフへの状態変化も上記電圧−電流特性に基づいてリニアに変化するので、寄生容量コンデンサに起因する画素電位のレベルシフト自体を確実に低減することができる。
【0178】
即ち、第4の表示方法によれば、走査信号線上であれば、どこでも、走査信号の立ち下がりの傾斜を略同じに揃えることが可能となるので、各画素電位のレベルシフトが略均一になると共に、薄膜トランジスタのオンからオフへの状態変化も上記電圧−電流特性に基づいてリニアに変化するので、寄生容量コンデンサに起因する画素電位のレベルシフト自体を確実に低減することができる。該レベルシフト自体が小さくなるという効果を併せて奏する。
【図面の簡単な説明】
【図1】本発明の実施の形態に係る走査信号線駆動回路の各部出力波形を示す波形図である。
【図2】図1の走査信号線入力付近の走査波形、走査信号線終端付近の走査信号線波形、各々の画素電位を示す波形図である。
【図3】本発明の他の実施の形態に係る走査信号線駆動回路の構成例を示す説明図である。
【図4】本発明の更に他の実施の形態に係る走査信号線駆動回路の構成例を示すブロック図である。
【図5】図4の要部の波形図である。
【図6】図4の構成を対角13.3インチXGA(解像度1024*RGB*768)に適用した場合の寄生容量Cgdに起因するレベルシフトの特性を従来の構成と比較した結果を示す説明図である。
【図7】本発明の他の実施の形態に係る走査信号線駆動回路の構成例を示す回路図である。
【図8】図7の構成における要部の波形図である。
【図9】従来の液晶表示装置の構成を示す説明図である。
【図10】従来の走査信号線駆動回路の構成例を示す説明図である。
【図11】画素容量と補助容量とが対向電極駆動回路の対向電位に並列に接続されている構成における1表示画素の等価回路図である。
【図12】従来の液晶表示装置の駆動波形図である。
【図13】本発明及び従来技術の双方に使用する説明図であり、薄膜トランジスタが完全なON/OFFスイッチではなく、リニアなゲート電圧−ドレイン電流特性を有することを示す説明図である。
【図14】1本の走査信号線の信号伝播遅延に着目した場合の伝播等価回路である。
【図15】走査信号線に上記走査信号線駆動回路から入力された走査信号が走査信号線の信号遅延伝播特性によりパネル内部でなまっていく様子を示す説明図である。
【符号の説明】
GCK クロック信号
GSP データ信号
VD1 入力端子
VD2 入力端子
3a シフトレジスタ部
3b 選択スイッチ(スイッチ部)
SC スルーレイトコントロール素子(傾斜制御部)
105 走査信号線
200 走査信号線駆動回路(駆動回路)
SW1 スイッチ
SW2 スイッチ
SW3 スイッチ
Ict 定電流源
OP オペアンプ(減算部)
VG 走査信号

Claims (6)

  1. 複数の画素電極と、前記画素電極のそれぞれに接続されたスイッチ素子と、前記画素電極にスイッチ素子を介してデータ信号を供給する映像信号線と、前記映像信号線に交差して設けられ前記スイッチ素子に接続された複数の走査信号線と、前記スイッチ素子のオン状態およびオフ状態を決める走査信号を前記スイッチ素子に供給するように前記走査信号線に出力して前記走査信号線を駆動する駆動回路とを備える表示装置において、
    前記駆動回路は、前記走査信号の立ち下がりを制御し、前記立ち下がりを1水平期間以内に終了させ
    前記スイッチ素子は、ゲートが前記走査信号線に、ソースが前記映像信号線に、ドレインが前記画素電極にそれぞれ接続された薄膜トランジスタであり、
    前記走査信号は、前記薄膜トランジスタをオン状態にするゲートオン電圧と、オフ状態にするゲートオフ電圧とからなり、
    前記駆動回路は、1走査期間に同期した充電制御信号および放電制御信号を出力する制御部と、前記充電制御信号を受けると充電を行なって傾斜制御電圧を出力する一方、前記放電制御信号を受けると放電により該傾斜制御電圧をゼロにする傾斜電圧制御部と、前記充電時に前記ゲートオン電圧から前記傾斜制御電圧の所定数倍の電圧を差し引いたものをゲートオン電圧として出力する一方、前記放電時に前記ゲートオン電圧をそのまま出力する減算部とを備えたことを特徴とする表示装置。
  2. 前記駆動回路は、前記走査信号線が備える信号遅延伝達特性に基づいて、前記走査信号の前記走査信号線上の位置に応じた波形なまりの差が小さくなるような傾斜で前記走査信号が立ち下がるように制御することを特徴とする請求項1に記載の表示装置。
  3. 前記スイッチ素子は、ゲートが前記走査信号線に、ソースが前記映像信号線に、ドレインが前記画素電極にそれぞれ接続された薄膜トランジスタであり、
    前記駆動回路は、前記薄膜トランジスタのゲート電圧−ドレイン電流特性に基づいて、前記走査信号の立ち下がりの傾斜を制御することを特徴とする請求項1に記載の表示装置。
  4. 前記スイッチ素子は、ゲートが前記走査信号線に、ソースが前記映像信号線に、ドレインが前記画素電極にそれぞれ接続された薄膜トランジスタであり、
    前記駆動回路は、更に、前記薄膜トランジスタのゲート電圧−ドレイン電流特性に基づいて、前記走査信号の立ち下がりの傾斜を制御することを特徴とする請求項2に記載の表示装置。
  5. 前記傾斜電圧制御部は、
    定電流源と、該定電流源からの電流によって充電されるコンデンサと、該コンデンサの充電電圧を放電するためのスイッチとを有し、前記制御部よりの前記充電制御信号に基づいて、前記スイッチがオフとなり、前記定電流源からの充電が行われると共に、前記制御部よりの前記放電制御信号に基づいて、前記スイッチがオンとなり、前記コンデンサの放電が行われる構成であることを特徴とする請求項1ないし4のいずれかに記載の表示装置。
  6. 前記減算部は、非反転入力端子に一定電圧が入力されるオペアンプと、前記オペアンプの反転入力端子に入力抵抗として接続された第1の抵抗と、前記オペアンプの出力端子と反転入力端子との間にフィードバック抵抗として接続された第2の抵抗とを有し、
    前記傾斜電圧制御部の出力電圧が、前記第1の抵抗の前記反転入力端子側とは反対側の 一端に入力されることを特徴とする請求項1ないし5のいずれかに記載の表示装置。
JP2002313514A 2002-10-28 2002-10-28 表示装置 Expired - Lifetime JP3628676B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002313514A JP3628676B2 (ja) 2002-10-28 2002-10-28 表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002313514A JP3628676B2 (ja) 2002-10-28 2002-10-28 表示装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP08199498A Division JP3406508B2 (ja) 1998-03-27 1998-03-27 表示装置および表示方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2003131839A Division JP3681734B2 (ja) 2003-05-09 2003-05-09 表示装置および表示方法

Publications (2)

Publication Number Publication Date
JP2003208141A JP2003208141A (ja) 2003-07-25
JP3628676B2 true JP3628676B2 (ja) 2005-03-16

Family

ID=27655771

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002313514A Expired - Lifetime JP3628676B2 (ja) 2002-10-28 2002-10-28 表示装置

Country Status (1)

Country Link
JP (1) JP3628676B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014153836A1 (zh) * 2013-03-27 2014-10-02 京东方科技集团股份有限公司 栅极驱动电路、显示面板及显示装置
CN107545873A (zh) * 2017-10-26 2018-01-05 惠科股份有限公司 一种显示设备

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4060256B2 (ja) * 2003-09-18 2008-03-12 シャープ株式会社 表示装置および表示方法
JP2006330701A (ja) 2005-04-26 2006-12-07 Canon Inc 走査回路、走査装置、画像表示装置およびテレビジョン装置
TWI389071B (zh) 2008-01-25 2013-03-11 Au Optronics Corp 平面顯示裝置、控制電路及其控制方法
CN103489408B (zh) * 2013-10-23 2016-04-13 苏州天微工业技术有限公司 显示屏驱动控制电路和显示屏
CN106847153B (zh) * 2017-01-22 2019-11-19 惠科股份有限公司 一种扫描电路、显示设备和扫描电路的驱动方法
CN107680545A (zh) * 2017-09-27 2018-02-09 惠科股份有限公司 显示装置及其驱动方法
US11145269B2 (en) * 2019-08-02 2021-10-12 Sakai Display Products Corporation Display apparatus accurately reducing display non-uniformity
CN110782827B (zh) * 2019-11-28 2023-07-21 京东方科技集团股份有限公司 栅极驱动电路、电压调节方法和显示装置
CN113362716B (zh) * 2021-06-17 2022-08-05 武汉华星光电技术有限公司 显示面板、显示装置及驱动芯片
CN114203128B (zh) * 2021-12-17 2022-11-15 武汉京东方光电科技有限公司 一种显示面板驱动方法、电路及显示装置
CN114241994A (zh) * 2022-01-20 2022-03-25 集璞(上海)科技有限公司 像素驱动电路以及显示面板

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014153836A1 (zh) * 2013-03-27 2014-10-02 京东方科技集团股份有限公司 栅极驱动电路、显示面板及显示装置
CN107545873A (zh) * 2017-10-26 2018-01-05 惠科股份有限公司 一种显示设备

Also Published As

Publication number Publication date
JP2003208141A (ja) 2003-07-25

Similar Documents

Publication Publication Date Title
JP3406508B2 (ja) 表示装置および表示方法
JP4060256B2 (ja) 表示装置および表示方法
JP4704438B2 (ja) 表示装置
US20100289785A1 (en) Display apparatus
US9336738B2 (en) Display controller configured to maintain a stable pixel writing period and a gate slope period when a refresh rate is changed, display device, and control method for controlling display system and display device
JP4330059B2 (ja) 液晶表示装置及びその駆動制御方法
JP3628676B2 (ja) 表示装置
JP3715306B2 (ja) 表示装置および表示方法
JP3681734B2 (ja) 表示装置および表示方法
JP3182350B2 (ja) 液晶表示装置の駆動法
JP4137957B2 (ja) 表示装置及びこの表示装置に用いる走査信号線駆動回路
JP2008191687A (ja) 表示装置
JP3745362B2 (ja) 表示装置および表示方法
JP3832667B2 (ja) 表示装置
JP3795509B2 (ja) 表示装置および表示方法
JP3754056B2 (ja) 表示装置および表示方法
JP3754060B2 (ja) 表示装置および表示方法
JP2011128642A (ja) 表示装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040817

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041018

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041207

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041208

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071217

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081217

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091217

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091217

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101217

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101217

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111217

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111217

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121217

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121217

Year of fee payment: 8

EXPY Cancellation because of completion of term