KR20070068096A - 액정 표시 장치 - Google Patents

액정 표시 장치 Download PDF

Info

Publication number
KR20070068096A
KR20070068096A KR1020050129842A KR20050129842A KR20070068096A KR 20070068096 A KR20070068096 A KR 20070068096A KR 1020050129842 A KR1020050129842 A KR 1020050129842A KR 20050129842 A KR20050129842 A KR 20050129842A KR 20070068096 A KR20070068096 A KR 20070068096A
Authority
KR
South Korea
Prior art keywords
gate
voltage
kickback
liquid crystal
level
Prior art date
Application number
KR1020050129842A
Other languages
English (en)
Inventor
김성일
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050129842A priority Critical patent/KR20070068096A/ko
Publication of KR20070068096A publication Critical patent/KR20070068096A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G09G2300/0866—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes by means of changes in the pixel supply voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance

Abstract

액정 표시 장치는 게이트 라인을 구동하기 위한 전압이 게이트 온 전압에서 게이트 오프 전압으로 변화하기 전에, 타이밍 컨트롤러로부터 제공된 킥백 신호에 응답해서 게이트 온 전압을 제 1 레벨보다 낮은 제 2 레벨까지 낮춤으로써 킥백 전압에 의한 화질 저하를 방지할 수 있다.

Description

액정 표시 장치{LIQUID CRYSTAL DISPLAY}
도 1은 본 발명의 바람직한 실시예에 따른 액정 표시 장치의 구성을 보여주는 도면;
도 2는 본 발명의 바람직한 실시예에 따른 전압 발생기 내에 구성되는 킥백 보상 회로를 보여주는 도면; 그리고
도 3은 도 2에 도시된 킥백 보상 회로에 의해서 게이트 온 전압과 게이트 오프 전압의 차가 감소된 것을 보여주는 타이밍도이다.
*도면의 주요 부분에 대한 설명
100 : 액정 표시 장치 110 : 타이밍 컨트롤러
120 : 전압 발생기 130 : 게이트 드라이버
140 : 소스 드라이버 150 : 액정 패널
본 발명은 액정 표시 장치에 관한 것으로, 구체적으로, 영상의 표시 품질을 향상할 수 있는 액정 표시 장치에 관한 것이다.
액정 표시 장치는 두 기판 사이에 주입되어 있는 이방성 유전율을 갖는 액정 물질에 전계(electric field)를 인가하고 이 전계의 세기를 조절하여 기판에 투과되는 빛의 양을 조절함으로써 원하는 화상 신호를 얻는 표시 장치이다. 액정 표시 장치를 구성하는 투명 유리 기판 중 하나의 내부 표면에는 다수의 화소 전극이 매트릭스 형태로 배열되며, 다른 유리 기판의 내부 표면에는 화소 전극들에 각각 대응하는 다수의 대향 전극이 배열된다. 각 화소 전극과 대향 전극을 구성하는 전극 쌍들은 그 사이에 주입된 액정 물질과 함께 액정 셀을 구성하며, 각 전극 쌍으로의 전압 인가를 통해 액정 셀의 광 전달 특성(light transmission characteristic)이 선택적으로 제어되어 의도하는 화상 표시가 이루어진다.
이러한 액정 표시 장치는 휴대가 간편한 플랫 패널(flat panel)형 디스플레이 중에서 대표적인 것으로서, 이 중에서도 박막 트랜지스터(thin film transistor: TFT)를 스위칭 소자로 이용한 박막 트랜지스터-액정 표시 장치가 주로 이용되고 있다.
박막 트랜지스터-액정 표시 장치에서 박막 트랜지스터는 행렬의 형태로 배열되어 있는 다수의 화소에 각각 대응하여 형성되는 것이 일반적이며, 각각의 화소에는 박막 트랜지스터의 제어에 따라 화상 신호가 전달되는 화소 전극이 각각 형성되어 있다. 또한, 박막 트랜지스터 기판에는 게이트 구동 집적 회로의 출력 단자와 각각 연결되어 화소를 제어하기 위해 게이트 신호를 공급하는 게이트 라인과, 데이터 구동 집적 회로의 출력 단자와 각각 연결되어 화상 신호를 공급하며 게이트 라인과 교차하여 행렬의 화소를 정의하는 데이터 라인이 매트릭스 형태로 형성되어 있으며 이러한 게이트 라인과 데이터 라인은 화소의 화소 전극과 박막 트랜지스터 를 통하여 각각 연결되어 있다.
이와 같은 배열의 액정 패널의 동작 원리는 다음과 같다. 게이트 라인들에 순차적으로 펄스를 인가하고, 소스 라인에 영상 데이터에 대응하는 전압을 인가함으로써 패널의 모든 화소를 구동할 수 있다. 한 프레임의 화상이 표시되고 난 후 연속적으로 다음 프레임을 표시함으로써 동영상 표시가 가능하게 된다.
이러한 액정 표시 장치의 화질을 저하시키는 요인들이 많이 있는데, 그 중 대표적인 것이 킥백 전압에 의한 휘도 불균형이다. 일반적으로 액정을 구동하기 위한 박막 트랜지스터의 게이트 전압의 전위가 게이트 온 전압에서 게이트 오프 전압으로 전환될 때 계조 전압은 일정 전위만큼 감소하게 된다. 킥백 전압은 이 때 감소되는 전위를 가리키는 말이다.
게이트 라인들에 순차적으로 펄스를 인가하기 위한 게이트 드라이버의 배치 방법으로는 게이트 드라이버가 액정 패널의 일측에만 배치되는 싱글 뱅크 구조와 게이트 드라이버가 액정 패널의 양측에 배치되는 듀얼 뱅크 구조가 있다. 싱글 배치 구조의 액정 표시 장치에서는, 게이트 라인에서의 신호 지연이 듀얼 배치 구조의 액정 표시 장치에 비해 크다.
예를 들어, 싱글 배치 구조의 액정 표시 장치에서, 게이트 드라이버가 액정 패널의 왼쪽에 배치될 때 어느 임의의 게이트 라인에 게이트 전압이 인가되면 게이트 라인의 가장 오른쪽 지점에서 실제로 측정되는 게이트 전압은 게이트 라인의 가장 왼쪽 지점에서 측정되는 게이트 전압보다 더 지연된 파형을 갖는다. 이러한 게이트 전압의 지연으로 인해 하나의 게이트 라인과 연결된 픽셀들 각각의 킥백 전압 이 달라진다.
이는 게이트 전압의 지연된 파형이 인가되는 소정의 시간 동안 해당 위치에서의 픽셀의 박막 트랜지스터를 통해 전하가 공급되기 때문이다. 따라서, 동일한 계조의 데이터 전압이 한 라인과 연결된 복수의 화소들에 인가되더라도 게이트 드라이버에 가까이 위치한 가장 왼쪽 픽셀과 게이트 드라이버로부터 멀리 떨어진 가장 오른쪽 픽셀의 충전 전압들은 달라진다. 이러한 충전 전압의 차이는 어느 정도의 한도까지는 용인되지만 하나의 계조 레벨 간격을 넘어서는 정도에 이르면, 동일한 계조에 대한 액정 패널의 좌우 휘도 차가 눈으로 식별될 수도 있다.
따라서 본 발명의 목적은 킥백 전압을 감소시켜서 화질이 향상된 액정 표시 장치를 제공하는데 있다.
상술한 바와 같은 목적을 달성하기 위한 본 발명의 특징에 의하면, 액정 표시 장치는: 복수의 게이트 라인들을 포함하는 액정 패널과, 소정의 주기를 갖는 킥백 신호 및 제어 신호들을 출력하는 타이밍 컨트롤러와, 제 1 레벨의 게이트 온 전압을 발생하는 전압 발생기, 그리고 상기 제어 신호들에 응답해서 상기 액정 패널의 상기 복수의 게이트 라인들로 순차적으로 상기 게이트 온 전압을 제공하는 게이트 드라이버를 포함한다. 상기 전압 발생기는, 상기 킥백 신호에 응답해서 상기 게이트 온 전압을 상기 제 1 레벨보다 낮은 제 2 레벨까지 낮추어 발생하는 킥백 보상 회로를 포함한다.
상기 킥백 보상 회로는, 상기 게이트 온 전압과 일단이 연결된 제 1 저항과, 상기 제 1 저항과 접지 전압 사이에 형성된 전류 통로 및 베이스 단자를 갖는 트랜지스터와, 상기 트랜지스터의 상기 베이스 단자와 상기 접지 전압 사이에 연결된 제 2 저항, 그리고 상기 트랜지스터의 상기 베이스 단자와 상기 킥백 신호 사이에 연결된 제 3 저항을 포함한다.
상기 타이밍 컨트롤러는 게이트 클럭 신호를 더 출력하며, 상기 킥백 신호의 주기는 상기 게이트 클럭 신호의 주기와 동일하다. 이 때, 상기 킥백 신호는, 상기 게이트 클럭 신호의 1/2 주기 후반부에서 활성 레벨을 갖고, 상기 전압 발생기는, 상기 킥백 신호가 상기 활성 레벨인 동안 상기 게이트 온 전압을 상기 제 1 레벨에서 상기 제 2 레벨로 낮춘다.
또한, 상기 킥백 신호의 펄스 폭은 상기 게이트 클럭 신호의 1/2 주기보다 좁다.
이하 본 발명의 바람직한 실시예를 첨부된 도면들을 참조하여 상세히 설명한다.
도 1은 본 발명의 바람직한 실시예에 따른 액정 표시 장치의 구성을 보여주는 도면이다.
도 1을 참조하면, 액정 표시 장치(100)는 타이밍 컨트롤러(110), 전압 발생기(120), 게이트 드라이버(130), 소스 드라이버(140) 그리고 액정 패널(150)을 포함한다.
액정 패널(150)은 복수의 게이트 라인들(G1-Gn)과, 게이트 라인들(G1-Gn)에 교차하는 복수의 데이터 라인들(D1-Dm)과, 게이트 라인(G1-Gn) 및 데이터 라인(D1-Dm)에 의해 정의되는 영역에 각각 형성된 픽셀들을 포함하며, 픽셀들은 매트릭스 구조로 배치되어 있다. 각 픽셀은 게이트 라인(G1-Gn)과 데이터 라인(D1-Dm)에 게이트 전극 및 소스 전극이 각각 연결되는 박막 트랜지스터(T1)와, 박막 트랜지스터(T1)의 드레인 전극에 연결되는 액정 커패시터(Clc) 및 스토리지 커패시터(Cst)를 포함한다.
이러한 픽셀 구조에서는, 게이트 드라이버(130)에 의해서 게이트 라인들(G1-Gn)이 순차적으로 선택되고, 선택된 게이트 라인에 게이트 온 전압이 펄스 형태로 인가되면, 게이트 라인에 연결된 픽셀의 박막 트랜지스터(T1)가 턴 온되고, 이어서 소스 드라이버(140)에 의해 각 데이터 라인(D1-Dm)에 픽셀 정보를 포함하는 전압이 인가된다. 이 전압은 해당 픽셀의 박막 트랜지스터를 거쳐 액정 커패시터(Clc)와 스토리지 커패시터(Cst)에 인가되며, 액정 및 스토리지 커패시터들(Clc, Cst)이 구동됨으로써 영상의 표시 동작이 이루어진다.
타이밍 컨트롤러(110)는 외부 장치로부터 입력되는 픽셀 데이터(RGB), 수평 동기 신호(H_SYNC), 수직 동기 신호(V_SYNC), 클럭 신호(MCLK) 및 데이터 인에이블 신호(DE)를 입력받는다. 타이밍 컨트롤러(110)는 소스 드라이버(140)와의 인터페이스 사양에 맞도록 데이터 포맷(format)을 변환한 구동 픽셀 데이터(RGB') 및 제어 신호들(CTRL1)을 소스 드라이버(140)로 출력한다. 제어 신호들(CTRL1)은 수평 동기 시작 신호(start horizontal), 클럭 신호 및 라인 래치 신호를 포함한다.
또한, 타이밍 컨트롤러(110)는 수직 동기 시작 신호(start vertical) 및 출 력 인에이블 신호 등의 제어 신호들(CTRL2)과 게이트 클럭 신호(CPV)를 게이트 드라이버(130)로 출력한다.
소스 드라이버(140)는 타이밍 컨트롤러(110)로부터 제공되는 구동 픽셀 데이터(RGB')와 제어 신호들(CTRL1)에 응답해서 액정 패널(150)의 데이터 라인들(D1-Dm)을 구동하기 위한 신호들을 발생한다. 일반적으로 소스 드라이버(140)는 복수의 집적 회로들로 구성된다.
게이트 드라이버(130)는 타이밍 컨트롤러(110)로부터 제공되는 제어 신호들(CTRL2)에 응답해서 액정 패널(150)의 게이트 라인들(G1-Gn)을 순차적으로 스캐닝한다. 여기서, 스캐닝이란 게이트 라인에 게이트 온 전압(VON)을 순차적으로 인가하여 게이트 온 전압(VON)이 인가된 게이트 라인의 픽셀을 데이터 기록이 가능한 상태로 만드는 것을 말한다.
전압 발생기(120)는 외부로부터 제공된 전원 전압(VDD)을 액정 표시 장치(100)의 동작에 필요한 다양한 전압들 즉, 게이트 온 전압(VON), 게이트 오프 전압(VOFF) 뿐만 아니라 공통 전압 및 아날로그 전원 전압 등을 발생한다.
본 발명의 실시예에 따른 전압 발생기(120)는 타이밍 컨트롤러(110)로부터의 킥백 신호(KB)에 응답해서 킥백 전압(Vk)을 감소시킬 수 있는 게이트 온 전압(VON)을 발생한다.
킥백 전압(Vk)은 게이트 전압의 전위가 게이트 온 전압(VON)에서 게이트 오프 전압(VOFF)으로 전환될 때 박막 트랜지스터(T1)의 게이트와 소스 간에 존재하는 기생 용량(Cgs)이 전햐량을 급하게 필요로 함에 따라 액정 용량(Clc) 또는 유지 용 량(Cst)에 충전되어 전하량의 일부가 기생 용량(Cgs)으로 넘어감으로써 발생하게 되는데 그 크기는 수학식 1과 같이 표현될 수 있다.
Figure 112005076330525-PAT00001
즉, 킥백 전압(Vk)은 게이트 온 전압(VON)과 게이트 오프 전압(VOFF)의 차에 비례해서 증가한다. 본 발명의 전압 발생기(120)는 게이트 온 전압(VON)과 게이트 오프 전압(VOFF)의 차를 줄여서 킥백 전압(Vk)을 감소시킨다.
도 2는 본 발명의 바람직한 실시예에 따른 전압 발생기(120) 내에 구성되는 킥백 보상 회로(200)를 보여주는 도면이다. 이 실시예에 있어서, 상기 킥백 보상 회로(200)가 전압 발생기(120) 내에 구성되는 액정 표시 장치를 일 예로서 설명하고 있으나, 상기 킥백 보상 회로(200)는 전압 발생기(120)와 분리되어서 독립된 회로로 구성될 수 있다.
도 2를 참조하면, 킥백 보상 회로(200)는 저항들(121, 123, 124)과 트랜지스터(122)를 포함한다. 저항(121)의 일단은 게이트 온 전압(VON)과 연결된다. 트랜지스터(122)는 저항(121)의 타단과 연결된 콜렉터 단자, 접지 전압과 연결된 이미터 단자, 그리고 베이스 단자를 포함한다. 저항(123)은 트랜지스터(122)의 베이스 단자와 접지 전압 사이에 연결된다. 저항(124)은 트랜지스터(122)의 베이스 단자와 타이밍 컨트롤러(110)로부터의 킥백 신호(KB) 사이에 연결된다.
도 2에 도시된 킥백 보상 회로(200)의 구체적인 동작을 도 3에 도시된 타이 밍도를 참조하여 상세히 설명한다. 도 3은 도 2에 도시된 킥백 보상 회로(200)에 의해서 게이트 온 전압(VON)과 게이트 오프 전압(VOFF)의 차가 감소된 것을 보여주는 타이밍도이다.
도 3을 참조하면, 타이밍 컨트롤러(110)로부터 출력되는 킥백 신호(KB)는 수직 클럭 신호(CPV)와 동일한 주기를 갖는 신호이다. 킥백 신호(KB)의 펄스 폭(W)은 수직 클럭 신호(CPV)의 1주기(P)의 1/2과 같거나 좁다. 즉,
Figure 112005076330525-PAT00002
이다.
킥백 신호(KB)가 비활성 레벨 즉, 로우 레벨인 동안, 트랜지스터(122)는 턴 오프 상태이므로 게이트 온 전압(VON)은 제 1 레벨(VON1)을 갖는다. 제 1 레벨(VON1)은 예컨대, 23V이다. 킥백 신호(KB)가 활성 레벨 즉, 하이 레벨인 동안 트랜지스터(122)가 턴 온되어서 게이트 온 전압(VON)은 접지 전압으로 디스챠지된다. 그 결과, 게이트 온 전압(VON)은 제 1 전압 레벨(VON1)에서 제 2 전압 레벨(VON2)로 점진적으로 낮아진다. 이 때, 게이트 온 전압(VON)이 제 1 전압 레벨(VON1)에서 제 2 전압 레벨(VON2)로 낮아지는 비율 즉, 기울기는 저항(121)의 저항값에 비례한다.
게이트 온 전압(VON)이 주기적으로 제 1 전압 레벨(VON1)에서 제 2 전압 레벨(VON2)로 낮아짐에 따라서 게이트 라인들(G1-Gn)로 제공되는 게이트 온 전압(VON)과 게이트 오프 전압(VOFF)과의 제1 전압 차(VON1-VOFF)는 킥백 전압(Vk)이 발생되는 시점에서의 제2 전압차(VON2-VOFF)로 작아진다.
이상에서, 본 발명에 따른 회로의 구성 및 동작을 상기한 설명 및 도면에 따 라 도시하였지만 이는 예를 들어 설명한 것에 불과하며 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 변화 및 변경할 수 있는 것은 물론이다.
이와 같은 본 발명에 의하면 게이트 라인을 활성화하기 위한 구동 전압이 게이트 온 전압에서 게이트 오프 전압으로 변화할 때 전압 변화 폭이 감소하여 킥백 전압이 낮아진다. 그 결과, 화면에 표시되는 영상의 품질이 향상된다.

Claims (5)

  1. 복수의 게이트 라인들을 포함하는 액정 패널과;
    소정의 주기를 갖는 킥백 신호 및 제어 신호들을 출력하는 타이밍 컨트롤러와;
    제 1 레벨의 게이트 온 전압을 발생하는 전압 발생기; 그리고
    상기 제어 신호들에 응답해서 상기 액정 패널의 상기 복수의 게이트 라인들로 순차적으로 상기 게이트 온 전압을 제공하는 게이트 드라이버를 포함하되;
    상기 전압 발생기는, 상기 킥백 신호에 응답해서 상기 게이트 온 전압을 상기 제 1 레벨보다 낮은 제 2 레벨까지 낮추어 발생하는 킥백 보상 회로를 포함하는 액정 표시 장치.
  2. 제 1 항에 있어서,
    상기 킥백 보상 회로는,
    상기 게이트 온 전압과 일단이 연결된 제 1 저항과;
    상기 제 1 저항과 접지 전압 사이에 형성된 전류 통로 및 베이스 단자를 갖는 트랜지스터와;
    상기 트랜지스터의 상기 베이스 단자와 상기 접지 전압 사이에 연결된 제 2 저항; 그리고
    상기 트랜지스터의 상기 베이스 단자와 상기 킥백 신호 사이에 연결된 제 3 저항을 포함하는 액정 표시 장치.
  3. 제 1 항에 있어서,
    상기 타이밍 컨트롤러는 게이트 클럭 신호를 더 출력하며,
    상기 킥백 신호의 주기는 상기 게이트 클럭 신호의 주기와 동일한 액정 표시 장치.
  4. 제 3 항에 있어서,
    상기 킥백 신호는, 상기 게이트 클럭 신호의 1/2 주기 후반부에서 활성 레벨을 갖고;
    상기 전압 발생기는, 상기 킥백 신호가 상기 활성 레벨인 동안 상기 게이트 온 전압을 상기 제 1 레벨에서 상기 제 2 레벨로 낮추는 액정 표시 장치.
  5. 제 4 항에 있어서,
    상기 킥백 신호의 펄스 폭은 상기 게이트 클럭 신호의 1/2 주기보다 좁은 액정 표시 장치.
KR1020050129842A 2005-12-26 2005-12-26 액정 표시 장치 KR20070068096A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050129842A KR20070068096A (ko) 2005-12-26 2005-12-26 액정 표시 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050129842A KR20070068096A (ko) 2005-12-26 2005-12-26 액정 표시 장치

Publications (1)

Publication Number Publication Date
KR20070068096A true KR20070068096A (ko) 2007-06-29

Family

ID=38366589

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050129842A KR20070068096A (ko) 2005-12-26 2005-12-26 액정 표시 장치

Country Status (1)

Country Link
KR (1) KR20070068096A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140139175A (ko) * 2013-05-27 2014-12-05 삼성디스플레이 주식회사 표시 패널 구동 방법, 이를 수행하기 위한 표시 패널 구동 장치 및 이 표시패널 구동 장치를 포함하는 표시 장치
US9293100B2 (en) 2012-02-22 2016-03-22 Samsung Display Co., Ltd. Display apparatus and method of driving the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9293100B2 (en) 2012-02-22 2016-03-22 Samsung Display Co., Ltd. Display apparatus and method of driving the same
KR20140139175A (ko) * 2013-05-27 2014-12-05 삼성디스플레이 주식회사 표시 패널 구동 방법, 이를 수행하기 위한 표시 패널 구동 장치 및 이 표시패널 구동 장치를 포함하는 표시 장치

Similar Documents

Publication Publication Date Title
KR101233710B1 (ko) 공통 전극 구동 회로와 액정 디스플레이
KR101285054B1 (ko) 액정표시장치
KR20050028842A (ko) 표시 장치와 그의 구동 회로, 및 표시 방법
KR100895305B1 (ko) 액정 표시 장치 및 그 구동 방법
KR20080002237A (ko) 게이트 구동 회로, 그를 이용한 액정 표시 장치 및 그의구동 방법
KR101556778B1 (ko) 액정 표시 장치 및 그것의 구동 방법
KR100840331B1 (ko) 공통 전압 발생 장치 및 이를 이용한 액정 표시 장치
KR101537415B1 (ko) 액정표시장치
KR100717193B1 (ko) 액정 표시 장치
KR20070082232A (ko) 액정 표시 장치
KR20100063170A (ko) 액정표시장치
KR20070068098A (ko) 킥백 노이즈가 감소된 액정 표시 장치
KR20070068096A (ko) 액정 표시 장치
KR101245912B1 (ko) 액정표시장치의 게이트 구동회로
KR20080015584A (ko) 표시 장치
KR101123075B1 (ko) 킥백전압 보상방법과 이를 이용한 액정표시장치
KR101186018B1 (ko) 액정표시장치 및 그의 구동 방법
KR100840317B1 (ko) 게이트 구동 전압 발생 회로 및 이를 이용한 액정 표시 장치
KR20170072423A (ko) 표시 장치 및 이의 구동 방법
KR101177581B1 (ko) 액정표시장치 및 그의 구동 방법
KR20070072763A (ko) 킥백 보상 회로를 포함하는 액정 표시 장치
KR101457694B1 (ko) 액정표시장치와 그 구동방법
KR20070014705A (ko) 액정 표시 장치
KR20070064458A (ko) 액정표시소자의 구동 장치
KR101352936B1 (ko) 액정 표시 장치

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination