KR20100063170A - 액정표시장치 - Google Patents

액정표시장치 Download PDF

Info

Publication number
KR20100063170A
KR20100063170A KR1020080121559A KR20080121559A KR20100063170A KR 20100063170 A KR20100063170 A KR 20100063170A KR 1020080121559 A KR1020080121559 A KR 1020080121559A KR 20080121559 A KR20080121559 A KR 20080121559A KR 20100063170 A KR20100063170 A KR 20100063170A
Authority
KR
South Korea
Prior art keywords
liquid crystal
common voltage
crystal panel
voltage
gate
Prior art date
Application number
KR1020080121559A
Other languages
English (en)
Inventor
김번영
이상훈
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020080121559A priority Critical patent/KR20100063170A/ko
Publication of KR20100063170A publication Critical patent/KR20100063170A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G09G5/008—Clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

액정표시장치가 개시된다.
본 발명에 따른 액정표시장치는 액정패널로부터 공통전압을 피드백 받아 상기 피드백 된 공통전압을 보상하여 액정패널의 좌측/우측 및 중앙부 등으로 구분되는 영역별로 상기 보상된 공통전압을 상이하게 분압하여 공급함으로써, 각 영역별로 상이하게 발생하는 킥백 전압(ΔVp)을 보상하여 화질을 향상시킬 수 있다.
킥백 전압(ΔVp), 와이드 액정패널, 영역별 공통전압 가변부

Description

액정표시장치{Liquid crystal display device}
본 발명은 액정표시장치에 관한 것으로, 특히 와이드(wide) 타입의 액정패널에서 영역마다 상이하게 발생하는 킥백 전압(ΔVp)을 영역별로 보상하여 화질을 향상시킬 수 있는 액정표시장치에 관한 것이다.
일반적으로, 액정표시장치 또는 유기전계발광장치와 같이 액티브 매트릭스(matrix) 형태로 배열된 화소들을 구동하여 화상을 표시하는 장치가 활발하게 연구되어 왔다.
특히, 액정표시장치는 액티브 매트릭스 형태로 배열된 화소들에 화상 정보에 따른 데이터 신호를 개별적으로 공급하여, 액정층의 광투과율을 조절함으로써, 원하는 화상을 표시할 수 있도록 한 표시장치이다. 이러한 액정표시장치는 화소들이 매트릭스 형태로 배열된 액정패널과 상기 액정패널을 구동하기 위한 구동회로를 구비한다.
액정패널에는 게이트라인들과 데이터라인들이 교차하여 배열되게 되고, 그 게이트라인과 데이터라인들의 교차점에 화소영역들이 위치하게 된다. 이러한 화소영역에는 스위칭 소자인 박막트랜지스터(TFT)와, 상기 박막트랜지스터(TFT)에 연결 된 화소전극이 구비되게 된다. 이때, 상기 박막트랜지스터(TFT)의 게이트단자는 상기 게이트라인에 연결되고, 소스단자는 상기 데이터라인에 연결되며, 드레인단자는 상기 화소전극에 연결되게 된다.
구동회로는 게이트라인들에 스캔신호를 순차적으로 공급하기 위한 게이트 드라이버와, 데이터라인들에 데이터신호를 공급하기 위한 데이터 드라이버를 구비한다. 상기 게이트 드라이버는 스캔신호를 상기 게이트라인들에 순차적으로 공급하여 액정패널 상에 화소들이 1 라인분씩 선택 되도록 한다. 상기 데이터 드라이버는 게이트라인들이 순차적으로 선택될 때마다, 상기 데이터라인들에 데이터 신호를 공급한다. 이에 따라, 액정표시장치는 화소별로 인가되는 비디오 신호에 따라 화소전극과 공통전극 사이에 인가되는 전계에 의해 액정층의 광투과율을 조절함으로써 화상을 표시한다.
또한, 이러한 액정표시장치는 액정패널 상에 형성된 공통전극에 공통전압(Vcom)을 공급하는 공통전압 생성부를 더 포함하고 있다. 따라서, 상기 액정패널에 형성된 공통전극의 모든 영역에 동일한 전위의 공통전압(Vcom)이 인가된다.
한편, 상기 다수의 게이트라인(GL1 ~ GLn)에는 게이트 하이 전압(VGH)과 게이트 로우 전압(VGL)이 공급된다. 상기 게이트 하이 전압(VGH)은 상기 박막트랜지스터(TFT)를 턴-온(turn-on) 시키며 상기 박막트랜지스터(TFT)가 턴-온(turn-on) 되는 기간 동안 상기 데이터 드라이버로부터 공급된 데이터 전압이 상기 화소전극에 충전된다.
상기 게이트라인(GL1 ~ GLn)에 공급된 게이트 하이 전압(VGH)이 게이트 로우 전압(VGL)으로 바뀌면서 상기 박막트랜지스터(TFT)는 턴-오프(turn-off) 상태로 바뀌게 되고 그 순간 상기 화소전극에 충전된 데이터 전압(Vd)은 상기 박막트랜지스터(TFT)의 기생 용량(Cgs)에 의해 킥백 전압(ㅿVp) 만큼 전압강하가 발생한다.
이러한 킥백 전압(ㅿVp)은 액정패널의 영역별로 상이하게 나타난다. 상기 액정패널의 영역별로 킥백 전압(ㅿVp)의 편차가 크게 발생되는 경우에 화소전극의 충전 특성에 불균형을 초래하게 되어 플리커와 같은 노이즈 현상이 발생하게 된다.
특히, 상기 킥백 전압(ㅿVp)은 와이드(wide) 타입(가로: 세로=16:9)의 액정패널 경우에 영역별로 더 상이하게 나타난다. 가로길이가 더 길기 때문에 라인 저항과 같은 로드 등으로 인해 와이드(wide) 타입의 액정패널에서 좌측/우측 간에 공급되는 공통전압(Vcom)의 편차가 크게 나타나게 되어 킥백 전압(ㅿVp)이 영역별로 상이하게 발생된다. 이로인해, 와이드(wide) 타입의 액정표시장치에서 플리커(flicker)가 심하게 발생하게 되어 화질 불량을 초래하게 된다.
본 발명은 와이드(wide) 타입의 액정패널의 좌측/우측 및 중앙부로 공급되는 공통전압을 상이하게 하여 영역별로 상이하게 발생하는 킥백 전압(ㅿVp)을 보상하여 플리커를 방지할 수 있는 액정표시장치를 제공함에 그 목적이 있다.
또한, 본 발명은 화질을 향상시킬 수 있는 액정표시장치를 제공함에 그 목적이 있다.
본 발명의 실시예에 따른 액정표시장치는 다수의 영역으로 구분되며 다수의 게이트라인 및 다수의 데이터라인이 배열된 액정패널과, 상기 다수의 게이트라인을 구동하는 게이트 드라이버와, 상기 다수의 데이터라인을 구동하는 데이터 드라이버와, 상기 게이트 드라이버 및 데이터 드라이버의 구동 타이밍을 제어하는 타이밍 컨트롤러와, 상기 액정패널에 형성된 공통전극에 공급될 공통전압을 생성하는 공통전압 생성부와, 상기 액정패널로 공급된 공통전압을 피드백 받아 보상하는 공통전압 보상부 및 상기 공통전압 보상부로부터 보상된 공통전압을 제공받아 상기 액정패널의 다수의 영역별로 상이하게 분압하여 상기 액정패널로 분압된 공통전압을 공급하는 영역별 공통전압 분압부를 포함한다.
본 발명은 액정패널로부터 공통전압을 피드백 받아 상기 피드백 된 공통전압을 보상하여 액정패널의 좌측/우측 및 중앙부 등으로 구분되는 영역별로 상기 보상 된 공통전압을 상이하게 분압하여 공급함으로써, 각 영역별로 상이하게 발생하는 킥백 전압(ΔVp)을 보상하여 플리커를 방지할 수 있다. 또한, 본 발명은 플리커와 같은 노이즈의 발생을 방지하여 화질을 향상시킬 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 설명하기로 한다.
도 1은 본 발명의 실시예에 따른 액정표시장치를 나타낸 도면이다.
도 1에 도시된 바와 같이, 본 발명의 실시예에 따른 액정표시장치는 다수의 게이트라인(GL1 ~ GLn)과 다수의 데이터라인(DL1 ~ DLm)이 배열되며 화상을 표시하는 액정패널(102)과, 상기 다수의 게이트라인(GL1 ~ GLn)으로 게이트 전압을 공급하는 게이트 드라이버(104)와, 상기 다수의 데이터라인(DL1 ~ DLm)으로 데이터 신호를 공급하는 데이터 드라이버(106)와, 상기 게이트 드라이버(104) 및 데이터 드라이버(106)의 구동 타이밍을 제어하는 타이밍 컨트롤러(108)를 포함합니다.
또한, 본 발명의 실시예에 따른 액정표시장치는 상기 액정패널(102)에 형성된 공통전극에 공급될 공통전압(Vcom)을 생성하는 공통전압 생성부(110)와, 상기 액정패널(102)의 공통전극으로 공급된 공통전압(Vcom)을 피드백 받아 상기 공통전압(Vcom)을 보상하는 공통전압 보상부(112) 및 상기 공통전압 보상부(112)에서 보상된 공통전압을 액정패널(102)의 영역마다 상이하게 분압하여 상기 액정패널(102)로 공급하는 영역별 공통전압 분압부(114)를 포함한다.
상기 액정패널(102)은 다수의 게이트라인(GL1 ~ GLn)과 다수의 데이터라인(DL1 ~ DLm)에 의하여 구분되는 영역들에 각각 형성된 화소들을 구비한다. 이들 화소들 각각은, 대응하는 게이트라인(GL)과 대응하는 데이터라인(DL) 간의 교차부에 형성된 박막트랜지스터(TFT) 및 상기 박막트랜지스터(TFT)와 공통전극(Vcom) 사이에 접속된 액정셀(Clc)을 구비한다.
이때, 상기 액정패널(102)은 가로와 세로의 비가 16:9인 와이드(wide) 타입일 수 있다.
상기 박막트랜지스터(TFT)는 대응하는 게이트라인(GL) 상의 게이트 전압(게이트 하이 전압(VGH), 게이트 로우 전압(VGL))에 응답하여 대응하는 데이터라인(DL)으로부터 대응하는 액정셀(Clc)에 공급될 화소 데이터 전압을 절환한다.
상기 게이트 드라이버(104)는 상기 타이밍 컨트롤러(108)로부터의 게이트 제어신호(GCS)에 응답하여, 상기 다수의 게이트라인(GL1 ~ GLn)에 다수의 게이트 전압(게이트 하이 전압(VGH), 게이트 로우 전압(VGL))을 대응되게 공급한다. 이들 다수의 게이트 전압 중 게이트 하이 전압(VGH)들은 상기 다수의 게이트라인(GL1 ~ GLn)이 순차적으로 1 수평동기신호의 기간씩 인에이블(Enable) 되게 한다.
상기 데이터 드라이버(106)는 상기 타이밍 컨트롤러(108)로부터의 데이터 제어신호(DCS)에 응답하여, 상기 다수의 게이트라인(GL1 ~ GLn) 중 어느 하나가 인에이블 될 때마다 다수의 화소 데이터 전압을 발생하여 상기 액정패널(102) 상의 다수의 데이터라인(DL1 ~ DLm)에 상기 다수의 화소 데이터 전압을 각각 공급한다.
이를 위하여, 상기 데이터 드라이버(106)는 상기 타이밍 컨트롤러(108)로부터 화소 데이터를 1 라인분씩 입력하고, 감마전압 세트를 이용하여 입력된 1 라인분의 화소 데이터를 아날로그 형태의 화소 데이터 전압으로 변환한다.
상기 타이밍 컨트롤러(108)는 외부의 시스템(예를 들면, 컴퓨터 시스템의 그래픽 모듈 또는 텔레비전 수신 시스템의 영상 복조 모듈, 도시하지 않음)으로부터 공급된 동기신호들(Vsync, Hsync)과, 데이터 인에이블(DE) 신호 및 클럭신호(CLK)를 이용하여 상기 게이트 드라이버(104)를 제어하는 게이트 제어신호(GCS)와 상기 데이터 드라이버(106)를 제어하는 데이터 제어신호(DCS)를 생성한다. 상기 타이밍 컨트롤러(108)는 외부의 시스템으로부터 공급된 데이터를 정렬하여 상기 데이터 드라이버(106)로 상기 정렬된 데이터를 공급한다.
상기 공통전압 생성부(110)는 초기 구동시 공통전압(Vcom)을 생성하여 상기 액정패널(102)에 형성된 공통전극으로 상기 공통전압(Vcom)을 공급한다.
상기 공통전압 보상부(112)는 초기 구동시 상기 액정패널(102)의 공통전극으로 공급된 공통전압(Vcom)을 피드백 받아 상기 공통전압 생성부(110)에서 생성된 공통전압(Vcom)과의 차이값을 산출하여 상기 산출된 차이값 만큼 보상된 공통전압(Vcom')을 출력한다. 상기 공통전압 보상부(112)에서 출력된 보상된 공통전압(Vcom')은 상기 영역별 공통전압 분압부(114)로 공급된다. 상기 공통전압 보상부(112)로부터의 보상된 공통전압(Vcom')은 DC 전압이다.
상기 영역별 공통전압 분압부(114)는 상기 공통전압 보상부(112)로부터의 보상된 공통전압(Vcom')을 상기 액정패널(102)에 구분된 영역별로 상이하게 분압하여 상기 분압된 공통전압을 상기 액정패널(102)로 공급한다. 즉, 상기 영역별 공통전압 분압부(114)는 DC 전압인 보상된 공통전압(Vcom')의 레벨을 상이하게 분압하여 상기 액정패널(102)에 구분된 영역으로 상기 분압된 공통전압을 공급한다.
구체적으로, 상기 영역별 공통전압 분압부(114)는 도 2에 도시된 바와 같이, 제1 내지 제3 영역(A ~ C)으로 구분된 액정패널(102)에 상기 공통전압 보상부(112)로부터의 보상된 공통전압(Vcom')을 상이하게 분압하는 제1 및 제2 저항-스트링부(114a, 114b)를 포함한다.
상기 제1 저항-스트링부(114a)는 상기 보상된 공통전압(Vcom')이 공급되는 연결라인과 전기적으로 접속되는 제1 저항소자(R1)와, 상기 제1 저항소자(R1)와 공통으로 접속되는 제1 노드(Nd1)와 그라운드(GND) 사이에 연결된 제2 저항소자(R2)로 구성된다. 상기 제1 노드(Nd1)에 제공되는 전압은 제1 분압 공통전압으로 상기 액정패널(102)의 제1 영역(A)으로 공급된다.
상기 제2 저항-스트링부(114b)는 상기 보상된 공통전압(Vcom')이 공급되는 연결라인과 전기적으로 접속되는 제3 저항소자(R3)와, 상기 제3 저항소자(R3)와 공통으로 접속되는 제2 노드(Nd2)와 그라운드(GND) 사이에 접속된 제4 저항소자(R4)로 구성된다. 상기 제2 노드(Nd2)에 제공되는 전압은 제3 분압 공통전압으로 상기 액정패널(102)의 제3 영역(C)으로 공급된다.
상기 액정패널(102)의 게이트라인(GL1 ~ GLn)에 공급된 게이트 하이 전압(VGH)이 게이트 로우 전압(VGL)으로 바뀌는 순간에 박막트랜지스터(TFT)의 기생 용량에 의해 화소전극에 충전된 데이터 전압(Vd)은 킥백 전압(ㅿVp) 만큼 전압강하가 발생하게 된다.
이러한 킥백 전압(ㅿVp)은 상기 액정패널(102)의 제1 내지 제3 영역(A ~ C) 마다 상이하게 발생하게 된다. 특히, 상기 액정패널(102)이 가로길이가 긴 와이 드(wide) 타입이기 때문에 라인 길이에 따른 로드에 의해 상기 액정패널(102)의 좌측/우측인 제1 및 제3 영역(A, C)에서 발생하는 킥백 전압(ㅿVp)의 편차가 발생하게 된다.
따라서, 상기 제1 및 제3 영역(A, C)에서 발생하는 킥백 전압(ㅿVp)의 편차를 보상하기 위해 상기 제1 저항-스트링부(114a)의 제1 및 제2 저항소자(R1, R2)와 상기 제2 저항-스트링부(114b)의 제3 및 제4 저항소자(R3, R4)의 저항값은 서로 상이하게 설정된다.
즉, 상기 액정패널(102)의 각 영역(A ~ C) 마다 상이한 킥백 전압(ㅿVp)의 편차로 인해 화소 전극에 충전되는 데이터 전압의 충전 불균형을 균일하게 맞추도록 상기 제1 및 제2 저항-스트링부(114a, 114b)에 각각 구비된 제1 및 제2 저항소자(R1, R2)와 제3 및 제4 저항소자(R3, R4)의 저항값이 상이하게 설정된다.
상기 액정패널(102)의 제1 영역(A)에 위치하는 공통전극에는 제1 저항-스트링부(114a)의 제1 노드에 제공된 공통전압(Vcom)이 공급되고, 상기 액정패널(102)의 제3 영역(C)에 위치하는 공통전극에는 상기 제2 저항-스트링부(114b)의 제2 노드에 제공된 공통전압(Vcom)이 공급된다. 상기 액정패널(102)의 제2 영역(B)에 위치하는 공통전극에는 상기 공통전압 보상부(112)로부터의 보상된 공통전압(Vcom')이 공급된다.
상기 액정패널(102)의 제1 영역(A)에 위치하는 공통전극에 공급되는 공통전압은 다음의 수학식 1을 통해 산출될 수 있다.
Figure 112008083267121-PAT00001
예를 들어, 상기 액정패널(102)의 제1 영역(A)에서 발생하는 킥백 전압(ㅿVp)이 상기 액정패널(102)의 제3 영역(C)에서 발생하는 킥백 전압(ㅿVp)보다 작으면, 상기 제2 저항소자(R2)의 저항값을 상기 제2 저항-스트링부(114b)의 제4 저항소자(R4)의 저항값보다 작게 한다.
상기 액정패널(102)의 제3 영역(C)에 위치하는 공통전극에 공급되는 공통전압은 다음의 수학식 2를 통해 산출될 수 있다.
Figure 112008083267121-PAT00002
예를 들어, 상기 액정패널(102)의 제3 영역(C)에서 발생하는 킥백 전압(ㅿVp)이 상기 액정패널(102)의 제1 영역(A)에서 발생하는 킥백 전압(ㅿVp)보다 크면, 상기 제4 저항소자(R4)의 저항값을 상기 제1 저항-스트링부(114a)의 제2 저항소자(R2)의 저항값보다 크게 한다.
결국, 액정패널(102)의 각 영역별로 발생한 킥백 전압(ㅿVp)의 편차가 클수록 각 영역별로 공급되는 공통전압(Vcom)의 레벨을 높여줌으로써 영역별로 상이하게 발생하는 킥백 전압(ㅿVp)의 편차를 보상한다. 상기 액정패널(102)의 각 영역별로 발생하는 킥백 전압(ㅿVp)을 보상함에 따라, 본 발명에 따른 액정표시장치는 상 기 액정패널(102)의 영역별로 화소전극의 불균일한 충전 특성을 균일하게 하여 플리커와 같은 화질 이상을 방지할 수 있다.
도 3은 도 2의 영역별 공통전압 분압부의 다른 실시예를 나타낸 도면이다.
도 2 및 도 3에 도시된 바와 같이, 다른 실시예에 따른 영역별 공통전압 분압부(214)는 보상된 공통전압(Vcom')이 입력되는 단자와 접속되는 제1 저항소자(R1)와, 그라운드(GND)에 접지되는 제3 저항소자(R3) 및 상기 제1 및 제3 저항소자(R1, R3) 사이에 직렬로 연결된 제2 저항소자(R2)로 구성된다. 상기 제1 내지 제3 저항소자(R1 ~ R3)의 저항값은 서로 상이하게 또는 동일하게 설정될 수 있다.
상기 제1 및 제2 저항소자(R1, R2)가 공통으로 접속되는 제1 노드(Nd1)에 제공된 전압(Vcom1, 이하 "제1 공통전압"이라 함)이 액정패널(도 2의 102)의 제3 영역(C)으로 공급되고, 상기 제2 및 제3 저항소자(R2, R3)가 공통으로 접속되는 제2 노드(Nd2)에 제공된 전압(Vcom2)이 상기 액정패널(102)의 제1 영역(A)으로 공급된다. 상기 액정패널(102)의 제2 영역(B)에는 상기 보상된 공통전압(Vcom')이 공급될 수 있다.
상기 액정패널(102)의 제1 내지 제3 영역(A ~ C)에서 상이하게 발생하는 킥백 전압(ㅿVp)의 편차로 인해 각 영역(A ~ C)에 위치하는 화소전극의 충전 불균형을 균일하게 맞추기 위해서 상기 제1 내지 제3 저항소자(R1 ~ R3)의 저항값은 서로 상이하게 설정되거나 동일하게 설정될 수 있다.
상기 액정패널(102)의 각 영역별로 발생한 킥백 전압(ㅿVp)의 편차가 클수록 각 영역별로 공급되는 공통전압(Vcom)의 레벨을 높여줌으로써 영역별로 상이하게 발생하는 킥백 전압(ㅿVp)의 편차를 보상한다.
따라서, 본 발명에 따른 액정표시장치는 상기 액정패널(102)의 각 영역별로 발생하는 킥백 전압(ㅿVp)을 보상함에 따라, 상기 액정패널(102)의 영역별로 화소전극의 불균일한 충전 특성을 균일하게 하여 플리커와 같은 화질 이상을 방지할 수 있다.
도 1은 본 발명의 실시예에 따른 액정표시장치를 나타낸 도면.
도 2는 도 1의 액정패널과 영역별 공통전압 분압부를 개략적으로 나타낸 도면.
도 3은 도 2의 영역별 공통전압 분압부의 다른 실시예를 나타낸 도면.
<도면의 주요부분에 대한 간단한 설명>
102:액정패널 104:게이트 드라이버
106:데이터 드라이버 108:타이밍 컨트롤러
110:공통전압 생성부 112:공통전압 보상부
114:영역별 공통전압 분압부 114a, 114b:제1 및 제2 저항-스트링부

Claims (6)

  1. 다수의 영역으로 구분되며 다수의 게이트라인 및 다수의 데이터라인이 배열된 액정패널;
    상기 다수의 게이트라인을 구동하는 게이트 드라이버;
    상기 다수의 데이터라인을 구동하는 데이터 드라이버;
    상기 게이트 드라이버 및 데이터 드라이버의 구동 타이밍을 제어하는 타이밍 컨트롤러;
    상기 액정패널에 형성된 공통전극에 공급될 공통전압을 생성하는 공통전압 생성부;
    상기 액정패널로 공급된 공통전압을 피드백 받아 보상하는 공통전압 보상부; 및
    상기 공통전압 보상부로부터 보상된 공통전압을 제공받아 상기 액정패널의 다수의 영역별로 상이하게 분압하여 상기 액정패널로 분압된 공통전압을 공급하는 영역별 공통전압 분압부;를 포함하는 것을 특징으로 하는 액정표시장치.
  2. 제1 항에 있어서,
    상기 영역별 공통전압 분압부는 상기 보상된 공통전압이 입력되는 단자와 전기적으로 접속되는 제1 저항소자와, 그라운드에 접지되며 상기 제1 저항소자와 직렬로 연결된 제2 저항소자로 이루어진 저항-스트링부를 포함하는 것을 특징으로 하 는 액정표시장치.
  3. 제2 항에 있어서,
    상기 저항-스트링부는 상기 액정패널의 다수의 영역별로 구비되는 것을 특징으로 하는 액정표시장치.
  4. 제3 항에 있어서,
    상기 저항-스트링부에 포함된 제1 및 제2 저항소자의 저항값은 상기 액정패널의 다수의 영역별로 서로 상이한 것을 특징으로 하는 액정표시장치.
  5. 제1 항에 있어서,
    상기 액정패널은 와이드 타입인 것을 특징으로 하는 액정표시장치.
  6. 제1 항에 있어서,
    상기 영역별 공통전압 분압부는 상기 보상된 공통전압이 입력되는 단자와 전기적으로 접속되는 제1 저항소자와, 그라운드에 접지된 제2 저항소자 및 상기 제1 및 제2 저항소자 사이에 직렬로 접속된 다수의 저항소자들로 구성되는 저항-스트링부를 포함하는 것을 특징으로 하는 액정표시장치.
KR1020080121559A 2008-12-03 2008-12-03 액정표시장치 KR20100063170A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080121559A KR20100063170A (ko) 2008-12-03 2008-12-03 액정표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080121559A KR20100063170A (ko) 2008-12-03 2008-12-03 액정표시장치

Publications (1)

Publication Number Publication Date
KR20100063170A true KR20100063170A (ko) 2010-06-11

Family

ID=42363156

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080121559A KR20100063170A (ko) 2008-12-03 2008-12-03 액정표시장치

Country Status (1)

Country Link
KR (1) KR20100063170A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101396688B1 (ko) * 2012-05-25 2014-05-19 엘지디스플레이 주식회사 액정표시장치 및 그 구동방법
US9430982B2 (en) 2013-05-14 2016-08-30 Samsung Display Co., Ltd. Display apparatus
CN106782397A (zh) * 2017-01-03 2017-05-31 京东方科技集团股份有限公司 显示面板及其公共电压的补偿方法、显示装置
US9852707B2 (en) 2014-02-03 2017-12-26 Samsung Display Co., Ltd. Display apparatus

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101396688B1 (ko) * 2012-05-25 2014-05-19 엘지디스플레이 주식회사 액정표시장치 및 그 구동방법
US9390671B2 (en) 2012-05-25 2016-07-12 Lg Display Co., Ltd. Liquid crystal display device and driving method thereof
US9483991B2 (en) 2012-05-25 2016-11-01 Lg Display Co., Ltd. Liquid crystal display device and driving method thereof
US9430982B2 (en) 2013-05-14 2016-08-30 Samsung Display Co., Ltd. Display apparatus
US9852707B2 (en) 2014-02-03 2017-12-26 Samsung Display Co., Ltd. Display apparatus
CN106782397A (zh) * 2017-01-03 2017-05-31 京东方科技集团股份有限公司 显示面板及其公共电压的补偿方法、显示装置
WO2018126721A1 (zh) * 2017-01-03 2018-07-12 京东方科技集团股份有限公司 显示面板及其公共电压的补偿方法、显示装置
US10529297B2 (en) 2017-01-03 2020-01-07 Boe Technology Group Co., Ltd. Display panel and common voltage compensation method thereof and display device

Similar Documents

Publication Publication Date Title
KR101618403B1 (ko) 디스플레이 패널 및 그것의 구동 회로
US8416231B2 (en) Liquid crystal display
KR101285054B1 (ko) 액정표시장치
KR101132051B1 (ko) 액정표시장치
KR101213810B1 (ko) 액정표시소자의 구동 장치 및 방법
US20070024560A1 (en) Liquid Crystal Display Device and Driving Method Thereof
KR20000013602A (ko) 액티브 매트릭스 액정표시장치 및 그 방법
KR101356294B1 (ko) 액정표시장치
KR20100063170A (ko) 액정표시장치
KR20040013536A (ko) 공통 전압 발생 장치 및 이를 이용한 액정 표시 장치
KR101992913B1 (ko) 초고화질 액정 표시장치 및 그 구동방법
KR100496543B1 (ko) 액정 표시 장치 및 그 구동 방법
KR100481217B1 (ko) 액정표시소자의 구동방법 및 장치
KR20100074858A (ko) 액정표시장치
KR20090005500A (ko) 액정 표시장치의 구동장치와 그 구동방법
KR101213945B1 (ko) 액정표시장치 및 그의 구동 방법
KR101186018B1 (ko) 액정표시장치 및 그의 구동 방법
CN101939779B (zh) 液晶显示装置的驱动电路
KR20070071725A (ko) 액정표시소자의 구동 장치
KR100840317B1 (ko) 게이트 구동 전압 발생 회로 및 이를 이용한 액정 표시 장치
KR20060118702A (ko) 액정표시장치
KR101166829B1 (ko) 액정 표시장치의 구동장치 및 구동방법
KR101177581B1 (ko) 액정표시장치 및 그의 구동 방법
KR20140143912A (ko) 액정 표시 장치 및 그의 구동 방법
KR102122533B1 (ko) 액정표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E601 Decision to refuse application